JPH0738133A - 光検知素子及びその製造方法 - Google Patents
光検知素子及びその製造方法Info
- Publication number
- JPH0738133A JPH0738133A JP5156556A JP15655693A JPH0738133A JP H0738133 A JPH0738133 A JP H0738133A JP 5156556 A JP5156556 A JP 5156556A JP 15655693 A JP15655693 A JP 15655693A JP H0738133 A JPH0738133 A JP H0738133A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- photo
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 光検知素子に係り、特に赤外線検知素子の構
造及び製造方法の改良に関し、簡単かつ容易にｐｎ接合
部を保護し、表面特性の劣化を防止することが可能な光
検知素子及びその製造方法の提供を目的とする。 【構成】 基板１上に形成された第１の半導体層２と、
この半導体層２の表面に形成され、この半導体層２と反
対の導電性を有し、分離溝3bが形成されている第２の半
導体層３と、この分離溝3bの底面に絶縁膜４を介して設
けられているゲート電極６とを具備するように構成す
る。
造及び製造方法の改良に関し、簡単かつ容易にｐｎ接合
部を保護し、表面特性の劣化を防止することが可能な光
検知素子及びその製造方法の提供を目的とする。 【構成】 基板１上に形成された第１の半導体層２と、
この半導体層２の表面に形成され、この半導体層２と反
対の導電性を有し、分離溝3bが形成されている第２の半
導体層３と、この分離溝3bの底面に絶縁膜４を介して設
けられているゲート電極６とを具備するように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、光検知素子に係り、特
に赤外線検知素子の構造及び製造方法の改良に関するも
のである。
に赤外線検知素子の構造及び製造方法の改良に関するも
のである。
【０００２】赤外線検知素子の性能を高めるためには、
逆バイアスをかけた場合の漏れ電流を少なくして、ダイ
オード特性を良好にすることが必要である。以上のよう
な状況から、逆バイアスをかけた場合の漏れ電流を少な
くすることが可能な光検知素子及びその製造方法が要望
されている。
逆バイアスをかけた場合の漏れ電流を少なくして、ダイ
オード特性を良好にすることが必要である。以上のよう
な状況から、逆バイアスをかけた場合の漏れ電流を少な
くすることが可能な光検知素子及びその製造方法が要望
されている。
【０００３】
【従来の技術】従来の光検知素子について図５により、
光検知素子の製造方法について図６により詳細に説明す
る。
光検知素子の製造方法について図６により詳細に説明す
る。
【０００４】図５は従来の光検知素子の構造を示す側断
面図、図６は従来の光検知素子の製造方法を工程順に示
す側断面図である。従来の光検知素子は図５に示すよう
に、ｐ型基板11の表面に埋め込んで形成したｎ型半導体
層12と、このｐ型基板11とのｐｎ接合部を保護するため
に、このｎ型半導体層12及びｐ型基板11の表面に蒸着に
より形成した膜厚 300nmの硫化亜鉛（ZnＳ）からなる表
面保護膜14のこのｎ型半導体層12の領域に開口窓14a を
形成し、この開口窓14a 内に取出電極15を形成したもの
である。
面図、図６は従来の光検知素子の製造方法を工程順に示
す側断面図である。従来の光検知素子は図５に示すよう
に、ｐ型基板11の表面に埋め込んで形成したｎ型半導体
層12と、このｐ型基板11とのｐｎ接合部を保護するため
に、このｎ型半導体層12及びｐ型基板11の表面に蒸着に
より形成した膜厚 300nmの硫化亜鉛（ZnＳ）からなる表
面保護膜14のこのｎ型半導体層12の領域に開口窓14a を
形成し、この開口窓14a 内に取出電極15を形成したもの
である。
【０００５】このような光検知素子を製造するにはまず
図６(a) に示すようにｐ型基板11の所定の位置に埋め込
んでｎ型半導体層12を形成し、つぎに図６(b) に示すよ
うにこのｐ型基板11とｎ型半導体層12の表面に表面保護
膜14を蒸着により形成する。
図６(a) に示すようにｐ型基板11の所定の位置に埋め込
んでｎ型半導体層12を形成し、つぎに図６(b) に示すよ
うにこのｐ型基板11とｎ型半導体層12の表面に表面保護
膜14を蒸着により形成する。
【０００６】ついで図６(c) に示すようにこのｎ型半導
体層12の表面の表面保護膜14に開口窓14a を形成し、最
後に図６(d) に示すようにこの開口窓14a 内に取出電極
15をｎ型半導体層12に接続して形成する。
体層12の表面の表面保護膜14に開口窓14a を形成し、最
後に図６(d) に示すようにこの開口窓14a 内に取出電極
15をｎ型半導体層12に接続して形成する。
【０００７】このような製造方法で光検知素子を製造す
ると、検知赤外線の波長が５μm の場合にはゼロバイア
ス抵抗（Ｒ0)が大きな光検知素子を得ることができる
が、検知赤外線の波長が10μm の場合にはゼロバイアス
抵抗（Ｒ0)が大きな光検知素子を得ることが困難で、ゼ
ロバイアス抵抗（Ｒ0)が小さな赤外線検知素子しか得る
ことができない。
ると、検知赤外線の波長が５μm の場合にはゼロバイア
ス抵抗（Ｒ0)が大きな光検知素子を得ることができる
が、検知赤外線の波長が10μm の場合にはゼロバイアス
抵抗（Ｒ0)が大きな光検知素子を得ることが困難で、ゼ
ロバイアス抵抗（Ｒ0)が小さな赤外線検知素子しか得る
ことができない。
【０００８】
【発明が解決しようとする課題】以上説明した従来の光
検知素子においては、もれ電流を小さくするためにｐｎ
接合の表面部を保護膜で保護しているが、表面保護膜の
形成条件の微妙な相違により、表面特性が変化し、良好
な製造歩留りを得ることが困難であるという問題点があ
った。
検知素子においては、もれ電流を小さくするためにｐｎ
接合の表面部を保護膜で保護しているが、表面保護膜の
形成条件の微妙な相違により、表面特性が変化し、良好
な製造歩留りを得ることが困難であるという問題点があ
った。
【０００９】本発明は以上のような状況から、簡単かつ
容易にｐｎ接合部を保護し、表面特性の劣化を防止する
ことが可能な光検知素子及びその製造方法の提供を目的
としたものである。
容易にｐｎ接合部を保護し、表面特性の劣化を防止する
ことが可能な光検知素子及びその製造方法の提供を目的
としたものである。
【００１０】
【課題を解決するための手段】本発明の光検知素子は、
基板上に形成された第１の半導体層と、この半導体層の
表面に形成され、この半導体層と反対の導電性を有し、
分離溝が形成されている第２の半導体層と、この分離溝
の底面に絶縁膜を介して設けられているゲート電極とを
具備するように構成する。
基板上に形成された第１の半導体層と、この半導体層の
表面に形成され、この半導体層と反対の導電性を有し、
分離溝が形成されている第２の半導体層と、この分離溝
の底面に絶縁膜を介して設けられているゲート電極とを
具備するように構成する。
【００１１】本発明の光検知素子の製造方法は、上記の
光検知素子の製造方法であって、この基板の表面に第１
の半導体層を形成する工程と、この第１の半導体層の表
面にこの第１の半導体層と反対の導電性を有する第２の
半導体層を形成する工程と、この第２の半導体層に形成
した素子形成領域の間に分離溝を形成する工程と、この
分離溝を含むこの第２の半導体層の表面に絶縁膜を形成
し、この素子形成領域の表面のこの絶縁膜に開口窓を形
成してこの素子形成領域の取出電極を形成し、この分離
溝内の絶縁膜の表面にゲート電極を形成する工程とを含
むように構成する。
光検知素子の製造方法であって、この基板の表面に第１
の半導体層を形成する工程と、この第１の半導体層の表
面にこの第１の半導体層と反対の導電性を有する第２の
半導体層を形成する工程と、この第２の半導体層に形成
した素子形成領域の間に分離溝を形成する工程と、この
分離溝を含むこの第２の半導体層の表面に絶縁膜を形成
し、この素子形成領域の表面のこの絶縁膜に開口窓を形
成してこの素子形成領域の取出電極を形成し、この分離
溝内の絶縁膜の表面にゲート電極を形成する工程とを含
むように構成する。
【００１２】
【作用】本発明ではｐｎ接合部が素子表面に露出しない
構造とした。即ち本発明においては、基板の表面に第１
の半導体層を形成し、この第１の半導体層の表面にこの
第１の半導体層と反対の導電性を有する第２の半導体層
を形成し、この第２の半導体層に形成した素子形成領域
の間に、この第２の半導体層の厚さが0.1 μm になるよ
うに分離溝を形成し、この分離溝を含むこの第２の半導
体層の表面に絶縁膜を形成し、この素子形成領域の表面
のこの絶縁膜に開口窓を形成してこの素子形成領域の取
出電極を形成し、この分離溝内の絶縁膜の表面にゲート
電極を形成するから、図４に示すように、分離溝3bの底
の下部に第２の半導体層３があるので、ｐｎ接合部が外
部に露出せず、このゲート電極６に印加するゲート電圧
の制御によりこの分離溝3bの下の素子分離部3cの厚さを
ｐｎ空乏層3dから３nm程度以下にすることができるの
で、素子形成領域の分離を行うことが可能となる。
構造とした。即ち本発明においては、基板の表面に第１
の半導体層を形成し、この第１の半導体層の表面にこの
第１の半導体層と反対の導電性を有する第２の半導体層
を形成し、この第２の半導体層に形成した素子形成領域
の間に、この第２の半導体層の厚さが0.1 μm になるよ
うに分離溝を形成し、この分離溝を含むこの第２の半導
体層の表面に絶縁膜を形成し、この素子形成領域の表面
のこの絶縁膜に開口窓を形成してこの素子形成領域の取
出電極を形成し、この分離溝内の絶縁膜の表面にゲート
電極を形成するから、図４に示すように、分離溝3bの底
の下部に第２の半導体層３があるので、ｐｎ接合部が外
部に露出せず、このゲート電極６に印加するゲート電圧
の制御によりこの分離溝3bの下の素子分離部3cの厚さを
ｐｎ空乏層3dから３nm程度以下にすることができるの
で、素子形成領域の分離を行うことが可能となる。
【００１３】
【実施例】以下図１〜図３により本発明のHgCdTeからな
る赤外線検知素子の一実施例について詳細に説明する。
る赤外線検知素子の一実施例について詳細に説明する。
【００１４】図１は本発明による一実施例の光検知素子
の構造を示す側断面図、図2、図3は本発明による一実施
例の光検知素子の製造方法を工程順に示す側断面図であ
る。本発明による一実施例の光検知素子は図１に示すよ
うに、CdZnTeからなる基板１の表面にｐ型のHg0.79Cd
0.21Teからなる膜厚20μm の第１の半導体層２とｎ型の
Hg0.79Cd0.21Teからなる膜厚３μm の第２の半導体層３
とを形成し、この第２の半導体層３の素子形成領域3aの
間に膜厚 1,000Åの第２の半導体層３が残るように分離
溝3bを形成し、この分離溝3b内及び第２の半導体層３の
表面に絶縁膜４を形成し、素子形成領域3aの表面のこの
絶縁膜４に開口窓4aを形成し、この開口窓4a内に取出電
極５を素子形成領域3aと接続して形成し、分離溝3b内に
絶縁膜４を介してゲート電極６を形成した光検知素子で
ある。
の構造を示す側断面図、図2、図3は本発明による一実施
例の光検知素子の製造方法を工程順に示す側断面図であ
る。本発明による一実施例の光検知素子は図１に示すよ
うに、CdZnTeからなる基板１の表面にｐ型のHg0.79Cd
0.21Teからなる膜厚20μm の第１の半導体層２とｎ型の
Hg0.79Cd0.21Teからなる膜厚３μm の第２の半導体層３
とを形成し、この第２の半導体層３の素子形成領域3aの
間に膜厚 1,000Åの第２の半導体層３が残るように分離
溝3bを形成し、この分離溝3b内及び第２の半導体層３の
表面に絶縁膜４を形成し、素子形成領域3aの表面のこの
絶縁膜４に開口窓4aを形成し、この開口窓4a内に取出電
極５を素子形成領域3aと接続して形成し、分離溝3b内に
絶縁膜４を介してゲート電極６を形成した光検知素子で
ある。
【００１５】このような光検知素子を製造するには、ま
ず図２(a) に示すようにCdZnTeからなる基板１の表面に
膜厚23μm のHg0.79Cd0.21Teのｐ層（１×1016 cm -3）か
らなる第１の半導体層２を液相エピタキシヤル法（ＬＰ
Ｅ法）により形成し、つぎに図２(b) に示すようにこの
第１の半導体層２の表面にボロンイオンを注入して膜厚
３μm のHg0.79Cd0.21Teのｎ層（５×1016 cm -3）からな
る第２の半導体層３とを形成する。
ず図２(a) に示すようにCdZnTeからなる基板１の表面に
膜厚23μm のHg0.79Cd0.21Teのｐ層（１×1016 cm -3）か
らなる第１の半導体層２を液相エピタキシヤル法（ＬＰ
Ｅ法）により形成し、つぎに図２(b) に示すようにこの
第１の半導体層２の表面にボロンイオンを注入して膜厚
３μm のHg0.79Cd0.21Teのｎ層（５×1016 cm -3）からな
る第２の半導体層３とを形成する。
【００１６】ついで図２(c) に示すように、この第２の
半導体層３の所定の位置に素子形成領域3aを形成し、こ
の素子形成領域3aを中心とする幅30μm の領域の間に、
膜厚1,000Åの第２の半導体層３が残るように溝幅10μm
の分離溝3bをブロム・メタノールエッチングにより形
成し、この分離溝3b内及び第２の半導体層３の表面に硫
化亜鉛（ZnＳ）からなる絶縁膜４を形成する。
半導体層３の所定の位置に素子形成領域3aを形成し、こ
の素子形成領域3aを中心とする幅30μm の領域の間に、
膜厚1,000Åの第２の半導体層３が残るように溝幅10μm
の分離溝3bをブロム・メタノールエッチングにより形
成し、この分離溝3b内及び第２の半導体層３の表面に硫
化亜鉛（ZnＳ）からなる絶縁膜４を形成する。
【００１７】ここで図３(a) に示すように素子形成領域
3aの表面に開口窓4aを形成し、最後に図１に示すように
この開口窓4a内に取出電極５を素子形成領域3aと接続し
て形成し、分離溝3b内に絶縁膜４を介してゲート電極６
を形成する。
3aの表面に開口窓4aを形成し、最後に図１に示すように
この開口窓4a内に取出電極５を素子形成領域3aと接続し
て形成し、分離溝3b内に絶縁膜４を介してゲート電極６
を形成する。
【００１８】本実施例では基板１としてCdZnTeを用いた
が、ガリウム・砒素（GaAs) やシリコン（Si) を用いる
ことも可能である。本実施例では第１の半導体層２の成
長法としてＬＰＥ法を用いたが、 MOCVD法により第１の
半導体層２と第２の半導体層３とをそれぞれ個別に成長
させることも可能であり、また第１の半導体層２を MOC
VD法により形成した後、本実施例と同様にイオンの注入
により第２の半導体層３を形成することも可能である。
が、ガリウム・砒素（GaAs) やシリコン（Si) を用いる
ことも可能である。本実施例では第１の半導体層２の成
長法としてＬＰＥ法を用いたが、 MOCVD法により第１の
半導体層２と第２の半導体層３とをそれぞれ個別に成長
させることも可能であり、また第１の半導体層２を MOC
VD法により形成した後、本実施例と同様にイオンの注入
により第２の半導体層３を形成することも可能である。
【００１９】本実施例では第１の半導体層２がｐ型、第
２の半導体層３がｎ型であるが、第１の半導体層２がｎ
型、第２の半導体層３がｐ型でもよい。
２の半導体層３がｎ型であるが、第１の半導体層２がｎ
型、第２の半導体層３がｐ型でもよい。
【００２０】
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な構造の改良により検知赤外線の波
長が10μm の場合に、ゼロバイアス抵抗（Ｒ0)が106Ω
の良質の赤外線検知素子を高歩留りで製造することが可
能となる利点があり、著しい経済的及び、信頼性向上の
効果が期待できる光検知素子及びその製造方法の提供が
可能である。
によれば極めて簡単な構造の改良により検知赤外線の波
長が10μm の場合に、ゼロバイアス抵抗（Ｒ0)が106Ω
の良質の赤外線検知素子を高歩留りで製造することが可
能となる利点があり、著しい経済的及び、信頼性向上の
効果が期待できる光検知素子及びその製造方法の提供が
可能である。
【図１】 本発明による一実施例の光検知素子の構造を
示す側断面図
示す側断面図
【図２】 本発明による一実施例の光検知素子の製造方
法を工程順に示す側断面図(1)
法を工程順に示す側断面図(1)
【図３】 本発明による一実施例の光検知素子の製造方
法を工程順に示す側断面図(2)
法を工程順に示す側断面図(2)
【図４】 本発明による一実施例の光検知素子の作用を
説明する図
説明する図
【図５】 従来の光検知素子の構造を示す側断面図
【図６】 従来の光検知素子の製造方法を工程順に示す
側断面図
側断面図
１ 基板 ２ 第１の半導体層 ３ 第２の半導体層 3a 素子形成領域 3b 分離溝 3c 素子分離部 3d 空乏層 ４ 絶縁膜 4a 開口窓 ５ 取出電極 ６ ゲート電極
Claims (2)
- 【請求項１】 基板(1) 上に形成された第１の半導体層
(2) と、 該半導体層(2) の表面に形成され、該半導体層(2) と反
対の導電性を有し、分離溝(3b)が形成されている第２の
半導体層(3) と、 前記分離溝(3b)の底面に絶縁膜(4)を介して設けられて
いるゲート電極(6)と、 を具備することを特徴とする光検知素子。 - 【請求項２】 請求項１記載の光検知素子の製造方法で
あって、 前記基板(1) の表面に第１の半導体層(2) を形成する工
程と、 該第１の半導体層(2) の表面に該第１の半導体層(2) と
反対の導電性を有する第２の半導体層(3) を形成する工
程と、 該第２の半導体層(3) に形成した素子形成領域(3a)の間
に分離溝(3b)を形成する工程と、 該分離溝(3b)を含む前記第２の半導体層(3) の表面に絶
縁膜(4) を形成し、前記素子形成領域(3a)の表面の前記
絶縁膜(4) に開口窓(4a)を形成して前記素子形成領域(3
a)の取出電極(5) を形成し、前記分離溝(3b)内の絶縁膜
(4) の表面にゲート電極(6) を形成する工程と、 を含むことを特徴とする光検知素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156556A JPH0738133A (ja) | 1993-06-28 | 1993-06-28 | 光検知素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156556A JPH0738133A (ja) | 1993-06-28 | 1993-06-28 | 光検知素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738133A true JPH0738133A (ja) | 1995-02-07 |
Family
ID=15630382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5156556A Withdrawn JPH0738133A (ja) | 1993-06-28 | 1993-06-28 | 光検知素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738133A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482070A (zh) * | 2017-07-17 | 2017-12-15 | 中山大学 | 一种凹槽型电极结构的InGaN基MSM可见光光电探测器 |
-
1993
- 1993-06-28 JP JP5156556A patent/JPH0738133A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482070A (zh) * | 2017-07-17 | 2017-12-15 | 中山大学 | 一种凹槽型电极结构的InGaN基MSM可见光光电探测器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460404B1 (ko) | 회로내장 감광 장치 | |
| US7129488B2 (en) | Surface-normal optical path structure for infrared photodetection | |
| US5239193A (en) | Silicon photodiode for monolithic integrated circuits | |
| JPH10290023A (ja) | 半導体光検出器 | |
| JPH0287684A (ja) | 集積ｐｉｎ光検出器および方法 | |
| US5141878A (en) | Silicon photodiode for monolithic integrated circuits and method for making same | |
| US8105866B2 (en) | Method of making PIN-type photo detecting element with a controlled thickness of window semiconductor layer | |
| KR100428926B1 (ko) | 회로내장 수광장치 | |
| JPH0691233B2 (ja) | 半導体受光素子の製造方法 | |
| US4903103A (en) | Semiconductor photodiode device | |
| US20060151814A1 (en) | Optical semiconductor device | |
| JPH0738133A (ja) | 光検知素子及びその製造方法 | |
| JP3510500B2 (ja) | 半導体受光装置の製造方法 | |
| JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
| JPH0964402A (ja) | ハイブリッド型赤外線検出器 | |
| JP2000252512A (ja) | Ｐｉｎフォトダイオード | |
| JP2898810B2 (ja) | 回路内蔵受光素子およびその製造方法 | |
| JPH0779008A (ja) | 赤外線検出装置 | |
| JPH04242980A (ja) | 受光素子 | |
| JPS63237484A (ja) | 半導体装置 | |
| JP2647954B2 (ja) | 半導体受光装置の形成方法 | |
| JPH02272766A (ja) | 赤外線検知装置 | |
| JPH06125108A (ja) | 半導体装置およびその製造方法 | |
| JPH0438148B2 (ja) | ||
| JPH06260673A (ja) | 半導体受光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |