JPH073665B2 - プログラム・ローディング方法およびデータ処理システム - Google Patents

プログラム・ローディング方法およびデータ処理システム

Info

Publication number
JPH073665B2
JPH073665B2 JP1027245A JP2724589A JPH073665B2 JP H073665 B2 JPH073665 B2 JP H073665B2 JP 1027245 A JP1027245 A JP 1027245A JP 2724589 A JP2724589 A JP 2724589A JP H073665 B2 JPH073665 B2 JP H073665B2
Authority
JP
Japan
Prior art keywords
data processing
program
programs
processing devices
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1027245A
Other languages
English (en)
Other versions
JPH02206865A (ja
Inventor
義春 滝
正 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1027245A priority Critical patent/JPH073665B2/ja
Publication of JPH02206865A publication Critical patent/JPH02206865A/ja
Publication of JPH073665B2 publication Critical patent/JPH073665B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Information Transfer Between Computers (AREA)
  • Stored Programmes (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のデータ処理装置のプログラム・ローデ
ィング方法及びそれを実施するデータ処理システムに関
する。
〔従来の技術〕
複数のデータ処理装置のプログラム・ローディングを効
率的に行う技術としては、特開昭60−205632号の「デー
タ処理装置のプログラム205632号の「データ処理装置の
プログラム・ローディング方式」がある。
この方式は、複数の第1のデータ処理装置と、それらの
プログラムのバックアップファイルを有する第2のデー
タ処理装置が共通線に分岐接続または環状接続された構
成において、第2データ処理装置はバックアップファイ
ルに格納されているプログラム・ブロックを1ブロック
毎に第1データ処理装置のすべてに同時に転送する同報
通信手段を有し、第1データ処理装置はそれぞれ予め必
要とするプログラム・ブロックの表示を有し、このプロ
グラム・ブロック表示に基づいて同報通信手段により転
送されてきたプログラム・ブロックの内から必要とする
プログラム・ブロックのみを自装置のメモリにローディ
ングするというものである。
〔発明が解決しようとする課題〕
しかし、この従来方式は、ローディングすべき複数のプ
ログラムの大部分が共通のブロックに分解できることを
前提としている。すなわち、そのような共通のブロック
によって大部分が組み立てられたようなプログラムの場
合にのみ効率的なローディングが可能であって、そのよ
うな共通ブロックに分解できないような、全体的に相異
なった2以上のプログラムのローディングを効率的に行
うことはできないという問題があった。
本発明の目的は、上述のようなプログラム構造の制約を
受けない効率的なプログラム・ローディングを可能とす
ることである。
〔課題を解決するための手段〕
本発明のプログラム・ローディング方法は、プログラム
・バックアップファイル内の複数のプログラムを順次、
一定の順番に従って複数のデータ処理装置へ同報転送
し、該複数のデータ処理装置の各々は自装置が必要とす
るプログラムの転送順位をあらかじめ保持するととも
に、転送されてくるプログラムの順番をカウントし、該
カウント値が前記あらかじめ保持した転送順位と一致す
るプログラムをメモリにローディングすることを特徴と
するものである。
また、本発明のデータ処理システムは、複数のデータ処
理装置の各々にローディングする複数のプログラムが格
納されたバックアップファイルを具備するデータ処理装
置は、前記バックアップファイルに格納された複数のプ
ログラムを順次、一定の順番に従って、共通線を通して
前記複数のデータ処理装置へ同報転送する同報通信手段
を有し、前記複数のデータ処理装置の各々は、自装置が
必要とするプログラムの転送順位を示す表示フラグと、
一つのプログラムが転送される毎にカウントアップする
カウンタと、前記カウンタのカウント値が前記転送順位
の表示フラグに一致する場合、転送されたプログラムを
メモリにロードする手段とを有することを特徴とするも
のである。
〔作 用〕
プログラム・バックアップファイル内の複数のプログラ
ムは、1プログラム単位で一斉同報されるので、共通ブ
ロックに分解できないような全体が相異なったプログラ
ムの場合であっても、少なくとも2台以上のデータ処理
装置のプログラムが同一であるならば、データ処理装置
1台毎にプログラムを順にローディングするよりも、全
データ処理装置へのプログラム・ローディングを短時間
で終了することができる。
また、データ処理装置はプログラムの転送順位によって
自装置のプログラムを認識するので、1ブロック毎に自
装置のブロックであるか否かを調べる方式よりも、ロー
ディング制御を単純化できる。
〔実施例〕
以下、本発明の一実施例を第1図乃至第4図により説明
する。
第1図は本発明の一実施例に係るデータ処理システムの
概略構成図である。このデータ処理システムは、n台の
第1のデータ処理装置1(11,12,…,1n)と、これらに
対するプログラム・ローディングやシステム全体の制御
を行う第2のデータ処理装置2とを共通線3に分岐接続
したものである。たゞし、共通線3に環状に接続された
構成であってもよい。あるいは、各データ処理装置1を
別々の信号線によってデータ処理装置2にスター接続し
た構成であってもよい。
各データ処理装置1はそれぞれメモリ4(41,42,…,4
n)を有する。データ処理装置2は、各データ処理装置
1のプログラムのバックアップファイル5を含むファイ
ル装置6を有し、また、このプログラム・バックアップ
ファイル5内の複数のプログラム(A,B,C)を一定の順
序(A,B,Cの順)で、n台のデータ処理装置1へ一斉に
転送する同報通信手段7を有する。
なお、各プログラムはブロックに分割されて転送される
のではなく、1プログラム毎に全体が連続して転送され
る。当然、各プログラムの大きさは、各データ処理装置
のメモリに格納可能な大きさである。
第2図はデータ処理装置1のプログラム・ローディング
に関する内部構成を示す。10はデータ処理装置1の基本
機能部である。11は自装置のプログラムの転送順位の表
示フラグである。12はメモリ4へのm本のアドレス線で
あり、13はメモリ4への書込み信号線である。14はm本
のアドレス線12が全部“1"となったこと(最大アドレス
となったこと)を検出するアンドゲートである。15はア
ンドゲート14の“1"出力によってカウントアップしてプ
ログラムの転送順位(転送回数)を検出するカウンタで
ある。16はカウンタ15をクリアする初期設定信号線であ
り、データ処理装置1の初期設定時に“1"になる。17は
データ処理装置1の状態を示す信号で、ストップ中およ
び初期設定時に“1"になる。18は転送順位の表示フラグ
11とカウンタ5の値を比較し、一致したときに“1"を出
力する比較回路である。19は信号線17が“0"のときに書
込み信号線13の信号をそのまゝ出力し、信号線17が“1"
のときに“0"を出力するゲートである。20は信号線17と
比較回路18の出力が“1"のときに書込み信号線13の信号
をそのまゝ出力するアンドゲートである。21はゲート19
とアンドゲート20の出力の論理和をとり、メモリ4への
書込み信号として供給するオアゲートである。22はメモ
リ4の書込みデータ線であり、共通線3と同じバス幅を
有する。
第3図は共通線3上を転送されるプログラムのデータフ
ォーマットを示す。(a)のアドレス情報はデータ処理
装置1内のアドレス線12で指定されるアドレスを示し、
(b)のデータは書込みデータとなるプログラムを示
す。
第4図はTTL論理で実現した転送順位の表示フラグ11の
原理図である。スイッチS1,S2,S3,S4のオン・オフによ
って転送順位が4ビットで2進表示される。
次に、プログラム・ローディング動作について説明す
る。なお、各データ処理装置1のメモリ4には、それぞ
れ第1図に示すようなプログラム(A,B,C)をローディ
ングすべきであるとする。この場合、各データ処理装置
1の転送順位の表示フラグ11はそれぞれ第1図に示すよ
うな値に設定される。
データ処理装置2は、同報通信手段7で公知の同報通信
手順により、バックアップファイル5内のプログラムA,
B,Cを1プログラム毎にその順序で順に、共通線3を介
して各データ処理装置1へ一斉に転送する。ストップ中
の各データ処理装置1(こゝでは前データ処理装置1が
ストップ中であるとする)は、その転送順位の表示フラ
グ11と転送順位のカウンタ15とが一致したときだけ、転
送されてきたプログラムを自装置のメモリ4へローディ
ングする。
このような各データ処理装置1の動作を第2図によって
詳細に説明する。ストップ中のデータ処理装置1におい
ては、基本機能部10は信号線17を“1"にし、最初のプロ
グラムAの転送開始前にカウンタ15を0にクリアする。
そして、最初のプログラムAの転送が開始すると、それ
と同期をとってアドレス線12上のアドレスを0から2m−
1まで連続的に増加させ、共通線3のデータ“0"をその
まゝ書込みデータ線22へ出し、メモリ4の書込み動作を
行う。
最初はカウンタ15の値は0であるから、転送順位の表示
フラグ11が0に設定されたデータ処理装置11,13などに
おいてのみ比較回路18の出力が“1"となり、書込み信号
線13の信号がそのまゝメモリ4に供給されるので、それ
らのメモリ41,43などにだけプログラムAがローディン
グされる。しかし、転送順位の表示フラグ11が0以外の
値に設定されているデータ処理装置12,1nなどでは、比
較回路18の出力が“0"(信号線17は“1")であるので、
書込み信号がそのメモリ42,4nなどへ供給されないた
め、プログラムAのローディングはなされない。
プログラムAの転送が終了すると、各データ処理装置1
内のアドレス線12が最大値となるので、アンドゲート14
より“1"が出力されるのでカウンタ15の値は1に増加す
る。
次にプログラムBの転送が開始し、各データ処理装置1
は書込みアドレスを再び0より増加させながら書込み動
作を行う。たゞし、転送順位の表示フラグ11の値が1以
外のデータ処理装置11,13,1nなどにおいては、比較回路
18の出力は“0"であるため、メモリ4に書込み信号が供
給されず、プログラムBのローディングは行われない。
他方、転送順位の表示フラグ11が1に設定されているデ
ータ処理装置12などにおいては、比較回路18の出力が
“1"になるため、書込み信号が自装置のメモリ4に供給
され、プログラムBのローディングが行われる。
プログラムCについても同様であり、転送順位の表示フ
ラグ11が2に設定されたデータ処理装置1nなどだけで、
プログラムCのローディングが行われる。
以上、ローディングすべきプログラムを3種類の場合に
ついて説明したが、4種類以上のプログラムの場合につ
いても同様である。
また、こゝまでの説明におけるプログラムはマイクロプ
ログラムであってもよい。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、デー
タ処理装置のプログラムは、1プログラム単位で一斉同
報されるので、共通ブロックに分解できないような全体
的に相異なったプログラムの場合であっても、少なくと
も2台以上のデータ処理装置のプログラムが同一である
ならば、データ処理装置1台毎にプログラムを順にロー
ディングするよりも、全データ処理装置へのプログラム
・ローディングを短時間で終了することができ、プログ
ラム単位で同報転送する従来のローディング方式のよう
にプログラム構造に制約がなく、またデータ処理装置は
プログラムの転送順位によって自装置のプログラムを認
識するので、1ブロック毎に自装置のブロックであるか
否かを調べる方式よりも、ローディング制御を単純化で
きる等の効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例に係るデータ処理システムの
概略構成図、第2図はデータ処理装置のプログラム・ロ
ーティングに関する内部構成を示すブロック図、第3図
は共通線上のバスフォーマットを示す図、第4図はTTL
論理による転送順位表示フラグの原理図である。 1,2……データ処理装置、3……共通線、 4……メモリ、 5……プログラム・バックアップファイル、 7……同報通信手段、 11……転送順位の表示フラグ、 12……アドレス線、13……書込み信号線、 14……アンドゲート、15……カウンタ、 18……比較回路。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】プログラム・バックアップファイル内の複
    数のプログラムを複数のデータ処理装置へローディング
    する方法であって、 前記プログラム・バックアップファイル内の複数のプロ
    グラムを順次、一定の順番に従って前記複数のデータ処
    理装置へ同報転送し、 前記複数のデータ処理装置の各々は、自装置が必要とす
    るプログラムの転送順位をあらかじめ保持するととも
    に、転送されてくるプログラムの順番をカウントし、該
    カウント値が前記あらかじめ保持した転送順位と一致す
    るプログラムをメモリにローディングすることを特徴と
    するプログラム・ローディング方法。
  2. 【請求項2】複数の第1のデータ処理装置と、該複数の
    第1のデータ処理装置の各々にローディングする複数の
    プログラムが格納されたバックアップファイルを具備す
    る第2のデータ処理装置と、該第2のデータ処理装置と
    前記複数の第1のデータ処理装置とを接続する共通線と
    からなるデータ処理システムにおいて、 前記第2のデータ処理装置は、前記バックアップファイ
    ルに格納された複数のプログラムを順次、一定の順番に
    従って、前記共通線を通して前記複数のデータ処理装置
    へ同報転送する同報通信手段を有し、 前記複数のデータ処理装置の各々は、自装置が必要とす
    るプログラムの転送順位を示す表示フラグと、一つのプ
    ログラムが転送される毎にカウントアップするカウンタ
    と、前記カウンタのカウント値が前記転送順位の表示フ
    ラグに一致する場合、転送されたプログラムをメモリに
    ロードする手段とを有する、 ことを特徴とするデータ処理システム。
JP1027245A 1989-02-06 1989-02-06 プログラム・ローディング方法およびデータ処理システム Expired - Lifetime JPH073665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1027245A JPH073665B2 (ja) 1989-02-06 1989-02-06 プログラム・ローディング方法およびデータ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1027245A JPH073665B2 (ja) 1989-02-06 1989-02-06 プログラム・ローディング方法およびデータ処理システム

Publications (2)

Publication Number Publication Date
JPH02206865A JPH02206865A (ja) 1990-08-16
JPH073665B2 true JPH073665B2 (ja) 1995-01-18

Family

ID=12215695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1027245A Expired - Lifetime JPH073665B2 (ja) 1989-02-06 1989-02-06 プログラム・ローディング方法およびデータ処理システム

Country Status (1)

Country Link
JP (1) JPH073665B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687712B2 (ja) * 1990-07-26 1997-12-08 三菱電機株式会社 一体型ビデオカメラ
JP2013098769A (ja) * 2011-11-01 2013-05-20 Kotobuki Solution Co Ltd 告知情報に関するユニキャストデータ配信方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60205632A (ja) * 1984-03-29 1985-10-17 Nec Corp デ−タ処理装置のプログラム・ロ−デイング方式

Also Published As

Publication number Publication date
JPH02206865A (ja) 1990-08-16

Similar Documents

Publication Publication Date Title
US4591981A (en) Multimicroprocessor system
JP2829091B2 (ja) データ処理システム
JPH073665B2 (ja) プログラム・ローディング方法およびデータ処理システム
JPS6184765A (ja) マルチプロセツサシステム
JP3496294B2 (ja) シリアルデータ転送装置
JPH1131133A (ja) モジュール間の同期方法
JP2687716B2 (ja) 情報処理装置
JPS58169264A (ja) メモリアクセス方式
JPS6368957A (ja) 情報処理装置におけるデ−タ転送方式
JP2531207B2 (ja) チャネル装置
JPS6349872A (ja) フア−ムウエアロ−ド方式
JPS61128335A (ja) マイクロプログラムロ−ド処理方式
JPH0267665A (ja) インタフェイス回路
JPS60193044A (ja) デ−タバツフア装置
EP0877330A2 (en) Circuit verification process for semiconductor devices
JPH09319698A (ja) ダイレクト・メモリ・アクセス転送方式
JPH0567035A (ja) Dma転送におけるデータアライメント方式
JPS61198351A (ja) ダイレクト・メモリ・アクセス制御回路
JPS63216183A (ja) 画像処理装置
JPS62297954A (ja) メモリ制御方式
JPH01102647A (ja) テストプログラムロード制御方式
JPS6231386B2 (ja)
JPS62203246A (ja) 履歴情報の収集方式
JPH01319854A (ja) 疎結合マルチプロセッサ試験方式
JPH04241669A (ja) プログラム転送方式