JPH07335934A - 光半導体素子，及びその製造方法 - Google Patents
光半導体素子，及びその製造方法Info
- Publication number
- JPH07335934A JPH07335934A JP6122364A JP12236494A JPH07335934A JP H07335934 A JPH07335934 A JP H07335934A JP 6122364 A JP6122364 A JP 6122364A JP 12236494 A JP12236494 A JP 12236494A JP H07335934 A JPH07335934 A JP H07335934A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- optical semiconductor
- semiconductor device
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 307
- 230000003287 optical effect Effects 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 230000031700 light absorption Effects 0.000 claims abstract description 90
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 25
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 75
- 238000005253 cladding Methods 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 24
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 17
- 238000009825 accumulation Methods 0.000 abstract description 59
- 230000004044 response Effects 0.000 abstract description 13
- 238000005036 potential barrier Methods 0.000 description 49
- 238000010586 diagram Methods 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 238000006243 chemical reaction Methods 0.000 description 15
- 230000002265 prevention Effects 0.000 description 15
- 239000010408 film Substances 0.000 description 13
- 230000006798 recombination Effects 0.000 description 12
- 238000005215 recombination Methods 0.000 description 12
- 230000009467 reduction Effects 0.000 description 11
- 229910052681 coesite Inorganic materials 0.000 description 10
- 229910052906 cristobalite Inorganic materials 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 229910052682 stishovite Inorganic materials 0.000 description 10
- 229910052905 tridymite Inorganic materials 0.000 description 10
- 238000009826 distribution Methods 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 240000002329 Inga feuillei Species 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
- H01L31/0693—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells the devices including, apart from doping material or other impurities, only AIIIBV compounds, e.g. GaAs or InP solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
- H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
- H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Abstract
(57)【要約】
【目的】 光半導体素子のバンドギャップの異なる半導
体層間における正孔の蓄積を低減する。 【構成】 アバランシェフォトダイオードである光半導
体素子において、バンドギャップがそれぞれ１．３５ｅ
Ｖと０．７５ｅＶであるｎ型ＩｎＰ増倍層３とｎ型Ｉｎ
ＧａＡｓ光吸収層５の間にバンドギャップが０．７５ｅ
Ｖで圧縮歪が導入されたｎ型ＩｎＧａＡｓＰ歪層８が挿
入されているため、増倍層３と光吸収層５の間の価電子
帯のバンドオフセットにおける正孔の蓄積が低減され
る。 【効果】 アバランシェフォトダイオードにおいて、周
波数応答特性の向上が可能となる。
体層間における正孔の蓄積を低減する。 【構成】 アバランシェフォトダイオードである光半導
体素子において、バンドギャップがそれぞれ１．３５ｅ
Ｖと０．７５ｅＶであるｎ型ＩｎＰ増倍層３とｎ型Ｉｎ
ＧａＡｓ光吸収層５の間にバンドギャップが０．７５ｅ
Ｖで圧縮歪が導入されたｎ型ＩｎＧａＡｓＰ歪層８が挿
入されているため、増倍層３と光吸収層５の間の価電子
帯のバンドオフセットにおける正孔の蓄積が低減され
る。 【効果】 アバランシェフォトダイオードにおいて、周
波数応答特性の向上が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、周波数応答特性の良好
なアバランシェフォトダイオード、エネルギー変換効率
の高い太陽電池、発光効率、最大光出力が高く、低電圧
動作の可能な半導体レーザ素子、発光ダイオード等の光
半導体素子及びその製造方法に関するものである。
なアバランシェフォトダイオード、エネルギー変換効率
の高い太陽電池、発光効率、最大光出力が高く、低電圧
動作の可能な半導体レーザ素子、発光ダイオード等の光
半導体素子及びその製造方法に関するものである。
【０００２】
【従来の技術】微弱な光の検出には、アバランシェフォ
トダイオードが用いられている。従来のアバランシェフ
ォトダイオードの断面構造を図１４に示す。図におい
て、１はｐ型層側電極Ｔｉ／Ａｕ、２はｐ型ＩｎＰ層、
３はｎ型ＩｎＰ増倍層、４はｎ型ＩｎＧａＡｓＰパイル
アップ防止層、５はｎ型ＩｎＧａＡｓ光吸収層、６はｎ
型ＩｎＰ基板、７はｎ型層側電極ＡｕＧｅ／Ａｕであ
る。
トダイオードが用いられている。従来のアバランシェフ
ォトダイオードの断面構造を図１４に示す。図におい
て、１はｐ型層側電極Ｔｉ／Ａｕ、２はｐ型ＩｎＰ層、
３はｎ型ＩｎＰ増倍層、４はｎ型ＩｎＧａＡｓＰパイル
アップ防止層、５はｎ型ＩｎＧａＡｓ光吸収層、６はｎ
型ＩｎＰ基板、７はｎ型層側電極ＡｕＧｅ／Ａｕであ
る。
【０００３】次にこのアバランシェフォトダイオードの
動作について説明する。図１４において受光面、即ちｐ
型層側電極１の形成された側のｐ型ＩｎＰ層２の表面か
ら入射した光（波長１．３〜１．６μｍ）はｐ型ＩｎＰ
層２、ｎ型ＩｎＰ増倍層３、ｎ型ＩｎＧａＡｓＰパイル
アップ防止層４を透過した後、ｎ型ＩｎＧａＡｓ光吸収
層５で吸収され、電子と正孔の対が発生する。光吸収層
にＩｎＰよりバンドギャップＥｇの小さいＩｎＧａＡｓ
を用いているのは、上記の波長の光を吸収するためであ
る。ここで、振動数νの光子のエネルギーはプランク定
数をｈとすると、ｈνとなり、この光を吸収して電子・
正孔対を発生させるためには、Ｅｇ＜ｈνである必要が
あり、上記の波長に対して、ＩｎＧａＡｓはこの条件を
満たしているが、ＩｎＰは満たしていない。ｐ型ＩｎＰ
層２とｎ型ＩｎＰ増倍層３はｐｎ接合を形成している。
ｐ型層側電極１とｎ型層側電極７の間には逆バイアス電
圧が印加されており、ｎ型ＩｎＰ増倍層３、ｎ型ＩｎＧ
ａＡｓＰパイルアップ防止層４、ｎ型ＩｎＧａＡｓ光吸
収層５は電荷空乏層化している。発生した正孔はｎ型Ｉ
ｎＰ増倍層３に、電子はｎ型ＩｎＰ基板６に向かって走
行する。ｎ型ＩｎＰ増倍層３に到達した正孔はさらに電
界で加速され、衝突イオン化によって電子雪崩を引き起
こし、新たな多数の電子・正孔対を発生させる。このよ
うにアバランシェフォトダイオードは入射光信号を増倍
して検出することができる。
動作について説明する。図１４において受光面、即ちｐ
型層側電極１の形成された側のｐ型ＩｎＰ層２の表面か
ら入射した光（波長１．３〜１．６μｍ）はｐ型ＩｎＰ
層２、ｎ型ＩｎＰ増倍層３、ｎ型ＩｎＧａＡｓＰパイル
アップ防止層４を透過した後、ｎ型ＩｎＧａＡｓ光吸収
層５で吸収され、電子と正孔の対が発生する。光吸収層
にＩｎＰよりバンドギャップＥｇの小さいＩｎＧａＡｓ
を用いているのは、上記の波長の光を吸収するためであ
る。ここで、振動数νの光子のエネルギーはプランク定
数をｈとすると、ｈνとなり、この光を吸収して電子・
正孔対を発生させるためには、Ｅｇ＜ｈνである必要が
あり、上記の波長に対して、ＩｎＧａＡｓはこの条件を
満たしているが、ＩｎＰは満たしていない。ｐ型ＩｎＰ
層２とｎ型ＩｎＰ増倍層３はｐｎ接合を形成している。
ｐ型層側電極１とｎ型層側電極７の間には逆バイアス電
圧が印加されており、ｎ型ＩｎＰ増倍層３、ｎ型ＩｎＧ
ａＡｓＰパイルアップ防止層４、ｎ型ＩｎＧａＡｓ光吸
収層５は電荷空乏層化している。発生した正孔はｎ型Ｉ
ｎＰ増倍層３に、電子はｎ型ＩｎＰ基板６に向かって走
行する。ｎ型ＩｎＰ増倍層３に到達した正孔はさらに電
界で加速され、衝突イオン化によって電子雪崩を引き起
こし、新たな多数の電子・正孔対を発生させる。このよ
うにアバランシェフォトダイオードは入射光信号を増倍
して検出することができる。
【０００４】上記の動作において、パイルアップ防止層
４が無い場合の電子と正孔の動きをバンド図で示すと図
１５（ａ）のようになる。ｎ型ＩｎＰ増倍層３とｎ型Ｉ
ｎＧａＡｓ光吸収層５ではバンドギャップが異なるため
両層の価電子帯間にはバンドオフセットが存在し、ポテ
ンシャルの段差が生じている。光の吸収によって発生し
た正孔はｎ型ＩｎＧａＡｓ光吸収層５からｎ型ＩｎＰ増
倍層３に向かって走行するが、このポテンシャルの段差
で正孔の動きが妨げられて、正孔が蓄積（パイルアッ
プ）される。アバランシェフォトダイオードの等価回路
においては、この正孔の蓄積は、寄生容量として表現さ
れる性格のものであり、周波数応答特性を劣化させる。
これを改善するために設けられたのがｎ型ＩｎＧａＡｓ
Ｐパイルアップ防止層４である。この層のバンドギャッ
プはｎ型ＩｎＰ増倍層３とｎ型ＩｎＧａＡｓ光吸収層５
の中間の大きさとなっている。バンド図で表すと図１５
（ｂ）のようになり、ポテンシャルの段差は、二段とな
るが、それぞれのバンドオフセットの大きさは、パイル
アップ防止層４が無い場合より小さくなるため、正孔の
蓄積は緩和され、周波数応答特性が改善される。ただ
し、パイルアップ防止層４は他の層と格子整合してい
る。
４が無い場合の電子と正孔の動きをバンド図で示すと図
１５（ａ）のようになる。ｎ型ＩｎＰ増倍層３とｎ型Ｉ
ｎＧａＡｓ光吸収層５ではバンドギャップが異なるため
両層の価電子帯間にはバンドオフセットが存在し、ポテ
ンシャルの段差が生じている。光の吸収によって発生し
た正孔はｎ型ＩｎＧａＡｓ光吸収層５からｎ型ＩｎＰ増
倍層３に向かって走行するが、このポテンシャルの段差
で正孔の動きが妨げられて、正孔が蓄積（パイルアッ
プ）される。アバランシェフォトダイオードの等価回路
においては、この正孔の蓄積は、寄生容量として表現さ
れる性格のものであり、周波数応答特性を劣化させる。
これを改善するために設けられたのがｎ型ＩｎＧａＡｓ
Ｐパイルアップ防止層４である。この層のバンドギャッ
プはｎ型ＩｎＰ増倍層３とｎ型ＩｎＧａＡｓ光吸収層５
の中間の大きさとなっている。バンド図で表すと図１５
（ｂ）のようになり、ポテンシャルの段差は、二段とな
るが、それぞれのバンドオフセットの大きさは、パイル
アップ防止層４が無い場合より小さくなるため、正孔の
蓄積は緩和され、周波数応答特性が改善される。ただ
し、パイルアップ防止層４は他の層と格子整合してい
る。
【０００５】ＧａＡｓ系太陽電池はＳｉ系太陽電池より
光から電気へのエネルギー変換効率が高く、構造の薄膜
化が可能である等の利点をもつことが知られている。従
来のＧａＡｓ系太陽電池の断面構造を図１６に示す。図
において、２０はｐ型層側電極、２１はｐ型ＡｌＧａＡ
ｓ窓層、２２はｐ型ＧａＡｓ光吸収層、２３はｎ型Ｇａ
Ａｓ基板、２４はｎ型層側電極である。光はＡｌＧａＡ
ｓ窓層２１側から入射する。ｐ型ＧａＡｓ光吸収層２２
およびｎ型ＧａＡｓ基板２３において光が吸収され、電
子・正孔対が発生するが、この二層の接合はｐｎ接合と
なるため、これによって生ずる電荷空乏層２６に存在す
る電界によって、電子はｎ型ＧａＡｓ基板２３側に正孔
はｐ型ＧａＡｓ光吸収層２２側に移動する。これによ
り、ｐ型層側電極２０とｎ型層側電極２４の間に電位差
が生ずる。ＡｌＧａＡｓ窓層２１は、ＧａＡｓよりバン
ドギャップが大きいため、伝導帯にポテンシャルの段差
が存在し、ｐ型ＧａＡｓ光吸収層２２で発生した電子の
一部が光入射面、即ちＡｌＧａＡｓ窓層２１表面へ拡散
することによる表面再結合が抑制され、変換効率の向上
が図られている。一方、ｐ型ＧａＡｓ光吸収層２２とｐ
型ＡｌＧａＡｓ窓層２１の界面の価電子帯においては、
ｐ型ＧａＡｓ光吸収層２２の側にノッチと呼ばれるバン
ド端ポテンシャルの谷間が形成されている。このノッチ
は、正孔の蓄積をもたらし、この領域における正孔と電
子の再結合は、エネルギー変換効率の向上を妨げる要因
となっている。また、上記界面のノッチと逆の側、即ち
ｐ型ＡｌＧａＡｓ窓層２１の側の価電子帯にはポテンシ
ャル障壁が形成されており、ｐ型ＧａＡｓ光吸収層２２
からｐ型ＡｌＧａＡｓ窓層２１への正孔の流れに対する
障害となっている。
光から電気へのエネルギー変換効率が高く、構造の薄膜
化が可能である等の利点をもつことが知られている。従
来のＧａＡｓ系太陽電池の断面構造を図１６に示す。図
において、２０はｐ型層側電極、２１はｐ型ＡｌＧａＡ
ｓ窓層、２２はｐ型ＧａＡｓ光吸収層、２３はｎ型Ｇａ
Ａｓ基板、２４はｎ型層側電極である。光はＡｌＧａＡ
ｓ窓層２１側から入射する。ｐ型ＧａＡｓ光吸収層２２
およびｎ型ＧａＡｓ基板２３において光が吸収され、電
子・正孔対が発生するが、この二層の接合はｐｎ接合と
なるため、これによって生ずる電荷空乏層２６に存在す
る電界によって、電子はｎ型ＧａＡｓ基板２３側に正孔
はｐ型ＧａＡｓ光吸収層２２側に移動する。これによ
り、ｐ型層側電極２０とｎ型層側電極２４の間に電位差
が生ずる。ＡｌＧａＡｓ窓層２１は、ＧａＡｓよりバン
ドギャップが大きいため、伝導帯にポテンシャルの段差
が存在し、ｐ型ＧａＡｓ光吸収層２２で発生した電子の
一部が光入射面、即ちＡｌＧａＡｓ窓層２１表面へ拡散
することによる表面再結合が抑制され、変換効率の向上
が図られている。一方、ｐ型ＧａＡｓ光吸収層２２とｐ
型ＡｌＧａＡｓ窓層２１の界面の価電子帯においては、
ｐ型ＧａＡｓ光吸収層２２の側にノッチと呼ばれるバン
ド端ポテンシャルの谷間が形成されている。このノッチ
は、正孔の蓄積をもたらし、この領域における正孔と電
子の再結合は、エネルギー変換効率の向上を妨げる要因
となっている。また、上記界面のノッチと逆の側、即ち
ｐ型ＡｌＧａＡｓ窓層２１の側の価電子帯にはポテンシ
ャル障壁が形成されており、ｐ型ＧａＡｓ光吸収層２２
からｐ型ＡｌＧａＡｓ窓層２１への正孔の流れに対する
障害となっている。
【０００６】次にアバランシェフォトダイオードのパイ
ルアップ防止層と同様の構造を半導体レーザ素子に用い
た例（特開 昭６２−２００７８４号公報）について述
べる。図１７にこの半導体レーザ素子の断面図を示す。
図において、３０はｎ型層側電極、３１はｎ型ＧａＡｓ
基板、３２はｎ型Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ中
間バンドギャップ層、３３はｎ型Ｉｎ0.5 （Ｇａ1-y Ａ
ｌy ）0.5 Ｐクラッド層、３４はＩｎ0.5 （Ｇａ1-z Ａ
ｌz ）0.5 Ｐ活性層、３５はｐ型Ｉｎ0.5 （Ｇａ1-y Ａ
ｌy ）0.5 Ｐクラッド層、３６はｐ型Ｉｎ0.5 （Ｇａ1-
x Ａｌx ）0.5Ｐ中間バンドギャップ層、３７はｐ型Ｇ
ａＡｓ電極コンタクト層、３８はＳｉＯ2 膜、３９はｐ
型層側電極である。また、各層のバンドギャップは、ｎ
型ＧａＡｓ基板は１．４２ｅＶ、ｎ型中間バンドギャッ
プ層は２．１ｅＶ、ｎ型クラッド層は２．３５ｅＶ、活
性層は２．０ｅＶ、ｐ型クラッド層は２．３５ｅＶ、ｐ
型中間バンドギャップ層は２．１ｅＶ、ｐ型電極コンタ
クト層は１．４２ｅＶに設定されている。このように、
ｐ型クラッド層３５とｐ型電極コンタクト層３７の間に
大きなバンドギャップの差がある半導体レーザ素子にお
いても、ｐ型中間バンドギャップ層３６を有することに
より、前述のパイルアップ防止層の場合と同様にｐ型ク
ラッド層３５とｐ型電極コンタクト層３７の間の価電子
帯に生じるノッチが二分割されるため、この領域での正
孔の蓄積を低減できる。一方、ノッチとともに形成され
ているポテンシャル障壁の高さも分割されるため、ここ
を正孔が越え易くなる。また、ｎ型中間バンドギャップ
層３２も電子に関して、上記のｐ型中間バンドギャップ
層３６が正孔に対してもつ効果と同様の効果をもつ。こ
れによって、電極コンタクト層からクラッド層へ正孔ま
たは電子を流入させるために必要なバイアス電圧を低減
することができ、低電圧動作が可能となっている。ただ
し、この例においても、中間バンドギャップ層は他の層
と格子整合している。
ルアップ防止層と同様の構造を半導体レーザ素子に用い
た例（特開 昭６２−２００７８４号公報）について述
べる。図１７にこの半導体レーザ素子の断面図を示す。
図において、３０はｎ型層側電極、３１はｎ型ＧａＡｓ
基板、３２はｎ型Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ中
間バンドギャップ層、３３はｎ型Ｉｎ0.5 （Ｇａ1-y Ａ
ｌy ）0.5 Ｐクラッド層、３４はＩｎ0.5 （Ｇａ1-z Ａ
ｌz ）0.5 Ｐ活性層、３５はｐ型Ｉｎ0.5 （Ｇａ1-y Ａ
ｌy ）0.5 Ｐクラッド層、３６はｐ型Ｉｎ0.5 （Ｇａ1-
x Ａｌx ）0.5Ｐ中間バンドギャップ層、３７はｐ型Ｇ
ａＡｓ電極コンタクト層、３８はＳｉＯ2 膜、３９はｐ
型層側電極である。また、各層のバンドギャップは、ｎ
型ＧａＡｓ基板は１．４２ｅＶ、ｎ型中間バンドギャッ
プ層は２．１ｅＶ、ｎ型クラッド層は２．３５ｅＶ、活
性層は２．０ｅＶ、ｐ型クラッド層は２．３５ｅＶ、ｐ
型中間バンドギャップ層は２．１ｅＶ、ｐ型電極コンタ
クト層は１．４２ｅＶに設定されている。このように、
ｐ型クラッド層３５とｐ型電極コンタクト層３７の間に
大きなバンドギャップの差がある半導体レーザ素子にお
いても、ｐ型中間バンドギャップ層３６を有することに
より、前述のパイルアップ防止層の場合と同様にｐ型ク
ラッド層３５とｐ型電極コンタクト層３７の間の価電子
帯に生じるノッチが二分割されるため、この領域での正
孔の蓄積を低減できる。一方、ノッチとともに形成され
ているポテンシャル障壁の高さも分割されるため、ここ
を正孔が越え易くなる。また、ｎ型中間バンドギャップ
層３２も電子に関して、上記のｐ型中間バンドギャップ
層３６が正孔に対してもつ効果と同様の効果をもつ。こ
れによって、電極コンタクト層からクラッド層へ正孔ま
たは電子を流入させるために必要なバイアス電圧を低減
することができ、低電圧動作が可能となっている。ただ
し、この例においても、中間バンドギャップ層は他の層
と格子整合している。
【０００７】半導体レーザ素子におけるクラッド層から
活性層への正孔及び電子の流れに対しても上記中間バン
ドギャップ層と同様な構造が利用されている。このよう
な半導体レーザ素子の具体例（A.Takemoto et al,"Impr
ovement of High Power/HighTemperature Operation of
Long Wavelength Laser Diodes by Band Discontinuit
y Reduction Laser," IEEE Conference Digest of 13th
International Semiconductor Laser,D-7,pp.48,199
2）について説明する。図１８において４０はｎ型層側
電極、４１はｎ型ＩｎＰクラッド層、４２はｎ型ＩｎＰ
ブロック層、４３はｐ型ＩｎＰブロック層、４４はｐ型
ＩｎＰクラッド層（バッファ層）、４５はｐ型ＩｎＰ基
板、４６はｐ型層側電極、４７はＩｎ0.82Ｇａ0.18Ａｓ
0.42Ｐ0.58バンド不連続低減層、４８はＩｎ0.65Ｇａ0.
35Ａｓ0.79Ｐ0.21活性層である。半導体レーザ素子で
は、順方向のバイアス電圧をｎ型層側電極とｐ型層側電
極の間に印加することにより、ｎ型とｐ型のクラッド層
４１，４４からそれぞれ電子と正孔が活性層４８に注入
され、レーザ発振が起きる。まず、ＩｎＧａＡｓＰバン
ド不連続低減層４７が無い場合を考える。ＩｎＰクラッ
ド層４１，４４よりＩｎＧａＡｓＰ活性層４８のバンド
ギャップが小さいため、伝導帯及び価電子帯におけるバ
ンドの不連続により、ノッチ及びポテンシャル障壁が発
生する。このときのｐ型クラッド層から活性層への正孔
の流れをバンド図で表したのが図１９（ａ）であり、ノ
ッチに正孔が蓄積されていることがわかる。また、ポテ
ンシャル障壁は正孔の流れを妨害している。ｎ型クラッ
ド層４１から活性層４８への電子の流れに関しても同様
のことが起こっている。特に、ノッチに正孔が蓄積され
ることにより、この領域では発光に寄与しない価電子帯
間吸収やオージェ再結合が起こり易くなり、これによっ
て、発光効率や最大光出力が低下する。このような現象
を防止するため、活性層４８とクラッド層４１，４４の
間に、バンドギャップがＩｎＧａＡｓＰ活性層４８の
０．８ｅＶとＩｎＰクラッド層４１，４４の１．３５ｅ
Ｖの中間の値１．０８ｅＶであるＩｎＧａＡｓＰバンド
不連続低減層４７が挿入されている。このバンド不連続
低減層４７がある場合のｐ型クラッド層４４から活性層
４８への正孔の流れをバンド図に表したのが図１９
（ｂ）である。ノッチが二段になったことにより、正孔
の蓄積が低減されると同時にポテンシャル障壁の高さが
低くなり正孔がこれを容易に乗り越えられるようにな
る。ｎ型クラッド層４１と活性層４８の間の領域におけ
る電子の流れに関しても同様の効果が得られる。これに
よって発光効率、最大光出力が改善される。ただし、バ
ンド不連続低減層４７は、他の層と格子整合している。
活性層への正孔及び電子の流れに対しても上記中間バン
ドギャップ層と同様な構造が利用されている。このよう
な半導体レーザ素子の具体例（A.Takemoto et al,"Impr
ovement of High Power/HighTemperature Operation of
Long Wavelength Laser Diodes by Band Discontinuit
y Reduction Laser," IEEE Conference Digest of 13th
International Semiconductor Laser,D-7,pp.48,199
2）について説明する。図１８において４０はｎ型層側
電極、４１はｎ型ＩｎＰクラッド層、４２はｎ型ＩｎＰ
ブロック層、４３はｐ型ＩｎＰブロック層、４４はｐ型
ＩｎＰクラッド層（バッファ層）、４５はｐ型ＩｎＰ基
板、４６はｐ型層側電極、４７はＩｎ0.82Ｇａ0.18Ａｓ
0.42Ｐ0.58バンド不連続低減層、４８はＩｎ0.65Ｇａ0.
35Ａｓ0.79Ｐ0.21活性層である。半導体レーザ素子で
は、順方向のバイアス電圧をｎ型層側電極とｐ型層側電
極の間に印加することにより、ｎ型とｐ型のクラッド層
４１，４４からそれぞれ電子と正孔が活性層４８に注入
され、レーザ発振が起きる。まず、ＩｎＧａＡｓＰバン
ド不連続低減層４７が無い場合を考える。ＩｎＰクラッ
ド層４１，４４よりＩｎＧａＡｓＰ活性層４８のバンド
ギャップが小さいため、伝導帯及び価電子帯におけるバ
ンドの不連続により、ノッチ及びポテンシャル障壁が発
生する。このときのｐ型クラッド層から活性層への正孔
の流れをバンド図で表したのが図１９（ａ）であり、ノ
ッチに正孔が蓄積されていることがわかる。また、ポテ
ンシャル障壁は正孔の流れを妨害している。ｎ型クラッ
ド層４１から活性層４８への電子の流れに関しても同様
のことが起こっている。特に、ノッチに正孔が蓄積され
ることにより、この領域では発光に寄与しない価電子帯
間吸収やオージェ再結合が起こり易くなり、これによっ
て、発光効率や最大光出力が低下する。このような現象
を防止するため、活性層４８とクラッド層４１，４４の
間に、バンドギャップがＩｎＧａＡｓＰ活性層４８の
０．８ｅＶとＩｎＰクラッド層４１，４４の１．３５ｅ
Ｖの中間の値１．０８ｅＶであるＩｎＧａＡｓＰバンド
不連続低減層４７が挿入されている。このバンド不連続
低減層４７がある場合のｐ型クラッド層４４から活性層
４８への正孔の流れをバンド図に表したのが図１９
（ｂ）である。ノッチが二段になったことにより、正孔
の蓄積が低減されると同時にポテンシャル障壁の高さが
低くなり正孔がこれを容易に乗り越えられるようにな
る。ｎ型クラッド層４１と活性層４８の間の領域におけ
る電子の流れに関しても同様の効果が得られる。これに
よって発光効率、最大光出力が改善される。ただし、バ
ンド不連続低減層４７は、他の層と格子整合している。
【０００８】
【発明が解決しようとする課題】上述のように、従来の
ＧａＡｓ系太陽電池において、ＡｌＧａＡｓ窓層とＧａ
Ａｓ層の界面における価電子帯のノッチは正孔の蓄積を
もたらし、ポテンシャル障壁は正孔の流れに対する障害
となっており、これがエネルギー変換効率向上を妨げる
要因となっている。
ＧａＡｓ系太陽電池において、ＡｌＧａＡｓ窓層とＧａ
Ａｓ層の界面における価電子帯のノッチは正孔の蓄積を
もたらし、ポテンシャル障壁は正孔の流れに対する障害
となっており、これがエネルギー変換効率向上を妨げる
要因となっている。
【０００９】一方、アバランシェフォトダイオードにお
けるパイルアップ防止層、半導体レーザ素子における中
間バンドギャップ層やバンド不連続低減層はバンドオフ
セットやノッチ及びポテンシャル障壁の高さの低減をも
たらし、正孔の流れを容易にするとともに、その蓄積を
緩和する。しかし、価電子帯におけるバンドオフセット
やノッチ及びポテンシャル障壁は消滅した訳ではなく、
二つに分割されただけである。従って、バンドオフセッ
トやポテンシャル障壁も残り、ノッチにおけるある程度
の正孔の蓄積も避けられない。
けるパイルアップ防止層、半導体レーザ素子における中
間バンドギャップ層やバンド不連続低減層はバンドオフ
セットやノッチ及びポテンシャル障壁の高さの低減をも
たらし、正孔の流れを容易にするとともに、その蓄積を
緩和する。しかし、価電子帯におけるバンドオフセット
やノッチ及びポテンシャル障壁は消滅した訳ではなく、
二つに分割されただけである。従って、バンドオフセッ
トやポテンシャル障壁も残り、ノッチにおけるある程度
の正孔の蓄積も避けられない。
【００１０】本発明は上記のような問題点に鑑み、歪層
を用いて正孔の蓄積及びポテンシャル障壁の高さを低減
することにより、周波数応答特性が良好な光半導体素
子、エネルギー変換効率の高い光半導体素子、低電圧動
作が可能で高信頼性を有する光半導体素子、または、高
発光効率、高出力の光半導体素子を提供することを目的
とする。
を用いて正孔の蓄積及びポテンシャル障壁の高さを低減
することにより、周波数応答特性が良好な光半導体素
子、エネルギー変換効率の高い光半導体素子、低電圧動
作が可能で高信頼性を有する光半導体素子、または、高
発光効率、高出力の光半導体素子を提供することを目的
とする。
【００１１】
【課題を解決するための手段】本発明に係わる光半導体
素子は、第１の半導体層と、この第１の半導体層よりバ
ンドギャップが小さい第２の半導体層と、前記第１の半
導体層と前記第２の半導体層に挟まれてなる、前記第１
の半導体層よりバンドギャップが小さく且つ歪の導入さ
れた第３の半導体層を少なくとも一層以上備えたもので
ある。
素子は、第１の半導体層と、この第１の半導体層よりバ
ンドギャップが小さい第２の半導体層と、前記第１の半
導体層と前記第２の半導体層に挟まれてなる、前記第１
の半導体層よりバンドギャップが小さく且つ歪の導入さ
れた第３の半導体層を少なくとも一層以上備えたもので
ある。
【００１２】また、本発明に係わる光半導体素子は、第
１の半導体層と、この第１の半導体層よりバンドギャッ
プが小さい第２の半導体層と、前記第１の半導体層と前
記第２の半導体層に挟まれてなる、前記第１の半導体層
のバンドギャップより小さく且つ前記第２の半導体層の
バンドギャップより大きいバンドギャップをもち且つ歪
の導入された第３の半導体層を少なくとも一層以上備え
たものである。
１の半導体層と、この第１の半導体層よりバンドギャッ
プが小さい第２の半導体層と、前記第１の半導体層と前
記第２の半導体層に挟まれてなる、前記第１の半導体層
のバンドギャップより小さく且つ前記第２の半導体層の
バンドギャップより大きいバンドギャップをもち且つ歪
の導入された第３の半導体層を少なくとも一層以上備え
たものである。
【００１３】また、本発明に係わるアバランシェフォト
ダイオードは、増倍層と、これより小さなバンドギャッ
プをもつ光吸収層と、これら両層に挟まれてなる、前記
増倍層よりバンドギャップが小さく且つ歪の導入された
第３の半導体層を備えたものである。
ダイオードは、増倍層と、これより小さなバンドギャッ
プをもつ光吸収層と、これら両層に挟まれてなる、前記
増倍層よりバンドギャップが小さく且つ歪の導入された
第３の半導体層を備えたものである。
【００１４】また、本発明に係わるアバランシェフォト
ダイオードは、ＩｎＰよりなる増倍層と、これより小さ
なバンドギャップをもつＩｎＧａＡｓよりなる光吸収層
と、これら両層に挟まれてなる、前記ＩｎＰ増倍層より
バンドギャップが小さく且つ歪の導入されたＩｎＧａＡ
ｓＰよりなる第３の半導体層を備えたものである。
ダイオードは、ＩｎＰよりなる増倍層と、これより小さ
なバンドギャップをもつＩｎＧａＡｓよりなる光吸収層
と、これら両層に挟まれてなる、前記ＩｎＰ増倍層より
バンドギャップが小さく且つ歪の導入されたＩｎＧａＡ
ｓＰよりなる第３の半導体層を備えたものである。
【００１５】また、本発明に係わるアバランシェフォト
ダイオードは、増倍層と、これより小さなバンドギャッ
プをもつ光吸収層と、これら両層に挟まれてなる、前記
増倍層のバンドギャップより小さく且つ前記光吸収層の
バンドギャップより大きいバンドギャップをもち且つ歪
の導入された第３の半導体層を備えたものである。
ダイオードは、増倍層と、これより小さなバンドギャッ
プをもつ光吸収層と、これら両層に挟まれてなる、前記
増倍層のバンドギャップより小さく且つ前記光吸収層の
バンドギャップより大きいバンドギャップをもち且つ歪
の導入された第３の半導体層を備えたものである。
【００１６】また、本発明に係わる太陽電池は、窓層
と、これよりバンドギャップが小さい光吸収層と、これ
ら両層に挟まれてなる、前記窓層よりバンドギャップが
小さく且つ歪の導入された第３の半導体層を備えたもの
である。
と、これよりバンドギャップが小さい光吸収層と、これ
ら両層に挟まれてなる、前記窓層よりバンドギャップが
小さく且つ歪の導入された第３の半導体層を備えたもの
である。
【００１７】また、本発明に係わる太陽電池は、ＡｌＧ
ａＡｓよりなる窓層と、これより小さなバンドギャップ
をもつＧａＡｓよりなる光吸収層と、これら両層に挟ま
れてなる、前記ＡｌＧａＡｓ窓層よりバンドギャップが
小さく且つ歪の導入されたＩｎＧａＡｓＰよりなる第３
の半導体層を備えたものである。
ａＡｓよりなる窓層と、これより小さなバンドギャップ
をもつＧａＡｓよりなる光吸収層と、これら両層に挟ま
れてなる、前記ＡｌＧａＡｓ窓層よりバンドギャップが
小さく且つ歪の導入されたＩｎＧａＡｓＰよりなる第３
の半導体層を備えたものである。
【００１８】また、本発明に係わる太陽電池は、窓層
と、これよりバンドギャップが小さい光吸収層と、これ
ら両層に挟まれてなる、前記窓層のバンドギャップより
小さく且つ前記光吸収層のバンドギャップより大きいバ
ンドギャップをもち且つ歪の導入された第３の半導体層
を備えたものである。
と、これよりバンドギャップが小さい光吸収層と、これ
ら両層に挟まれてなる、前記窓層のバンドギャップより
小さく且つ前記光吸収層のバンドギャップより大きいバ
ンドギャップをもち且つ歪の導入された第３の半導体層
を備えたものである。
【００１９】また、本発明に係わる半導体レーザ素子
は、ｐ型クラッド層と、これより小さなバンドギャップ
をもつｐ型電極コンタクト層と、これら両層に挟まれて
なる、前記クラッド層よりバンドギャップが小さく且つ
歪の導入された第３の半導体層を備えたものである。
は、ｐ型クラッド層と、これより小さなバンドギャップ
をもつｐ型電極コンタクト層と、これら両層に挟まれて
なる、前記クラッド層よりバンドギャップが小さく且つ
歪の導入された第３の半導体層を備えたものである。
【００２０】また、本発明に係わる半導体レーザ素子
は、ｐ型ＩｎＧａＡｌＰよりなるｐ型クラッド層と、こ
れより小さなバンドギャップをもつｐ型ＧａＡｓよりな
るｐ型電極コンタクト層と、これら両層に挟まれてな
る、前記ｐ型ＩｎＧａＡｌＰクラッド層よりバンドギャ
ップが小さく且つ歪の導入されたｐ型ＩｎＧａＡｓＰよ
りなる第３の半導体層を備えたものである。
は、ｐ型ＩｎＧａＡｌＰよりなるｐ型クラッド層と、こ
れより小さなバンドギャップをもつｐ型ＧａＡｓよりな
るｐ型電極コンタクト層と、これら両層に挟まれてな
る、前記ｐ型ＩｎＧａＡｌＰクラッド層よりバンドギャ
ップが小さく且つ歪の導入されたｐ型ＩｎＧａＡｓＰよ
りなる第３の半導体層を備えたものである。
【００２１】また、本発明に係わる半導体レーザ素子
は、ｐ型クラッド層と、これより小さなバンドギャップ
をもつｐ型電極コンタクト層と、これら両層に挟まれて
なる、前記ｐ型クラッド層のバンドギャップより小さく
且つ前記ｐ型電極コンタクト層のバンドギャップより大
きいバンドギャップをもち且つ歪の導入された第３の半
導体層を備えたものである。
は、ｐ型クラッド層と、これより小さなバンドギャップ
をもつｐ型電極コンタクト層と、これら両層に挟まれて
なる、前記ｐ型クラッド層のバンドギャップより小さく
且つ前記ｐ型電極コンタクト層のバンドギャップより大
きいバンドギャップをもち且つ歪の導入された第３の半
導体層を備えたものである。
【００２２】また、本発明に係わる半導体レーザ素子
は、ｐ型クラッド層と、これより小さなバンドギャップ
をもつ活性層と、これら両層に挟まれてなる、前記ｐ型
クラッド層よりバンドギャップが小さく且つ歪の導入さ
れた第３の半導体層を備えたものである。
は、ｐ型クラッド層と、これより小さなバンドギャップ
をもつ活性層と、これら両層に挟まれてなる、前記ｐ型
クラッド層よりバンドギャップが小さく且つ歪の導入さ
れた第３の半導体層を備えたものである。
【００２３】また、本発明に係わる半導体レーザ素子
は、ｐ型ＩｎＰよりなるクラッド層と、これより小さな
バンドギャップをもつＩｎＧａＡｓＰよりなる活性層
と、これら両層に挟まれてなる、前記ｐ型ＩｎＰクラッ
ド層よりバンドギャップが小さく且つ歪の導入されたＩ
ｎＧａＡｓＰよりなる第３の半導体層を備えたものであ
る。
は、ｐ型ＩｎＰよりなるクラッド層と、これより小さな
バンドギャップをもつＩｎＧａＡｓＰよりなる活性層
と、これら両層に挟まれてなる、前記ｐ型ＩｎＰクラッ
ド層よりバンドギャップが小さく且つ歪の導入されたＩ
ｎＧａＡｓＰよりなる第３の半導体層を備えたものであ
る。
【００２４】また、本発明に係わる半導体レーザ素子
は、ｐ型クラッド層と、これより小さなバンドギャップ
をもつ活性層と、これら両層に挟まれてなる、前記ｐ型
クラッド層のバンドギャップより小さく且つ前記活性層
のバンドギャップより大きいバンドギャップをもち且つ
歪の導入された第３の半導体層を備えたものである。
は、ｐ型クラッド層と、これより小さなバンドギャップ
をもつ活性層と、これら両層に挟まれてなる、前記ｐ型
クラッド層のバンドギャップより小さく且つ前記活性層
のバンドギャップより大きいバンドギャップをもち且つ
歪の導入された第３の半導体層を備えたものである。
【００２５】また、本発明に係わるアバランシェフォト
ダイオードの製造方法は、ｎ型ＩｎＰ基板上にｎ型Ｉｎ
ＧａＡｓ光吸収層をエピタキシャル成長により形成する
工程と、ｎ型ＩｎＧａＡｓＰ歪層をエピタキシャル成長
により形成する工程と、前記ｎ型ＩｎＧａＡｓ光吸収層
及び前記ｎ型ＩｎＧａＡｓＰ歪層のいずれよりもバンド
ギャップの大きいｎ型ＩｎＰ増倍層をエピタキシャル成
長により形成する工程と、ｐ型ＩｎＰ層をエピタキシャ
ル成長により形成する工程とを含むものである。
ダイオードの製造方法は、ｎ型ＩｎＰ基板上にｎ型Ｉｎ
ＧａＡｓ光吸収層をエピタキシャル成長により形成する
工程と、ｎ型ＩｎＧａＡｓＰ歪層をエピタキシャル成長
により形成する工程と、前記ｎ型ＩｎＧａＡｓ光吸収層
及び前記ｎ型ＩｎＧａＡｓＰ歪層のいずれよりもバンド
ギャップの大きいｎ型ＩｎＰ増倍層をエピタキシャル成
長により形成する工程と、ｐ型ＩｎＰ層をエピタキシャ
ル成長により形成する工程とを含むものである。
【００２６】また、本発明に係わるアバランシェフォト
ダイオードの製造方法は、上記のアバランシェフォトダ
イオードの製造方法において、前記ｎ型ＩｎＧａＡｓＰ
歪層のバンドギャップが前記ｎ型ＩｎＧａＡｓ光吸収層
のバンドギャップより大きいものである。
ダイオードの製造方法は、上記のアバランシェフォトダ
イオードの製造方法において、前記ｎ型ＩｎＧａＡｓＰ
歪層のバンドギャップが前記ｎ型ＩｎＧａＡｓ光吸収層
のバンドギャップより大きいものである。
【００２７】また、本発明に係わる太陽電池の製造方法
は、ｎ型ＧａＡｓ基板上にｐ型ＧａＡｓ光吸収層をエピ
タキシャル成長により形成する工程と、ｐ型ＩｎＧａＡ
ｓＰ歪層をエピタキシャル成長により形成する工程と、
前記ｐ型ＧａＡｓ光吸収層及び前記ｐ型ＩｎＧａＡｓＰ
歪層のいずれよりもバンドギャップの大きいｐ型ＡｌＧ
ａＡｓ窓層をエピタキシャル成長により形成する工程と
を含むものである。
は、ｎ型ＧａＡｓ基板上にｐ型ＧａＡｓ光吸収層をエピ
タキシャル成長により形成する工程と、ｐ型ＩｎＧａＡ
ｓＰ歪層をエピタキシャル成長により形成する工程と、
前記ｐ型ＧａＡｓ光吸収層及び前記ｐ型ＩｎＧａＡｓＰ
歪層のいずれよりもバンドギャップの大きいｐ型ＡｌＧ
ａＡｓ窓層をエピタキシャル成長により形成する工程と
を含むものである。
【００２８】また、本発明に係わる太陽電池の製造方法
は、上記の太陽電池の製造方法において、前記ｐ型Ｉｎ
ＧａＡｓＰ歪層のバンドギャップが前記ｐ型ＧａＡｓ光
吸収層のバンドギャップより大きいものである。
は、上記の太陽電池の製造方法において、前記ｐ型Ｉｎ
ＧａＡｓＰ歪層のバンドギャップが前記ｐ型ＧａＡｓ光
吸収層のバンドギャップより大きいものである。
【００２９】また、本発明に係わる半導体レーザ素子の
製造方法は、ｎ型ＧａＡｓ基板上に該ｎ型ＧａＡｓ基板
よりバンドギャップの大きいｎ型ＩｎＧａＡｌＰ中間バ
ンドギャップ層をエピタキシャル成長により形成する工
程と、前記ｎ型ＩｎＧａＡｌＰ中間バンドギャップ層よ
りバンドギャップの大きいｎ型ＩｎＧａＡｌＰクラッド
層をエピタキシャル成長により形成する工程と、ＩｎＧ
ａＡｌＰ活性層及びｐ型ＩｎＧａＡｌＰクラッド層を順
にエピタキシャル成長により形成する工程と、前記ｐ型
ＩｎＧａＡｌＰクラッド層よりバンドギャップの小さい
ｐ型ＩｎＧａＡｓＰ歪層を順にエピタキシャル成長によ
り形成する工程と、前記ｐ型ＩｎＧａＡｌＰクラッド層
よりバンドギャップの小さいｐ型ＧａＡｓ電極コンタク
ト層をエピタキシャル成長により形成する工程とを含む
ものである。
製造方法は、ｎ型ＧａＡｓ基板上に該ｎ型ＧａＡｓ基板
よりバンドギャップの大きいｎ型ＩｎＧａＡｌＰ中間バ
ンドギャップ層をエピタキシャル成長により形成する工
程と、前記ｎ型ＩｎＧａＡｌＰ中間バンドギャップ層よ
りバンドギャップの大きいｎ型ＩｎＧａＡｌＰクラッド
層をエピタキシャル成長により形成する工程と、ＩｎＧ
ａＡｌＰ活性層及びｐ型ＩｎＧａＡｌＰクラッド層を順
にエピタキシャル成長により形成する工程と、前記ｐ型
ＩｎＧａＡｌＰクラッド層よりバンドギャップの小さい
ｐ型ＩｎＧａＡｓＰ歪層を順にエピタキシャル成長によ
り形成する工程と、前記ｐ型ＩｎＧａＡｌＰクラッド層
よりバンドギャップの小さいｐ型ＧａＡｓ電極コンタク
ト層をエピタキシャル成長により形成する工程とを含む
ものである。
【００３０】また、本発明に係わる半導体レーザ素子の
製造方法は、上記半導体レーザ素子の製造方法におい
て、前記ｐ型ＧａＡｓ電極コンタクト層のバンドギャッ
プが前記ｐ型ＩｎＧａＡｓＰ歪層のバンドギャップより
小さいものである。
製造方法は、上記半導体レーザ素子の製造方法におい
て、前記ｐ型ＧａＡｓ電極コンタクト層のバンドギャッ
プが前記ｐ型ＩｎＧａＡｓＰ歪層のバンドギャップより
小さいものである。
【００３１】また、本発明に係わる半導体レーザ素子の
製造方法は、ｐ型ＩｎＰ基板上にｐ型ＩｎＰクラッド層
（バッファ層）をエピタキシャル成長により形成する工
程と、前記ｐ型ＩｎＰクラッド層よりバンドギャップの
小さいＩｎＧａＡｓＰ歪層をエピタキシャル成長により
形成する工程と、前記ｐ型ＩｎＰクラッド層よりバンド
ギャップの小さいＩｎＧａＡｓＰ活性層をエピタキシャ
ル成長により形成する工程と、前記ＩｎＧａＡｓＰ活性
層よりバンドギャップの大きいＩｎＧａＡｓＰバンド不
連続低減層をエピタキシャル成長により形成する工程
と、前記ＩｎＧａＡｓＰバンド不連続低減層よりバンド
ギャップの大きいｎ型ＩｎＰクラッド層をエピタキシャ
ル成長により形成する工程とを含むものである。
製造方法は、ｐ型ＩｎＰ基板上にｐ型ＩｎＰクラッド層
（バッファ層）をエピタキシャル成長により形成する工
程と、前記ｐ型ＩｎＰクラッド層よりバンドギャップの
小さいＩｎＧａＡｓＰ歪層をエピタキシャル成長により
形成する工程と、前記ｐ型ＩｎＰクラッド層よりバンド
ギャップの小さいＩｎＧａＡｓＰ活性層をエピタキシャ
ル成長により形成する工程と、前記ＩｎＧａＡｓＰ活性
層よりバンドギャップの大きいＩｎＧａＡｓＰバンド不
連続低減層をエピタキシャル成長により形成する工程
と、前記ＩｎＧａＡｓＰバンド不連続低減層よりバンド
ギャップの大きいｎ型ＩｎＰクラッド層をエピタキシャ
ル成長により形成する工程とを含むものである。
【００３２】また、本発明に係わる半導体レーザ素子の
製造方法は、上記の半導体レーザ素子の製造方法におい
て、前記ＩｎＧａＡｓＰ活性層のバンドギャップが前記
ＩｎＧａＡｓＰ歪層のバンドギャップより小さいもので
ある。
製造方法は、上記の半導体レーザ素子の製造方法におい
て、前記ＩｎＧａＡｓＰ活性層のバンドギャップが前記
ＩｎＧａＡｓＰ歪層のバンドギャップより小さいもので
ある。
【００３３】
【作用】バンドギャップの小さい半導体層からバンドギ
ャップの大きい半導体層に向かって正孔が流れている場
合を考える。すでに述べたように、これらの二層の界面
には価電子帯のバンドオフセットに起因するポテンシャ
ルの段差が存在し、界面のバンドギャップの小さい半導
体層側に正孔が蓄積する。ただし、これら二層は全体が
電荷空乏層化しているものとする。アバランシェフォト
ダイオードの増倍層と光吸収層はこのようになってい
る。これをバンド図で示したのが図１１（ａ）である。
この図でＥｖはバンドギャップが小さい側の半導体層の
価電子帯端のエネルギー（正孔からみると最も低いエネ
ルギー）であり、ΔＥｖは価電子帯のバンドオフセット
量（エネルギー）である。Ｅｖ＋ΔＥｖより大きなエネ
ルギーをもつ正孔は一定の割合でバンドギャップの大き
い半導体層の側に拡散・流動して行くが、Ｅｖ＋ΔＥｖ
より小さなエネルギーしかもたない正孔はこの段差部に
蓄積される。従って、この正孔の蓄積を抑制するために
は、エネルギーがＥｖ＋ΔＥｖ以下である正孔の割合を
減少させることが必要である。ここで、熱エネルギーｋ
B Ｔ（ｋB はボルツマン定数、Ｔは絶対温度である）が
ΔＥｖより充分小さい（ΔＥｖ＞＞ｋB Ｔ）場合を考え
る。実際、室温Ｔ＝３００ＫにおいてｋBＴは０．０２
６ｅＶ程度であり、もしΔＥｖがこれと同程度である
か、またはこれより小さい場合、正孔は上記のポテンシ
ャルの段差を容易に乗り越えることができるため、正孔
の蓄積は無視できる程度のものでしか無い。従って、本
発明が対象としているのは、ΔＥｖ＞＞ｋB Ｔが成り立
つ場合である。
ャップの大きい半導体層に向かって正孔が流れている場
合を考える。すでに述べたように、これらの二層の界面
には価電子帯のバンドオフセットに起因するポテンシャ
ルの段差が存在し、界面のバンドギャップの小さい半導
体層側に正孔が蓄積する。ただし、これら二層は全体が
電荷空乏層化しているものとする。アバランシェフォト
ダイオードの増倍層と光吸収層はこのようになってい
る。これをバンド図で示したのが図１１（ａ）である。
この図でＥｖはバンドギャップが小さい側の半導体層の
価電子帯端のエネルギー（正孔からみると最も低いエネ
ルギー）であり、ΔＥｖは価電子帯のバンドオフセット
量（エネルギー）である。Ｅｖ＋ΔＥｖより大きなエネ
ルギーをもつ正孔は一定の割合でバンドギャップの大き
い半導体層の側に拡散・流動して行くが、Ｅｖ＋ΔＥｖ
より小さなエネルギーしかもたない正孔はこの段差部に
蓄積される。従って、この正孔の蓄積を抑制するために
は、エネルギーがＥｖ＋ΔＥｖ以下である正孔の割合を
減少させることが必要である。ここで、熱エネルギーｋ
B Ｔ（ｋB はボルツマン定数、Ｔは絶対温度である）が
ΔＥｖより充分小さい（ΔＥｖ＞＞ｋB Ｔ）場合を考え
る。実際、室温Ｔ＝３００ＫにおいてｋBＴは０．０２
６ｅＶ程度であり、もしΔＥｖがこれと同程度である
か、またはこれより小さい場合、正孔は上記のポテンシ
ャルの段差を容易に乗り越えることができるため、正孔
の蓄積は無視できる程度のものでしか無い。従って、本
発明が対象としているのは、ΔＥｖ＞＞ｋB Ｔが成り立
つ場合である。
【００３４】最初に、議論を簡単にするため、上に述べ
たことを考慮して、熱エネルギーの影響を無視する。即
ち、ｋB Ｔ＝０と仮定する。この場合、正孔の蓄積が完
了し、さらに正孔の流れが定常状態に達すると、正孔の
準フェルミレベルはＥｖ＋ΔＥｖより少しエネルギーが
高い位置まで上がってくる（正孔にとってエネルギーの
高い方向はバンド図においては下の方向）と考えられ
る。この際、準フェルミレベル以下のエネルギーレベル
は、正孔で満たされている。従って、蓄積された正孔の
数は、Ｅｖから、Ｅｖ＋ΔＥｖまで状態密度関数を積分
したもので近似でき、正孔の蓄積を抑制するためには、
状態密度の低減が有効であることが予測される。ここ
で、状態密度関数とはエネルギーレベルの密度、即ち状
態密度をエネルギーの関数として表したものである。
たことを考慮して、熱エネルギーの影響を無視する。即
ち、ｋB Ｔ＝０と仮定する。この場合、正孔の蓄積が完
了し、さらに正孔の流れが定常状態に達すると、正孔の
準フェルミレベルはＥｖ＋ΔＥｖより少しエネルギーが
高い位置まで上がってくる（正孔にとってエネルギーの
高い方向はバンド図においては下の方向）と考えられ
る。この際、準フェルミレベル以下のエネルギーレベル
は、正孔で満たされている。従って、蓄積された正孔の
数は、Ｅｖから、Ｅｖ＋ΔＥｖまで状態密度関数を積分
したもので近似でき、正孔の蓄積を抑制するためには、
状態密度の低減が有効であることが予測される。ここ
で、状態密度関数とはエネルギーレベルの密度、即ち状
態密度をエネルギーの関数として表したものである。
【００３５】実際には、熱エネルギーも考慮に入れる必
要があり、この場合、正孔数のエネルギー分布は図１１
（ｂ）のようになる。この図において、１０は状態密度
関数であり、１１は蓄積された正孔の領域、１２は拡散
・流動していく正孔の領域である。状態密度関数とフェ
ルミ分布関数の積が正孔数のエネルギー分布となる。領
域１１の面積が蓄積された正孔の総数を表す。また、図
１１（ｃ）は同図（ｂ）より状態密度が低減された場合
の正孔数のエネルギー分布である。これらの図でエネル
ギーＥｖ＋ΔＥｖの近傍で正孔数分布が状態密度関数か
らずれているのは、フェルミ分布の影響である。即ち、
ｋB Ｔ≠０であることに起因している。これが前述の近
似からのずれであるが、このずれが生じているエネルギ
ー領域の幅は２ｋB Ｔ程度であり、前述のようにΔＥｖ
に比べれば小さい。正孔の流れが決まれば、それを満た
すようにそれぞれ準フェルミレベルの位置が決まるた
め、正孔の流れが一定となる定常状態では、図１１
（ｂ）及び（ｃ）において、拡散・流動する正孔の数、
即ち領域１２の面積は同じとなるが、どちらも準フェル
ミレベルの位置はエネルギーがＥｖ＋ΔＥｖの点（図中
の点線）の近くにあると考えられるので、蓄積される正
孔の数すなわち領域１１の面積は図１１（ｃ）の状態密
度が低減された方が明かに小さい。従って、前述の近似
的な議論から予測されたように、正孔の蓄積を抑制する
ためには、ポテンシャルの段差に隣接する、バンドギャ
ップの小さい側の半導体層の価電子帯における状態密度
を低減すれば良いことがわかる。
要があり、この場合、正孔数のエネルギー分布は図１１
（ｂ）のようになる。この図において、１０は状態密度
関数であり、１１は蓄積された正孔の領域、１２は拡散
・流動していく正孔の領域である。状態密度関数とフェ
ルミ分布関数の積が正孔数のエネルギー分布となる。領
域１１の面積が蓄積された正孔の総数を表す。また、図
１１（ｃ）は同図（ｂ）より状態密度が低減された場合
の正孔数のエネルギー分布である。これらの図でエネル
ギーＥｖ＋ΔＥｖの近傍で正孔数分布が状態密度関数か
らずれているのは、フェルミ分布の影響である。即ち、
ｋB Ｔ≠０であることに起因している。これが前述の近
似からのずれであるが、このずれが生じているエネルギ
ー領域の幅は２ｋB Ｔ程度であり、前述のようにΔＥｖ
に比べれば小さい。正孔の流れが決まれば、それを満た
すようにそれぞれ準フェルミレベルの位置が決まるた
め、正孔の流れが一定となる定常状態では、図１１
（ｂ）及び（ｃ）において、拡散・流動する正孔の数、
即ち領域１２の面積は同じとなるが、どちらも準フェル
ミレベルの位置はエネルギーがＥｖ＋ΔＥｖの点（図中
の点線）の近くにあると考えられるので、蓄積される正
孔の数すなわち領域１１の面積は図１１（ｃ）の状態密
度が低減された方が明かに小さい。従って、前述の近似
的な議論から予測されたように、正孔の蓄積を抑制する
ためには、ポテンシャルの段差に隣接する、バンドギャ
ップの小さい側の半導体層の価電子帯における状態密度
を低減すれば良いことがわかる。
【００３６】以上述べたことは、アバランシェフォトダ
イオードのように半導体層が全体的に電荷空乏層化して
いる場合の正孔の流れについてであるが、次に全体的に
電荷空乏層化していない場合について考える。ただし、
この場合も以下で説明するようにノッチに隣接するポテ
ンシャル障壁の部分のみは電荷空乏層化している。前述
の太陽電池の窓層と光吸収層との接合、半導体レーザ素
子のｐ型電極コンタクト層とｐ型クラッド層との接合、
ｐ型クラッド層と活性層との接合は、このような例であ
る。上記の例において、バンドギャップの大きい方の層
はいずれもｐ型半導体層である。バンドギャップの小さ
い方の層は、半導体レーザ素子の活性層のみ無添加半導
体層であり、他はｐ型半導体層である。以下で説明する
ように、バンドギャップの小さい方の半導体層のアクセ
プタ濃度はノッチに過剰に蓄積する正孔やポテンシャル
障壁の高さには大きく影響せず、従って、この層がｐ型
層であっても無添加層であっても大きな差は無い。そこ
で、以下ではバンドギャップの異なるｐ型半導体層の間
の接合を考える。この場合のバンド図を図１２（ａ）に
示す。図中のＥｆはフェルミエネルギーである。価電子
帯にノッチが発生している。このノッチの部分を拡大し
たものが図１２（ｂ）である。ノッチの底からフェルミ
レベルの付近まで正孔が蓄積している。この正孔のうち
過剰に蓄積された正孔の全電荷量と同じ大きさの電荷量
のイオン化したアクセプタがポテンシャル障壁の部分に
存在し、電気的中性の条件が満たされている。ここで
「過剰に蓄積された正孔」とは、ノッチの部分に存在す
るアクセプタを中和する量を越えて蓄積された正孔の意
味である。上記のイオン化したアクセプタが存在するポ
テンシャル障壁の部分は、電荷空乏層となっており、そ
の厚さを図ではＸｄで表している。図中のＥｂは、この
電荷空乏層によるポテンシャル障壁の高さである。
イオードのように半導体層が全体的に電荷空乏層化して
いる場合の正孔の流れについてであるが、次に全体的に
電荷空乏層化していない場合について考える。ただし、
この場合も以下で説明するようにノッチに隣接するポテ
ンシャル障壁の部分のみは電荷空乏層化している。前述
の太陽電池の窓層と光吸収層との接合、半導体レーザ素
子のｐ型電極コンタクト層とｐ型クラッド層との接合、
ｐ型クラッド層と活性層との接合は、このような例であ
る。上記の例において、バンドギャップの大きい方の層
はいずれもｐ型半導体層である。バンドギャップの小さ
い方の層は、半導体レーザ素子の活性層のみ無添加半導
体層であり、他はｐ型半導体層である。以下で説明する
ように、バンドギャップの小さい方の半導体層のアクセ
プタ濃度はノッチに過剰に蓄積する正孔やポテンシャル
障壁の高さには大きく影響せず、従って、この層がｐ型
層であっても無添加層であっても大きな差は無い。そこ
で、以下ではバンドギャップの異なるｐ型半導体層の間
の接合を考える。この場合のバンド図を図１２（ａ）に
示す。図中のＥｆはフェルミエネルギーである。価電子
帯にノッチが発生している。このノッチの部分を拡大し
たものが図１２（ｂ）である。ノッチの底からフェルミ
レベルの付近まで正孔が蓄積している。この正孔のうち
過剰に蓄積された正孔の全電荷量と同じ大きさの電荷量
のイオン化したアクセプタがポテンシャル障壁の部分に
存在し、電気的中性の条件が満たされている。ここで
「過剰に蓄積された正孔」とは、ノッチの部分に存在す
るアクセプタを中和する量を越えて蓄積された正孔の意
味である。上記のイオン化したアクセプタが存在するポ
テンシャル障壁の部分は、電荷空乏層となっており、そ
の厚さを図ではＸｄで表している。図中のＥｂは、この
電荷空乏層によるポテンシャル障壁の高さである。
【００３７】上記の過剰に蓄積された正孔の総数は、バ
ンドオフセット量ΔＥｖ、バンドギャップの大きい半導
体層のアクセプタ濃度、バンドギャップの小さい半導体
層の正孔の状態密度によって決まる。バンドギャップの
大きい半導体層のアクセプタ濃度とバンドギャップの小
さい半導体層の正孔の状態密度を一定として、ΔＥｖを
減少させると、明らかにノッチは浅くなる方向に変化す
るから、過剰に蓄積された正孔の数も減少し、これに対
応してＥｂも減少する。
ンドオフセット量ΔＥｖ、バンドギャップの大きい半導
体層のアクセプタ濃度、バンドギャップの小さい半導体
層の正孔の状態密度によって決まる。バンドギャップの
大きい半導体層のアクセプタ濃度とバンドギャップの小
さい半導体層の正孔の状態密度を一定として、ΔＥｖを
減少させると、明らかにノッチは浅くなる方向に変化す
るから、過剰に蓄積された正孔の数も減少し、これに対
応してＥｂも減少する。
【００３８】一方、ΔＥｖとバンドギャップの大きい半
導体層のアクセプタ濃度を一定とすると、過剰に蓄積さ
れた正孔の総数を低減するためには、バンドギャップの
小さい半導体層の正孔の状態密度を小さくする必要があ
る。もし、このようにして過剰に蓄積されている正孔数
を減少させることができたとすると、電気的中性の条件
から、ポテンシャル障壁の部分のイオン化アクセプタの
電荷量も、減少した正孔の電荷量と同量だけ減少する。
イオン化アクセプタの電荷量はアクセプタの濃度分布が
一様であるとすると、Ｘｄに比例し、ＥｂはＸｄの二乗
に比例するから、Ｅｂは過剰に蓄積されている正孔数の
二乗に比例して減少することになる。バンド図では、図
１２（ｂ）から同図（ｃ）のように変化することにな
る。この場合、ΔＥｖは変化しない。ポテンシャル障壁
は、正孔の流れに対する障害となっているから、この高
さＥｂの低減は正孔の流れを容易にする。従って、バン
ドギャップの小さい半導体層の価電子帯における正孔の
状態密度の低減は、ノツチにおける正孔の蓄積を抑制す
るだけでなく、ポテンシャル障壁の高さをも低減し、こ
の領域での正孔の流れを容易にする。
導体層のアクセプタ濃度を一定とすると、過剰に蓄積さ
れた正孔の総数を低減するためには、バンドギャップの
小さい半導体層の正孔の状態密度を小さくする必要があ
る。もし、このようにして過剰に蓄積されている正孔数
を減少させることができたとすると、電気的中性の条件
から、ポテンシャル障壁の部分のイオン化アクセプタの
電荷量も、減少した正孔の電荷量と同量だけ減少する。
イオン化アクセプタの電荷量はアクセプタの濃度分布が
一様であるとすると、Ｘｄに比例し、ＥｂはＸｄの二乗
に比例するから、Ｅｂは過剰に蓄積されている正孔数の
二乗に比例して減少することになる。バンド図では、図
１２（ｂ）から同図（ｃ）のように変化することにな
る。この場合、ΔＥｖは変化しない。ポテンシャル障壁
は、正孔の流れに対する障害となっているから、この高
さＥｂの低減は正孔の流れを容易にする。従って、バン
ドギャップの小さい半導体層の価電子帯における正孔の
状態密度の低減は、ノツチにおける正孔の蓄積を抑制す
るだけでなく、ポテンシャル障壁の高さをも低減し、こ
の領域での正孔の流れを容易にする。
【００３９】正孔の状態密度を小さくするためには、正
孔の有効質量を小さくすれば良いが、このためには、価
電子帯のバンド構造を変化させなければならない。
孔の有効質量を小さくすれば良いが、このためには、価
電子帯のバンド構造を変化させなければならない。
【００４０】半導体上にこれと格子定数が異なる半導体
層をエピタキシャル成長させた場合、その膜厚が臨界膜
厚以下であれば、ミスフィット転位を発生させること無
く、その層に格子歪を導入することが可能である。この
歪の導入によって、上記のバンド構造の変化を実現させ
ることができる。以下でこれについて説明する。
層をエピタキシャル成長させた場合、その膜厚が臨界膜
厚以下であれば、ミスフィット転位を発生させること無
く、その層に格子歪を導入することが可能である。この
歪の導入によって、上記のバンド構造の変化を実現させ
ることができる。以下でこれについて説明する。
【００４１】一般に光半導体素子に用いられるIII-Ｖ族
化合物半導体のバンド構造を模式的に表すと図１３
（ａ）のようになっている。価電子帯には重い正孔帯と
軽い正孔帯が存在する。この図において、縦軸はエネル
ギーＥ軸、横軸方向は波数ｋ軸の方向であり、ｋ＝０の
点はＥ軸上の点である。ｋ＝０の近傍において、Ｅのｋ
による二階微分は有効質量の逆数に比例する。すなわ
ち、これらの曲線の曲率が大きいほど有効質量は小さ
い。
化合物半導体のバンド構造を模式的に表すと図１３
（ａ）のようになっている。価電子帯には重い正孔帯と
軽い正孔帯が存在する。この図において、縦軸はエネル
ギーＥ軸、横軸方向は波数ｋ軸の方向であり、ｋ＝０の
点はＥ軸上の点である。ｋ＝０の近傍において、Ｅのｋ
による二階微分は有効質量の逆数に比例する。すなわ
ち、これらの曲線の曲率が大きいほど有効質量は小さ
い。
【００４２】この半導体に圧縮歪を導入すると、そのバ
ンド構造は図１３（ｂ）のように変化する。この図から
わかるように、重い正孔帯は縮退が解けて三つに分裂
し、軽い正孔帯はこれらの重い正孔帯よりエネルギーが
低くなる。さらに価電子帯での正孔の運動に主に寄与す
る、最もエネルギーの高い重い正孔帯の頂上（ｋ＝０の
近傍）における曲率が、図１３（ａ）の歪の無い場合よ
り大きくなっている。これは、圧縮歪の導入によって価
電子帯の正孔の有効質量が低減されることを示してい
る。
ンド構造は図１３（ｂ）のように変化する。この図から
わかるように、重い正孔帯は縮退が解けて三つに分裂
し、軽い正孔帯はこれらの重い正孔帯よりエネルギーが
低くなる。さらに価電子帯での正孔の運動に主に寄与す
る、最もエネルギーの高い重い正孔帯の頂上（ｋ＝０の
近傍）における曲率が、図１３（ａ）の歪の無い場合よ
り大きくなっている。これは、圧縮歪の導入によって価
電子帯の正孔の有効質量が低減されることを示してい
る。
【００４３】引張り歪を導入した場合は、逆に、元々正
孔の有効質量が小さい、軽い正孔帯のエネルギーレベル
の方が重い正孔帯より高くなるため、圧縮歪を導入した
場合と同様に価電子帯における正孔の有効質量が低減さ
れる。
孔の有効質量が小さい、軽い正孔帯のエネルギーレベル
の方が重い正孔帯より高くなるため、圧縮歪を導入した
場合と同様に価電子帯における正孔の有効質量が低減さ
れる。
【００４４】以上述べたように、歪を半導体層に導入す
ることにより、価電子帯において正孔の有効質量が減少
し、従って、その状態密度の低減が実現できる。
ることにより、価電子帯において正孔の有効質量が減少
し、従って、その状態密度の低減が実現できる。
【００４５】本発明に係わる光半導体素子においては、
第１の半導体層とこれよりバンドギャップが小さい第２
の半導体層の間に、前記第１の半導体層よりバンドギャ
ップが小さく且つ歪の導入された第３の半導体層を備え
たから、この第３の半導体層の価電子帯における状態密
度を第２の半導体層の価電子帯における状態密度より低
減でき、これによって第１の半導体層と第３の半導体層
の界面に形成される価電子帯におけるポテンシャルの段
差またはノッチでの正孔の蓄積及びポテンシャル障壁の
高さを低減することができる。
第１の半導体層とこれよりバンドギャップが小さい第２
の半導体層の間に、前記第１の半導体層よりバンドギャ
ップが小さく且つ歪の導入された第３の半導体層を備え
たから、この第３の半導体層の価電子帯における状態密
度を第２の半導体層の価電子帯における状態密度より低
減でき、これによって第１の半導体層と第３の半導体層
の界面に形成される価電子帯におけるポテンシャルの段
差またはノッチでの正孔の蓄積及びポテンシャル障壁の
高さを低減することができる。
【００４６】また、本発明に係わる光半導体素子におい
ては、第１の半導体層とこれよりバンドギャップが小さ
い第２の半導体層の間に、前記第１の半導体層のバンド
ギャップより小さく且つ前記第２の半導体層のバンドギ
ャップより大きいバンドギャップをもち且つ歪の導入さ
れた第３の半導体層を備えたから、この第３の半導体層
の価電子帯における状態密度を第２の半導体層の価電子
帯における状態密度より低減でき、また第１の半導体層
と第３の半導体層の間の価電子帯におけるバンドオフセ
ットを第１の半導体層と第２の半導体層の間のバンドオ
フセットより低減できるため、第１の半導体層と第３の
半導体層の界面に形成される価電子帯におけるバンドオ
フセットまたはノッチでの正孔の蓄積及びポテンシャル
障壁の高さを低減することができる。
ては、第１の半導体層とこれよりバンドギャップが小さ
い第２の半導体層の間に、前記第１の半導体層のバンド
ギャップより小さく且つ前記第２の半導体層のバンドギ
ャップより大きいバンドギャップをもち且つ歪の導入さ
れた第３の半導体層を備えたから、この第３の半導体層
の価電子帯における状態密度を第２の半導体層の価電子
帯における状態密度より低減でき、また第１の半導体層
と第３の半導体層の間の価電子帯におけるバンドオフセ
ットを第１の半導体層と第２の半導体層の間のバンドオ
フセットより低減できるため、第１の半導体層と第３の
半導体層の界面に形成される価電子帯におけるバンドオ
フセットまたはノッチでの正孔の蓄積及びポテンシャル
障壁の高さを低減することができる。
【００４７】また、本発明に係わるアバランシェフォト
ダイオードにおいては、増倍層とこれよりバンドギャッ
プが小さい光吸収層の間に、増倍層よりバンドギャップ
が小さく且つ歪の導入された第３の半導体層を備えたか
ら、この第３の半導体層の価電子帯における状態密度を
光吸収層の価電子帯における状態密度より低減でき、こ
れによって増倍層と第３の半導体層の界面に形成される
価電子帯におけるバンドオフセットでの正孔の蓄積を低
減することができる。従って、この正孔の蓄積に起因す
る寄生容量が減少し、これによって周波数応答特性を向
上させることができる。
ダイオードにおいては、増倍層とこれよりバンドギャッ
プが小さい光吸収層の間に、増倍層よりバンドギャップ
が小さく且つ歪の導入された第３の半導体層を備えたか
ら、この第３の半導体層の価電子帯における状態密度を
光吸収層の価電子帯における状態密度より低減でき、こ
れによって増倍層と第３の半導体層の界面に形成される
価電子帯におけるバンドオフセットでの正孔の蓄積を低
減することができる。従って、この正孔の蓄積に起因す
る寄生容量が減少し、これによって周波数応答特性を向
上させることができる。
【００４８】また、本発明に係わるアバランシェフォト
ダイオードにおいては、増倍層とこれよりバンドギャッ
プが小さい光吸収層の間に、前記増倍層のバンドギャッ
プより小さく且つ前記光吸収層のバンドギャップより大
きいバンドギャップをもち且つ歪の導入された第３の半
導体層を備えたから、この第３の半導体層の価電子帯に
おける状態密度を光吸収層の価電子帯における状態密度
より低減でき、また増倍層と第３の半導体層の間の価電
子帯におけるバンドオフセットを増倍層と光吸収層の間
のバンドオフセットより低減できるため、増倍層と第３
の半導体層の界面に形成される価電子帯におけるバンド
オフセットでの正孔の蓄積を低減することができる。従
って、この正孔の蓄積に起因する寄生容量が減少し、こ
れによって周波数応答特性を向上させることができる。
ダイオードにおいては、増倍層とこれよりバンドギャッ
プが小さい光吸収層の間に、前記増倍層のバンドギャッ
プより小さく且つ前記光吸収層のバンドギャップより大
きいバンドギャップをもち且つ歪の導入された第３の半
導体層を備えたから、この第３の半導体層の価電子帯に
おける状態密度を光吸収層の価電子帯における状態密度
より低減でき、また増倍層と第３の半導体層の間の価電
子帯におけるバンドオフセットを増倍層と光吸収層の間
のバンドオフセットより低減できるため、増倍層と第３
の半導体層の界面に形成される価電子帯におけるバンド
オフセットでの正孔の蓄積を低減することができる。従
って、この正孔の蓄積に起因する寄生容量が減少し、こ
れによって周波数応答特性を向上させることができる。
【００４９】また、本発明に係わる太陽電池において
は、窓層とこれよりバンドギャップが小さい光吸収層の
間に、窓層よりバンドギャップが小さく且つ歪の導入さ
れた第３の半導体層を備えたから、この第３の半導体層
の価電子帯における状態密度を光吸収層の価電子帯にお
ける状態密度より低減でき、これによって窓層と第３の
半導体層の界面に形成される価電子帯におけるノッチで
の正孔の蓄積及びポテンシャル障壁の高さを低減するこ
とができる。従って、この正孔の蓄積された領域での再
結合が抑制されることにより、光の吸収によって生成さ
れた電子・正孔対の損失が抑えられ、また光吸収層から
窓層への正孔の移動が容易となる。これによって、光か
ら電気へのエネルギー変換効率が向上する。
は、窓層とこれよりバンドギャップが小さい光吸収層の
間に、窓層よりバンドギャップが小さく且つ歪の導入さ
れた第３の半導体層を備えたから、この第３の半導体層
の価電子帯における状態密度を光吸収層の価電子帯にお
ける状態密度より低減でき、これによって窓層と第３の
半導体層の界面に形成される価電子帯におけるノッチで
の正孔の蓄積及びポテンシャル障壁の高さを低減するこ
とができる。従って、この正孔の蓄積された領域での再
結合が抑制されることにより、光の吸収によって生成さ
れた電子・正孔対の損失が抑えられ、また光吸収層から
窓層への正孔の移動が容易となる。これによって、光か
ら電気へのエネルギー変換効率が向上する。
【００５０】また、本発明に係わる太陽電池において
は、窓層とこれよりバンドギャップが小さい光吸収層の
間に、前記窓層のバンドギャップより小さく且つ前記光
吸収層のバンドギャップより大きいバンドギャップをも
ち且つ歪の導入された第３の半導体層を備えたから、こ
の第３の半導体層の価電子帯における状態密度を光吸収
層の価電子帯における状態密度より低減でき、また窓層
と第３の半導体層の界面に形成される価電子帯における
バンドオフセットを窓層と光吸収層の間のバンドオフセ
ットより低減できるため、ノッチでの正孔の蓄積及びポ
テンシャル障壁の高さを抑制することができる。従っ
て、この正孔の蓄積された領域での再結合が低減される
ことにより、光の吸収によって生成された電子・正孔対
の損失が抑えられ、また光吸収層から窓層への正孔の移
動が容易となる。これによって、光から電気へのエネル
ギー変換効率が向上する。
は、窓層とこれよりバンドギャップが小さい光吸収層の
間に、前記窓層のバンドギャップより小さく且つ前記光
吸収層のバンドギャップより大きいバンドギャップをも
ち且つ歪の導入された第３の半導体層を備えたから、こ
の第３の半導体層の価電子帯における状態密度を光吸収
層の価電子帯における状態密度より低減でき、また窓層
と第３の半導体層の界面に形成される価電子帯における
バンドオフセットを窓層と光吸収層の間のバンドオフセ
ットより低減できるため、ノッチでの正孔の蓄積及びポ
テンシャル障壁の高さを抑制することができる。従っ
て、この正孔の蓄積された領域での再結合が低減される
ことにより、光の吸収によって生成された電子・正孔対
の損失が抑えられ、また光吸収層から窓層への正孔の移
動が容易となる。これによって、光から電気へのエネル
ギー変換効率が向上する。
【００５１】また、本発明に係わる半導体レーザ素子に
おいては、ｐ型クラッド層とこれよりバンドギャップの
小さいｐ型電極コンタクト層の間にｐ型クラッド層より
バンドギャップが小さく且つ歪の導入された第３の半導
体層を備えたから、この第３の半導体層の価電子帯にお
ける状態密度をｐ型電極コンタクト層の価電子帯におけ
る状態密度より低減でき、これによってｐ型クラッド層
と第３の半導体層の界面に形成される価電子帯における
ノッチでの正孔の蓄積及びポテンシャル障壁の高さを低
減することにより、この領域での正孔の流れを容易にす
ることができる。従って、ｐ型電極コンタクト層からｐ
型クラッド層へ正孔を流すために必要なバイアス電圧を
低くすることができ、低電圧動作及び高信頼性を実現で
きる。
おいては、ｐ型クラッド層とこれよりバンドギャップの
小さいｐ型電極コンタクト層の間にｐ型クラッド層より
バンドギャップが小さく且つ歪の導入された第３の半導
体層を備えたから、この第３の半導体層の価電子帯にお
ける状態密度をｐ型電極コンタクト層の価電子帯におけ
る状態密度より低減でき、これによってｐ型クラッド層
と第３の半導体層の界面に形成される価電子帯における
ノッチでの正孔の蓄積及びポテンシャル障壁の高さを低
減することにより、この領域での正孔の流れを容易にす
ることができる。従って、ｐ型電極コンタクト層からｐ
型クラッド層へ正孔を流すために必要なバイアス電圧を
低くすることができ、低電圧動作及び高信頼性を実現で
きる。
【００５２】また、本発明に係わる半導体レーザ素子に
おいては、ｐ型クラッド層とこれよりバンドギャップの
小さいｐ型電極コンタクト層の間に前記ｐ型クラッド層
のバンドギャップより小さく且つ前記ｐ型電極コンタク
ト層のバンドギャップより大きいバンドギャップをもち
且つ歪の導入された第３の半導体層を備えたから、この
第３の半導体層の価電子帯における状態密度をｐ型電極
コンタクト層の価電子帯における状態密度より低減で
き、またｐ型クラッド層と第３の半導体層の間の価電子
帯におけるバンドオフセットをｐ型クラッド層とｐ型電
極コンタクト層の間のバンドオフセットより低減てき
る。これによってｐ型クラッド層と第３の半導体層の界
面に形成される価電子帯におけるノッチでの正孔の蓄積
及びポテンシャル障壁の高さを低減することにより、こ
の領域での正孔の流れを容易にすることができる。従っ
て、ｐ型電極コンタクト層からｐ型クラッド層へ正孔を
流すために必要なバイアス電圧を低くすることができ、
低電圧動作及び高信頼性を実現できる。
おいては、ｐ型クラッド層とこれよりバンドギャップの
小さいｐ型電極コンタクト層の間に前記ｐ型クラッド層
のバンドギャップより小さく且つ前記ｐ型電極コンタク
ト層のバンドギャップより大きいバンドギャップをもち
且つ歪の導入された第３の半導体層を備えたから、この
第３の半導体層の価電子帯における状態密度をｐ型電極
コンタクト層の価電子帯における状態密度より低減で
き、またｐ型クラッド層と第３の半導体層の間の価電子
帯におけるバンドオフセットをｐ型クラッド層とｐ型電
極コンタクト層の間のバンドオフセットより低減てき
る。これによってｐ型クラッド層と第３の半導体層の界
面に形成される価電子帯におけるノッチでの正孔の蓄積
及びポテンシャル障壁の高さを低減することにより、こ
の領域での正孔の流れを容易にすることができる。従っ
て、ｐ型電極コンタクト層からｐ型クラッド層へ正孔を
流すために必要なバイアス電圧を低くすることができ、
低電圧動作及び高信頼性を実現できる。
【００５３】また、本発明に係わる半導体レーザ素子に
おいては、ｐ型クラッド層とこれよりバンドギャップの
小さい活性層の間にｐ型クラッド層よりバンドギャップ
が小さく且つ歪の導入された第３の半導体層を備えたか
ら、この第３の半導体層の価電子帯における状態密度を
活性層の価電子帯における状態密度より低減でき、これ
によってクラッド層と第３の半導体層の界面に形成され
る価電子帯におけるノッチでの正孔の蓄積及びポテンシ
ャル障壁の高さを低減することができる。従って、この
領域での正孔の流れを容易にするとともに、正孔の蓄積
によって起こり易くなる価電子帯間吸収やオージェ再結
合等の非発光過程が抑制され、発光効率、最大光出力を
向上させることができる。
おいては、ｐ型クラッド層とこれよりバンドギャップの
小さい活性層の間にｐ型クラッド層よりバンドギャップ
が小さく且つ歪の導入された第３の半導体層を備えたか
ら、この第３の半導体層の価電子帯における状態密度を
活性層の価電子帯における状態密度より低減でき、これ
によってクラッド層と第３の半導体層の界面に形成され
る価電子帯におけるノッチでの正孔の蓄積及びポテンシ
ャル障壁の高さを低減することができる。従って、この
領域での正孔の流れを容易にするとともに、正孔の蓄積
によって起こり易くなる価電子帯間吸収やオージェ再結
合等の非発光過程が抑制され、発光効率、最大光出力を
向上させることができる。
【００５４】また、本発明に係わる半導体レーザ素子に
おいては、ｐ型クラッド層とこれよりバンドギャップの
小さい活性層の間に前記ｐ型クラッド層のバンドギャッ
プより小さく且つ前記活性層のバンドギャップより大き
いバンドギャップをもち且つ歪の導入された第３の半導
体層を備えたから、この第３の半導体層の価電子帯にお
ける状態密度を活性層の価電子帯における状態密度より
低減でき、またｐ型クラッド層と第３の半導体層の間の
価電子帯におけるバンドオフセットをｐ型クラッド層と
ｐ型活性層の間のバンドオフセットより低減てきる。こ
れによってクラッド層と第３の半導体層の界面に形成さ
れる価電子帯におけるノッチでの正孔の蓄積及びポテン
シャル障壁の高さを低減することができる。従って、こ
の領域での正孔の流れを容易にするとともに、正孔の蓄
積によって起こり易くなる価電子帯間吸収やオージェ再
結合等の非発光過程が抑制され、発光効率、最大光出力
を向上させることができる。
おいては、ｐ型クラッド層とこれよりバンドギャップの
小さい活性層の間に前記ｐ型クラッド層のバンドギャッ
プより小さく且つ前記活性層のバンドギャップより大き
いバンドギャップをもち且つ歪の導入された第３の半導
体層を備えたから、この第３の半導体層の価電子帯にお
ける状態密度を活性層の価電子帯における状態密度より
低減でき、またｐ型クラッド層と第３の半導体層の間の
価電子帯におけるバンドオフセットをｐ型クラッド層と
ｐ型活性層の間のバンドオフセットより低減てきる。こ
れによってクラッド層と第３の半導体層の界面に形成さ
れる価電子帯におけるノッチでの正孔の蓄積及びポテン
シャル障壁の高さを低減することができる。従って、こ
の領域での正孔の流れを容易にするとともに、正孔の蓄
積によって起こり易くなる価電子帯間吸収やオージェ再
結合等の非発光過程が抑制され、発光効率、最大光出力
を向上させることができる。
【００５５】
実施例１．まず、本発明の第１の実施例であるアバラン
シェフォトダイオードについて説明する。図１は、この
アバランシェフォトダイオードの構造を示す断面図であ
る。図において、１はｐ型層側電極Ｔｉ／Ａｕ、２はｐ
型ＩｎＰ層（０．２５〜１．０μｍ）、３はｎ型ＩｎＰ
増倍層（０．６μｍ）、８はｎ型Ｉｎ0.82Ｇａ0.18Ａｓ
0.7 Ｐ0.3 歪層（２〜１０ｎｍ）、５はｎ型Ｉｎ0.53Ｇ
ａ0.47Ａｓ光吸収層（１．８〜２．８μｍ）、６はｎ型
ＩｎＰ基板、７はｎ型層側電極ＡｕＧｅ／Ａｕである。
（）内は各層の厚さであり、以下の実施例の説明におい
ても同様の表記を用いる。ｎ型ＩｎＧａＡｓＰ歪層８
は、バンドギャップはｎ型ＩｎＧａＡｓ光吸収層５と同
じ０．７５ｅＶであるが、格子定数は１％大きくなるよ
うな組成になっているため、圧縮歪が導入されている。
この歪によって、正孔の有効質量は無歪の場合の１／３
程度に低減されている。
シェフォトダイオードについて説明する。図１は、この
アバランシェフォトダイオードの構造を示す断面図であ
る。図において、１はｐ型層側電極Ｔｉ／Ａｕ、２はｐ
型ＩｎＰ層（０．２５〜１．０μｍ）、３はｎ型ＩｎＰ
増倍層（０．６μｍ）、８はｎ型Ｉｎ0.82Ｇａ0.18Ａｓ
0.7 Ｐ0.3 歪層（２〜１０ｎｍ）、５はｎ型Ｉｎ0.53Ｇ
ａ0.47Ａｓ光吸収層（１．８〜２．８μｍ）、６はｎ型
ＩｎＰ基板、７はｎ型層側電極ＡｕＧｅ／Ａｕである。
（）内は各層の厚さであり、以下の実施例の説明におい
ても同様の表記を用いる。ｎ型ＩｎＧａＡｓＰ歪層８
は、バンドギャップはｎ型ＩｎＧａＡｓ光吸収層５と同
じ０．７５ｅＶであるが、格子定数は１％大きくなるよ
うな組成になっているため、圧縮歪が導入されている。
この歪によって、正孔の有効質量は無歪の場合の１／３
程度に低減されている。
【００５６】次にこのアバランシェフォトダイオードの
動作について説明する。図１において、受光面、即ちｐ
型層側電極の形成された側のｐ型ＩｎＰ層２の表面から
入射した光（波長１．３〜１．６μｍ）はｐ型ＩｎＰ層
２、ｎ型ＩｎＰ増倍層３、ｎ型ＩｎＧａＡｓＰ歪層８を
透過した後、ｎ型ＩｎＧａＡｓ光吸収層５で吸収され、
電子と正孔の対が発生する。ｐ型ＩｎＰ層２とｎ型Ｉｎ
Ｐ増倍層３はｐｎ接合を形成している。ｐ型層側電極１
とｎ型層側電極７の間には逆バイアス電圧が印加されて
おり、ｎ型ＩｎＰ増倍層３、ｎ型ＩｎＧａＡｓＰ歪層
８、ｎ型ＩｎＧａＡｓ光吸収層５は電荷空乏層化してい
る。ｎ型ＩｎＧａＡｓ光吸収層５で発生した正孔はｎ型
ＩｎＰ増倍層３に、電子はｎ型ＩｎＰ基板６に向かって
走行する。ｎ型ＩｎＰ増倍層３に到達した正孔はさらに
電界で加速され、衝突イオン化によって電子雪崩を引き
起こし、新たな多数の電子・正孔対を発生させる。この
動作において、電子と正孔の動きをバンド図で示すと図
２のようになる。ｎ型ＩｎＰ増倍層３とｎ型ＩｎＧａＡ
ｓＰ歪層８のバンドギャップは、それぞれ１．３５ｅ
Ｖ、０．７５ｅＶと異なるため、両層の価電子帯間には
バンドオフセットが存在し、ポテンシャルの段差が生じ
ている。光の吸収によって発生した正孔はｎ型ＩｎＧａ
Ａｓ光吸収層５からｎ型ＩｎＰ増倍層３に向かって走行
するが、その間にあるｎ型ＩｎＧａＡｓＰ歪層８では、
すでに説明したように、歪によって価電子帯の正孔の有
効質量が小さくなり、従ってその状態密度が低減されて
いるため、ポテンシャルの段差での正孔の蓄積を、従来
のパイルアップ防止層の場合より抑制することが可能に
なっている。これによって、正孔の蓄積に起因した寄生
容量が低減される。
動作について説明する。図１において、受光面、即ちｐ
型層側電極の形成された側のｐ型ＩｎＰ層２の表面から
入射した光（波長１．３〜１．６μｍ）はｐ型ＩｎＰ層
２、ｎ型ＩｎＰ増倍層３、ｎ型ＩｎＧａＡｓＰ歪層８を
透過した後、ｎ型ＩｎＧａＡｓ光吸収層５で吸収され、
電子と正孔の対が発生する。ｐ型ＩｎＰ層２とｎ型Ｉｎ
Ｐ増倍層３はｐｎ接合を形成している。ｐ型層側電極１
とｎ型層側電極７の間には逆バイアス電圧が印加されて
おり、ｎ型ＩｎＰ増倍層３、ｎ型ＩｎＧａＡｓＰ歪層
８、ｎ型ＩｎＧａＡｓ光吸収層５は電荷空乏層化してい
る。ｎ型ＩｎＧａＡｓ光吸収層５で発生した正孔はｎ型
ＩｎＰ増倍層３に、電子はｎ型ＩｎＰ基板６に向かって
走行する。ｎ型ＩｎＰ増倍層３に到達した正孔はさらに
電界で加速され、衝突イオン化によって電子雪崩を引き
起こし、新たな多数の電子・正孔対を発生させる。この
動作において、電子と正孔の動きをバンド図で示すと図
２のようになる。ｎ型ＩｎＰ増倍層３とｎ型ＩｎＧａＡ
ｓＰ歪層８のバンドギャップは、それぞれ１．３５ｅ
Ｖ、０．７５ｅＶと異なるため、両層の価電子帯間には
バンドオフセットが存在し、ポテンシャルの段差が生じ
ている。光の吸収によって発生した正孔はｎ型ＩｎＧａ
Ａｓ光吸収層５からｎ型ＩｎＰ増倍層３に向かって走行
するが、その間にあるｎ型ＩｎＧａＡｓＰ歪層８では、
すでに説明したように、歪によって価電子帯の正孔の有
効質量が小さくなり、従ってその状態密度が低減されて
いるため、ポテンシャルの段差での正孔の蓄積を、従来
のパイルアップ防止層の場合より抑制することが可能に
なっている。これによって、正孔の蓄積に起因した寄生
容量が低減される。
【００５７】上記実施例１のアバランシェフォトダイオ
ードの製造方法を説明する。図３（ａ）に示すように、
ｎ型ＩｎＰ基板６上にｎ型Ｉｎ0.53Ｇａ0.47Ａｓ光吸収
層（１．８〜２．８μｍ）５、ｎ型Ｉｎ0.82Ｇａ0.18Ａ
ｓ0.7 Ｐ0.3 歪層（２〜１０ｎｍ）８、ｎ型ＩｎＰ増倍
層（０．６μｍ）３及びｐ型ＩｎＰ層（０．２５〜１．
０μｍ）２を順に気相法または液相法によりエピタキシ
ャル成長させる。次に、図３（ｂ）のように、エピタキ
シャル層表面にレジストパターン９を形成した後、ｐ型
層側電極となるＴｉ（０．０５μｍ）／Ａｕ（０．２μ
ｍ）１を全面に蒸着する。さらに、レジストを除去する
ことにより、所定の位置にｐ型層側電極１が形成され
る。次に、図３（ｃ）に示すように、ｎ型ＩｎＰ基板の
エピタキシャル層が形成された面と反対側の面を基板厚
が１５０μｍ程度になるまで研削した後、この研削面上
にｎ型層側電極ＡｕＧｅ（０．０８μｍ）／Ａｕ（０．
１５μｍ）７を蒸着によって形成する。
ードの製造方法を説明する。図３（ａ）に示すように、
ｎ型ＩｎＰ基板６上にｎ型Ｉｎ0.53Ｇａ0.47Ａｓ光吸収
層（１．８〜２．８μｍ）５、ｎ型Ｉｎ0.82Ｇａ0.18Ａ
ｓ0.7 Ｐ0.3 歪層（２〜１０ｎｍ）８、ｎ型ＩｎＰ増倍
層（０．６μｍ）３及びｐ型ＩｎＰ層（０．２５〜１．
０μｍ）２を順に気相法または液相法によりエピタキシ
ャル成長させる。次に、図３（ｂ）のように、エピタキ
シャル層表面にレジストパターン９を形成した後、ｐ型
層側電極となるＴｉ（０．０５μｍ）／Ａｕ（０．２μ
ｍ）１を全面に蒸着する。さらに、レジストを除去する
ことにより、所定の位置にｐ型層側電極１が形成され
る。次に、図３（ｃ）に示すように、ｎ型ＩｎＰ基板の
エピタキシャル層が形成された面と反対側の面を基板厚
が１５０μｍ程度になるまで研削した後、この研削面上
にｎ型層側電極ＡｕＧｅ（０．０８μｍ）／Ａｕ（０．
１５μｍ）７を蒸着によって形成する。
【００５８】上記の実施例においては、ｎ型ＩｎＧａＡ
ｓＰ歪層８のバンドギャップをｎ型ＩｎＧａＡｓ光吸収
層５のバンドギャップと同じ大きさとしたが、熱エネル
ギー（室温で約０．０３ｅＶ）と同程度までｎ型ＩｎＧ
ａＡｓＰ歪層８のバンドギャップの方を大きくしても良
い。これによって生ずるｎ型ＩｎＧａＡｓＰ歪層８とｎ
型ＩｎＧａＡｓ光吸収層５の間のバンドオフセットは、
すでに説明したように正孔によって容易に乗り越えられ
る。一方、ｎ型ＩｎＰ増倍層３とｎ型ＩｎＧａＡｓＰ歪
層８の間のバンドオフセットはｎ型ＩｎＰ増倍層３とｎ
型ＩｎＧａＡｓ光吸収層５の間のバンドオフセットより
小さくなるため、正孔の蓄積の低減のためにはに有利で
ある。
ｓＰ歪層８のバンドギャップをｎ型ＩｎＧａＡｓ光吸収
層５のバンドギャップと同じ大きさとしたが、熱エネル
ギー（室温で約０．０３ｅＶ）と同程度までｎ型ＩｎＧ
ａＡｓＰ歪層８のバンドギャップの方を大きくしても良
い。これによって生ずるｎ型ＩｎＧａＡｓＰ歪層８とｎ
型ＩｎＧａＡｓ光吸収層５の間のバンドオフセットは、
すでに説明したように正孔によって容易に乗り越えられ
る。一方、ｎ型ＩｎＰ増倍層３とｎ型ＩｎＧａＡｓＰ歪
層８の間のバンドオフセットはｎ型ＩｎＰ増倍層３とｎ
型ＩｎＧａＡｓ光吸収層５の間のバンドオフセットより
小さくなるため、正孔の蓄積の低減のためにはに有利で
ある。
【００５９】以上述べたように、本実施例によるアバラ
ンシェフォトダイオードにおいては、ｎ型ＩｎＰ増倍層
３とｎ型ＩｎＧａＡｓ光吸収層５の間の領域における正
孔の蓄積は、両層間にｎ型ＩｎＧａＡｓＰ歪層８を設け
たことにより、低減され、従来のパイルアップ防止層４
を用いた場合より、正孔の蓄積に起因する寄生容量が抑
制され、周波数応答特性はさらに改善される。
ンシェフォトダイオードにおいては、ｎ型ＩｎＰ増倍層
３とｎ型ＩｎＧａＡｓ光吸収層５の間の領域における正
孔の蓄積は、両層間にｎ型ＩｎＧａＡｓＰ歪層８を設け
たことにより、低減され、従来のパイルアップ防止層４
を用いた場合より、正孔の蓄積に起因する寄生容量が抑
制され、周波数応答特性はさらに改善される。
【００６０】実施例２．本発明の第２の実施例であるＧ
ａＡｓ系太陽電池について説明する。図４は、このＧａ
Ａｓ系太陽電池の構造を示す断面図である。図におい
て、２０はｐ型層側電極、２１はｐ型Ａｌ0.8 Ｇａ0.2
Ａｓ窓層（０．５〜１．０μｍ）、２５はｐ型Ｉｎ0.38
Ｇａ0.62Ａｓ0.51Ｐ0.49歪層（２〜１０ｎｍ）、２２は
ｐ型ＧａＡｓ光吸収層（０．５〜５．０μｍ）、２３は
ｎ型ＧａＡｓ基板である。
ａＡｓ系太陽電池について説明する。図４は、このＧａ
Ａｓ系太陽電池の構造を示す断面図である。図におい
て、２０はｐ型層側電極、２１はｐ型Ａｌ0.8 Ｇａ0.2
Ａｓ窓層（０．５〜１．０μｍ）、２５はｐ型Ｉｎ0.38
Ｇａ0.62Ａｓ0.51Ｐ0.49歪層（２〜１０ｎｍ）、２２は
ｐ型ＧａＡｓ光吸収層（０．５〜５．０μｍ）、２３は
ｎ型ＧａＡｓ基板である。
【００６１】次に、この太陽電池の動作について説明す
る。光はＡｌＧａＡｓ窓層２１側から入射する。ｐ型Ｇ
ａＡｓ光吸収層２２及びｎ型ＧａＡｓ基板２３において
光が吸収され、電子・正孔対が発生するが、この二層の
接合はｐｎ接合となるため、これによって生ずる電荷空
乏層２６に存在する電界によって、電子はｎ型ＧａＡｓ
基板２３側に正孔はｐ型ＧａＡｓ光吸収層２２側に移動
する。これにより、ｐ型層側電極２０とｎ型層側電極２
４の間に電位差が生ずる。ｐ型ＡｌＧａＡｓ窓層２１
は、ｐ型ＩｎＧａＡｓＰ歪層２５及びｐ型ＧａＡｓ光吸
収層２２よりバンドギャップが大きいため、伝導帯にポ
テンシャルの段差が存在し、ｐ型ＧａＡｓ光吸収層２２
で発生した電子の一部が光入射面、即ちｐ型ＡｌＧａＡ
ｓ窓層２１表面へ拡散することによる表面再結合が抑制
され、変換効率の向上が図られている。一方、価電子帯
においては、バンドギャップがＧａＡｓと同じ１．４２
ｅＶで格子定数がＧａＡｓ及びＡｌＧａＡｓより１％大
きいｐ型ＩｎＧａＡｓＰ歪層２５が存在することによ
り、すでに図１２を用いて説明したように、このＡｌＧ
ａＡｓ窓層２１とＩｎＧａＡｓＰ歪層２５の界面に生じ
るノッチでの正孔の蓄積及びポテンシャル障壁の高さが
従来のＧａＡｓ系太陽電池より低減される。これによっ
て、ノッチの領域での再結合が低減されると同時に正孔
の流れが容易となる。
る。光はＡｌＧａＡｓ窓層２１側から入射する。ｐ型Ｇ
ａＡｓ光吸収層２２及びｎ型ＧａＡｓ基板２３において
光が吸収され、電子・正孔対が発生するが、この二層の
接合はｐｎ接合となるため、これによって生ずる電荷空
乏層２６に存在する電界によって、電子はｎ型ＧａＡｓ
基板２３側に正孔はｐ型ＧａＡｓ光吸収層２２側に移動
する。これにより、ｐ型層側電極２０とｎ型層側電極２
４の間に電位差が生ずる。ｐ型ＡｌＧａＡｓ窓層２１
は、ｐ型ＩｎＧａＡｓＰ歪層２５及びｐ型ＧａＡｓ光吸
収層２２よりバンドギャップが大きいため、伝導帯にポ
テンシャルの段差が存在し、ｐ型ＧａＡｓ光吸収層２２
で発生した電子の一部が光入射面、即ちｐ型ＡｌＧａＡ
ｓ窓層２１表面へ拡散することによる表面再結合が抑制
され、変換効率の向上が図られている。一方、価電子帯
においては、バンドギャップがＧａＡｓと同じ１．４２
ｅＶで格子定数がＧａＡｓ及びＡｌＧａＡｓより１％大
きいｐ型ＩｎＧａＡｓＰ歪層２５が存在することによ
り、すでに図１２を用いて説明したように、このＡｌＧ
ａＡｓ窓層２１とＩｎＧａＡｓＰ歪層２５の界面に生じ
るノッチでの正孔の蓄積及びポテンシャル障壁の高さが
従来のＧａＡｓ系太陽電池より低減される。これによっ
て、ノッチの領域での再結合が低減されると同時に正孔
の流れが容易となる。
【００６２】上記実施例２のＧａＡｓ系太陽電池の製造
方法を説明する。図５（ａ）に示すように、ｎ型ＧａＡ
ｓ基板２３上にｐ型ＧａＡｓ光吸収層（０．５〜５．０
μｍ）２２、ｐ型Ｉｎ0.38Ｇａ0.62Ａｓ0.51Ｐ0.49歪層
（２〜１０ｎｍ）２５、ｐ型Ａｌ0.8 Ｇａ0.2 Ａｓ窓層
（０．５〜１．０μｍ）２１を順に気相法または液相法
によりエピタキシャル成長させる。次に、図５（ｂ）の
ように、エピタキシャル層表面にレジストパターン２６
を形成した後、ｐ型層側電極となるＴｉ（０．０５μ
ｍ）／Ａｕ（０．２μｍ）２０を全面に蒸着する。さら
に、レジストを除去することにより、所定の位置にｐ型
層側電極２０が形成される。次に、図５（ｃ）に示すよ
うに、ｎ型ＧａＡｓ基板２３のエピタキシャル層が形成
された面と反対側の面を基板厚が１５０μｍ程度になる
まで研削した後、この研削面上にｎ型層側電極ＡｕＧｅ
（０．０８μｍ）／Ａｕ（０．１５μｍ）２４を蒸着に
よって形成する。
方法を説明する。図５（ａ）に示すように、ｎ型ＧａＡ
ｓ基板２３上にｐ型ＧａＡｓ光吸収層（０．５〜５．０
μｍ）２２、ｐ型Ｉｎ0.38Ｇａ0.62Ａｓ0.51Ｐ0.49歪層
（２〜１０ｎｍ）２５、ｐ型Ａｌ0.8 Ｇａ0.2 Ａｓ窓層
（０．５〜１．０μｍ）２１を順に気相法または液相法
によりエピタキシャル成長させる。次に、図５（ｂ）の
ように、エピタキシャル層表面にレジストパターン２６
を形成した後、ｐ型層側電極となるＴｉ（０．０５μ
ｍ）／Ａｕ（０．２μｍ）２０を全面に蒸着する。さら
に、レジストを除去することにより、所定の位置にｐ型
層側電極２０が形成される。次に、図５（ｃ）に示すよ
うに、ｎ型ＧａＡｓ基板２３のエピタキシャル層が形成
された面と反対側の面を基板厚が１５０μｍ程度になる
まで研削した後、この研削面上にｎ型層側電極ＡｕＧｅ
（０．０８μｍ）／Ａｕ（０．１５μｍ）２４を蒸着に
よって形成する。
【００６３】上記の実施例においては、ｐ型ＩｎＧａＡ
ｓＰ歪層２５のバンドギャップをｐ型ＧａＡｓ光吸収層
２２のバンドギャップと同じ大きさとしたが、熱エネル
ギー（室温で約０．０３ｅＶ）と同程度までｐ型ＩｎＧ
ａＡｓＰ歪層２５のバンドギャップの方を大きくしても
良い。これによって生ずるｐ型ＩｎＧａＡｓＰ歪層２５
とｐ型ＧａＡｓ光吸収層２２の間のバンドオフセットに
起因するポテンシャル障壁の高さはこのバンドオフセッ
ト量より小さいから、すでに説明したように正孔によっ
て容易に乗り越えられる。一方、ｐ型ＡｌＧａＡｓ窓層
２１とｐ型ＩｎＧａＡｓＰ歪層２５の間のバンドオフセ
ットはｐ型ＡｌＧａＡｓ窓層２１とｐ型ＧａＡｓ光吸収
層２２の間のバンドオフセットより小さくなるため、ノ
ッチでの正孔の蓄積及びポテンシャル障壁の低減ために
は有利である。
ｓＰ歪層２５のバンドギャップをｐ型ＧａＡｓ光吸収層
２２のバンドギャップと同じ大きさとしたが、熱エネル
ギー（室温で約０．０３ｅＶ）と同程度までｐ型ＩｎＧ
ａＡｓＰ歪層２５のバンドギャップの方を大きくしても
良い。これによって生ずるｐ型ＩｎＧａＡｓＰ歪層２５
とｐ型ＧａＡｓ光吸収層２２の間のバンドオフセットに
起因するポテンシャル障壁の高さはこのバンドオフセッ
ト量より小さいから、すでに説明したように正孔によっ
て容易に乗り越えられる。一方、ｐ型ＡｌＧａＡｓ窓層
２１とｐ型ＩｎＧａＡｓＰ歪層２５の間のバンドオフセ
ットはｐ型ＡｌＧａＡｓ窓層２１とｐ型ＧａＡｓ光吸収
層２２の間のバンドオフセットより小さくなるため、ノ
ッチでの正孔の蓄積及びポテンシャル障壁の低減ために
は有利である。
【００６４】以上述べたように、本実施例による太陽電
池においては、ｐ型ＡｌＧａＡｓ窓層２１とｐ型ＧａＡ
ｓ光吸収層２２の間の領域における正孔の蓄積は、両層
間にｐ型ＩｎＧａＡｓＰ歪層２５を設けたことにより、
著しく低減される。従って、この正孔の蓄積された領域
での再結合が抑制される。これにより、光の吸収によっ
て生成された電子と正孔の損失が抑えられると同時に、
ｐ型ＧａＡｓ光吸収層２２からｐ型ＡｌＧａＡｓ窓層２
１への正孔の移動が容易になり、光から電気へのエネル
ギー変換効率の向上が図られている。
池においては、ｐ型ＡｌＧａＡｓ窓層２１とｐ型ＧａＡ
ｓ光吸収層２２の間の領域における正孔の蓄積は、両層
間にｐ型ＩｎＧａＡｓＰ歪層２５を設けたことにより、
著しく低減される。従って、この正孔の蓄積された領域
での再結合が抑制される。これにより、光の吸収によっ
て生成された電子と正孔の損失が抑えられると同時に、
ｐ型ＧａＡｓ光吸収層２２からｐ型ＡｌＧａＡｓ窓層２
１への正孔の移動が容易になり、光から電気へのエネル
ギー変換効率の向上が図られている。
【００６５】実施例３．本発明の第３の実施例である半
導体レーザ素子について説明する。図６はこの半導体レ
ーザ素子の構造を示す断面図である。図において、３０
はｎ型層側電極ＡｕＧｅ／Ａｕ、３１はｎ型ＧａＡｓ基
板（７０μｍ）、３２はｎ型Ｉｎ0.5 （Ｇａ1-x Ａｌx
）0.5 Ｐ中間バンドギャップ層（０．２μｍ）、３３
はｎ型Ｉｎ0.5 （Ｇａ1-y Ａｌy ）0.5 Ｐクラッド層
（１．５μｍ）、３４はＩｎ0.5 （Ｇａ1-z Ａｌz ）0.
5 Ｐ活性層（０．１μｍ）、３５はｐ型Ｉｎ0.5（Ｇａ1
-y Ａｌy ）0.5 Ｐクラッド層（１．５μｍ）、３０６
はｐ型Ｉｎ0.38Ｇａ0.62Ａｓ0.51Ｐ0.49歪層（２〜１０
ｎｍ）、３７はｐ型ＧａＡｓ電極コンタクト層（０．２
μｍ）、３８はＳｉＯ2 膜、３９はｐ型層側電極Ｔｉ／
Ａｕである。
導体レーザ素子について説明する。図６はこの半導体レ
ーザ素子の構造を示す断面図である。図において、３０
はｎ型層側電極ＡｕＧｅ／Ａｕ、３１はｎ型ＧａＡｓ基
板（７０μｍ）、３２はｎ型Ｉｎ0.5 （Ｇａ1-x Ａｌx
）0.5 Ｐ中間バンドギャップ層（０．２μｍ）、３３
はｎ型Ｉｎ0.5 （Ｇａ1-y Ａｌy ）0.5 Ｐクラッド層
（１．５μｍ）、３４はＩｎ0.5 （Ｇａ1-z Ａｌz ）0.
5 Ｐ活性層（０．１μｍ）、３５はｐ型Ｉｎ0.5（Ｇａ1
-y Ａｌy ）0.5 Ｐクラッド層（１．５μｍ）、３０６
はｐ型Ｉｎ0.38Ｇａ0.62Ａｓ0.51Ｐ0.49歪層（２〜１０
ｎｍ）、３７はｐ型ＧａＡｓ電極コンタクト層（０．２
μｍ）、３８はＳｉＯ2 膜、３９はｐ型層側電極Ｔｉ／
Ａｕである。
【００６６】次に、この半導体レーザ素子の動作につい
て説明する。各層のバンドギャップは、ｎ型ＧａＡｓ基
板３１、ｐ型ＧａＡｓ電極コンタクト層３７、ｐ型Ｉｎ
ＧａＡｓＰ歪層３０６は１．４２ｅＶ、ｎ型ＩｎＧａＡ
ｌＰ中間バンドギャップ層３２は２．１ｅＶ、ｎ型Ｉｎ
ＧａＡｌＰクラッド層３３及びｐ型ＩｎＧａＡｌＰクラ
ッド層３５は２．３５ｅＶ、ＩｎＧａＡｌＰ活性層３４
は２．０ｅＶに設定されている。ｎ型ＩｎＧａＡｌＰ中
間バンドギャップ層３２のバンドギャップはｎ型ＧａＡ
ｓ基板３１及びｎ型ＩｎＧａＡｌＰクラッド層３３の中
間の値となっている。ただし、この三層は格子整合して
いる。前述のように、このｎ型ＩｎＧａＡｌＰ中間バン
ドギャップ層３２はｎ型ＧａＡｓ基板３１とｎ型ＩｎＧ
ａＡｌＰクラッド層３３の間の領域の電子の蓄積を低減
すると同時に電子の流れを容易にする働きをしている。
一方、ＩｎＧａＡｓＰ歪層３０６のバンドギャップはｐ
型電極コンタクト層３７と同じであるが、格子定数はｐ
型ＧａＡｓ電極コンタクト層３７及びｐ型ＩｎＧａＡｌ
Ｐクラッド層３５より１％大きくなっており、圧縮歪が
導入されている。このように、ｐ型クラッド層３５とｐ
型電極コンタクト層３７の間に大きなバンドギャップの
差がある半導体レーザ素子においても、上記の歪層３０
６を有することにより、すでに図１２を用いて説明した
ように、それらの界面の価電子帯に生じるノッチにおけ
る正孔の蓄積及びポテンシャル障壁の高さを従来用いら
れているｐ型中間バンドギャップ層３６を用いた場合よ
り低減できる。従って、この領域での正孔の流れが容易
となる。
て説明する。各層のバンドギャップは、ｎ型ＧａＡｓ基
板３１、ｐ型ＧａＡｓ電極コンタクト層３７、ｐ型Ｉｎ
ＧａＡｓＰ歪層３０６は１．４２ｅＶ、ｎ型ＩｎＧａＡ
ｌＰ中間バンドギャップ層３２は２．１ｅＶ、ｎ型Ｉｎ
ＧａＡｌＰクラッド層３３及びｐ型ＩｎＧａＡｌＰクラ
ッド層３５は２．３５ｅＶ、ＩｎＧａＡｌＰ活性層３４
は２．０ｅＶに設定されている。ｎ型ＩｎＧａＡｌＰ中
間バンドギャップ層３２のバンドギャップはｎ型ＧａＡ
ｓ基板３１及びｎ型ＩｎＧａＡｌＰクラッド層３３の中
間の値となっている。ただし、この三層は格子整合して
いる。前述のように、このｎ型ＩｎＧａＡｌＰ中間バン
ドギャップ層３２はｎ型ＧａＡｓ基板３１とｎ型ＩｎＧ
ａＡｌＰクラッド層３３の間の領域の電子の蓄積を低減
すると同時に電子の流れを容易にする働きをしている。
一方、ＩｎＧａＡｓＰ歪層３０６のバンドギャップはｐ
型電極コンタクト層３７と同じであるが、格子定数はｐ
型ＧａＡｓ電極コンタクト層３７及びｐ型ＩｎＧａＡｌ
Ｐクラッド層３５より１％大きくなっており、圧縮歪が
導入されている。このように、ｐ型クラッド層３５とｐ
型電極コンタクト層３７の間に大きなバンドギャップの
差がある半導体レーザ素子においても、上記の歪層３０
６を有することにより、すでに図１２を用いて説明した
ように、それらの界面の価電子帯に生じるノッチにおけ
る正孔の蓄積及びポテンシャル障壁の高さを従来用いら
れているｐ型中間バンドギャップ層３６を用いた場合よ
り低減できる。従って、この領域での正孔の流れが容易
となる。
【００６７】上記実施例３の半導体レーザ素子の製造方
法を説明する。図７（ａ）に示すように、ｎ型ＧａＡｓ
基板３１上にｎ型Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ中
間バンドギャップ層（０．２μｍ）３２、ｎ型Ｉｎ0.5
（Ｇａ1-y Ａｌy ）0.5 Ｐクラッド層（１．５μｍ）３
３、Ｉｎ0.5 （Ｇａ1-z Ａｌz ）0.5 Ｐ活性層（０．１
μｍ）３４、ｐ型Ｉｎ0.5 （Ｇａ1-y Ａｌy ）0.5 Ｐク
ラッド層（１．５μｍ）３５、ｐ型Ｉｎ0.38Ｇａ0.62Ａ
ｓ0.51Ｐ0.49歪層（２〜１０ｎｍ）３０６、ｐ型ＧａＡ
ｓ電極コンタクト層（０．２μｍ）３７、を順に気相法
または液相法によりエピタキシャル成長させる。次に、
図７（ｂ）のように、エピタキシャル層表面にプラズマ
ＣＶＤを用いてＳｉＯ2 膜（０．２μｍ）３８を被着さ
せ、さらにレジストパターン３１０を形成した後、緩衝
フッ酸を用いてＳｉＯ2 膜をエッチングすることによ
り、電流注入領域上のＳｉＯ2 膜を除去する。次に、レ
ジストを除去した後、図７（ｃ）のように、ｐ型層側電
極となるＴｉ（０．０５μｍ）／Ａｕ（０．３μｍ）３
９を全面に蒸着する。次に、図７（ｄ）に示すように、
ｎ型ＧａＡｓ基板３１のエピタキシャル層が形成された
面と反対側の面を基板厚が７０μｍ程度になるまで研削
した後、この研削面上にｎ型層側電極ＡｕＧｅ（０．０
８μｍ）／Ａｕ（０．１５μｍ）３０を蒸着によって形
成する。
法を説明する。図７（ａ）に示すように、ｎ型ＧａＡｓ
基板３１上にｎ型Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ中
間バンドギャップ層（０．２μｍ）３２、ｎ型Ｉｎ0.5
（Ｇａ1-y Ａｌy ）0.5 Ｐクラッド層（１．５μｍ）３
３、Ｉｎ0.5 （Ｇａ1-z Ａｌz ）0.5 Ｐ活性層（０．１
μｍ）３４、ｐ型Ｉｎ0.5 （Ｇａ1-y Ａｌy ）0.5 Ｐク
ラッド層（１．５μｍ）３５、ｐ型Ｉｎ0.38Ｇａ0.62Ａ
ｓ0.51Ｐ0.49歪層（２〜１０ｎｍ）３０６、ｐ型ＧａＡ
ｓ電極コンタクト層（０．２μｍ）３７、を順に気相法
または液相法によりエピタキシャル成長させる。次に、
図７（ｂ）のように、エピタキシャル層表面にプラズマ
ＣＶＤを用いてＳｉＯ2 膜（０．２μｍ）３８を被着さ
せ、さらにレジストパターン３１０を形成した後、緩衝
フッ酸を用いてＳｉＯ2 膜をエッチングすることによ
り、電流注入領域上のＳｉＯ2 膜を除去する。次に、レ
ジストを除去した後、図７（ｃ）のように、ｐ型層側電
極となるＴｉ（０．０５μｍ）／Ａｕ（０．３μｍ）３
９を全面に蒸着する。次に、図７（ｄ）に示すように、
ｎ型ＧａＡｓ基板３１のエピタキシャル層が形成された
面と反対側の面を基板厚が７０μｍ程度になるまで研削
した後、この研削面上にｎ型層側電極ＡｕＧｅ（０．０
８μｍ）／Ａｕ（０．１５μｍ）３０を蒸着によって形
成する。
【００６８】上記の実施例においては、ｐ型ＩｎＧａＡ
ｓＰ歪層３０６のバンドギャップをｐ型ＧａＡｓ電極コ
ンタクト層３７のバンドギャップと同じ大きさとした
が、熱エネルギー（室温で約０．０３ｅＶ）と同程度ま
でｐ型ＩｎＧａＡｓＰ歪層３０６のバンドギャップの方
を大きくしても良い。これによって生ずるｐ型ＩｎＧａ
ＡｓＰ歪層３０６とｐ型ＧａＡｓ電極コンタクト層３７
の間のバンドオフセットに起因するポテンシャル障壁の
高さはこのバンドオフセット量より小さいから、すでに
説明したように正孔によって容易に乗り越えられる。一
方、ｐ型ＩｎＧａＡｌＰクラッド層３５とｐ型ＩｎＧａ
ＡｓＰ歪層３０６の間のバンドオフセットはｐ型ＩｎＧ
ａＡｌＰクラッド層３５とｐ型ＧａＡｓ電極コンタクト
層３７の間のバンドオフセットより小さくなるため、ノ
ッチでの正孔の蓄積及びポテンシャル障壁の低減ために
は有利である。
ｓＰ歪層３０６のバンドギャップをｐ型ＧａＡｓ電極コ
ンタクト層３７のバンドギャップと同じ大きさとした
が、熱エネルギー（室温で約０．０３ｅＶ）と同程度ま
でｐ型ＩｎＧａＡｓＰ歪層３０６のバンドギャップの方
を大きくしても良い。これによって生ずるｐ型ＩｎＧａ
ＡｓＰ歪層３０６とｐ型ＧａＡｓ電極コンタクト層３７
の間のバンドオフセットに起因するポテンシャル障壁の
高さはこのバンドオフセット量より小さいから、すでに
説明したように正孔によって容易に乗り越えられる。一
方、ｐ型ＩｎＧａＡｌＰクラッド層３５とｐ型ＩｎＧａ
ＡｓＰ歪層３０６の間のバンドオフセットはｐ型ＩｎＧ
ａＡｌＰクラッド層３５とｐ型ＧａＡｓ電極コンタクト
層３７の間のバンドオフセットより小さくなるため、ノ
ッチでの正孔の蓄積及びポテンシャル障壁の低減ために
は有利である。
【００６９】以上述べたように、本実施例による半導体
レーザ素子においては、ｐ型ＩｎＧａＡｌＰクラッド層
３５とｐ型ＧａＡｓ電極コンタクト層３７の間の領域に
おける正孔の蓄積は、両層間にｐ型ＩｎＧａＡｓＰ歪層
３０６を設けたことにより、従来のｐ型ＩｎＧａＡｌＰ
中間バンドギャップ層３６を用いた場合より低減され
る。これによって、価電子帯におけるノッチでのポテン
シャル障壁の高さも低減され、この領域での正孔の流れ
を容易にすることができる。従って、ｐ型ＧａＡｓ電極
コンタクト層３７からｐ型ＩｎＧａＡｌＰクラッド層３
５へ正孔を流すために必要なバイアス電圧を低くするこ
とができ、従来のｐ型ＩｎＧａＡｌＰ中間バンドギャッ
プ層３６を用いた場合よりさらに低電圧での動作が可能
となる。また、これに伴って信頼性も向上する。
レーザ素子においては、ｐ型ＩｎＧａＡｌＰクラッド層
３５とｐ型ＧａＡｓ電極コンタクト層３７の間の領域に
おける正孔の蓄積は、両層間にｐ型ＩｎＧａＡｓＰ歪層
３０６を設けたことにより、従来のｐ型ＩｎＧａＡｌＰ
中間バンドギャップ層３６を用いた場合より低減され
る。これによって、価電子帯におけるノッチでのポテン
シャル障壁の高さも低減され、この領域での正孔の流れ
を容易にすることができる。従って、ｐ型ＧａＡｓ電極
コンタクト層３７からｐ型ＩｎＧａＡｌＰクラッド層３
５へ正孔を流すために必要なバイアス電圧を低くするこ
とができ、従来のｐ型ＩｎＧａＡｌＰ中間バンドギャッ
プ層３６を用いた場合よりさらに低電圧での動作が可能
となる。また、これに伴って信頼性も向上する。
【００７０】実施例４．本発明の第４の実施例である半
導体レーザ素子について説明する。図８にこの半導体レ
ーザ素子の断面図を示す。図において４０はｎ型層側電
極ＡｕＧｅ／Ａｕ、４１はｎ型ＩｎＰクラッド層、４２
はｎ型ＩｎＰブロック層、４３はｐ型ＩｎＰブロック
層、４４はｐ型ＩｎＰクラッド層（バッファ層）、４５
はｐ型ＩｎＰ基板、４６はｐ型層側電極Ｔｉ／Ａｕ、４
７はＩｎ0.82Ｇａ0.18Ａｓ0.42Ｐ0.58バンド不連続低減
層（１０ｎｍ）、４９はＩｎ0.87Ｇａ0.13Ａｓ0.61Ｐ0.
39歪層（２〜１０ｎｍ）、４８はＩｎ0.65Ｇａ0.35Ａｓ
0.79Ｐ0.21活性層（０．１３μｍ）である。
導体レーザ素子について説明する。図８にこの半導体レ
ーザ素子の断面図を示す。図において４０はｎ型層側電
極ＡｕＧｅ／Ａｕ、４１はｎ型ＩｎＰクラッド層、４２
はｎ型ＩｎＰブロック層、４３はｐ型ＩｎＰブロック
層、４４はｐ型ＩｎＰクラッド層（バッファ層）、４５
はｐ型ＩｎＰ基板、４６はｐ型層側電極Ｔｉ／Ａｕ、４
７はＩｎ0.82Ｇａ0.18Ａｓ0.42Ｐ0.58バンド不連続低減
層（１０ｎｍ）、４９はＩｎ0.87Ｇａ0.13Ａｓ0.61Ｐ0.
39歪層（２〜１０ｎｍ）、４８はＩｎ0.65Ｇａ0.35Ａｓ
0.79Ｐ0.21活性層（０．１３μｍ）である。
【００７１】次に、この半導体レーザ素子の動作につい
て説明する。ｎ型層側電極４０とｐ型層側電極４６の間
に順方向バイアス電圧が印加されることにより、活性層
４８に電子及び正孔が注入され、レーザ発振が起こる。
前述のように、ＩｎＧａＡｓＰバンド不連続低減層４７
のバンドギャップはｎ型ＩｎＰクラッド層４１の１．３
５ｅＶとＩｎＧａＡｓＰ活性層４８の０．８ｅＶの中間
の１．０８ｅＶであるが、格子定数はこれらの層と同一
であり（格子整合しており）、ｎ型ＩｎＰクラッド層４
１からＩｎＧａＡｓＰ活性層４８への電子の注入を容易
にするためのものである。一方、ｐ型ＩｎＰクラッド層
４４からＩｎＧａＡｓＰ活性層４８への正孔の流れをバ
ンド図で表したのが図９である。活性層４８とクラッド
層４４の間に、バンドギャップはＩｎＧａＡｓＰ活性層
４８と同じ０．８ｅＶで、格子定数がＩｎＧａＡｓＰ活
性層４８及びＩｎＰクラッド層４４より１％大きくなっ
ているＩｎＧａＡｓＰ歪層４９が挿入されているため、
すでに図１２を用いて説明したように、ノッチにおける
正孔の蓄積及びポテンシャル障壁の高さは、従来のバン
ド不連続低減層４７を用いた場合（図１９（ｂ））より
低減される。これによって、上記領域での正孔の蓄積に
よって起こり易くなる価電子帯間吸収やオージェ再結合
等の非発光過程が抑制され、またｐ型ＩｎＰクラッド層
４４からＩｎＧａＡｓＰ活性層４８への正孔の注入が容
易となる。
て説明する。ｎ型層側電極４０とｐ型層側電極４６の間
に順方向バイアス電圧が印加されることにより、活性層
４８に電子及び正孔が注入され、レーザ発振が起こる。
前述のように、ＩｎＧａＡｓＰバンド不連続低減層４７
のバンドギャップはｎ型ＩｎＰクラッド層４１の１．３
５ｅＶとＩｎＧａＡｓＰ活性層４８の０．８ｅＶの中間
の１．０８ｅＶであるが、格子定数はこれらの層と同一
であり（格子整合しており）、ｎ型ＩｎＰクラッド層４
１からＩｎＧａＡｓＰ活性層４８への電子の注入を容易
にするためのものである。一方、ｐ型ＩｎＰクラッド層
４４からＩｎＧａＡｓＰ活性層４８への正孔の流れをバ
ンド図で表したのが図９である。活性層４８とクラッド
層４４の間に、バンドギャップはＩｎＧａＡｓＰ活性層
４８と同じ０．８ｅＶで、格子定数がＩｎＧａＡｓＰ活
性層４８及びＩｎＰクラッド層４４より１％大きくなっ
ているＩｎＧａＡｓＰ歪層４９が挿入されているため、
すでに図１２を用いて説明したように、ノッチにおける
正孔の蓄積及びポテンシャル障壁の高さは、従来のバン
ド不連続低減層４７を用いた場合（図１９（ｂ））より
低減される。これによって、上記領域での正孔の蓄積に
よって起こり易くなる価電子帯間吸収やオージェ再結合
等の非発光過程が抑制され、またｐ型ＩｎＰクラッド層
４４からＩｎＧａＡｓＰ活性層４８への正孔の注入が容
易となる。
【００７２】上記実施例４の半導体レーザ素子の製造方
法を説明する。図１０（ａ）に示すように、ｐ型ＩｎＰ
基板４５上にｐ型ＩｎＰクラッド層（バッファ層）４
４、Ｉｎ0.87Ｇａ0.13Ａｓ0.61Ｐ0.39歪層（２〜１０ｎ
ｍ）４９、Ｉｎ0.65Ｇａ0.35Ａｓ0.79Ｐ0.21活性層
（０．１３μｍ）４８、Ｉｎ0.82Ｇａ0.18Ａｓ0.42Ｐ0.
58バンド不連続低減層（１０ｎｍ）４７、ｎ型ＩｎＰク
ラッド層４１を順に有機金属化学気相成長法によりエピ
タキシャル成長させる。次に図１０（ｂ）のように、エ
ピタキシャル層上にＳｉＯ2 膜（０．１μｍ）４０１を
プラズマＣＶＤにより被着させた後、ストライプ領域上
にレジストパターン４０２を形成し、これをマスクとし
てＳｉＯ2 膜のエッチングを行う。さらにレジストを除
去した後、図１０（ｃ）に示すように、ストライプ領域
上に残ったＳｉＯ2 膜をマスクとして、エピタキシャル
層をメサ状にエッチングする。次に、図１０（ｄ）のよ
うに、上記ストライプ領域以外の領域上に液相成長法を
用いて、ｐ型ＩｎＰ層４３、ｎ型ＩｎＰ層４２、ｐ型Ｉ
ｎＰ層４３を順にエピタキシャル成長させブロック層を
形成した後、ＳｉＯ2 膜４０１をエッチングし、さらに
図１０（ｅ）に示すように、ｎ型ＩｎＰクラッド層４１
を全面にエピタキシャル成長させる。次に、図１０
（ｆ）に示すように、エピタキシャル層上にｎ型層側電
極ＡｕＧｅ（０．０８μｍ）／Ａｕ（０．１５μｍ）４
０を蒸着によって形成した後、ｐ型ＩｎＰ基板のエピタ
キシャル層が形成された面と反対側の面を基板厚が１０
０μｍ程度になるまで研削し、この研削面上にｐ型層側
電極となるＴｉ（０．０５μｍ）／Ａｕ（０．２μｍ）
４６を全面に蒸着する。
法を説明する。図１０（ａ）に示すように、ｐ型ＩｎＰ
基板４５上にｐ型ＩｎＰクラッド層（バッファ層）４
４、Ｉｎ0.87Ｇａ0.13Ａｓ0.61Ｐ0.39歪層（２〜１０ｎ
ｍ）４９、Ｉｎ0.65Ｇａ0.35Ａｓ0.79Ｐ0.21活性層
（０．１３μｍ）４８、Ｉｎ0.82Ｇａ0.18Ａｓ0.42Ｐ0.
58バンド不連続低減層（１０ｎｍ）４７、ｎ型ＩｎＰク
ラッド層４１を順に有機金属化学気相成長法によりエピ
タキシャル成長させる。次に図１０（ｂ）のように、エ
ピタキシャル層上にＳｉＯ2 膜（０．１μｍ）４０１を
プラズマＣＶＤにより被着させた後、ストライプ領域上
にレジストパターン４０２を形成し、これをマスクとし
てＳｉＯ2 膜のエッチングを行う。さらにレジストを除
去した後、図１０（ｃ）に示すように、ストライプ領域
上に残ったＳｉＯ2 膜をマスクとして、エピタキシャル
層をメサ状にエッチングする。次に、図１０（ｄ）のよ
うに、上記ストライプ領域以外の領域上に液相成長法を
用いて、ｐ型ＩｎＰ層４３、ｎ型ＩｎＰ層４２、ｐ型Ｉ
ｎＰ層４３を順にエピタキシャル成長させブロック層を
形成した後、ＳｉＯ2 膜４０１をエッチングし、さらに
図１０（ｅ）に示すように、ｎ型ＩｎＰクラッド層４１
を全面にエピタキシャル成長させる。次に、図１０
（ｆ）に示すように、エピタキシャル層上にｎ型層側電
極ＡｕＧｅ（０．０８μｍ）／Ａｕ（０．１５μｍ）４
０を蒸着によって形成した後、ｐ型ＩｎＰ基板のエピタ
キシャル層が形成された面と反対側の面を基板厚が１０
０μｍ程度になるまで研削し、この研削面上にｐ型層側
電極となるＴｉ（０．０５μｍ）／Ａｕ（０．２μｍ）
４６を全面に蒸着する。
【００７３】上記の実施例においては、ＩｎＧａＡｓＰ
歪層４９のバンドギャップをＩｎＧａＡｓＰ活性層４８
のバンドギャップと同じ大きさとしたが、熱エネルギー
（室温で約０．０３ｅＶ）と同程度までＩｎＧａＡｓＰ
歪層４９のバンドギャップの方を大きくしても良い。こ
れによって生ずるＩｎＧａＡｓＰ歪層４９とＩｎＧａＡ
ｓＰ活性層４８の間のバンドオフセットに起因するポテ
ンシャル障壁の高さはこのバンドオフセット量より小さ
いから、すでに説明したように正孔によって容易に乗り
越えられる。一方、ｐ型ＩｎＰクラッド層４４とＩｎＧ
ａＡｓＰ歪層４９の間のバンドオフセットはｐ型ＩｎＰ
クラッド層４４とＩｎＧａＡｓＰ活性層４８の間のバン
ドオフセットより小さくなるため、ノッチでの正孔の蓄
積及びポテンシャル障壁の低減ためには有利である。
歪層４９のバンドギャップをＩｎＧａＡｓＰ活性層４８
のバンドギャップと同じ大きさとしたが、熱エネルギー
（室温で約０．０３ｅＶ）と同程度までＩｎＧａＡｓＰ
歪層４９のバンドギャップの方を大きくしても良い。こ
れによって生ずるＩｎＧａＡｓＰ歪層４９とＩｎＧａＡ
ｓＰ活性層４８の間のバンドオフセットに起因するポテ
ンシャル障壁の高さはこのバンドオフセット量より小さ
いから、すでに説明したように正孔によって容易に乗り
越えられる。一方、ｐ型ＩｎＰクラッド層４４とＩｎＧ
ａＡｓＰ歪層４９の間のバンドオフセットはｐ型ＩｎＰ
クラッド層４４とＩｎＧａＡｓＰ活性層４８の間のバン
ドオフセットより小さくなるため、ノッチでの正孔の蓄
積及びポテンシャル障壁の低減ためには有利である。
【００７４】以上述べたように、本実施例による半導体
レーザ素子においては、ｐ型ＩｎＰクラッド層４４とＩ
ｎＧａＡｓＰ活性層４８の間の領域の価電子帯における
正孔の蓄積及びノッチのポテンシャル障壁の高さは、両
層間にＩｎＧａＡｓＰ歪層４９を設けたことにより著し
く低減される。これにより、上記領域での価電子帯間吸
収やオージェ再結合等の非発光過程が抑制され、またｐ
型ＩｎＰクラッド層４４からＩｎＧａＡｓＰ活性層４８
への正孔の注入が容易となり、従来のバンド不連続低減
層４７をここに用いた場合より高い発光効率及び最大光
出力が得られる。
レーザ素子においては、ｐ型ＩｎＰクラッド層４４とＩ
ｎＧａＡｓＰ活性層４８の間の領域の価電子帯における
正孔の蓄積及びノッチのポテンシャル障壁の高さは、両
層間にＩｎＧａＡｓＰ歪層４９を設けたことにより著し
く低減される。これにより、上記領域での価電子帯間吸
収やオージェ再結合等の非発光過程が抑制され、またｐ
型ＩｎＰクラッド層４４からＩｎＧａＡｓＰ活性層４８
への正孔の注入が容易となり、従来のバンド不連続低減
層４７をここに用いた場合より高い発光効率及び最大光
出力が得られる。
【００７５】
【発明の効果】以上のように、本発明に係わる光半導体
素子は、第１の半導体層と、この第１の半導体層よりバ
ンドギャップが小さい第２の半導体層と、前記第１の半
導体層と前記第２の半導体層に挟まれてなる、前記第１
の半導体層よりバンドギャップが小さく且つ歪の導入さ
れた第３の半導体層を備えたから、第１の半導体層と第
３の半導体層の界面に形成される価電子帯におけるバン
ドオフセットまたはノッチでの正孔の蓄積及びポテンシ
ャル障壁の高さが低減され、周波数応答特性の改善、エ
ネルギー変換効率、発光効率、最大光出力の向上、動作
電圧の低電圧化及び信頼性の改善を実現することができ
る。
素子は、第１の半導体層と、この第１の半導体層よりバ
ンドギャップが小さい第２の半導体層と、前記第１の半
導体層と前記第２の半導体層に挟まれてなる、前記第１
の半導体層よりバンドギャップが小さく且つ歪の導入さ
れた第３の半導体層を備えたから、第１の半導体層と第
３の半導体層の界面に形成される価電子帯におけるバン
ドオフセットまたはノッチでの正孔の蓄積及びポテンシ
ャル障壁の高さが低減され、周波数応答特性の改善、エ
ネルギー変換効率、発光効率、最大光出力の向上、動作
電圧の低電圧化及び信頼性の改善を実現することができ
る。
【００７６】また、本発明に係わる光半導体素子におい
ては、第１の半導体層とこれよりバンドギャップが小さ
い第２の半導体層の間に、前記第１の半導体層のバンド
ギャップより小さく且つ前記第２の半導体層のバンドギ
ャップより大きいバンドギャップをもち且つ歪の導入さ
れた第３の半導体層を備えたから、第１の半導体層と第
３の半導体層の界面に形成される価電子帯におけるバン
ドオフセットまたはノッチでの正孔の蓄積及びポテンシ
ャル障壁の高さが低減され、周波数応答特性の改善、エ
ネルギー変換効率、発光効率、最大光出力の向上、動作
電圧の低電圧化及び信頼性の改善を実現することができ
る。
ては、第１の半導体層とこれよりバンドギャップが小さ
い第２の半導体層の間に、前記第１の半導体層のバンド
ギャップより小さく且つ前記第２の半導体層のバンドギ
ャップより大きいバンドギャップをもち且つ歪の導入さ
れた第３の半導体層を備えたから、第１の半導体層と第
３の半導体層の界面に形成される価電子帯におけるバン
ドオフセットまたはノッチでの正孔の蓄積及びポテンシ
ャル障壁の高さが低減され、周波数応答特性の改善、エ
ネルギー変換効率、発光効率、最大光出力の向上、動作
電圧の低電圧化及び信頼性の改善を実現することができ
る。
【００７７】また、本発明に係わるアバランシェフォト
ダイオードは、増倍層と、これより小さなバンドギャッ
プをもつ光吸収層と、これら両層に挟まれてなる、前記
増倍層よりバンドギャップが小さく且つ歪の導入された
第３の半導体層を備えたから、前記増倍層と前記第３の
半導体層の界面における正孔の蓄積が低減され、良好な
周波数応答特性が得られる。
ダイオードは、増倍層と、これより小さなバンドギャッ
プをもつ光吸収層と、これら両層に挟まれてなる、前記
増倍層よりバンドギャップが小さく且つ歪の導入された
第３の半導体層を備えたから、前記増倍層と前記第３の
半導体層の界面における正孔の蓄積が低減され、良好な
周波数応答特性が得られる。
【００７８】また、本発明に係わるアバランシェフォト
ダイオードは、ＩｎＰよりなる増倍層と、これより小さ
なバンドギャップをもつＩｎＧａＡｓよりなる光吸収層
と、これら両層に挟まれてなる、前記ＩｎＰ増倍層より
バンドギャップが小さく且つ歪の導入されたＩｎＧａＡ
ｓＰよりなる第３の半導体層を備えたから、前記ＩｎＰ
増倍層と前記ＩｎＧａＡｓＰよりなる第３の半導体層の
界面における正孔の蓄積が低減され、良好な周波数応答
特性が得られる。
ダイオードは、ＩｎＰよりなる増倍層と、これより小さ
なバンドギャップをもつＩｎＧａＡｓよりなる光吸収層
と、これら両層に挟まれてなる、前記ＩｎＰ増倍層より
バンドギャップが小さく且つ歪の導入されたＩｎＧａＡ
ｓＰよりなる第３の半導体層を備えたから、前記ＩｎＰ
増倍層と前記ＩｎＧａＡｓＰよりなる第３の半導体層の
界面における正孔の蓄積が低減され、良好な周波数応答
特性が得られる。
【００７９】また、本発明に係わるアバランシェフォト
ダイオードは、増倍層とこれよりバンドギャップが小さ
い光吸収層の間に、前記増倍層のバンドギャップより小
さく且つ前記光吸収層のバンドギャップより大きいバン
ドギャップをもち且つ歪の導入された第３の半導体層を
備えたから、前記増倍層と前記第３の半導体層の界面で
の正孔の蓄積が低減され、良好な周波数応答特性が得ら
れる。
ダイオードは、増倍層とこれよりバンドギャップが小さ
い光吸収層の間に、前記増倍層のバンドギャップより小
さく且つ前記光吸収層のバンドギャップより大きいバン
ドギャップをもち且つ歪の導入された第３の半導体層を
備えたから、前記増倍層と前記第３の半導体層の界面で
の正孔の蓄積が低減され、良好な周波数応答特性が得ら
れる。
【００８０】また、本発明に係わる太陽電池は、窓層
と、これよりバンドギャップが小さい光吸収層と、これ
ら両層に挟まれてなる、前記窓層よりバンドギャップが
小さく且つ歪の導入された第３の半導体層を備えたか
ら、前記窓層と前記第３の半導体層の界面の価電子帯に
おける正孔の蓄積及びポテンシャル障壁の高さが低減さ
れ、高いエネルギー変換効率が得られる。
と、これよりバンドギャップが小さい光吸収層と、これ
ら両層に挟まれてなる、前記窓層よりバンドギャップが
小さく且つ歪の導入された第３の半導体層を備えたか
ら、前記窓層と前記第３の半導体層の界面の価電子帯に
おける正孔の蓄積及びポテンシャル障壁の高さが低減さ
れ、高いエネルギー変換効率が得られる。
【００８１】また、本発明に係わる太陽電池は、ＡｌＧ
ａＡｓよりなる窓層と、これより小さなバンドギャップ
をもつＧａＡｓよりなる光吸収層と、これら両層に挟ま
れてなる、前記ＡｌＧａＡｓ窓層よりバンドギャップが
小さく且つ歪の導入されたＩｎＧａＡｓＰよりなる第３
の半導体層を備えたから、前記ＡｌＧａＡｓ窓層と前記
ＩｎＧａＡｓＰよりなる第３の半導体層の界面の価電子
帯における正孔の蓄積及びポテンシャル障壁の高さが低
減され、高いエネルギー変換効率が得られる。
ａＡｓよりなる窓層と、これより小さなバンドギャップ
をもつＧａＡｓよりなる光吸収層と、これら両層に挟ま
れてなる、前記ＡｌＧａＡｓ窓層よりバンドギャップが
小さく且つ歪の導入されたＩｎＧａＡｓＰよりなる第３
の半導体層を備えたから、前記ＡｌＧａＡｓ窓層と前記
ＩｎＧａＡｓＰよりなる第３の半導体層の界面の価電子
帯における正孔の蓄積及びポテンシャル障壁の高さが低
減され、高いエネルギー変換効率が得られる。
【００８２】また、本発明に係わる太陽電池は、窓層と
これよりバンドギャップが小さい光吸収層の間に、前記
窓層のバンドギャップより小さく且つ前記光吸収層のバ
ンドギャップより大きいバンドギャップをもち且つ歪の
導入された第３の半導体層を備えたから、前記窓層と前
記第３の半導体層の界面の価電子帯における正孔の蓄積
及びポテンシャル障壁の高さが低減され、高いエネルギ
ー変換効率が得られる。
これよりバンドギャップが小さい光吸収層の間に、前記
窓層のバンドギャップより小さく且つ前記光吸収層のバ
ンドギャップより大きいバンドギャップをもち且つ歪の
導入された第３の半導体層を備えたから、前記窓層と前
記第３の半導体層の界面の価電子帯における正孔の蓄積
及びポテンシャル障壁の高さが低減され、高いエネルギ
ー変換効率が得られる。
【００８３】また、本発明に係わる半導体レーザ素子
は、ｐ型クラッド層と、これより小さなバンドギャップ
をもつｐ型電極コンタクト層と、これら両層に挟まれて
なる、前記ｐ型クラッド層よりバンドギャップが小さく
且つ歪の導入された第３の半導体層を備えたから、前記
ｐ型クラッド層と前記第３の半導体層の界面の価電子帯
における正孔の蓄積及びポテンシャル障壁の高さが低減
され、低電圧での動作が可能となり、信頼性が向上す
る。
は、ｐ型クラッド層と、これより小さなバンドギャップ
をもつｐ型電極コンタクト層と、これら両層に挟まれて
なる、前記ｐ型クラッド層よりバンドギャップが小さく
且つ歪の導入された第３の半導体層を備えたから、前記
ｐ型クラッド層と前記第３の半導体層の界面の価電子帯
における正孔の蓄積及びポテンシャル障壁の高さが低減
され、低電圧での動作が可能となり、信頼性が向上す
る。
【００８４】また、本発明に係わる半導体レーザ素子
は、ｐ型ＩｎＧａＡｌＰよりなるｐ型クラッド層と、こ
れより小さなバンドギャップをもつｐ型ＧａＡｓよりな
るｐ型電極コンタクト層と、これら両層に挟まれてな
る、前記ｐ型ＩｎＧａＡｌＰクラッド層よりバンドギャ
ップが小さく且つ歪の導入されたｐ型ＩｎＧａＡｓＰよ
りなる第３の半導体層を備えたから、前記ｐ型ＩｎＧａ
ＡｌＰクラッド層と前記ｐ型ＩｎＧａＡｓＰよりなる第
３の半導体層の界面の価電子帯における正孔の蓄積及び
ポテンシャル障壁の高さが低減され、低電圧での動作が
可能となり、信頼性が向上する。
は、ｐ型ＩｎＧａＡｌＰよりなるｐ型クラッド層と、こ
れより小さなバンドギャップをもつｐ型ＧａＡｓよりな
るｐ型電極コンタクト層と、これら両層に挟まれてな
る、前記ｐ型ＩｎＧａＡｌＰクラッド層よりバンドギャ
ップが小さく且つ歪の導入されたｐ型ＩｎＧａＡｓＰよ
りなる第３の半導体層を備えたから、前記ｐ型ＩｎＧａ
ＡｌＰクラッド層と前記ｐ型ＩｎＧａＡｓＰよりなる第
３の半導体層の界面の価電子帯における正孔の蓄積及び
ポテンシャル障壁の高さが低減され、低電圧での動作が
可能となり、信頼性が向上する。
【００８５】また、本発明に係わる半導体レーザ素子
は、ｐ型クラッド層とこれよりバンドギャップの小さい
ｐ型電極コンタクト層の間に前記ｐ型クラッド層のバン
ドギャップより小さく且つ前記ｐ型電極コンタクト層の
バンドギャップより大きいバンドギャップをもち且つ歪
の導入された第３の半導体層を備えたから、前記ｐ型ク
ラッド層と前記第３の半導体層の界面の価電子帯におけ
る正孔の蓄積及びポテンシャル障壁の高さが低減され、
低電圧での動作が可能となり、信頼性が向上する。
は、ｐ型クラッド層とこれよりバンドギャップの小さい
ｐ型電極コンタクト層の間に前記ｐ型クラッド層のバン
ドギャップより小さく且つ前記ｐ型電極コンタクト層の
バンドギャップより大きいバンドギャップをもち且つ歪
の導入された第３の半導体層を備えたから、前記ｐ型ク
ラッド層と前記第３の半導体層の界面の価電子帯におけ
る正孔の蓄積及びポテンシャル障壁の高さが低減され、
低電圧での動作が可能となり、信頼性が向上する。
【００８６】また、本発明に係わる半導体レーザ素子
は、ｐ型クラッド層と、これより小さなバンドギャップ
をもつ活性層と、これら両層に挟まれてなる、前記ｐ型
クラッド層よりバンドギャップが小さく且つ歪の導入さ
れた第３の半導体層を備えたから、前記ｐ型クラッド層
と前記第３の半導体層の界面の価電子帯における正孔の
蓄積及びポテンシャル障壁の高さが低減され、発光効率
及び最大光出力が向上する。
は、ｐ型クラッド層と、これより小さなバンドギャップ
をもつ活性層と、これら両層に挟まれてなる、前記ｐ型
クラッド層よりバンドギャップが小さく且つ歪の導入さ
れた第３の半導体層を備えたから、前記ｐ型クラッド層
と前記第３の半導体層の界面の価電子帯における正孔の
蓄積及びポテンシャル障壁の高さが低減され、発光効率
及び最大光出力が向上する。
【００８７】また、本発明に係わる半導体レーザ素子
は、ｐ型ＩｎＰよりなるクラッド層と、これより小さな
バンドギャップをもつＩｎＧａＡｓＰよりなる活性層
と、これら両層に挟まれてなる、前記ｐ型ＩｎＰクラッ
ド層よりバンドギャップが小さく且つ歪の導入されたＩ
ｎＧａＡｓＰよりなる第３の半導体層を備えたから、前
記ｐ型ＩｎＰクラッド層と前記ＩｎＧａＡｓＰよりなる
第３の半導体層の界面の価電子帯における正孔の蓄積及
びポテンシャル障壁の高さが低減され、発光効率及び最
大光出力が向上する。
は、ｐ型ＩｎＰよりなるクラッド層と、これより小さな
バンドギャップをもつＩｎＧａＡｓＰよりなる活性層
と、これら両層に挟まれてなる、前記ｐ型ＩｎＰクラッ
ド層よりバンドギャップが小さく且つ歪の導入されたＩ
ｎＧａＡｓＰよりなる第３の半導体層を備えたから、前
記ｐ型ＩｎＰクラッド層と前記ＩｎＧａＡｓＰよりなる
第３の半導体層の界面の価電子帯における正孔の蓄積及
びポテンシャル障壁の高さが低減され、発光効率及び最
大光出力が向上する。
【００８８】また、本発明に係わる半導体レーザ素子
は、ｐ型クラッド層とこれよりバンドギャップの小さい
活性層の間に前記ｐ型クラッド層のバンドギャップより
小さく且つ前記活性層のバンドギャップより大きいバン
ドギャップをもち且つ歪の導入された第３の半導体層を
備えたから、前記ｐ型クラッド層と前記第３の半導体層
の界面の価電子帯における正孔の蓄積及びポテンシャル
障壁の高さが低減され、発光効率及び最大光出力が向上
する。
は、ｐ型クラッド層とこれよりバンドギャップの小さい
活性層の間に前記ｐ型クラッド層のバンドギャップより
小さく且つ前記活性層のバンドギャップより大きいバン
ドギャップをもち且つ歪の導入された第３の半導体層を
備えたから、前記ｐ型クラッド層と前記第３の半導体層
の界面の価電子帯における正孔の蓄積及びポテンシャル
障壁の高さが低減され、発光効率及び最大光出力が向上
する。
【図１】 本発明の第１の実施例であるアバランシェフ
ォトダイオードの構造を示す断面図である。
ォトダイオードの構造を示す断面図である。
【図２】 本発明の第１の実施例であるアバランシェフ
ォトダイオードの動作を説明するバンド図である。
ォトダイオードの動作を説明するバンド図である。
【図３】 本発明の第１の実施例であるアバランシェフ
ォトダイオードの製造方法を説明する図である。
ォトダイオードの製造方法を説明する図である。
【図４】 本発明の第２の実施例であるＧａＡｓ系太陽
電池の構造を示す断面図である。
電池の構造を示す断面図である。
【図５】 本発明の第２の実施例であるＧａＡｓ系太陽
電池の製造方法を説明する図である。
電池の製造方法を説明する図である。
【図６】 本発明の第３の実施例であるｐ型クラッド層
とｐ型電極コンタクト層の間に歪層を備えた半導体レー
ザ素子の構造を示す断面図である。
とｐ型電極コンタクト層の間に歪層を備えた半導体レー
ザ素子の構造を示す断面図である。
【図７】 本発明の第３の実施例であるｐ型クラッド層
とｐ型電極コンタクト層の間に歪層を備えた半導体レー
ザ素子の製造方法を説明する図である。
とｐ型電極コンタクト層の間に歪層を備えた半導体レー
ザ素子の製造方法を説明する図である。
【図８】 本発明の第４の実施例であるｐ型クラッド層
と活性層の間に歪層を備えた半導体レーザ素子の構造を
示す断面図である。
と活性層の間に歪層を備えた半導体レーザ素子の構造を
示す断面図である。
【図９】 本発明の第４の実施例であるｐ型クラッド層
と活性層の間に歪層を備えた半導体レーザ素子における
ｐ型クラッド層と活性層の間の正孔の流れを説明するバ
ンド図である。
と活性層の間に歪層を備えた半導体レーザ素子における
ｐ型クラッド層と活性層の間の正孔の流れを説明するバ
ンド図である。
【図１０】 本発明の第４の実施例であるｐ型クラッド
層と活性層の間に歪層を備えた半導体レーザ素子の製造
方法を説明する図である。
層と活性層の間に歪層を備えた半導体レーザ素子の製造
方法を説明する図である。
【図１１】 （ａ）はバンドギャップの異なる全体に電
荷空乏層化した二つの半導体層の界面における、正孔の
運動を説明するバンド図、（ｂ）は正孔数のエネルギー
分布図、（ｃ）は状態密度が低減された場合の正孔数の
エネルギー分布図である。
荷空乏層化した二つの半導体層の界面における、正孔の
運動を説明するバンド図、（ｂ）は正孔数のエネルギー
分布図、（ｃ）は状態密度が低減された場合の正孔数の
エネルギー分布図である。
【図１２】 （ａ）はバンドギャップの異なるノッチの
部分のみ電荷空乏層化した二つのｐ型半導体層の界面を
説明するバンド図、（ｂ）は（ａ）のバンド図の価電子
帯におけるノッチの部分のみを拡大したバンド図、
（ｃ）は（ｂ）より正孔の蓄積が低減された場合のノッ
チのバンド図である。
部分のみ電荷空乏層化した二つのｐ型半導体層の界面を
説明するバンド図、（ｂ）は（ａ）のバンド図の価電子
帯におけるノッチの部分のみを拡大したバンド図、
（ｃ）は（ｂ）より正孔の蓄積が低減された場合のノッ
チのバンド図である。
【図１３】 （ａ）は一般的なIII-Ｖ族化合物半導体の
バンド構造図、（ｂ）は圧縮歪が導入されたIII-Ｖ族化
合物半導体のバンド構造図である。
バンド構造図、（ｂ）は圧縮歪が導入されたIII-Ｖ族化
合物半導体のバンド構造図である。
【図１４】 従来のアバランシェフォトダイオードの構
造を示す断面図である。
造を示す断面図である。
【図１５】 （ａ）は従来のアバランシェフォトダイオ
ードにおいて、パイルアップ防止層が無い場合の正孔と
電子の運動を説明するバンド図、（ｂ）は従来のアバラ
ンシェフォトダイオードにおいて、パイルアップ防止層
が有る場合の正孔と電子の運動を説明するバンド図であ
る。
ードにおいて、パイルアップ防止層が無い場合の正孔と
電子の運動を説明するバンド図、（ｂ）は従来のアバラ
ンシェフォトダイオードにおいて、パイルアップ防止層
が有る場合の正孔と電子の運動を説明するバンド図であ
る。
【図１６】 従来のＧａＡｓ系太陽電池の構造を示す断
面図である。
面図である。
【図１７】 従来のクラッド層と電極コンタクト層の間
に中間バンドギャップ層を備えた半導体レーザ素子の構
造を示す断面図である。
に中間バンドギャップ層を備えた半導体レーザ素子の構
造を示す断面図である。
【図１８】 従来のクラッド層と活性層の間にバンド不
連続低減層を備えた半導体レーザ素子の構造を示す断面
図である。
連続低減層を備えた半導体レーザ素子の構造を示す断面
図である。
【図１９】 （ａ）はクラッド層と活性層の間のバンド
不連続低減層が無い場合の従来の半導体レーザ素子にお
けるクラッド層と活性層の間の正孔の流れを説明するバ
ンド図、（ｂ）は従来のクラッド層と活性層の間にバン
ド不連続低減層を備えた半導体レーザ素子におけるクラ
ッド層と活性層の間の正孔の流れを説明するバンド図で
ある。
不連続低減層が無い場合の従来の半導体レーザ素子にお
けるクラッド層と活性層の間の正孔の流れを説明するバ
ンド図、（ｂ）は従来のクラッド層と活性層の間にバン
ド不連続低減層を備えた半導体レーザ素子におけるクラ
ッド層と活性層の間の正孔の流れを説明するバンド図で
ある。
１ ｐ型層側電極、２ ｐ型ＩｎＰ層、３ ｎ型ＩｎＰ
増倍層、４ ｎ型ＩｎＧａＡｓＰパイルアップ防止層、
５ ｎ型Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層、６ｎ型ＩｎＰ
基板、７ ｎ型層側電極、８ ｎ型Ｉｎ0.82Ｇａ0.18Ａ
ｓ0.7 Ｐ0.3歪層、９ レジスト、１０ 状態密度関
数、１１ 蓄積された正孔の領域、１２拡散・流動して
いく正孔の領域、２０ ｐ型層側電極、２１ ｐ型Ａｌ
0.8 Ｇａ0.2 Ａｓ窓層、２２ ｐ型ＧａＡｓ光吸収層、
２３ ｎ型ＧａＡｓ基板、２４ｎ型層側電極、２５ ｐ
型Ｉｎ0.38Ｇａ0.62Ａｓ0.51Ｐ0.49歪層、２６ レジス
ト、３０ ｎ型層側電極、３１ ｎ型ＧａＡｓ基板、３
２ ｎ型Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ中間バンド
ギャップ層、３３ ｎ型Ｉｎ0.5 （Ｇａ1-y Ａｌy ）0.
5 Ｐクラッド層、３４ Ｉｎ0.5 （Ｇａ1-z Ａｌz ）0.
5 Ｐ活性層、３５ ｐ型Ｉｎ0.5 （Ｇａ1-y Ａｌy ）0.
5 Ｐクラッド層、３６ ｐ型Ｉｎ0.5 （Ｇａ1-x Ａｌx
）0.5 Ｐ中間バンドギャップ層、３７ ｐ型ＧａＡｓ
電極コンタクト層、３８ ＳｉＯ2 膜、３９ ｐ型層側
電極、３０６ ｐ型Ｉｎ0.38Ｇａ0.62Ａｓ0.51Ｐ0.49歪
層、３１０ レジスト、４０ ｎ型層側電極、 ４１
ｎ型ＩｎＰクラッド層、４２ ｎ型ＩｎＰブロック層、
４３ ｐ型ＩｎＰブロック層、４４ ｐ型ＩｎＰクラッ
ド層（バッファ層）、４５ ｐ型ＩｎＰ基板、４６ｐ型
層側電極、４７ Ｉｎ0.82Ｇａ0.18Ａｓ0.42Ｐ0.58バン
ド不連続低減層、４８ Ｉｎ0.65Ｇａ0.35Ａｓ0.79Ｐ0.
21活性層、４９ Ｉｎ0.87Ｇａ0.13Ａｓ0.61P0.39歪
層、４０１ ＳｉＯ2 膜、４０２ レジスト、Ｅｖ 価
電子帯上端のエネルギー、ΔＥｖ 異なるバンドギャッ
プをもつ二つの半導体層の界面に存在する価電子帯のバ
ンドオフセットのエネルギー、Ｅｇ バンドギャップ、
ｈν 入射する光子のエネルギー、Ｅｆ フェルミエネ
ルギー、Ｘｂ 電荷空乏層厚、Ｅｂ ポテンシャル障壁
の高さ。
増倍層、４ ｎ型ＩｎＧａＡｓＰパイルアップ防止層、
５ ｎ型Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層、６ｎ型ＩｎＰ
基板、７ ｎ型層側電極、８ ｎ型Ｉｎ0.82Ｇａ0.18Ａ
ｓ0.7 Ｐ0.3歪層、９ レジスト、１０ 状態密度関
数、１１ 蓄積された正孔の領域、１２拡散・流動して
いく正孔の領域、２０ ｐ型層側電極、２１ ｐ型Ａｌ
0.8 Ｇａ0.2 Ａｓ窓層、２２ ｐ型ＧａＡｓ光吸収層、
２３ ｎ型ＧａＡｓ基板、２４ｎ型層側電極、２５ ｐ
型Ｉｎ0.38Ｇａ0.62Ａｓ0.51Ｐ0.49歪層、２６ レジス
ト、３０ ｎ型層側電極、３１ ｎ型ＧａＡｓ基板、３
２ ｎ型Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ中間バンド
ギャップ層、３３ ｎ型Ｉｎ0.5 （Ｇａ1-y Ａｌy ）0.
5 Ｐクラッド層、３４ Ｉｎ0.5 （Ｇａ1-z Ａｌz ）0.
5 Ｐ活性層、３５ ｐ型Ｉｎ0.5 （Ｇａ1-y Ａｌy ）0.
5 Ｐクラッド層、３６ ｐ型Ｉｎ0.5 （Ｇａ1-x Ａｌx
）0.5 Ｐ中間バンドギャップ層、３７ ｐ型ＧａＡｓ
電極コンタクト層、３８ ＳｉＯ2 膜、３９ ｐ型層側
電極、３０６ ｐ型Ｉｎ0.38Ｇａ0.62Ａｓ0.51Ｐ0.49歪
層、３１０ レジスト、４０ ｎ型層側電極、 ４１
ｎ型ＩｎＰクラッド層、４２ ｎ型ＩｎＰブロック層、
４３ ｐ型ＩｎＰブロック層、４４ ｐ型ＩｎＰクラッ
ド層（バッファ層）、４５ ｐ型ＩｎＰ基板、４６ｐ型
層側電極、４７ Ｉｎ0.82Ｇａ0.18Ａｓ0.42Ｐ0.58バン
ド不連続低減層、４８ Ｉｎ0.65Ｇａ0.35Ａｓ0.79Ｐ0.
21活性層、４９ Ｉｎ0.87Ｇａ0.13Ａｓ0.61P0.39歪
層、４０１ ＳｉＯ2 膜、４０２ レジスト、Ｅｖ 価
電子帯上端のエネルギー、ΔＥｖ 異なるバンドギャッ
プをもつ二つの半導体層の界面に存在する価電子帯のバ
ンドオフセットのエネルギー、Ｅｇ バンドギャップ、
ｈν 入射する光子のエネルギー、Ｅｆ フェルミエネ
ルギー、Ｘｂ 電荷空乏層厚、Ｅｂ ポテンシャル障壁
の高さ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｓ 3/18 Ｈ０１Ｌ 31/10 Ａ
Claims (22)
- 【請求項１】 第１の半導体層と、 該第１の半導体層よりバンドギャップが小さい第２の半
導体層と、 前記第１の半導体層と前記第２の半導体層とに挟まれて
なるバンドギャップが前記第１の半導体層より小さく且
つ歪の導入された少なくとも一層以上の第３の半導体層
とを備えたことを特徴とする光半導体素子。 - 【請求項２】 請求項１に記載の光半導体素子におい
て、 前記第３の半導体層のバンドギャップが前記第１の半導
体層のバンドギャップより小さく且つ前記第２の半導体
層のバンドギャップより大きいことを特徴とする光半導
体素子。 - 【請求項３】 請求項１に記載の光半導体素子におい
て、 該光半導体素子がアバランシェフォトダイオードであ
り、 前記第１の半導体層が増倍層であり、 前記第２の半導体層が光吸収層であることを特徴とする
光半導体素子。 - 【請求項４】 請求項３に記載の光半導体素子におい
て、 前記増倍層がＩｎＰからなり、 前記光吸収層がＩｎＧａＡｓからなり、 前記第３の半導体層がＩｎＧａＡｓＰからなることを特
徴とする光半導体素子。 - 【請求項５】 請求項２に記載の光半導体素子におい
て、 該光半導体素子がアバランシェフォトダイオードであ
り、 前記第１の半導体層が増倍層であり、 前記第２の半導体層が光吸収層であることを特徴とする
光半導体素子。 - 【請求項６】 請求項１に記載の光半導体素子におい
て、 該光半導体素子が太陽電池であり、 前記第１の半導体層が窓層であり、 前記第２の半導体層が光吸収層であることを特徴とする
光半導体素子。 - 【請求項７】 請求項６に記載の光半導体素子におい
て、 前記窓層がＡｌＧａＡｓからなり、 前記光吸収層がＧａＡｓからなり、 前記第３の半導体層がＩｎＧａＡｓＰからなることを特
徴とする光半導体素子。 - 【請求項８】 請求項２に記載の光半導体素子におい
て、 該光半導体素子が太陽電池であり、 前記第１の半導体層が窓層であり、 前記第２の半導体層が光吸収層であることを特徴とする
光半導体素子。 - 【請求項９】 請求項１に記載の光半導体素子におい
て、 該光半導体素子が半導体レーザ素子であり、 前記第１の半導体層がｐ型クラッド層であり、 前記第２の半導体層がｐ型電極コンタクト層であること
を特徴とする光半導体素子。 - 【請求項１０】 請求項９に記載の光半導体素子におい
て、 前記ｐ型クラッド層がｐ型ＩｎＧａＡｌＰからなり、 前記ｐ型電極コンタクト層がｐ型ＧａＡｓからなり、 前記第３の半導体層がｐ型ＩｎＧａＡｓＰからなること
を特徴とする光半導体素子。 - 【請求項１１】 請求項２に記載の光半導体素子におい
て、 該光半導体素子が半導体レーザ素子であり、 前記第１の半導体層がｐ型クラッド層であり、 前記第２の半導体層がｐ型電極コンタクト層であること
を特徴とする光半導体素子。 - 【請求項１２】 請求項１に記載の光半導体素子におい
て、 該光半導体素子が半導体レーザ素子であり、 前記第１の半導体層がｐ型クラッド層であり、 前記第２の半導体層が活性層であることを特徴とする光
半導体素子。 - 【請求項１３】 請求項１２に記載の光半導体素子にお
いて、 前記ｐ型クラッド層がｐ型ＩｎＰからなり、 前記活性層がＩｎＧａＡｓＰからなり、 前記第３の半導体層がＩｎＧａＡｓＰからなることを特
徴とする光半導体素子。 - 【請求項１４】 請求項２に記載の光半導体素子におい
て、 該光半導体素子が半導体レーザ素子であり、 前記第１の半導体層がｐ型クラッド層であり、 前記第２の半導体層が活性層であることを特徴とする光
半導体素子。 - 【請求項１５】 アバランシェフォトダイオードである
光半導体素子を製造する方法において、 ｎ型ＩｎＰ基板上にｎ型ＩｎＧａＡｓ光吸収層をエピタ
キシャル成長により形成する工程と、 ｎ型ＩｎＧａＡｓＰ歪層をエピタキシャル成長により形
成する工程と、 前記ｎ型ＩｎＧａＡｓ光吸収層及び前記ｎ型ＩｎＧａＡ
ｓＰ歪層のいずれよりもバンドギャップの大きいｎ型Ｉ
ｎＰ増倍層をエピタキシャル成長により形成する工程
と、 ｐ型ＩｎＰ層をエピタキシャル成長により形成する工程
とを含むことを特徴とする光半導体素子の製造方法。 - 【請求項１６】 請求項１５に記載の光半導体素子の製
造方法において、 前記ｎ型ＩｎＧａＡｓＰ歪層のバンドギャップが前記ｎ
型ＩｎＧａＡｓ光吸収層のバンドギャップより大きいこ
とを特徴とする光半導体素子の製造方法。 - 【請求項１７】 太陽電池である光半導体素子を製造す
る方法において、 ｎ型ＧａＡｓ基板上にｐ型ＧａＡｓ光吸収層をエピタキ
シャル成長により形成する工程と、 ｐ型ＩｎＧａＡｓＰ歪層をエピタキシャル成長により形
成する工程と、 前記ｐ型ＧａＡｓ光吸収層及び前記ｐ型ＩｎＧａＡｓＰ
歪層のいずれよりもバンドギャップの大きいｐ型ＡｌＧ
ａＡｓ窓層をエピタキシャル成長により形成する工程と
を含むことを特徴とする光半導体素子の製造方法。 - 【請求項１８】 請求項１７に記載の光半導体素子の製
造方法において、 前記ｐ型ＩｎＧａＡｓＰ歪層のバンドギャップが前記ｐ
型ＧａＡｓ光吸収層のバンドギャップより大きいことを
特徴とする光半導体素子の製造方法。 - 【請求項１９】 半導体レーザ素子である光半導体素子
を製造する方法において、 ｎ型ＧａＡｓ基板上に該ｎ型ＧａＡｓ基板よりバンドギ
ャップの大きいｎ型ＩｎＧａＡｌＰ中間バンドギャップ
層をエピタキシャル成長により形成する工程と、 前記ｎ型ＩｎＧａＡｌＰ中間バンドギャップ層よりバン
ドギャップの大きいｎ型ＩｎＧａＡｌＰクラッド層をエ
ピタキシャル成長により形成する工程と、 ＩｎＧａＡｌＰ活性層及びｐ型ＩｎＧａＡｌＰクラッド
層を順にエピタキシャル成長により形成する工程と、 前記ｐ型ＩｎＧａＡｌＰクラッド層よりバンドギャップ
の小さいｐ型ＩｎＧａＡｓＰ歪層をエピタキシャル成長
により形成する工程と、 前記ｐ型ＩｎＧａＡｌＰクラッド層よりバンドギャップ
の小さいｐ型ＧａＡｓ電極コンタクト層をエピタキシャ
ル成長により形成する工程とを含むことを特徴とする光
半導体素子の製造方法。 - 【請求項２０】 請求項１９に記載の光半導体素子の製
造方法において、 前記ｐ型ＧａＡｓ電極コンタクト層のバンドギャップが
前記ｐ型ＩｎＧａＡｓＰ歪層のバンドギャップより小さ
いことを特徴とする光半導体素子の製造方法。 - 【請求項２１】 半導体レーザ素子である光半導体素子
を製造する方法において、 ｐ型ＩｎＰ基板上にｐ型ＩｎＰクラッド層をエピタキシ
ャル成長により形成する工程と、 前記ｐ型ＩｎＰクラッド層よりバンドギャップの小さい
ＩｎＧａＡｓＰ歪層をエピタキシャル成長により形成す
る工程と、 前記ｐ型ＩｎＰクラッド層よりバンドギャップの小さい
ＩｎＧａＡｓＰ活性層をエピタキシャル成長により形成
する工程と、 前記ＩｎＧａＡｓＰ活性層よりバンドギャップの大きい
ＩｎＧａＡｓＰバンド不連続低減層をエピタキシャル成
長により形成する工程と、 前記ＩｎＧａＡｓＰバンド不連続低減層よりバンドギャ
ップの大きいｎ型ＩｎＰクラッド層をエピタキシャル成
長により形成する工程とを含むことを特徴とする光半導
体素子の製造方法。 - 【請求項２２】 請求項２１に記載の光半導体素子の製
造方法において、 前記ＩｎＧａＡｓＰ活性層のバンドギャップが前記Ｉｎ
ＧａＡｓＰ歪層のバンドギャップより小さいことを特徴
とする光半導体素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6122364A JPH07335934A (ja) | 1994-06-03 | 1994-06-03 | 光半導体素子，及びその製造方法 |
| DE19520223A DE19520223A1 (de) | 1994-06-03 | 1995-06-01 | Optische Halbleiterbauelemente und Verfahren zur Herstellung derselben |
| FR9506599A FR2721439B1 (fr) | 1994-06-03 | 1995-06-02 | Eléments semi-conducteurs optiques et procédés de fabrication de ceux-ci. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6122364A JPH07335934A (ja) | 1994-06-03 | 1994-06-03 | 光半導体素子，及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335934A true JPH07335934A (ja) | 1995-12-22 |
Family
ID=14834058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6122364A Pending JPH07335934A (ja) | 1994-06-03 | 1994-06-03 | 光半導体素子，及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH07335934A (ja) |
| DE (1) | DE19520223A1 (ja) |
| FR (1) | FR2721439B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009147098A (ja) * | 2007-12-14 | 2009-07-02 | Shimane Univ | 半導体多結晶薄膜及び半導体装置 |
| JP2010272769A (ja) * | 2009-05-22 | 2010-12-02 | Fujitsu Ltd | 太陽電池 |
| CN104393098A (zh) * | 2014-10-09 | 2015-03-04 | 苏州强明光电有限公司 | 基于半导体量子点的多结太阳能电池及其制作方法 |
| CN113990978A (zh) * | 2021-10-14 | 2022-01-28 | 厦门大学 | 一种电压调制变波段光电探测器及其制作方法 |
| JP7224560B1 (ja) * | 2022-06-22 | 2023-02-17 | 三菱電機株式会社 | 半導体受光素子及び半導体受光素子の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59151475A (ja) * | 1983-02-17 | 1984-08-29 | Kokusai Denshin Denwa Co Ltd <Kdd> | バツフア層付きヘテロ構造アバランシ・ホトダイオ−ド |
| EP0506127B1 (en) * | 1991-03-28 | 1999-06-09 | Nec Corporation | Semiconductor photodetector using avalanche multiplication |
| JP3135960B2 (ja) * | 1991-12-20 | 2001-02-19 | シャープ株式会社 | 半導体レーザ装置 |
| JP3217490B2 (ja) * | 1992-09-29 | 2001-10-09 | 株式会社東芝 | 半導体発光装置 |
-
1994
- 1994-06-03 JP JP6122364A patent/JPH07335934A/ja active Pending
-
1995
- 1995-06-01 DE DE19520223A patent/DE19520223A1/de not_active Ceased
- 1995-06-02 FR FR9506599A patent/FR2721439B1/fr not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009147098A (ja) * | 2007-12-14 | 2009-07-02 | Shimane Univ | 半導体多結晶薄膜及び半導体装置 |
| JP2010272769A (ja) * | 2009-05-22 | 2010-12-02 | Fujitsu Ltd | 太陽電池 |
| CN104393098A (zh) * | 2014-10-09 | 2015-03-04 | 苏州强明光电有限公司 | 基于半导体量子点的多结太阳能电池及其制作方法 |
| CN113990978A (zh) * | 2021-10-14 | 2022-01-28 | 厦门大学 | 一种电压调制变波段光电探测器及其制作方法 |
| JP7224560B1 (ja) * | 2022-06-22 | 2023-02-17 | 三菱電機株式会社 | 半導体受光素子及び半導体受光素子の製造方法 |
| WO2023248367A1 (ja) * | 2022-06-22 | 2023-12-28 | 三菱電機株式会社 | 半導体受光素子及び半導体受光素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19520223A1 (de) | 1995-12-07 |
| FR2721439B1 (fr) | 1997-10-03 |
| FR2721439A1 (fr) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2699807B2 (ja) | 組成変調アバランシ・フォトダイオード | |
| CN100492674C (zh) | 半导体受光元件 | |
| US5187553A (en) | Avalanche photodiode having a thin multilayer superlattice structure sandwiched between barrier and well layers to reduce energy loss | |
| Wang et al. | Low-noise avalanche photodiodes with graded impact-ionization-engineered multiplication region | |
| JP2845081B2 (ja) | 半導体受光素子 | |
| JP2002203983A (ja) | 受光素子 | |
| US5338947A (en) | Avalanche photodiode including a multiplication layer and a photoabsorption layer | |
| US5343054A (en) | Semiconductor light-detection device with recombination rates | |
| US6437362B2 (en) | Avalanche photodiode | |
| JPH08111541A (ja) | 半導体装置 | |
| US20020092987A1 (en) | Photo detect device using quantum dots and materialization method thereof | |
| JPH07335934A (ja) | 光半導体素子，及びその製造方法 | |
| JP2002231992A (ja) | 半導体受光素子 | |
| JPH0656900B2 (ja) | 半導体光素子 | |
| JPH0493088A (ja) | アバランシェフォトダイオード | |
| JP4058921B2 (ja) | 半導体受光素子 | |
| EP0109855B1 (en) | Photodiode having heterojunction | |
| US5747864A (en) | Light receiving element and a method of fabricating the same | |
| JP2671569B2 (ja) | アバランシェフォトダイオード | |
| JP2739824B2 (ja) | 半導体受光素子 | |
| CN114336270B (zh) | 硅基半导体激光器及其制作方法 | |
| JP2001085795A (ja) | 半導体素子および半導体発光素子 | |
| JP2671555B2 (ja) | 超格子アバランシェ・フォトダイオード | |
| JP2669040B2 (ja) | アバランシェ・フオトダイオード | |
| JP3018589B2 (ja) | 半導体受光素子 |