JPH07326662A - 半導体集積回路及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 高耐圧素子を含む誘電体分離構造の半導体集
積回路を高歩留、高信頼性で製造することのできる分離
構造、及びその製造方法を提供する。 【構成】 単結晶半導体からなるアイランド１と、該ア
イランド１の下面及び側面を被覆する絶縁膜１２と、該
絶縁膜で被覆されたアイランド１を埋込み支持する支持
部材１１，２４と、該支持部材を固着した支持基板１０
とからなる誘電体分離型の半導体集積回路において、前
記支持部材は前記アイランド１を被覆する絶縁膜に固着
した多結晶シリコン膜２４と、該多結晶シリコン膜２４
と前記支持基板１０に固着したボロンガラス膜１１とか
らなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路及びその
製造方法に係り、特に誘電体分離されたアイランド内に
高耐圧半導体素子を含む半導体集積回路の製造方法に関
する。

【０００２】

【従来の技術】耐圧が数百Ｖを超えるような半導体素子
を含む半導体集積回路を製造する場合、ＰＮ接合によっ
て素子間分離を行うのではなく、酸化膜（誘電体）によ
って分離を行う誘電体分離構造が用いられている。その
製造方法にも幾つかの種類があるが、その一つとして、
半導体基板の表面に溝を形成した後、その溝を多結晶シ
リコンで埋めて支持基板に接着して、反対表面を研磨し
て該研磨面を素子形成面とする手法が知られている（例
えば、特開昭５９−９９７３５号公報参照）。

【０００３】また特開平１−９３１４３号公報によれ
ば、第１の半導体基板と第２の半導体基板のそれぞれの
主表面に凹凸（溝）を形成し、流動性を有する接着材料
を介して互いの凹凸面を嵌合させた後、その接着材料を
加熱溶融することにより両半導体基板を接着させ、一方
の半導体基板の裏面から研磨して接着剤及び絶縁層によ
り誘電体分離されたアイランドを形成する方法が開示さ
れている。ここで、流動性を有する接着材料として、Ｂ
ＰＳＧ等のガラス材料が用いられている。

【０００４】

【発明が解決しようとする課題】しかしながら、耐圧が
数百Ｖを超えるようなトランジスタ等の半導体素子を誘
電体分離された単結晶半導体からなるアイランドに収納
する場合に、そのベース領域下面からアイランド下面ま
での深さは５０〜１００μｍ程度の距離が必要である。
このため、Ｕ字型或いはＶ字型の分離用の溝もその深さ
が５０〜１５０μｍ程度が必要となる。しかしながら、
この程度の深さのＵ字またはＶ字状の分離用溝を、単に
前述のようなＢＰＳＧ等のガラス材料で埋込もうとする
と、ガラス材料の平坦化性能にも限界があることから、
Ｕ字又はＶ字状の深い溝が必ずしも充分に埋めきれない
という問題がある。

【０００５】分離用の深いＵ字又はＶ字状の溝がガラス
材料等の誘電体により埋めきれない場合には、ガラス材
料と支持基板との間にエア或いはガスが溜まり、その後
の熱処理により半導体基板等にストレスを与え、ウエハ
にクラックを発生させたり、できあがった半導体集積回
路のスクライブ性を劣化させたり、或いは歩留低下、信
頼性上の問題を引き起こす場合がある。

【０００６】本発明は係る従来技術の問題点に鑑みて為
されたものであり、高耐圧素子を含む誘電体分離構造の
半導体集積回路を高歩留、高信頼性で製造することので
きる分離構造、及びその製造方法を提供することを目的
とする。

【０００７】

【課題を解決するための手段】本発明の半導体集積回路
は、単結晶半導体からなるアイランドと、該アイランド
の下面及び側面を被覆する絶縁膜と、該絶縁膜で被覆さ
れたアイランドを埋込み支持する支持部材と、該支持部
材を固着した支持基板とからなる誘電体分離型の半導体
集積回路において、前記支持部材は前記アイランドを被
覆する絶縁膜に固着した多結晶シリコン膜と、該多結晶
シリコン膜と前記支持基板に固着したボロンガラス膜と
からなることを特徴とする。

【０００８】又、本発明の半導体集積回路の製造方法
は、単結晶半導体基板上に分離用の溝を形成して前記半
導体基板表面に酸化膜を形成する工程と、前記半導体基
板表面の前記溝を埋込んで多結晶シリコン膜を被着する
工程と、前記多結晶シリコン膜上にボロンガラス膜を被
着する工程と、前記ボロンガラス膜の被着面を支持基板
に貼り付ける工程と、前記半導体基板の裏面から前記分
離用溝に達する迄研磨して前記ボロンガラス膜及び多結
晶シリコン膜により支持されたアイランドを形成する工
程と、前記アイランド内に半導体素子を形成する工程と
からなることを特徴とする。

【０００９】

【作用】単結晶半導体からなるアイランドは、アイラン
ドを被覆する絶縁膜に固着した多結晶シリコン膜と、そ
の多結晶シリコン膜と支持基板に固着したボロンガラス
膜とにより基板上に支持される。多結晶シリコン膜は、
単結晶半導体のアイランドを被覆する酸化膜等の絶縁膜
に対して密着性が良好であるので、分離用の溝を埋込む
際に、分離用の溝が細く且つ深くても密着性良く埋込む
ことができる。そして、ボロンガラス膜は多結晶膜と他
の半導体ウエハ等である支持基板との間に良好な密着性
が得られる。それ故、多結晶シリコン膜とボロンガラス
膜の２層構造により単結晶半導体からなるアイランドを
支持基板上に支持するので、その支持構造が強固であ
り、且つ熱歪み等に対してクッション性の高いものとな
る。従って、高耐圧素子を含む半導体集積回路を、良好
な歩留、信頼性等で製造することができる。

【００１０】

【実施例】以下、本発明の一実施例について添付図面を
参照しながら説明する。

【００１１】図１は、本発明の一実施例の半導体集積回
路の部分断面図であり、誘電体分離されたアイランドの
一領域を示す。本実施例の半導体集積回路は、支持基板
１０上にボロンガラス膜１１及び多結晶シリコン膜２４
により誘電体分離されたアイランド１が多数支持されて
いる。そして、誘電体分離されたアイランド１に例えば
数百Ｖの耐圧を有する高耐圧バイポーラトランジスタ、
ＤＭＯＳ、ＩＧＢＴ等の素子が収納される。

【００１２】酸化膜１２によりその底面及び側面が被覆
され誘電体分離されたアイランド１は、Ｖ字型分離用の
溝３によって区画されており、酸化膜１２を介して多結
晶シリコン膜２４及びボロンガラス膜１１からなる支持
部材中に埋込まれた構造となっている。多結晶シリコン
膜２４は、アイランド１の酸化膜１２に固着されてお
り、ボロンガラス膜１１は、多結晶シリコン膜２４を他
の半導体基板である支持基板１０に接着する役割を果た
している。

【００１３】そして、アイランド１内には、高耐圧トラ
ンジスタを構成するＰ型ベース領域２０、Ｎ+ 型エミッ
タ領域２１、Ｎ+ 型コレクタコンタクト領域１９、Ｎ+
型埋込拡散層１７等を備えている。Ｎ+ 型埋込拡散層１
７は、誘電体アイランド１の周囲の酸化膜１７の内面側
に予めイオン注入されたＮ+ 型不純物層からの拡散によ
り形成される。

【００１４】係る構造の誘電体分離されたトランジスタ
は、アイランドの深さを５０〜１００μｍ程度取ること
ができ、ベース２０と埋込拡散層１７間の距離Ｗを大き
く取ることができる。このため、耐圧の高い素子を半導
体集積回路上に搭載することが可能となり、誘電体分離
されているので、ラッチアップ等の問題がない。又、ア
イランド部分が、多結晶シリコン膜を挟んだボロンガラ
ス膜により支持基板上に接着されているので、それぞれ
の密着性が良いため、構造が強固であり且つ熱歪等に対
しては良好なクッション性が得られる。

【００１５】次に、本実施例の半導体集積回路の製造方
法について説明する。まず、図２に示すようにＮ型半導
体基板１５の表面をレジストパターニングにより選択的
に異方性ドライエッチングすることによりＶ字、または
Ｕ字型の深さ５０〜１５０μｍの溝３を形成する。この
Ｖ字又はＵ字型の溝３は、ＫＯＨ溶液による異方性エッ
チングにより形成してもよい。

【００１６】次に、図３に示すように半導体基板１５の
表面の全面にヒ素をイオン注入してＮ+ 型不純物層１７
Ａを形成して、厚さ１μｍ程度の酸化膜１２を成長させ
る。尚、Ｎ+ 型不純物層１７Ａの形成は、拡散によって
行ってもよく、又、酸化膜１２の形成後イオン注入によ
って行ってもよい。

【００１７】次に、図４に示すように多結晶シリコン膜
２４をＣＶＤにより形成する。多結晶シリコン膜２４
は、例えば深さ１００μｍ程度の溝３に対して５０μｍ
程度の厚みに形成する。多結晶シリコン膜２４をＣＶＤ
により堆積させると、溝３の最深部では半導体基板１５
の平坦部より膜厚が厚く被着する。本発明ではこの膜厚
の差を利用して、溝３の深さを実質的に浅くするのであ
る。そして、図５に示すように半導体基板１５の表面に
ボロンガラス膜１１を例えば７０μｍ程度の厚みに形成
する。ボロンガラス膜１１は、ＣＶＤにより四塩化硅素
と三塩化ホウ素等を反応させて形成されたスートと呼ば
れるボロンを含む珪酸ガラス系の被膜である。ボロンガ
ラス膜１１は、Ｖ字型の溝３を埋込んでその表面が略平
坦になる厚さ迄成長させる。先の工程において、溝３の
実質的な深さを多結晶シリコン膜２４により浅くしてい
るので、ボロンガラス膜１１の表面を平坦面に形成でき
る。

【００１８】次に、図６に示すように半導体基板１５を
ひっくり返してその表面を支持基板１０に貼り付ける。
すなわち、半導体基板１５のボロンガラス膜１１の被着
した面を支持基板１０の表面に嵌め合わせて、例えば１
２００〜１３００゜Ｃで加熱する。この加熱処理により
ボロンガラス膜１１が軟化溶融して多結晶シリコン膜２
４と支持基板１０とをしっかりと接着固定する。なお支
持基板１０としては、半導体基板１５と同種の半導体基
板が用いられる。支持基板１０は、単にボロンガラス膜
１１によりアイランド１を支持するためのものであるの
で、熱膨張係数等の観点から半導体基板１５と同種のも
のが好ましいが、セラミック基板等を用いても差し支え
はない。

【００１９】次に、図７に示すように半導体基板１５の
裏面側から研磨してＶ字型の溝３の頭が出たところで研
磨を停止する。半導体基板１５の研磨は、通常のポリッ
シングにより行う。この研磨により、単結晶半導体基板
１５は、酸化膜１２により誘電体分離されたアイランド
１に分割され、ボロンガラス膜１１及び多結晶シリコン
膜２４により支持基板１０に接着支持される。Ｎ+ 型埋
込み拡散層１７は、多結晶シリコン膜２４及びボロンガ
ラス膜１１の被着、支持基板１０への半導体基板１５の
貼り付け時の熱処理等により図３における不純物層１７
Ａの表面層からアイランド１の底面及び側面の酸化膜１
２の内側に拡散して形成される。

【００２０】次に図１に示すように、Ｐ型ベース拡散層
２０、Ｎ+ 型エミッタ拡散層２１、Ｎ+ 型コレクタコン
タクト拡散層１９等が次々に形成され、誘電体分離され
たアイランド領域１内にトランジスタ等のデバイスの拡
散領域が形成される。そして図示しないその他のアイラ
ンドにも、高耐圧バイポーラトランジスタ、或いは耐圧
を要さない小信号トランジスタ等の半導体素子が同時に
拡散により形成される。そして、これらの高耐圧型トラ
ンジスタ及び小信号用トランジスタ等は公知の配線技術
により接続され、高耐圧半導体素子を含む誘電体分離構
造の半導体集積回路が完成する。

【００２１】なお、以上に説明した実施例では誘電体分
離されたアイランド領域内にバイポーラトランジスタを
形成する例について述べたが、高耐圧ダイオード、サイ
リスタまたは絶縁ゲートバイポーラトランジスタ（ＩＧ
ＢＴ）等を形成してもよいことは勿論のことである。
又、ボロンガラス膜も上述の実施例に限定されるもので
なく、支持基板に誘電体分離されたアイランドを多結晶
シリコン膜を挟んで固定できるものであるならば何でも
利用可能である。このように本発明の趣旨を逸脱するこ
となく、種々の変形実施例が可能である。

【００２２】

【発明の効果】以上に説明したように本発明によれば、
多結晶シリコン膜が溝の深さを浅くするので、ガラス膜
が埋めこめる限界の深さより溝の深さを深くできる。し
たがって、深いアイランド領域を形成することができ素
子耐圧を向上させることが出来る。それ故、高耐圧半導
体素子を含む半導体集積回路を良好な歩留、信頼性で且
つ経済的に生産することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例の半導体集積回路の断面図で
あり、誘電体分離されたアイランドの一領域を示す。

【図２】本発明の一実施例の半導体集積回路の製造工程
を示す断面図。

【図３】本発明の一実施例の半導体集積回路の製造工程
を示す断面図。

【図４】本発明の一実施例の半導体集積回路の製造工程
を示す断面図。

【図５】本発明の一実施例の半導体集積回路の製造工程
を示す断面図。

【図６】本発明の一実施例の半導体集積回路の製造工程
を示す断面図。

【図７】本発明の一実施例の半導体集積回路の製造工程
を示す断面図。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 単結晶半導体からなるアイランドと、該
   アイランドの下面及び側面を被覆する絶縁膜と、該絶縁
   膜で被覆されたアイランドを埋込み支持する支持部材
   と、該支持部材を固着した支持基板とからなる誘電体分
   離型の半導体集積回路において、前記支持部材は前記ア
   イランドを被覆する絶縁膜に固着した多結晶シリコン膜
   と、該多結晶シリコン膜と前記支持基板に固着したボロ
   ンガラス膜とからなることを特徴とする半導体集積回
   路。
2. 【請求項２】 前記アイランドの下面及び側面を被覆す
   る絶縁膜の内面には、高濃度不純物拡散層を更に備えた
   ことを特徴とする請求項１記載の半導体集積回路。
3. 【請求項３】 単結晶半導体基板上に分離用の溝を形成
   して前記半導体基板表面に酸化膜を形成する工程と、前
   記半導体基板表面の前記溝を埋込んで多結晶シリコン膜
   を被着する工程と、前記多結晶シリコン膜上にボロンガ
   ラス膜を被着する工程と、前記ボロンガラス膜の被着面
   を支持基板に貼り付ける工程と、前記半導体基板の裏面
   から前記分離用溝に達する迄研磨して前記ボロンガラス
   膜及び多結晶シリコン膜により支持されたアイランドを
   形成する工程と、前記アイランド内に半導体素子を形成
   する工程とからなることを特徴とする半導体集積回路の
   製造方法。
4. 【請求項４】 前記半導体基板上に分離用の溝を形成し
   た後に、前記基板表面上に埋込拡散層となる高濃度不純
   物層を形成する工程を更に含むことを特徴とする請求項
   ３記載の半導体集積回路の製造方法。