JPH0732348B2 - 巡回形デイジタルフイルタ - Google Patents
巡回形デイジタルフイルタInfo
- Publication number
- JPH0732348B2 JPH0732348B2 JP31208486A JP31208486A JPH0732348B2 JP H0732348 B2 JPH0732348 B2 JP H0732348B2 JP 31208486 A JP31208486 A JP 31208486A JP 31208486 A JP31208486 A JP 31208486A JP H0732348 B2 JPH0732348 B2 JP H0732348B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- rounding
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、標本化されたディジタル信号を処理するのに
用いられる巡回形ディジタルフィルタに関するものであ
る。
用いられる巡回形ディジタルフィルタに関するものであ
る。
従来の技術 第３図は従来の巡回形ディジタルフィルタの一例を示す
ブロック図である。１は標本化周期Ｔで標本化されたデ
ィジタル信号を入力する入力端子、２は出力端子であ
る。３は信号をnT（ｎは正の整数）の期間遅延する遅延
回路、４は遅延回路３より得た信号に乗数ａを乗じる乗
算回路、５は入力端子１より得た入力信号に乗算回路４
出力を加えて出力端子２および前記遅延回路３に導く加
算回路である。
ブロック図である。１は標本化周期Ｔで標本化されたデ
ィジタル信号を入力する入力端子、２は出力端子であ
る。３は信号をnT（ｎは正の整数）の期間遅延する遅延
回路、４は遅延回路３より得た信号に乗数ａを乗じる乗
算回路、５は入力端子１より得た入力信号に乗算回路４
出力を加えて出力端子２および前記遅延回路３に導く加
算回路である。
以上のように構成された従来の巡回形ディジタルフィル
タについてその動作を離散時間システムを表わすＺ変換
式を用いて説明する。
タについてその動作を離散時間システムを表わすＺ変換
式を用いて説明する。
第３図従来例における伝達関数はＺ変換式を用いれば次
式のH(Z)のようになる。
式のH(Z)のようになる。
（１）式H(Z)で表わされるような巡回形ディジタルフィ
ルタにおいて、系の安定性は|a|＜１で保証される。つ
まり第３図構成の乗算回路４が信号に乗ずる定数ａの絶
対値が１より小さいことで本来従来における巡回形ディ
ジタルフィルタの安定性が保証される。説明を簡単にす
るため定数ａを０＜ａ＜１として考える。よって本従来
例の特性は、（１）式H(Z)よりDCゲイン（直流入力信号
に対する出力信号の利得）が1/1−ａであって、高域成
分に対してはその振幅を抑圧するような高域抑圧形フィ
ルタとなる。また巡回形ディジタルフィルタの場合問題
となるのは、信号を伝送する桁数（ビット数）である。
出力信号が入力側へフィードバックされるために精度的
には大きな桁数を必要とするが、回路規模の点でディジ
タル信号処理においては、適当な有効桁数を設けて信号
の桁数を制限しなければならない。第３図従来例では、
加算回路５によって入力端子１から得られる入力信号に
加えられる乗算回路４出力、あるいは加算回路５出力に
対してビット制限する。一般には、四捨五入，切り捨て
などの丸め操作によってビット制限されるが、これらふ
たつの手法は、その操作に要する回路規模も小さくて有
効な方法である。
ルタにおいて、系の安定性は|a|＜１で保証される。つ
まり第３図構成の乗算回路４が信号に乗ずる定数ａの絶
対値が１より小さいことで本来従来における巡回形ディ
ジタルフィルタの安定性が保証される。説明を簡単にす
るため定数ａを０＜ａ＜１として考える。よって本従来
例の特性は、（１）式H(Z)よりDCゲイン（直流入力信号
に対する出力信号の利得）が1/1−ａであって、高域成
分に対してはその振幅を抑圧するような高域抑圧形フィ
ルタとなる。また巡回形ディジタルフィルタの場合問題
となるのは、信号を伝送する桁数（ビット数）である。
出力信号が入力側へフィードバックされるために精度的
には大きな桁数を必要とするが、回路規模の点でディジ
タル信号処理においては、適当な有効桁数を設けて信号
の桁数を制限しなければならない。第３図従来例では、
加算回路５によって入力端子１から得られる入力信号に
加えられる乗算回路４出力、あるいは加算回路５出力に
対してビット制限する。一般には、四捨五入，切り捨て
などの丸め操作によってビット制限されるが、これらふ
たつの手法は、その操作に要する回路規模も小さくて有
効な方法である。
発明が解決しようとする問題点 しかしながら上記のような構成では、乗算回路４のもつ
定数ａが０＜ａ＜１の範囲で設定されて系が安定であっ
ても、信号のビット数を制限する丸め操作で起こる丸め
誤差のためにリミットサイクルが生じる場合がある。こ
れは、直流信号が入力された場合出力信号はDCゲイン1/
1−ａの直流信号として収束するが、過去の信号系列に
よって遅延回路５のもつ過渡状態の違いにより出力信号
が収束する直流値が常に一定状態とならないという場合
がある。
定数ａが０＜ａ＜１の範囲で設定されて系が安定であっ
ても、信号のビット数を制限する丸め操作で起こる丸め
誤差のためにリミットサイクルが生じる場合がある。こ
れは、直流信号が入力された場合出力信号はDCゲイン1/
1−ａの直流信号として収束するが、過去の信号系列に
よって遅延回路５のもつ過渡状態の違いにより出力信号
が収束する直流値が常に一定状態とならないという場合
がある。
例として乗算回路４のもつ定数ａが0.75とした場合で説
明する。入力端子１に加えられる入力信号の信号値が０
の直流信号（無入力状態）ならその出力信号もやはり信
号値０の直流信号とならねばならない。しかし、遅延回
路３が過去の信号列のために過渡状態として信号値１を
出力した時、乗算回路４が加算回路５へ加える値は0.75
である。また、遅延回路３が過渡状態−１を出力した時
には乗算回路４出力は、−0.75となる。これらの場合、
加算回路５出力信号のビット数を制限するために小数点
未満の値を丸める操作が四捨五入，切り捨て，切り上げ
による方法では信号値１または−１でリミットサイクル
が生起する。このため、丸め操作を絶対値切り捨て等に
よる絶対値操作が必要である。よって、第３図従来例の
ような巡回形ディジタルフィルタでは、その前段に直流
成分を除去して高域成分のみを取り出す高域通過形フィ
ルタが構成されていれば絶対値切り捨てによる丸め操作
を加えることでリミットサイクルの生起を防げる。
明する。入力端子１に加えられる入力信号の信号値が０
の直流信号（無入力状態）ならその出力信号もやはり信
号値０の直流信号とならねばならない。しかし、遅延回
路３が過去の信号列のために過渡状態として信号値１を
出力した時、乗算回路４が加算回路５へ加える値は0.75
である。また、遅延回路３が過渡状態−１を出力した時
には乗算回路４出力は、−0.75となる。これらの場合、
加算回路５出力信号のビット数を制限するために小数点
未満の値を丸める操作が四捨五入，切り捨て，切り上げ
による方法では信号値１または−１でリミットサイクル
が生起する。このため、丸め操作を絶対値切り捨て等に
よる絶対値操作が必要である。よって、第３図従来例の
ような巡回形ディジタルフィルタでは、その前段に直流
成分を除去して高域成分のみを取り出す高域通過形フィ
ルタが構成されていれば絶対値切り捨てによる丸め操作
を加えることでリミットサイクルの生起を防げる。
次に直流成分を含んだ入力信号が入力端子１に加えられ
た場合について説明する。乗算回路４のもつ定数ａを0.
75としているのでそのDCゲインは前述したように1/1−
ａ＝４となる。入力端子１へ信号値10の直流信号が入力
された場合を例にとる。過渡状態として遅延回路３が信
号値40を出力した時、乗算回路４出力は30となり、加算
回路５出力は丸め操作を必要とせず、DCゲイン４倍の直
流出力信号値40に定まる。しかし、遅延回路３が過渡状
態として信号値39を出力した時、乗算回路４出力は29.2
5となるので前述の絶対値切り捨てによる丸め操作を行
なえば出力信号は信号値39となる。
た場合について説明する。乗算回路４のもつ定数ａを0.
75としているのでそのDCゲインは前述したように1/1−
ａ＝４となる。入力端子１へ信号値10の直流信号が入力
された場合を例にとる。過渡状態として遅延回路３が信
号値40を出力した時、乗算回路４出力は30となり、加算
回路５出力は丸め操作を必要とせず、DCゲイン４倍の直
流出力信号値40に定まる。しかし、遅延回路３が過渡状
態として信号値39を出力した時、乗算回路４出力は29.2
5となるので前述の絶対値切り捨てによる丸め操作を行
なえば出力信号は信号値39となる。
以上より第３図構成のような巡回形ディジタルフィルタ
では、前記の絶対値切り捨てによる操作を行ってもリミ
ットサイクルが生じてしまう。また、前記遅延回路３の
遅延時間nTにおけるｎが２以上の場合には、前記リミッ
トサイクルがｎ個生じる可能性があり、そのため時分割
的に異った信号値のリミットサイクルとなり、いわゆる
発振状態になってしまうという問題点を有していた。特
に、スキャン方式によって信号が構成されている映像信
号に対して本従来のようなフィルタでは、前記リミット
サイクルのために平坦画面における垂直方向に雑音を生
起させ、さらに前記発振のために水平方向にも雑音も生
起させて映像のS/Nを悪化させるために、非巡回形ディ
ジタルフィルタに比べて回路規模の小さい巡回形ディジ
タルフィルタが使えないという問題点を有していた。
では、前記の絶対値切り捨てによる操作を行ってもリミ
ットサイクルが生じてしまう。また、前記遅延回路３の
遅延時間nTにおけるｎが２以上の場合には、前記リミッ
トサイクルがｎ個生じる可能性があり、そのため時分割
的に異った信号値のリミットサイクルとなり、いわゆる
発振状態になってしまうという問題点を有していた。特
に、スキャン方式によって信号が構成されている映像信
号に対して本従来のようなフィルタでは、前記リミット
サイクルのために平坦画面における垂直方向に雑音を生
起させ、さらに前記発振のために水平方向にも雑音も生
起させて映像のS/Nを悪化させるために、非巡回形ディ
ジタルフィルタに比べて回路規模の小さい巡回形ディジ
タルフィルタが使えないという問題点を有していた。
本発明はかかる点に鑑み、過去の信号列または雑音の影
響などによる信号状態の変化にかかわらず、同一信号値
をもつ直流信号に対して常に同一信号値の直流信号を出
力してリミットサイクルまたはリミットサイクルによっ
て生じる発振を生起させないような巡回形ディジタルフ
ィルタを提供することを目的とする。
響などによる信号状態の変化にかかわらず、同一信号値
をもつ直流信号に対して常に同一信号値の直流信号を出
力してリミットサイクルまたはリミットサイクルによっ
て生じる発振を生起させないような巡回形ディジタルフ
ィルタを提供することを目的とする。
問題点を解決するための手段 本発明は、出力信号を時間遅延する遅延回路と、出力信
号を遅延した信号と入力信号との差信号を抽出する減算
回路と、差信号に所定の乗数Ｋを乗ずる乗算回路と、Ｋ
倍した差信号を前記出力信号を遅延した信号に加減算し
て出力信号とする演算回路と、前記Ｋ倍した差信号を前
記出力信号を遅延した信号と同じ有効桁に丸め、かつ前
記差信号がゼロでない時にはゼロに丸めないような丸め
手段を備えた巡回形ディジタルフィルタである。
号を遅延した信号と入力信号との差信号を抽出する減算
回路と、差信号に所定の乗数Ｋを乗ずる乗算回路と、Ｋ
倍した差信号を前記出力信号を遅延した信号に加減算し
て出力信号とする演算回路と、前記Ｋ倍した差信号を前
記出力信号を遅延した信号と同じ有効桁に丸め、かつ前
記差信号がゼロでない時にはゼロに丸めないような丸め
手段を備えた巡回形ディジタルフィルタである。
作用 本発明は前記した構成により、入力信号と出力信号の差
信号を抽出し、その差信号を丸めて出力信号に補正する
という形をとって、丸め操作が直流成分のない高域成分
だけＨに加え、さらに入出力信号間に差のある限り前記
補正が行なわれるので、直流信号が入力されてもリミッ
トサイクルを生起しない。
信号を抽出し、その差信号を丸めて出力信号に補正する
という形をとって、丸め操作が直流成分のない高域成分
だけＨに加え、さらに入出力信号間に差のある限り前記
補正が行なわれるので、直流信号が入力されてもリミッ
トサイクルを生起しない。
実 施 例 第１図は本発明の一実施例における巡回形ディジタルフ
ィルタのブロック図を示すものである。第１図におい
て、６は標本化周期Ｔで標本化されたディジタル信号を
入力する入力端子、７は出力端子である。８は信号をnT
の期間遅延する遅延回路、９は遅延回路８出力を前記入
力端子６から得た入力信号から減じて入力信号と出力信
号の差信号を抽出する減算回路、10は減算回路９から得
られる差信号に乗数とを乗じる乗算回路である。11は乗
算回路10から得た倍の差信号を絶対値状態で丸め操作を
行なう丸め回路であって、この丸め回路11入力の絶対値
が前記遅延回路８のもつ最小識別量未満であれば絶対値
状態で最小識別量を出力するつまり絶対値切り上げの操
作を行うものである。12は丸め回路11から得た差信号を
前記遅延回路８からの遅延した出力信号に補正として加
える演算回路であってその出力を前記出力端子７へ送る
とともに前記遅延回路８へ導いている。
ィルタのブロック図を示すものである。第１図におい
て、６は標本化周期Ｔで標本化されたディジタル信号を
入力する入力端子、７は出力端子である。８は信号をnT
の期間遅延する遅延回路、９は遅延回路８出力を前記入
力端子６から得た入力信号から減じて入力信号と出力信
号の差信号を抽出する減算回路、10は減算回路９から得
られる差信号に乗数とを乗じる乗算回路である。11は乗
算回路10から得た倍の差信号を絶対値状態で丸め操作を
行なう丸め回路であって、この丸め回路11入力の絶対値
が前記遅延回路８のもつ最小識別量未満であれば絶対値
状態で最小識別量を出力するつまり絶対値切り上げの操
作を行うものである。12は丸め回路11から得た差信号を
前記遅延回路８からの遅延した出力信号に補正として加
える演算回路であってその出力を前記出力端子７へ送る
とともに前記遅延回路８へ導いている。
以上のように構成された本実施例の巡回形ディジタルフ
ィルタについて、以下その動作を説明する。
ィルタについて、以下その動作を説明する。
まず伝達関数G(Z)は、Ｚ変換式を用いて次式のようにな
る。
る。
（２）式より系の安定性は|1−K|＜１で保証されるが、
説明を簡単化するために０＜１−Ｋ＜１つまり０＜Ｋ＜
１とする。よって本実施例の特性は、DCゲインが１であ
って、高域成分の振幅を抑圧するような高域抑圧形フィ
ルタとなる。次に、乗算回路10出力つまり丸め回路11を
通って演算回路12で出力信号に補正される差信号の入力
信号に対する伝達関数Ｇ′(Z)は次式のようになる。
説明を簡単化するために０＜１−Ｋ＜１つまり０＜Ｋ＜
１とする。よって本実施例の特性は、DCゲインが１であ
って、高域成分の振幅を抑圧するような高域抑圧形フィ
ルタとなる。次に、乗算回路10出力つまり丸め回路11を
通って演算回路12で出力信号に補正される差信号の入力
信号に対する伝達関数Ｇ′(Z)は次式のようになる。
このＧ′(Z)は、直流成分を除去する高域通過形フィル
タ（HPFと呼ぶ）の特性をもつ。後段の加算回路12およ
び遅延回路８とからなるループ構成が積分回路として動
作するものであるから、Ｇ′(Z)で取り出された入出力
間の差信号を後段で積分して入力信号を再現する動作で
ある。この時の再現性は乗算回路10のもつ乗数Ｋによっ
て決まる。乗数Ｋが０に近いほど急峻な変化をする高域
成分の再現性が悪いような高域抑圧形フィルタとなり、
逆に乗数Ｋが１に近いほど高域抑圧する割合が小さくな
って、乗数Ｋが１とした時には（２）式G(Z)より全帯域
を通過させるフィルタ特性になる。
タ（HPFと呼ぶ）の特性をもつ。後段の加算回路12およ
び遅延回路８とからなるループ構成が積分回路として動
作するものであるから、Ｇ′(Z)で取り出された入出力
間の差信号を後段で積分して入力信号を再現する動作で
ある。この時の再現性は乗算回路10のもつ乗数Ｋによっ
て決まる。乗数Ｋが０に近いほど急峻な変化をする高域
成分の再現性が悪いような高域抑圧形フィルタとなり、
逆に乗数Ｋが１に近いほど高域抑圧する割合が小さくな
って、乗数Ｋが１とした時には（２）式G(Z)より全帯域
を通過させるフィルタ特性になる。
以上のように動作する本実施例におき、次にリミットサ
イクルについて説明する。乗算回路10出力が前記（３）
式Ｇ′(Z)に示すようにHPF特性をもつので、入力に直流
信号が加えられれば、その信号値によらず乗算回路10出
力は信号値０に収束する。よって後段の積分回路で行な
わなければならない信号のビット制限のためには、前記
乗算回路10出力が直流成分をもたないので絶対値状態で
丸めればよい。このため丸め回路11が行なう丸め操作は
絶対値切り捨てまたは絶対値状態での四捨五入などによ
る方法で行なう。
イクルについて説明する。乗算回路10出力が前記（３）
式Ｇ′(Z)に示すようにHPF特性をもつので、入力に直流
信号が加えられれば、その信号値によらず乗算回路10出
力は信号値０に収束する。よって後段の積分回路で行な
わなければならない信号のビット制限のためには、前記
乗算回路10出力が直流成分をもたないので絶対値状態で
丸めればよい。このため丸め回路11が行なう丸め操作は
絶対値切り捨てまたは絶対値状態での四捨五入などによ
る方法で行なう。
ただし、丸め操作を行う信号桁が加算回路12の一方の入
力である遅延回路８出力の最小有効桁に合わせることは
当然である。しかし、乗算回路10出力の絶対値が前記遅
延回路８出力の有効桁で表わしうる最小識別量未満の場
合には、絶対値状態での切り捨てまたは四捨五入の丸め
操作で丸め回路11出力を０とせず、前記最小識別量の値
を出力する。これによって、減算回路９で得られる差信
号が０とならない限り出力信号に対する補正が加えられ
るので、入出力信号の値が完全に一致してリミットサイ
クルは生起しない。
力である遅延回路８出力の最小有効桁に合わせることは
当然である。しかし、乗算回路10出力の絶対値が前記遅
延回路８出力の有効桁で表わしうる最小識別量未満の場
合には、絶対値状態での切り捨てまたは四捨五入の丸め
操作で丸め回路11出力を０とせず、前記最小識別量の値
を出力する。これによって、減算回路９で得られる差信
号が０とならない限り出力信号に対する補正が加えられ
るので、入出力信号の値が完全に一致してリミットサイ
クルは生起しない。
以上のように、本実施例によれば、入力信号と出力信号
の差信号を後段のループ構成へ送ることによって巡回形
のフィルタを構成し、その差信号に対する丸め操作が入
力信号と出力信号とが完全に一致しない限りゼロ値を出
力しないようにして、入力直流信号の信号値、および過
去の信号列による信号の過渡状態にかかわらず、リミッ
トサイクルを生起しないようにできる。
の差信号を後段のループ構成へ送ることによって巡回形
のフィルタを構成し、その差信号に対する丸め操作が入
力信号と出力信号とが完全に一致しない限りゼロ値を出
力しないようにして、入力直流信号の信号値、および過
去の信号列による信号の過渡状態にかかわらず、リミッ
トサイクルを生起しないようにできる。
なお、本実施例では丸め回路11を乗算回路と加算回路12
との間に設けているが、丸め操作において算術演算が必
要な時、その演算を後段の演算回路12で行えること、ま
た、乗算回路10はビットシフトや加減算回路で構成でき
るので、丸め操作に必要な演算を乗算回路10の内部に組
み込むことができる。
との間に設けているが、丸め操作において算術演算が必
要な時、その演算を後段の演算回路12で行えること、ま
た、乗算回路10はビットシフトや加減算回路で構成でき
るので、丸め操作に必要な演算を乗算回路10の内部に組
み込むことができる。
第２図は、本発明の第２の実施例であるが、その特性は
前記第１図実施例の特性（（２）式G(Z)）と全く同等で
ある。第１図実施例と異なるのは減算回路13および演算
回路14の入力極性のみであるので、他の構成要素に対し
ては第１図実施例と同じ要素番号を付してある。減算回
路13が入力信号と遅延した出力信号との差信号を抽出す
るのに、遅延した出力信号（遅延回路８出力）から入力
端子１より得た入力信号を減じるようにして、差信号を
第１図実施例の場合とは逆極性で抽出している。このた
め、演算回路14は、丸められた差信号を出力信号側に補
正として加えるのに、遅延回路８出力から丸め回路11出
力を減じるようにしている。本実施例の構成は信号の極
性を考慮すれば、第１図実施例より容易に実施できるも
のである。以下その動作を説明する。
前記第１図実施例の特性（（２）式G(Z)）と全く同等で
ある。第１図実施例と異なるのは減算回路13および演算
回路14の入力極性のみであるので、他の構成要素に対し
ては第１図実施例と同じ要素番号を付してある。減算回
路13が入力信号と遅延した出力信号との差信号を抽出す
るのに、遅延した出力信号（遅延回路８出力）から入力
端子１より得た入力信号を減じるようにして、差信号を
第１図実施例の場合とは逆極性で抽出している。このた
め、演算回路14は、丸められた差信号を出力信号側に補
正として加えるのに、遅延回路８出力から丸め回路11出
力を減じるようにしている。本実施例の構成は信号の極
性を考慮すれば、第１図実施例より容易に実施できるも
のである。以下その動作を説明する。
前述の（２）式G(Z)より本実施例のDCゲインが１である
から、入力信号と出力信号のダイナミックレンジは等し
い。そのため出力信号を単に遅延した遅延回路８出力の
ダイナミックレンジも等しい。よって遅延回路８出力が
入力信号に比べ精度的に増える桁は、すべて入力信号の
有効桁未満の桁である。よって入力信号と遅延回路８出
力の差信号を抽出する時、本実施例の減算回路９のよう
に遅延回路８出力から入力信号を減じる入力極性にすれ
ば、遅延回路８出力のうち入力信号の有効桁未満の桁に
対しては演算操作を行なう必要がなくそのまま次段の乗
算回路10へ送ればよい。しかし後段の丸め回路11につい
ては絶対値状態での丸め操作であり、演算回路14（また
は第１図演算回路12）については前述したように遅延回
路８出力と丸め回路11出力の桁数が等しいので本実施例
の減算回路13のような入力極性にしても、後段の各回路
の演算桁数は変わらない。よって第１図実施例に比べて
第２図本実施例では減算回路13の回路規模を小さくでき
るので有効である。また、映像信号のような広帯域の信
号を扱う場合には、標本化周期Ｔが非常に短くする必要
があるので、回路の演算スピードを考慮すると、上記の
ように演算桁数を減らすことは非常に重要で有効なこと
である。
から、入力信号と出力信号のダイナミックレンジは等し
い。そのため出力信号を単に遅延した遅延回路８出力の
ダイナミックレンジも等しい。よって遅延回路８出力が
入力信号に比べ精度的に増える桁は、すべて入力信号の
有効桁未満の桁である。よって入力信号と遅延回路８出
力の差信号を抽出する時、本実施例の減算回路９のよう
に遅延回路８出力から入力信号を減じる入力極性にすれ
ば、遅延回路８出力のうち入力信号の有効桁未満の桁に
対しては演算操作を行なう必要がなくそのまま次段の乗
算回路10へ送ればよい。しかし後段の丸め回路11につい
ては絶対値状態での丸め操作であり、演算回路14（また
は第１図演算回路12）については前述したように遅延回
路８出力と丸め回路11出力の桁数が等しいので本実施例
の減算回路13のような入力極性にしても、後段の各回路
の演算桁数は変わらない。よって第１図実施例に比べて
第２図本実施例では減算回路13の回路規模を小さくでき
るので有効である。また、映像信号のような広帯域の信
号を扱う場合には、標本化周期Ｔが非常に短くする必要
があるので、回路の演算スピードを考慮すると、上記の
ように演算桁数を減らすことは非常に重要で有効なこと
である。
発明の効果 以上説明したように、本発明によれば、過去の信号列ま
たは雑音の影響などによるフィルタ内の過渡状態の違い
にかかわらず、同一信号値の直流信号に対して常に同一
信号値の直流信号を出力することができ、リミットサイ
クルおよびリミットサイクルによって生じる信号の発振
が生起しないような巡回形ディジタルフィルタを実現で
きるので非常に有効である。特に、映像信号に対して用
いれば、前記リミットサイクルおよび前記発振によって
生じる垂直方向および水平方向の雑音を生起させないよ
うなフィルタを、非巡回形ディジタルフィルタと比べて
回路規模の非常に少ない巡回形ディジタルフィルタで構
成できるのでその実用的効果は大きい。
たは雑音の影響などによるフィルタ内の過渡状態の違い
にかかわらず、同一信号値の直流信号に対して常に同一
信号値の直流信号を出力することができ、リミットサイ
クルおよびリミットサイクルによって生じる信号の発振
が生起しないような巡回形ディジタルフィルタを実現で
きるので非常に有効である。特に、映像信号に対して用
いれば、前記リミットサイクルおよび前記発振によって
生じる垂直方向および水平方向の雑音を生起させないよ
うなフィルタを、非巡回形ディジタルフィルタと比べて
回路規模の非常に少ない巡回形ディジタルフィルタで構
成できるのでその実用的効果は大きい。
第１図は本発明における一実施例の巡回形ディジタルフ
ィルタのブロック図、第２図は本発明の他の実施例の巡
回形ディジタルフィルタのブロック図、第３図は従来の
巡回形ディジタルフィルタのブロック図である。 ８……遅延回路、9,13……減算回路、10……乗算回路、
11……丸め回路、12,14……演算回路。
ィルタのブロック図、第２図は本発明の他の実施例の巡
回形ディジタルフィルタのブロック図、第３図は従来の
巡回形ディジタルフィルタのブロック図である。 ８……遅延回路、9,13……減算回路、10……乗算回路、
11……丸め回路、12,14……演算回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−123213（ＪＰ，Ａ) 特開 昭62−3517（ＪＰ，Ａ) 特開 昭63−204810（ＪＰ，Ａ) 特開 昭61−296813（ＪＰ，Ａ) 特開 昭61−296812（ＪＰ，Ａ) 特公 平２−24410（ＪＰ，Ｂ２)
Claims (4)
- 【請求項１】標本化周期Ｔでディジタル化された信号を
入力信号とし、信号をnT（ｎは正の整数）の期間遅延す
る遅延回路と、前記遅延回路の出力と前記入力信号との
差信号を抽出する減算回路と、前記減算回路の出力に所
定の乗数Ｋを乗じる乗算回路と、前記乗算回路の出力を
前記遅延回路の出力に対して加減算して前記遅延回路へ
導く演算回路と、前記乗算回路の出力を前記遅延回路の
出力と同じ有効桁にする丸め手段を備え、前記丸め手段
が前記差信号がゼロでない時はゼロに丸めないようにし
たことを特徴とする巡回形ディジタルフィルタ。 - 【請求項２】丸め手段が乗算回路の内部で構成すること
を特徴とする特許請求の範囲第１項記載の巡回形ディジ
タルフィルタ。 - 【請求項３】丸め手段が乗算回路と演算回路との間に構
成することを特徴とする特許請求の範囲第１項記載の巡
回形ディジタルフィルタ。 - 【請求項４】丸め手段が演算回路で構成することを特徴
とする特許請求の範囲第１項記載の巡回形ディジタルフ
ィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31208486A JPH0732348B2 (ja) | 1986-12-26 | 1986-12-26 | 巡回形デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31208486A JPH0732348B2 (ja) | 1986-12-26 | 1986-12-26 | 巡回形デイジタルフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164606A JPS63164606A (ja) | 1988-07-08 |
| JPH0732348B2 true JPH0732348B2 (ja) | 1995-04-10 |
Family
ID=18025042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31208486A Expired - Lifetime JPH0732348B2 (ja) | 1986-12-26 | 1986-12-26 | 巡回形デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732348B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0512385A (ja) * | 1990-04-03 | 1993-01-22 | Mitsubishi Electric Corp | Ｃａｄ／ｃａｍ装置 |
-
1986
- 1986-12-26 JP JP31208486A patent/JPH0732348B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63164606A (ja) | 1988-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3949206A (en) | Filtering device | |
| US4193118A (en) | Low pass digital averaging filter | |
| JPS61224573A (ja) | スケーリング回路 | |
| EP0234757A1 (en) | Noise reduction circuit for video signal | |
| JPH0846486A (ja) | ディジタルフィルタ回路とその信号処理方法 | |
| US4511922A (en) | Digital television system with truncation error correction | |
| JPH0732348B2 (ja) | 巡回形デイジタルフイルタ | |
| JPH0732347B2 (ja) | 巡回形デイジタルフイルタ | |
| JP2626536B2 (ja) | リンギング除去装置 | |
| JPH09200797A (ja) | ディジタル複合ビデオ信号を成分に分離する装置 | |
| JP3125225B2 (ja) | デジタル／アナログ変換器 | |
| JP2585762B2 (ja) | フィードバックくし形フィルタ | |
| JP2574803B2 (ja) | カラ−テレビジョン信号の雑音軽減回路 | |
| JP2874698B2 (ja) | 非直線歪補償装置 | |
| JPS63204810A (ja) | 巡回形デイジタルフイルタ | |
| JPS62297934A (ja) | デイジタル信号処理装置 | |
| JP3351014B2 (ja) | ジッター補正回路 | |
| KR0138342B1 (ko) | 수직 윤곽보정회로 | |
| JP2961732B2 (ja) | ディジタルフィードバック回路 | |
| JPH0732346B2 (ja) | デイジタルフイルタ | |
| JPH06291659A (ja) | Ａ／ｄ変換器 | |
| JPH04324765A (ja) | エッジ急峻化回路 | |
| JPH04346510A (ja) | フィルタ装置 | |
| JPH0314364B2 (ja) | ||
| JPH05266064A (ja) | 移動平均回路 |