JPH07319665A - 通信制御 - Google Patents
通信制御Info
- Publication number
- JPH07319665A JPH07319665A JP6108093A JP10809394A JPH07319665A JP H07319665 A JPH07319665 A JP H07319665A JP 6108093 A JP6108093 A JP 6108093A JP 10809394 A JP10809394 A JP 10809394A JP H07319665 A JPH07319665 A JP H07319665A
- Authority
- JP
- Japan
- Prior art keywords
- data
- communication
- buffer
- received data
- compressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】本発明は、メモリ容量の少ないマイクロプロセ
ッサシステムにおいて、その目的は、ネットワーク通信
を効率よく行えることを可能とすることにある。 【構成】トランシーバ１０１により受信した通信データ
を通信LSI102に転送し、圧縮機構１０３によりデータを
圧縮する。スイッチング機構１０４Ａにより、通信バッ
ファ１、１０５Ａまたは通信バッファ２、１０６Ａを選
択し、解凍機構１０７によりデータの解凍を行う。デー
タ転送回路１０８によりデータをデータ処理エリアに転
送し、演算処理回路１０９により演算処理を行う。
ッサシステムにおいて、その目的は、ネットワーク通信
を効率よく行えることを可能とすることにある。 【構成】トランシーバ１０１により受信した通信データ
を通信LSI102に転送し、圧縮機構１０３によりデータを
圧縮する。スイッチング機構１０４Ａにより、通信バッ
ファ１、１０５Ａまたは通信バッファ２、１０６Ａを選
択し、解凍機構１０７によりデータの解凍を行う。デー
タ転送回路１０８によりデータをデータ処理エリアに転
送し、演算処理回路１０９により演算処理を行う。
Description
【０００１】
【産業上の利用分野】本発明は、ボードの大きさ，使用
する演算処理装置のキャパシティ，システムのコストの
制限によりメモリの容量が少ないマイコンシステムの通
信制御に関する。
する演算処理装置のキャパシティ，システムのコストの
制限によりメモリの容量が少ないマイコンシステムの通
信制御に関する。
【０００２】
【従来の技術】図６に示すように従来、イーサネットを
使用したネットワーク通信装置において、トランシーバ
５０１は接続されたイーサネットケーブル上にキャリア
波を探知するとデータを取り込み、それをアナログデー
タからデジタルデータに変換し、通信LSI502に送る。通
信LSI502は受信データを通信バッファ５０３へ転送し、
CPU506はデータ転送回路５０４を制御し、データの転送
を行い、演算処理を行うことがAMD社、AM7990 Local Ar
ea Network Family Manual（日本語版）第１章概要I−1
〜3ページに述べられている。
使用したネットワーク通信装置において、トランシーバ
５０１は接続されたイーサネットケーブル上にキャリア
波を探知するとデータを取り込み、それをアナログデー
タからデジタルデータに変換し、通信LSI502に送る。通
信LSI502は受信データを通信バッファ５０３へ転送し、
CPU506はデータ転送回路５０４を制御し、データの転送
を行い、演算処理を行うことがAMD社、AM7990 Local Ar
ea Network Family Manual（日本語版）第１章概要I−1
〜3ページに述べられている。
【０００３】
【発明が解決しようとする課題】上述の通信制御では、
メモリ容量の少ないシステムにおいて、相手ホストの処
理能力が高い場合、受信するデータは演算処理装置が処
理する前に次々と送られて来てしまい、通信バッファを
オーバーフローしてしまう。通信バッファをオーバーフ
ローしてしまうとそれ以後の受信データの受信は行われ
ない。この通信のレスポンスが著しく低下するという問
題がある。
メモリ容量の少ないシステムにおいて、相手ホストの処
理能力が高い場合、受信するデータは演算処理装置が処
理する前に次々と送られて来てしまい、通信バッファを
オーバーフローしてしまう。通信バッファをオーバーフ
ローしてしまうとそれ以後の受信データの受信は行われ
ない。この通信のレスポンスが著しく低下するという問
題がある。
【０００４】本発明の目的は、メモリ容量の少ないマイ
クロコンピュータシステムにおいて、通信バッファのオ
ーバーフローの発生を抑え、受信データの取りこぼしを
少なくすることにより通信のレスポンスを良くする通信
制御を提供することである。
クロコンピュータシステムにおいて、通信バッファのオ
ーバーフローの発生を抑え、受信データの取りこぼしを
少なくすることにより通信のレスポンスを良くする通信
制御を提供することである。
【０００５】
【課題を解決するための手段】通信データの受信／送信
を行う通信ＬＳＩ，データを記憶するＲＡＭ（RandomAc
cess Memory)，演算処理を行う演算処理装置からなるマ
イクロコンピュータシステムにおいて、通信ＬＳＩによ
り受信したデータを圧縮することにより通信バッファを
効率よく使用するための圧縮機構，演算処理装置がデー
タを処理可能なように圧縮データを解凍するための解凍
機構，圧縮したデータの格納場所を決定し、圧縮したデ
ータから演算処理装置で処理すべきデータを取り出すた
めのスイッチング機構を設けたものである。
を行う通信ＬＳＩ，データを記憶するＲＡＭ（RandomAc
cess Memory)，演算処理を行う演算処理装置からなるマ
イクロコンピュータシステムにおいて、通信ＬＳＩによ
り受信したデータを圧縮することにより通信バッファを
効率よく使用するための圧縮機構，演算処理装置がデー
タを処理可能なように圧縮データを解凍するための解凍
機構，圧縮したデータの格納場所を決定し、圧縮したデ
ータから演算処理装置で処理すべきデータを取り出すた
めのスイッチング機構を設けたものである。
【０００６】
【作用】トランシーバ１０１は通信データを受信し、通
信LSI102に対してデータを転送する。通信LSI102は受信
したデータを圧縮するため、圧縮機構１０３に転送す
る。圧縮機構１０３が受信データを圧縮後、スイッチン
グ機構１０４Ａは圧縮したデータを受け取ると、通信バ
ッファ１ １０５Ａ，通信バッファ１０６Ａの空きエリ
アを調べ、どちらに格納すればよいかを判断し、圧縮デ
ータの格納を行う。CPU110が受信データの処理を行おう
とすると、スイッチング機構１０４Ａはどのデータを処
理すべきか判断し、そのデータを解凍機構１０７に転送
する。解凍機構１０７は圧縮されたデータを解凍し、デ
ータ転送回路１０８を起動して演算処理回路１０９に転
送する。
信LSI102に対してデータを転送する。通信LSI102は受信
したデータを圧縮するため、圧縮機構１０３に転送す
る。圧縮機構１０３が受信データを圧縮後、スイッチン
グ機構１０４Ａは圧縮したデータを受け取ると、通信バ
ッファ１ １０５Ａ，通信バッファ１０６Ａの空きエリ
アを調べ、どちらに格納すればよいかを判断し、圧縮デ
ータの格納を行う。CPU110が受信データの処理を行おう
とすると、スイッチング機構１０４Ａはどのデータを処
理すべきか判断し、そのデータを解凍機構１０７に転送
する。解凍機構１０７は圧縮されたデータを解凍し、デ
ータ転送回路１０８を起動して演算処理回路１０９に転
送する。
【０００７】また、圧縮機構１０３が受信データを圧縮
後、スイッチング機構１０４Ｂは受信バッファ１０５Ｂ
の空きエリアを調べ、エリアがなければ送信バッファ10
6Bの空きエリアを調べる。もし、送信バッファ１０６Ｂ
に空きエリアがあれば、そのエリアを受信バッファエリ
アとして圧縮データの格納使用する。以下、CPU110が受
信データの処理を行おうとすると、スイッチング機構１
０４Ｂはどのデータを処理すべきか判断し、そのデータ
を解凍機構１０７に転送する。解凍機構１０７は圧縮さ
れたデータを解凍し、データ転送回路１０８を起動して
演算処理回路１０９に転送する。
後、スイッチング機構１０４Ｂは受信バッファ１０５Ｂ
の空きエリアを調べ、エリアがなければ送信バッファ10
6Bの空きエリアを調べる。もし、送信バッファ１０６Ｂ
に空きエリアがあれば、そのエリアを受信バッファエリ
アとして圧縮データの格納使用する。以下、CPU110が受
信データの処理を行おうとすると、スイッチング機構１
０４Ｂはどのデータを処理すべきか判断し、そのデータ
を解凍機構１０７に転送する。解凍機構１０７は圧縮さ
れたデータを解凍し、データ転送回路１０８を起動して
演算処理回路１０９に転送する。
【０００８】
【実施例】図３に本発明による請求項１の通信制御を実
現する処理フローの実施例を示す。制御ブロック２０１
は通信ＬＳＩによって通信データを受信したことを示
す。制御ブロック２０２は該通信データの受信を割り込
みにより検知し、割り込みハンドラにより、ＣＰＵが圧
縮プログラムの起動を行うことを示す。タスクにより受
信データの処理要求があると、該ＣＰＵは該当する圧縮
された受信データを取り出し、解凍プログラムを起動し
該圧縮データを解凍することを制御ブロック２０４に示
す。該解凍データを該ＣＰＵが処理することを制御ブロ
ック２０５に示す。
現する処理フローの実施例を示す。制御ブロック２０１
は通信ＬＳＩによって通信データを受信したことを示
す。制御ブロック２０２は該通信データの受信を割り込
みにより検知し、割り込みハンドラにより、ＣＰＵが圧
縮プログラムの起動を行うことを示す。タスクにより受
信データの処理要求があると、該ＣＰＵは該当する圧縮
された受信データを取り出し、解凍プログラムを起動し
該圧縮データを解凍することを制御ブロック２０４に示
す。該解凍データを該ＣＰＵが処理することを制御ブロ
ック２０５に示す。
【０００９】次に図４に本発明により請求項２の通信制
御を実現する処理フローの実施例を示す。制御ブロック
３０１は通信ＬＳＩによって通信データを受信したこと
を示す。制御ブロック３０２は該通信データの受信を割
り込みにより検知し、割り込みハンドラにより、ＣＰＵ
が圧縮プログラムの起動を行うことを示す。制御ブロッ
ク３０３はバッファエリアの管理テーブルにより、通信
バッファ１，２の空きエリアを調べ、空きエリアの大き
いバッファエリアを選択し、データを格納することを示
す。該ＣＰＵは起動しているタスクにより受信データの
処理要求があると、該ＣＰＵは該当する圧縮された受信
データを取り出すことを制御ブロック３０４に示す。そ
して、解凍プログラムを起動し、取り出した該圧縮デー
タを解凍することを制御ブロック３０５に示す。該解凍
データを該ＣＰＵが処理することを制御ブロック３０６
に示す。
御を実現する処理フローの実施例を示す。制御ブロック
３０１は通信ＬＳＩによって通信データを受信したこと
を示す。制御ブロック３０２は該通信データの受信を割
り込みにより検知し、割り込みハンドラにより、ＣＰＵ
が圧縮プログラムの起動を行うことを示す。制御ブロッ
ク３０３はバッファエリアの管理テーブルにより、通信
バッファ１，２の空きエリアを調べ、空きエリアの大き
いバッファエリアを選択し、データを格納することを示
す。該ＣＰＵは起動しているタスクにより受信データの
処理要求があると、該ＣＰＵは該当する圧縮された受信
データを取り出すことを制御ブロック３０４に示す。そ
して、解凍プログラムを起動し、取り出した該圧縮デー
タを解凍することを制御ブロック３０５に示す。該解凍
データを該ＣＰＵが処理することを制御ブロック３０６
に示す。
【００１０】次に図５に本発明により請求項３の通信制
御を実現する処理フローの実施例を示す。制御ブロック
４０１は通信ＬＳＩによって通信データを受信したこと
を示す。制御ブロック４０２は該通信データの受信を割
り込みにより検知し、割り込みハンドラにより、ＣＰＵ
が圧縮プログラムの起動を行うことを示す。制御ブロッ
ク４０３は圧縮された該通信データを格納するための空
きエリアが受信バッファにあるかどうかを受信バッファ
の管理テーブルにより調べることを示す。もし、該受信
バッファの空きエリアが該圧縮データを格納するのに充
分でないならば、送信バッファの管理テーブルを調べ、
該送信バッファに空きエリアがあるかどうかを調べるこ
とを制御ブロック４０４に示す。制御ブロック４０６は
該送信バッファに空きエリアがなく、該ＣＰＵに対し
て、受信バッファを取り込むことが出来ないことを通知
することを示す。制御ブロック４０５は、該送信バッフ
ァに空きエリアがあり、該送信バッファの一部を受信バ
ッファとして該圧縮データの格納に使用することを示
す。該ＣＰＵは起動しているタスクにより受信データの
処理要求があると、該ＣＰＵは該当する圧縮された受信
データを取り出すことを制御ブロック４０７に示す。そ
して、解凍プログラムを起動し、取り出した該圧縮デー
タを解凍することを制御ブロック４０８に示す。該解凍
データを該ＣＰＵが処理することを制御ブロック４０９
に示す。
御を実現する処理フローの実施例を示す。制御ブロック
４０１は通信ＬＳＩによって通信データを受信したこと
を示す。制御ブロック４０２は該通信データの受信を割
り込みにより検知し、割り込みハンドラにより、ＣＰＵ
が圧縮プログラムの起動を行うことを示す。制御ブロッ
ク４０３は圧縮された該通信データを格納するための空
きエリアが受信バッファにあるかどうかを受信バッファ
の管理テーブルにより調べることを示す。もし、該受信
バッファの空きエリアが該圧縮データを格納するのに充
分でないならば、送信バッファの管理テーブルを調べ、
該送信バッファに空きエリアがあるかどうかを調べるこ
とを制御ブロック４０４に示す。制御ブロック４０６は
該送信バッファに空きエリアがなく、該ＣＰＵに対し
て、受信バッファを取り込むことが出来ないことを通知
することを示す。制御ブロック４０５は、該送信バッフ
ァに空きエリアがあり、該送信バッファの一部を受信バ
ッファとして該圧縮データの格納に使用することを示
す。該ＣＰＵは起動しているタスクにより受信データの
処理要求があると、該ＣＰＵは該当する圧縮された受信
データを取り出すことを制御ブロック４０７に示す。そ
して、解凍プログラムを起動し、取り出した該圧縮デー
タを解凍することを制御ブロック４０８に示す。該解凍
データを該ＣＰＵが処理することを制御ブロック４０９
に示す。
【００１１】なお、本発明の実施例において、通信バッ
ファの管理テーブルによりスイッチング機構の実現を述
べたが、ハードウェアにおいても実現可能である。
ファの管理テーブルによりスイッチング機構の実現を述
べたが、ハードウェアにおいても実現可能である。
【００１２】
【発明の効果】このように本発明の通信制御を用いるこ
とにより、メモリ容量に制限のあるマイコンシステムに
おいても、受信データを圧縮することによりメモリを効
率よく使用出来るため、通信のレスポンスを高めること
を可能とする。
とにより、メモリ容量に制限のあるマイコンシステムに
おいても、受信データを圧縮することによりメモリを効
率よく使用出来るため、通信のレスポンスを高めること
を可能とする。
【００１３】また、通信バッファを２バッファ持つこと
により、効率よくデータの格納を行い、通信のレスポン
スを高めることを可能とする。
により、効率よくデータの格納を行い、通信のレスポン
スを高めることを可能とする。
【００１４】さらに、送信バッファの空きエリアを受信
バッファとして使用することにより、効率よくデータの
格納を行い、通信のレスポンスを高めることを可能とす
る。
バッファとして使用することにより、効率よくデータの
格納を行い、通信のレスポンスを高めることを可能とす
る。
【図１】本発明を実施するためのシステム構成図であ
る。
る。
【図２】同じくシステム構成図である。
【図３】本発明の処理フローを示す図である。
【図４】同じく処理フロー図である。
【図５】同じく処理フロー図である。
【図６】従来のシステム構成図である。
１０１…トランシーバ、１０２…通信ＬＳＩ、１０３…
圧縮機構、１０４Ａ…スイッチング機構、１０５Ａ…通
信バッファ１、１０６Ａ…通信バッファ２、１０７…解
凍機構、１０８…データ転送回路、１０９…演算処理回
路、１１０…ＣＰＵ、１０４Ｂ…スイッチング機構、１
０５Ｂ…受信バッファ、１０６Ｂ…送信バッファ、２０
１〜２０５，３０１〜３０６，４０１〜４０９…制御ブ
ロック、５０１…トランシーバ、５０２…通信ＬＳＩ、
５０３…通信バッファ、５０４…データ転送回路、５０
５…演算処理回路、５０６…ＣＰＵ。
圧縮機構、１０４Ａ…スイッチング機構、１０５Ａ…通
信バッファ１、１０６Ａ…通信バッファ２、１０７…解
凍機構、１０８…データ転送回路、１０９…演算処理回
路、１１０…ＣＰＵ、１０４Ｂ…スイッチング機構、１
０５Ｂ…受信バッファ、１０６Ｂ…送信バッファ、２０
１〜２０５，３０１〜３０６，４０１〜４０９…制御ブ
ロック、５０１…トランシーバ、５０２…通信ＬＳＩ、
５０３…通信バッファ、５０４…データ転送回路、５０
５…演算処理回路、５０６…ＣＰＵ。
Claims (3)
- 【請求項１】通信データの受信／送信を行う通信ＬＳ
Ｉ、データを記憶するＲＡＭ（RandomAccess Memory)、
演算処理を行う演算処理装置からなるマイクロコンピュ
ータシステムにおいて、受信したデータを圧縮するため
の圧縮機構を設け、圧縮した受信データを演算処理装置
が解釈することを可能にするためにデータの解凍をする
解凍機構を設けたことを特徴とする通信制御。 - 【請求項２】請求項１において、通信バッファを２エリ
ア設け、圧縮したデータをメモリに格納するときにエリ
アの容量から格納する領域を動的に割り付け、かつ処理
したい受信データがどの圧縮されたデータであるかを判
断するためのスイッチング機構を設けたことを特徴とす
る通信制御。 - 【請求項３】請求項１において、通信の受信時、送信用
通信バッファの容量に空きがある場合、送信バッファの
空きエリアを受信用通信バッファとして動的に割り付け
るスイッチング機構を設けたことを特徴とする通信制
御。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6108093A JPH07319665A (ja) | 1994-05-23 | 1994-05-23 | 通信制御 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6108093A JPH07319665A (ja) | 1994-05-23 | 1994-05-23 | 通信制御 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07319665A true JPH07319665A (ja) | 1995-12-08 |
Family
ID=14475699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6108093A Pending JPH07319665A (ja) | 1994-05-23 | 1994-05-23 | 通信制御 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07319665A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010213331A (ja) * | 2000-02-28 | 2010-09-24 | Advanced Micro Devices Inc | ソフトウェアベースのａｄｓｌモデム内のデータのサンプルを一時的に記憶するための方法および装置 |
-
1994
- 1994-05-23 JP JP6108093A patent/JPH07319665A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010213331A (ja) * | 2000-02-28 | 2010-09-24 | Advanced Micro Devices Inc | ソフトウェアベースのａｄｓｌモデム内のデータのサンプルを一時的に記憶するための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5752078A (en) | System for minimizing latency data reception and handling data packet error if detected while transferring data packet from adapter memory to host memory | |
| US10275375B2 (en) | Network interface controller with compression capabilities | |
| US20030058852A1 (en) | Apparatus and method for just-in-time transfer of transmit commands to a network interface | |
| JPH04142642A (ja) | 通信機能付き情報処理装置 | |
| US5305441A (en) | Data communication system prioritizing data transfer over microcomputer data interrupt processing | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| JPH07319665A (ja) | 通信制御 | |
| US20030084164A1 (en) | Multi-threaded server accept system and method | |
| JPH04205634A (ja) | 記憶装置制御方法 | |
| JPH0628284A (ja) | 画像データ転送方法およびその装置 | |
| JPS62172840A (ja) | デ−タの転送方式 | |
| JPS6076845A (ja) | デ−タ伝送装置 | |
| JPS615361A (ja) | 通信インタフエイス回路 | |
| JP3230339B2 (ja) | 通信制御装置 | |
| JPH02245860A (ja) | アクセス制御装置、バスの遊休時間を最小化する方法、ｄｍａ制御装置、及びｄｍａデータ転送方法 | |
| JP3347387B2 (ja) | Ｌａｎ制御プロセッサ | |
| JPH054040Y2 (ja) | ||
| JPH01194635A (ja) | データ送・受信処理装置 | |
| JP3159243B2 (ja) | データ圧縮装置 | |
| JP3203371B2 (ja) | データ収集用インタフェース装置 | |
| JPH11219324A (ja) | クライアント、サーバ間での転送データ圧縮・解凍連携方式 | |
| JPH02112044A (ja) | 通信制御装置 | |
| JPH04248735A (ja) | 通信制御処理方式 | |
| JPH06205081A (ja) | ネットワーク管理システム | |
| JPH04111561A (ja) | 通信方式 |