JPH07306649A - 埋め込みledアレイおよびその製造方法 - Google Patents
埋め込みledアレイおよびその製造方法Info
- Publication number
- JPH07306649A JPH07306649A JP12556195A JP12556195A JPH07306649A JP H07306649 A JPH07306649 A JP H07306649A JP 12556195 A JP12556195 A JP 12556195A JP 12556195 A JP12556195 A JP 12556195A JP H07306649 A JPH07306649 A JP H07306649A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- carrier
- light emitting
- row
- carrier limiting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 230000000670 limiting effect Effects 0.000 claims abstract description 75
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 239000011159 matrix material Substances 0.000 claims abstract description 18
- 238000009413 insulation Methods 0.000 claims abstract description 11
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 15
- 230000000717 retained effect Effects 0.000 claims description 5
- 239000012811 non-conductive material Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 145
- 239000007943 implant Substances 0.000 description 14
- 238000002513 implantation Methods 0.000 description 9
- 238000001465 metallisation Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- -1 oxygen ions Chemical class 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000005952 Aluminium phosphide Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- PWOSZCQLSAMRQW-UHFFFAOYSA-N beryllium(2+) Chemical compound [Be+2] PWOSZCQLSAMRQW-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- MYWUZJCMWCOHBA-VIFPVBQESA-N methamphetamine Chemical compound CN[C@@H](C)CC1=CC=CC=C1 MYWUZJCMWCOHBA-VIFPVBQESA-N 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 平坦なLEDアレイ及び製造方法を提供す
る。 【構成】 LEDアレイは、基板(10,10’)上に
導電層(12,12’)、第1キャリア制限層(13,
13’)、活性層(14,14’)、第2キャリア制限
層(15,15’)及び露出表面領域(17,17’)
を設けるように選択的に形成された導電性キャップ(1
6,16’)を含み、行と列を規定し、その間の行およ
び列内にダイオードをマトリクス状に配置する。行領域
に第1不純物(20,20’)を注入して、第2制限、
活性及び第1制限層を貫通する垂直導体を形成し、各ダ
イオードに対する表面接点を設ける。行及び列領域にお
いて、第2制限及び活性層にわたって第2不純物(2
5,25’)を注入し、各ダイオード周囲に絶縁抵抗体
を形成する。行領域において、第2制限、活性、第1制
限層、及び基板にわたって、第3不純物(30,3
0’)を注入して、各行間に絶縁抵抗体を形成する。
る。 【構成】 LEDアレイは、基板(10,10’)上に
導電層(12,12’)、第1キャリア制限層(13,
13’)、活性層(14,14’)、第2キャリア制限
層(15,15’)及び露出表面領域(17,17’)
を設けるように選択的に形成された導電性キャップ(1
6,16’)を含み、行と列を規定し、その間の行およ
び列内にダイオードをマトリクス状に配置する。行領域
に第1不純物(20,20’)を注入して、第2制限、
活性及び第1制限層を貫通する垂直導体を形成し、各ダ
イオードに対する表面接点を設ける。行及び列領域にお
いて、第2制限及び活性層にわたって第2不純物(2
5,25’)を注入し、各ダイオード周囲に絶縁抵抗体
を形成する。行領域において、第2制限、活性、第1制
限層、及び基板にわたって、第3不純物(30,3
0’)を注入して、各行間に絶縁抵抗体を形成する。
Description
【0001】
【産業上の利用分野】本発明は発光ダイオード・アレイ
に関し、より具体的には、新規な発光ダイオード・アレ
イおよび新規な発光ダイオード・アレイ製造方法に関す
るものである。
に関し、より具体的には、新規な発光ダイオード・アレ
イおよび新規な発光ダイオード・アレイ製造方法に関す
るものである。
【0002】
【従来の技術】発光ダイオード(LED)は種々の表示
装置、特に画像源としてLEDアレイを利用した新たな
小型視覚表示装置(compact virtual display)において
用いられている。この画像源は、高密度画素(high pixe
l count)(240列x144行、合計34,560個の
画素)二次元LEDアレイで構成される。LEDアレイ
を用いて、描画(グラフィック)および/または英数字
を含む完全な画像を形成するのである。次に、この完全
な画像を拡大して視覚画像(virtual image)を生成す
る。この画像は少なくとも標準用紙の大きさで操作者に
は現われる。
装置、特に画像源としてLEDアレイを利用した新たな
小型視覚表示装置(compact virtual display)において
用いられている。この画像源は、高密度画素(high pixe
l count)(240列x144行、合計34,560個の
画素)二次元LEDアレイで構成される。LEDアレイ
を用いて、描画(グラフィック)および/または英数字
を含む完全な画像を形成するのである。次に、この完全
な画像を拡大して視覚画像(virtual image)を生成す
る。この画像は少なくとも標準用紙の大きさで操作者に
は現われる。
【0003】本願と同一日に出願され、同一譲受人に譲
渡された"Electro-optic Integrated Circuit and Meth
od of Fabrication"と題された出願には、メサ・エッチ
処理技術を利用したLEDアレイの製造方法が開示され
ている。半導体のウエットおよびドライ・エッチングを
組み合わせて用い、画素の発光領域を規定すると共に
(アノード分離)、カソードとの接触のためにおよび画
素の行を分離する(カソード分離)ために、高導電性埋
め込み半導体層(buried semiconductor layer)にアクセ
スする。
渡された"Electro-optic Integrated Circuit and Meth
od of Fabrication"と題された出願には、メサ・エッチ
処理技術を利用したLEDアレイの製造方法が開示され
ている。半導体のウエットおよびドライ・エッチングを
組み合わせて用い、画素の発光領域を規定すると共に
(アノード分離)、カソードとの接触のためにおよび画
素の行を分離する(カソード分離)ために、高導電性埋
め込み半導体層(buried semiconductor layer)にアクセ
スする。
【0004】
【発明が解決しようとする課題】現在エッチ・メサLE
Dアレイの生産化(productizing)において直面する1つ
の問題は、得られる構造が平面にならないことである(n
onplanarity)。効率的な光電発光部(opto-electronic l
ight emitter)を得るには、比較的厚いエピタキシャル
物質層を基板上に成長させる必要がある。この比較的厚
く成長させるエピタキシャル物質層のために、メサ・エ
ッチングによって、非平面部が生じる。この非平面は約
1ミクロンまたはそれ以上となる可能性がある。かかる
大きな非平面部は、フォトリソグラフィの分解能(resol
ute photolithography)に起因して、均一な誘電体被覆
(uniform dielectric coverage)、金属による段部被覆
(metal step coverage)、または金属列および行コネク
タに関連する問題に発展する可能性がある。
Dアレイの生産化(productizing)において直面する1つ
の問題は、得られる構造が平面にならないことである(n
onplanarity)。効率的な光電発光部(opto-electronic l
ight emitter)を得るには、比較的厚いエピタキシャル
物質層を基板上に成長させる必要がある。この比較的厚
く成長させるエピタキシャル物質層のために、メサ・エ
ッチングによって、非平面部が生じる。この非平面は約
1ミクロンまたはそれ以上となる可能性がある。かかる
大きな非平面部は、フォトリソグラフィの分解能(resol
ute photolithography)に起因して、均一な誘電体被覆
(uniform dielectric coverage)、金属による段部被覆
(metal step coverage)、または金属列および行コネク
タに関連する問題に発展する可能性がある。
【0005】したがって、これらの問題を克服するLE
Dアレイの製造方法を提供することが非常に望まれてい
る。
Dアレイの製造方法を提供することが非常に望まれてい
る。
【0006】本発明の目的は、新規で改善されたLED
アレイの製造方法を提供することである。
アレイの製造方法を提供することである。
【0007】本発明の他の目的は新規で改善されたLE
Dアレイを提供することである。
Dアレイを提供することである。
【0008】本発明の更に他の目的は、従来の方法より
も簡単でしかも効率的であり、その上高生産レベル(hig
h production levels)に容易に適用可能な、新規で改善
されたLEDアレイ製造方法を提供することである。
も簡単でしかも効率的であり、その上高生産レベル(hig
h production levels)に容易に適用可能な、新規で改善
されたLEDアレイ製造方法を提供することである。
【0009】本発明の他の目的は、実質的に平面な半導
体チップが得られる、新規で改善されたLEDアレイ製
造方法を提供することである。
体チップが得られる、新規で改善されたLEDアレイ製
造方法を提供することである。
【0010】
【課題を解決するための手段】上述のおよびその他の問
題の実質的な解決、および上述のおよびその他の目的の
実現は、埋め込み発光ダイオード・アレイ(implanted l
ight emitting diodearray)の製造方法によって達成さ
れる。この方法は、主面を有する非導電性物質の基板を
用意する段階、前記基板の主面上に導電性物質層、導電
層上に第1キャリア制限層、第1キャリア制限層上に活
性層、そして活性層上に第2キャリア制限層をエピタキ
シャル成長させる段階とを含む。行領域および列領域が
第2キャリア制限層上に規定され、その間に行および列
に配置されたダイオード発光領域マトリクスが形成され
る。行領域内の複数の位置に第1不純物を注入して、第
2キャリア制限層、活性層、および第1キャリア制限層
の少なくとも一部を貫通する、複数の垂直導電体を形成
し、マトリクス内の各ダイオードへの行表面接点を設け
る。行および列領域に、第2キャリア制限層および少な
くとも活性層にわたって第2不純物を注入し、各ダイオ
ード発光領域周囲に、絶縁抵抗体(isolatingresistive
volume)を形成する。更に、各ダイオード周囲の絶縁抵
抗体は、活性層および第1キャリア制限層から垂直導電
体を絶縁するために配置されたものでもある。行領域
に、第2キャリア制限層、活性層、第1キャリア制限
層、および少なくとも基板の一部にわたって第3不純物
を注入し、ダイオード発光領域の各行間に絶縁抵抗体を
形成する。
題の実質的な解決、および上述のおよびその他の目的の
実現は、埋め込み発光ダイオード・アレイ(implanted l
ight emitting diodearray)の製造方法によって達成さ
れる。この方法は、主面を有する非導電性物質の基板を
用意する段階、前記基板の主面上に導電性物質層、導電
層上に第1キャリア制限層、第1キャリア制限層上に活
性層、そして活性層上に第2キャリア制限層をエピタキ
シャル成長させる段階とを含む。行領域および列領域が
第2キャリア制限層上に規定され、その間に行および列
に配置されたダイオード発光領域マトリクスが形成され
る。行領域内の複数の位置に第1不純物を注入して、第
2キャリア制限層、活性層、および第1キャリア制限層
の少なくとも一部を貫通する、複数の垂直導電体を形成
し、マトリクス内の各ダイオードへの行表面接点を設け
る。行および列領域に、第2キャリア制限層および少な
くとも活性層にわたって第2不純物を注入し、各ダイオ
ード発光領域周囲に、絶縁抵抗体(isolatingresistive
volume)を形成する。更に、各ダイオード周囲の絶縁抵
抗体は、活性層および第1キャリア制限層から垂直導電
体を絶縁するために配置されたものでもある。行領域
に、第2キャリア制限層、活性層、第1キャリア制限
層、および少なくとも基板の一部にわたって第3不純物
を注入し、ダイオード発光領域の各行間に絶縁抵抗体を
形成する。
【0011】上述のおよびその他の問題の実質的な解
決、および上述のおよびその他の目的の実現は、埋め込
み発光ダイオード・アレイにおいて達成される。この埋
め込み発光ダイオード・アレイは、主面を有する非導電
性物質の基板、この主面上の導電性物質層、導電層上の
第1キャリア制限層、第1キャリア制限層上の活性層、
および活性層上の第2キャリア制限層を含む。行領域お
よび列領域を第2キャリア制限層上に規定し、その間の
行および列にダイオード発光領域のマトリクスを配置す
る。露出された行領域内の複数の位置に第1不純物を停
留させて(reside)、第2キャリア制限層、活性層、およ
び第1キャリア制限層の少なくとも一部を貫通する複数
の垂直導電体を形成し、マトリクス内の各ダイオードに
行表面接点を設ける。露出された行および列領域に第2
不純物を停留させると共に、第2キャリア制限層および
少なくとも活性層に第2不純物拡散させることによっ
て、各ダイオード発光領域周囲に第1絶縁抵抗体を形成
する。また、各ダイオード周囲の第1絶縁抵抗体は、垂
直導電体を活性領域および第1キャリア制限層から絶縁
するために配置されるものでもある。露出された行領域
に第3不純物を停留させると共に、第2キャリア制限
層、活性層、第1キャリア制限層、および少なくとも基
板の一部に拡散させることによって、ダイオード発光領
域の各行間に第2絶縁抵抗体を形成する。
決、および上述のおよびその他の目的の実現は、埋め込
み発光ダイオード・アレイにおいて達成される。この埋
め込み発光ダイオード・アレイは、主面を有する非導電
性物質の基板、この主面上の導電性物質層、導電層上の
第1キャリア制限層、第1キャリア制限層上の活性層、
および活性層上の第2キャリア制限層を含む。行領域お
よび列領域を第2キャリア制限層上に規定し、その間の
行および列にダイオード発光領域のマトリクスを配置す
る。露出された行領域内の複数の位置に第1不純物を停
留させて(reside)、第2キャリア制限層、活性層、およ
び第1キャリア制限層の少なくとも一部を貫通する複数
の垂直導電体を形成し、マトリクス内の各ダイオードに
行表面接点を設ける。露出された行および列領域に第2
不純物を停留させると共に、第2キャリア制限層および
少なくとも活性層に第2不純物拡散させることによっ
て、各ダイオード発光領域周囲に第1絶縁抵抗体を形成
する。また、各ダイオード周囲の第1絶縁抵抗体は、垂
直導電体を活性領域および第1キャリア制限層から絶縁
するために配置されるものでもある。露出された行領域
に第3不純物を停留させると共に、第2キャリア制限
層、活性層、第1キャリア制限層、および少なくとも基
板の一部に拡散させることによって、ダイオード発光領
域の各行間に第2絶縁抵抗体を形成する。
【0012】
【実施例】本発明による埋め込み発光ダイオード・アレ
イの製造において実現される中間構造の簡略断面図を図
1に示す。この構造は基板10を含み、その上に高濃度
にドープされた導電層12が形成されている。いずれか
の公知の方法を用いて、第1キャリア制限層13(first
carrier confinement layer)、活性層14および第2
キャリア制限層15を導電層12上に形成する。キャリ
ア制限層13、活性層14およびキャリア制限層15
は、最終的には複数の発光ダイオードに分離される物質
である。導電性キャップ層16を第2制限層15上に形
成する。導電層12およびキャップ層16は、発光ダイ
オードの反対側に電気接点を設ける。
イの製造において実現される中間構造の簡略断面図を図
1に示す。この構造は基板10を含み、その上に高濃度
にドープされた導電層12が形成されている。いずれか
の公知の方法を用いて、第1キャリア制限層13(first
carrier confinement layer)、活性層14および第2
キャリア制限層15を導電層12上に形成する。キャリ
ア制限層13、活性層14およびキャリア制限層15
は、最終的には複数の発光ダイオードに分離される物質
である。導電性キャップ層16を第2制限層15上に形
成する。導電層12およびキャップ層16は、発光ダイ
オードの反対側に電気接点を設ける。
【0013】具体例では、基板10はドープされない砒
化ガリウム(GaAs)で作られ、半絶縁半導体(semi-
insulating semiconductor)を形成する。導電層12
は、基板10の表面上にエピタキシャル成長によって形
成された比較的多量にドープされたGaAs層である。
キャリア制限層13は、N−型半導電性(N-type semico
nductivity)が得られるようにドープされたインジウム
−ガリウム−アルミニウム−燐化物(indium-gallium-al
uminum-phosphide)(InGaAlP)のエピタキシャ
ル成長層である。活性層14は、InGaAlPのエピ
タキシャル成長層であり、この形成方法は当技術では公
知であるのでこれ以上の説明は不要と信じる。キャリア
制限層15は、P−型半導電性が得られるようにドープ
されたInGaAlP のエピタキシャル成長層であ
る。キャップ層16は、P−型導電性が得られるように
高濃度にドープされたGaAsのエピタキシャル成長層
である。前記種々の層は多くの他の形式で提供すること
ができ、本実施例はこれらの層の形成を簡略化するため
の開示であることは、勿論理解されよう。また、実施例
によっては、種々の特殊用途のために更に他の層を付加
することもあり、ここに開示する構造は、開示の目的で
基本構造として意図したものであり、限定として意図し
た訳ではないことも理解されよう。
化ガリウム(GaAs)で作られ、半絶縁半導体(semi-
insulating semiconductor)を形成する。導電層12
は、基板10の表面上にエピタキシャル成長によって形
成された比較的多量にドープされたGaAs層である。
キャリア制限層13は、N−型半導電性(N-type semico
nductivity)が得られるようにドープされたインジウム
−ガリウム−アルミニウム−燐化物(indium-gallium-al
uminum-phosphide)(InGaAlP)のエピタキシャ
ル成長層である。活性層14は、InGaAlPのエピ
タキシャル成長層であり、この形成方法は当技術では公
知であるのでこれ以上の説明は不要と信じる。キャリア
制限層15は、P−型半導電性が得られるようにドープ
されたInGaAlP のエピタキシャル成長層であ
る。キャップ層16は、P−型導電性が得られるように
高濃度にドープされたGaAsのエピタキシャル成長層
である。前記種々の層は多くの他の形式で提供すること
ができ、本実施例はこれらの層の形成を簡略化するため
の開示であることは、勿論理解されよう。また、実施例
によっては、種々の特殊用途のために更に他の層を付加
することもあり、ここに開示する構造は、開示の目的で
基本構造として意図したものであり、限定として意図し
た訳ではないことも理解されよう。
【0014】キャップ層16は、いくつかの公知の方法
のいずれかによって、キャリア制限層15上に選択的に
形成される。例えば、キャップ層16は、ブランケット
層としてエピタキシャル成長し、エッチングのような従
来の方法で領域17を除去し、キャリア制限層15の表
面を露出させる。本実施例では、キャップ層16をブラ
ンケット層としてエピタキシャル成長で形成し、マスク
(図示せず)を用いて領域17をエッチングで除去す
る。このマスクは、後に埋め込み(implanting)にも利用
されるが、このことはいずれ明白となろう。キャリア制
限層15の露出領域は、露出行領域と露出列領域とを規
定し、キャップ層16の残りの部分をダイオード発光領
域のマトリクス18に分割する。この説明を通じて、開
示を簡略化するために行および列と呼んでいるが、マト
リクスの行および列は一般的に物理的な方向付けによっ
て決まるものであるので、これらの用語は完全に相互交
換可能であることは、当業者には理解されよう。この説
明の間図6の上面図を参照すれば、構造の理解の助けと
なろう。キャップ層16は、キャリア制限層15の表面
をマスクすることによって、エピタキシャル成長または
付着させることも可能であることは、勿論理解されよ
う。いずれの方法でも、キャップ層は約500オングス
トローム程度の厚さに過ぎないので、プロセスの平面化
にさほど重大な変化を及ぼすことはない。
のいずれかによって、キャリア制限層15上に選択的に
形成される。例えば、キャップ層16は、ブランケット
層としてエピタキシャル成長し、エッチングのような従
来の方法で領域17を除去し、キャリア制限層15の表
面を露出させる。本実施例では、キャップ層16をブラ
ンケット層としてエピタキシャル成長で形成し、マスク
(図示せず)を用いて領域17をエッチングで除去す
る。このマスクは、後に埋め込み(implanting)にも利用
されるが、このことはいずれ明白となろう。キャリア制
限層15の露出領域は、露出行領域と露出列領域とを規
定し、キャップ層16の残りの部分をダイオード発光領
域のマトリクス18に分割する。この説明を通じて、開
示を簡略化するために行および列と呼んでいるが、マト
リクスの行および列は一般的に物理的な方向付けによっ
て決まるものであるので、これらの用語は完全に相互交
換可能であることは、当業者には理解されよう。この説
明の間図6の上面図を参照すれば、構造の理解の助けと
なろう。キャップ層16は、キャリア制限層15の表面
をマスクすることによって、エピタキシャル成長または
付着させることも可能であることは、勿論理解されよ
う。いずれの方法でも、キャップ層は約500オングス
トローム程度の厚さに過ぎないので、プロセスの平面化
にさほど重大な変化を及ぼすことはない。
【0015】次に図2を参照する。キャリア制限層15
内のP−型半導体材料および活性層14の材料から成る
垂直柱(vertical pillar)20を、高濃度にドープされ
たN−型導電性物質に変換することによって、導電層1
2に対する複数の表面接点を形成する。この変換は、露
出行領域17内の垂直柱20の所定位置に不純物を注入
することによって達成される。本実施例では、表面接点
は行内に形成され、各行内の各発光ダイオードに対して
表面接点を設けることにより、各発光ダイオードの下側
接点への接続部の抵抗を少なくする。しかしながら、中
間垂直柱のいくつかまたは全てを除去し、各行の所定位
置、例えば、各行の端部のみに、導電層12への接続部
(垂直柱20)によって行接続部を作成することも可能
であることは理解されよう。
内のP−型半導体材料および活性層14の材料から成る
垂直柱(vertical pillar)20を、高濃度にドープされ
たN−型導電性物質に変換することによって、導電層1
2に対する複数の表面接点を形成する。この変換は、露
出行領域17内の垂直柱20の所定位置に不純物を注入
することによって達成される。本実施例では、表面接点
は行内に形成され、各行内の各発光ダイオードに対して
表面接点を設けることにより、各発光ダイオードの下側
接点への接続部の抵抗を少なくする。しかしながら、中
間垂直柱のいくつかまたは全てを除去し、各行の所定位
置、例えば、各行の端部のみに、導電層12への接続部
(垂直柱20)によって行接続部を作成することも可能
であることは理解されよう。
【0016】具体例では、垂直柱20の形成には、標準
イオン注入および注入マスク技術を用いる。シリコンS
i+のドナー・イオン(donor ions)を用いるが、この材
料系(例えば、Se、Te等)の公知のドナーであれば
どれでも利用可能であることは理解されよう。典型的
に、製造工場には、200KeVの最大加速電圧を有す
るイオン注入機(ion implanter)が装備されている。こ
のエネルギにおける二重イオン化されたSiイオンの射
出範囲(projected range)は、約0.35ミクロンであ
り、このために層15,14双方の厚さを合わせた寸法
が約0.35ミクロンに制限される。したがって、注入
段階に先だって、キャップ層16の上層部(17)を除
去して、注入深度を最大限確保しておけば有利である。
注入量(implant dose)は柱20を導電体層15,14に
変換するのに十分でなければならない。この変換を達成
するために、一実施例における埋め込み量は、1cm2
当たり1014の範囲である。注入を垂直柱20に制限す
るには、通常の方法で注入マスク内に形成される厚さ約
2.5ミクロンのフォトレジスト層で十分である。
イオン注入および注入マスク技術を用いる。シリコンS
i+のドナー・イオン(donor ions)を用いるが、この材
料系(例えば、Se、Te等)の公知のドナーであれば
どれでも利用可能であることは理解されよう。典型的
に、製造工場には、200KeVの最大加速電圧を有す
るイオン注入機(ion implanter)が装備されている。こ
のエネルギにおける二重イオン化されたSiイオンの射
出範囲(projected range)は、約0.35ミクロンであ
り、このために層15,14双方の厚さを合わせた寸法
が約0.35ミクロンに制限される。したがって、注入
段階に先だって、キャップ層16の上層部(17)を除
去して、注入深度を最大限確保しておけば有利である。
注入量(implant dose)は柱20を導電体層15,14に
変換するのに十分でなければならない。この変換を達成
するために、一実施例における埋め込み量は、1cm2
当たり1014の範囲である。注入を垂直柱20に制限す
るには、通常の方法で注入マスク内に形成される厚さ約
2.5ミクロンのフォトレジスト層で十分である。
【0017】一旦垂直柱20の埋め込みが完了したな
ら、高温アニールによってこの埋め込んだ垂直柱20を
活性化する。一般的に、埋め込みの深さおよび投与量の
ために、この高温アニールは約800℃ないし900℃
の範囲の温度を必要とする。一般的に、後続の注入およ
びメタライゼーション段階(後に説明する)はかかる高
温には耐えられないので、垂直柱20の埋め込みは連続
プロセス内の第1段階となる。
ら、高温アニールによってこの埋め込んだ垂直柱20を
活性化する。一般的に、埋め込みの深さおよび投与量の
ために、この高温アニールは約800℃ないし900℃
の範囲の温度を必要とする。一般的に、後続の注入およ
びメタライゼーション段階(後に説明する)はかかる高
温には耐えられないので、垂直柱20の埋め込みは連続
プロセス内の第1段階となる。
【0018】次に図3を参照する。規定された各発光領
域18周囲に絶縁抵抗体即ちモート(moat)25を形成す
るために不純物物質を注入することによって、各発光ダ
イオードの範囲を規定する。抵抗性モート25は、各発
光ダイオードのP−N接合(キャリア制限層15、活性
層14およびキャリア制限層13)を通過する電流の流
れを横方向に制限することによって、各発光ダイオード
の発光領域を規定する。モート25の深さ範囲は、所望
の電流制限レベルと、発光ダイオードのP−N接合を貫
通する注入の結果生じる潜在的な悪影響に応じて(例え
ば、信頼性の問題)、キャップ層16のみがエッチング
される深さゼロから、キャリア制限層13奥深くまで変
動する。対応する注入エネルギは、0から約200Ke
Vの範囲となる。
域18周囲に絶縁抵抗体即ちモート(moat)25を形成す
るために不純物物質を注入することによって、各発光ダ
イオードの範囲を規定する。抵抗性モート25は、各発
光ダイオードのP−N接合(キャリア制限層15、活性
層14およびキャリア制限層13)を通過する電流の流
れを横方向に制限することによって、各発光ダイオード
の発光領域を規定する。モート25の深さ範囲は、所望
の電流制限レベルと、発光ダイオードのP−N接合を貫
通する注入の結果生じる潜在的な悪影響に応じて(例え
ば、信頼性の問題)、キャップ層16のみがエッチング
される深さゼロから、キャリア制限層13奥深くまで変
動する。対応する注入エネルギは、0から約200Ke
Vの範囲となる。
【0019】具体例では、酸素イオンO+を注入不純物
として利用する。しかしながら、抵抗性領域を生成す
る、水素(H+)、硼素(B+)等を含む他の多くの種
類も知られていることは理解されよう。適当な絶縁のた
めに必要な注入量は、選択される注入深度によって変化
するが、典型的にcm2当たり1012ないし1013の範
囲である。一般的に、各発光領域18周囲のモート25
に注入を制限するには、通常の方法で注入マスク内に形
成される厚さ約2.0ミクロンのフォトレジスト層で十
分である。キャップ層16を高抵抗性にするのは非常に
難しいので(この時点では公知の注入プロセスはな
い)、通常この注入段階に先だってキャップ層16を除
去し露出領域17を形成することは理解されよう。先に
説明したように、キャップ層16は厚さ約500オング
ストロームに過ぎないので、これを除去しても、構造の
平面性に重大な影響を与えることはない。抵抗性モート
25は、各発光ダイオード(P−型キャリア制限層1
5)とN−型垂直柱20との間の界面における、寄生注
入P−N接合(parasitic implanted PN junction)を除
去する作用も行うことに注意されたい。
として利用する。しかしながら、抵抗性領域を生成す
る、水素(H+)、硼素(B+)等を含む他の多くの種
類も知られていることは理解されよう。適当な絶縁のた
めに必要な注入量は、選択される注入深度によって変化
するが、典型的にcm2当たり1012ないし1013の範
囲である。一般的に、各発光領域18周囲のモート25
に注入を制限するには、通常の方法で注入マスク内に形
成される厚さ約2.0ミクロンのフォトレジスト層で十
分である。キャップ層16を高抵抗性にするのは非常に
難しいので(この時点では公知の注入プロセスはな
い)、通常この注入段階に先だってキャップ層16を除
去し露出領域17を形成することは理解されよう。先に
説明したように、キャップ層16は厚さ約500オング
ストロームに過ぎないので、これを除去しても、構造の
平面性に重大な影響を与えることはない。抵抗性モート
25は、各発光ダイオード(P−型キャリア制限層1
5)とN−型垂直柱20との間の界面における、寄生注
入P−N接合(parasitic implanted PN junction)を除
去する作用も行うことに注意されたい。
【0020】本実施例では、露出行領域および露出列領
域は、ダイオード発光領域18のマトリクスを規定す
る。この領域は、例えば、200または300列および
100または200行、または特殊用途ではこれ以上の
発光ダイオードを含む。また、上述の実施例では、キャ
リア制限層13と導電層12は各発光ダイオードに共通
としている。これによって、各行の各発光ダイオードの
下側端子(キャリア制限層13)が共通接続されるため
好都合である。しかしながら、本実施例では、発光ダイ
オードの行を互いに絶縁し、それらの間のクロストーク
(crosstalk)を防ぐことが必要である。
域は、ダイオード発光領域18のマトリクスを規定す
る。この領域は、例えば、200または300列および
100または200行、または特殊用途ではこれ以上の
発光ダイオードを含む。また、上述の実施例では、キャ
リア制限層13と導電層12は各発光ダイオードに共通
としている。これによって、各行の各発光ダイオードの
下側端子(キャリア制限層13)が共通接続されるため
好都合である。しかしながら、本実施例では、発光ダイ
オードの行を互いに絶縁し、それらの間のクロストーク
(crosstalk)を防ぐことが必要である。
【0021】図4を参照すると、この具体的実施例で
は、発光ダイオードの隣接する2本の行間に延在する、
実質的に連続的な壁のような絶縁埋め込み部(isolation
implant)30によって絶縁を得ている。更に、埋め込
み部30は、キャリア制限層15、活性層14、キャリ
ア制限層13および導電層12を貫通して下方に延び、
隣接する行を互いに電気的に絶縁する。図1〜図4に示
した具体的実施例では、モート25がP−型層(キャリ
ア制限層15および活性層14)を絶縁するので、絶縁
埋め込み部30は行に対してN−型層(キャリア制限層
13および導電層12)のみを絶縁すればよい。他の実
施例で、抵抗性モート25が垂直方向に非常に薄い場合
は、絶縁埋め込み部30はP−型層も絶縁しなければな
らない場合もある。
は、発光ダイオードの隣接する2本の行間に延在する、
実質的に連続的な壁のような絶縁埋め込み部(isolation
implant)30によって絶縁を得ている。更に、埋め込
み部30は、キャリア制限層15、活性層14、キャリ
ア制限層13および導電層12を貫通して下方に延び、
隣接する行を互いに電気的に絶縁する。図1〜図4に示
した具体的実施例では、モート25がP−型層(キャリ
ア制限層15および活性層14)を絶縁するので、絶縁
埋め込み部30は行に対してN−型層(キャリア制限層
13および導電層12)のみを絶縁すればよい。他の実
施例で、抵抗性モート25が垂直方向に非常に薄い場合
は、絶縁埋め込み部30はP−型層も絶縁しなければな
らない場合もある。
【0022】具体例では、二重イオン化酸素イオンO+
+を不純物として用いる。その理由は、二重イオン化酸
素イオンには非常に薄い注入マスクを用いることがで
き、酸素を注入されたGaAs層は、適度の温度サイク
ルの後でも、それらの抵抗特性を保持するからである。
絶縁埋め込み部30は導電層12を貫通しなければなら
ないので、絶縁埋め込み部30の深さ範囲は、構造(層
12,13,14,15)の全体的な厚さ(図5に
「d」として示す)を制限することになる。二重イオン
化酸素イオンは、200KeVにおいて約0.6ミクロ
ンの射出範囲(projected range)を有する。水素(H
+)または硼素(B+)のような他のイオンはより深い
絶縁を形成することができるので、より厚い構造を得る
ことができる。必要とされる絶縁には、1cm2当たり
約1013ないし1cm2あたり1014の注入量が適当で
あることが認められている。厚さ約3ミクロンのフォト
レジスト・マスクが、この絶縁埋め込み段階には適当で
ある。
+を不純物として用いる。その理由は、二重イオン化酸
素イオンには非常に薄い注入マスクを用いることがで
き、酸素を注入されたGaAs層は、適度の温度サイク
ルの後でも、それらの抵抗特性を保持するからである。
絶縁埋め込み部30は導電層12を貫通しなければなら
ないので、絶縁埋め込み部30の深さ範囲は、構造(層
12,13,14,15)の全体的な厚さ(図5に
「d」として示す)を制限することになる。二重イオン
化酸素イオンは、200KeVにおいて約0.6ミクロ
ンの射出範囲(projected range)を有する。水素(H
+)または硼素(B+)のような他のイオンはより深い
絶縁を形成することができるので、より厚い構造を得る
ことができる。必要とされる絶縁には、1cm2当たり
約1013ないし1cm2あたり1014の注入量が適当で
あることが認められている。厚さ約3ミクロンのフォト
レジスト・マスクが、この絶縁埋め込み段階には適当で
ある。
【0023】図5および図6を参照すると、完成した発
光ダイオード・アレイが示されている。図6は一部を除
去した上面図であり、図5は図6の線5−5から見た全
体的な断面図である。一旦図4の構造が完成したなら、
本製造プロセスは、各発光ダイオードへのN−型および
P−型オーム接点の形成、接触ビア(contact vias)を有
する中間層誘電体(interlayer dielectric)の付着、お
よび相互接続メタライゼーションのパターニングを残す
のみとなる。一般的に、これらの段階は、標準シリコン
およびGaAs集積回路製造プロセスによって行うこと
ができる。この具体例では、導電性垂直柱20によって
形成された複数の表面接点は、行バス35に接続され
る。行バス35はN−接点メタルであり、例えば、厚さ
約4000オングストロームで、適切なフォトレジスト
・パターンを加えられ、約460℃の温度で混成(allo
y)されたNiGeAuのリフトオフ(liftoff)である。
したがって、各行内の各発光ダイオードの下側端子、本
実施例ではカソードは当該行内の他の各発光ダイオード
の下側端子、および外部接続パッド(図示せず)に接続
される。
光ダイオード・アレイが示されている。図6は一部を除
去した上面図であり、図5は図6の線5−5から見た全
体的な断面図である。一旦図4の構造が完成したなら、
本製造プロセスは、各発光ダイオードへのN−型および
P−型オーム接点の形成、接触ビア(contact vias)を有
する中間層誘電体(interlayer dielectric)の付着、お
よび相互接続メタライゼーションのパターニングを残す
のみとなる。一般的に、これらの段階は、標準シリコン
およびGaAs集積回路製造プロセスによって行うこと
ができる。この具体例では、導電性垂直柱20によって
形成された複数の表面接点は、行バス35に接続され
る。行バス35はN−接点メタルであり、例えば、厚さ
約4000オングストロームで、適切なフォトレジスト
・パターンを加えられ、約460℃の温度で混成(allo
y)されたNiGeAuのリフトオフ(liftoff)である。
したがって、各行内の各発光ダイオードの下側端子、本
実施例ではカソードは当該行内の他の各発光ダイオード
の下側端子、および外部接続パッド(図示せず)に接続
される。
【0024】同様に、各列内の各ダイオード(キャップ
層16の発光領域18)の上側端子は、接続部38によ
って、列バス40(図6参照)に接続されている。列バ
ス40および接続部38は、P−接触金属であり、例え
ば、厚さ約7000オングストロームで、適切なフォト
レジスト・パターンを加えられ、約250℃の温度で混
成されたTiPtAuのリフトオフである。このよう
に、1つの列内の各発光ダイオードの上側端子は、当該
列内の他の各発光ダイオードの上側端子に接続されてい
る。行バス35を形成するメタライゼーションを、接続
部38および列バス40から電気的に絶縁するために、
SiN/SiOの誘電体層45が設けられる。図5に示
すように、具体例では、各発光ダイオードの発光領域1
8は、Wlの寸法がほぼ10ミクロンのほぼ正方形であ
る。発光ダイオードの発光領域18間の行および列領域
17は、両方ともほぼ等しく、約10ミクロンより短い
幅W2を有する。したがって、この構造の表面の内約2
5%が発光する。
層16の発光領域18)の上側端子は、接続部38によ
って、列バス40(図6参照)に接続されている。列バ
ス40および接続部38は、P−接触金属であり、例え
ば、厚さ約7000オングストロームで、適切なフォト
レジスト・パターンを加えられ、約250℃の温度で混
成されたTiPtAuのリフトオフである。このよう
に、1つの列内の各発光ダイオードの上側端子は、当該
列内の他の各発光ダイオードの上側端子に接続されてい
る。行バス35を形成するメタライゼーションを、接続
部38および列バス40から電気的に絶縁するために、
SiN/SiOの誘電体層45が設けられる。図5に示
すように、具体例では、各発光ダイオードの発光領域1
8は、Wlの寸法がほぼ10ミクロンのほぼ正方形であ
る。発光ダイオードの発光領域18間の行および列領域
17は、両方ともほぼ等しく、約10ミクロンより短い
幅W2を有する。したがって、この構造の表面の内約2
5%が発光する。
【0025】図7〜図12を参照すると、先のLEDア
レイを製造する方法をいくらか変更した場合の種々の段
階が示されている。本実施例では、上記実施例の構成物
と同様の構成物には同様の番号を付し、番号にはすべて
ダッシュを付けて、これが異なる実施例であることを示
す。
レイを製造する方法をいくらか変更した場合の種々の段
階が示されている。本実施例では、上記実施例の構成物
と同様の構成物には同様の番号を付し、番号にはすべて
ダッシュを付けて、これが異なる実施例であることを示
す。
【0026】具体的に図7を参照すると、図1の構造と
基本的に同一の構造は基板10’を含み、この上に高濃
度にドープされた導電層12’が形成されている。いず
れかの公知の方法を用いて、第1キャリア制限層1
3’、活性層14’および第2キャリア制限層15’
を、導電層12’上に形成する。キャリア制限層1
3’、活性層14’およびキャリア制限層15’は、結
果的に複数の発光ダイオードに分離される物質である。
導電性キャップ層16’を、第2制限層15’上に形成
する。本製造方法における相違点の1つは、キャップ層
16’をドープせずに成長させることである。第1段階
はベリリウム・イオン(Be+)のような物質を選択的
に注入して、p+接点領域を形成すると共に、ダイオー
ド発光領域18’を規定することである。一般的に、こ
の注入は比較的浅く(<50KeV)、投与量を約IE
14ないしIE15cm2の範囲として、キャップ層1
6’を高濃度にドープし、良好なオーム接点を形成する
と共に、横方向に電流を拡散させる。
基本的に同一の構造は基板10’を含み、この上に高濃
度にドープされた導電層12’が形成されている。いず
れかの公知の方法を用いて、第1キャリア制限層1
3’、活性層14’および第2キャリア制限層15’
を、導電層12’上に形成する。キャリア制限層1
3’、活性層14’およびキャリア制限層15’は、結
果的に複数の発光ダイオードに分離される物質である。
導電性キャップ層16’を、第2制限層15’上に形成
する。本製造方法における相違点の1つは、キャップ層
16’をドープせずに成長させることである。第1段階
はベリリウム・イオン(Be+)のような物質を選択的
に注入して、p+接点領域を形成すると共に、ダイオー
ド発光領域18’を規定することである。一般的に、こ
の注入は比較的浅く(<50KeV)、投与量を約IE
14ないしIE15cm2の範囲として、キャップ層1
6’を高濃度にドープし、良好なオーム接点を形成する
と共に、横方向に電流を拡散させる。
【0027】前述の方法におけるように、次の段階は、
図8を具体的に参照すると、Si+等を注入して、接合
部の下にn−型層12’,13’への接点を設けること
である。Be+の注入およびSi+の注入の双方は、高
温(850℃〜900℃)で共通に熱処理することがで
きる(coanneal)。本製造プロセスにおける重要な相違
は、Si+注入によってキャップ層16’をドープする
ので、n−接点が作られる領域17’ではn−型となる
ことである。
図8を具体的に参照すると、Si+等を注入して、接合
部の下にn−型層12’,13’への接点を設けること
である。Be+の注入およびSi+の注入の双方は、高
温(850℃〜900℃)で共通に熱処理することがで
きる(coanneal)。本製造プロセスにおける重要な相違
は、Si+注入によってキャップ層16’をドープする
ので、n−接点が作られる領域17’ではn−型となる
ことである。
【0028】オーム・メタライゼーション(ohmic metal
lization)を次に行い、図9に示すように、接点3
5’,38’を形成する。この具体的実施例では、標準
リフトオフ・プロセスにおいて同一メタライゼーション
(即ち、Ni/Ge/W)をn−接点35’およびp−
接点38’の双方に用いて金属をパターニングするが、
望ましければ、他の物質および方法を利用してもよいこ
とは理解されよう。次に、メタライゼーションを約55
0℃で混成する。本製造方法における主要な相違点は、
先のプロセスにおける型が変換された(p−型からn−
型)InGaAlP層15’の代わりに、GaAsギャ
ップ層16’がn−接点35’の対象となることであ
る。このように接点を変更することによって、より高濃
度にドープされた下側バンド・ギャップ層12’へのオ
ーム接点が大幅に改善される。
lization)を次に行い、図9に示すように、接点3
5’,38’を形成する。この具体的実施例では、標準
リフトオフ・プロセスにおいて同一メタライゼーション
(即ち、Ni/Ge/W)をn−接点35’およびp−
接点38’の双方に用いて金属をパターニングするが、
望ましければ、他の物質および方法を利用してもよいこ
とは理解されよう。次に、メタライゼーションを約55
0℃で混成する。本製造方法における主要な相違点は、
先のプロセスにおける型が変換された(p−型からn−
型)InGaAlP層15’の代わりに、GaAsギャ
ップ層16’がn−接点35’の対象となることであ
る。このように接点を変更することによって、より高濃
度にドープされた下側バンド・ギャップ層12’へのオ
ーム接点が大幅に改善される。
【0029】先に説明した製造方法におけるように、各
発光ダイオードを区分する(confinement)には、図10
に示すように、不純物を注入することにより、規定され
た発光領域18’の各々の周囲に絶縁抵抗体(isolation
resistive volume)即ちモート25’を形成する。抵抗
性モート25’は、発光ダイオードの各々のP−N接合
(キャリア制限層15’、活性層14’およびキャリア
制限層13’)を通過する電流を横方向に制限するの
で、各発光ダイオードの発光領域を規定する。また、領
域17’内のキャップ層16’をエッチングで除去し、
表面上での横方向寄生p−n接合の形成を排除する。
発光ダイオードを区分する(confinement)には、図10
に示すように、不純物を注入することにより、規定され
た発光領域18’の各々の周囲に絶縁抵抗体(isolation
resistive volume)即ちモート25’を形成する。抵抗
性モート25’は、発光ダイオードの各々のP−N接合
(キャリア制限層15’、活性層14’およびキャリア
制限層13’)を通過する電流を横方向に制限するの
で、各発光ダイオードの発光領域を規定する。また、領
域17’内のキャップ層16’をエッチングで除去し、
表面上での横方向寄生p−n接合の形成を排除する。
【0030】先に説明した製造方法と同様に、行間の絶
縁には、図11に示すように、発光ダイオードの2本の
隣接する行の間に実質的に連続する壁のように延在する
絶縁インプラント30’が設けられる。全体的には先に
述べたように、インプラント30’は、キャリア制限層
15’、活性層14’、キャリア制限層13’および導
電層12’を貫通して下方向に延在し、隣接する行を互
いに電気的に絶縁する。
縁には、図11に示すように、発光ダイオードの2本の
隣接する行の間に実質的に連続する壁のように延在する
絶縁インプラント30’が設けられる。全体的には先に
述べたように、インプラント30’は、キャリア制限層
15’、活性層14’、キャリア制限層13’および導
電層12’を貫通して下方向に延在し、隣接する行を互
いに電気的に絶縁する。
【0031】本製造方法の最終段階は、前記構造をSi
O2のような誘電体物質の層45’で被覆し、オーム・
メタライゼーション接点35,’,38’に接触するた
めのビアをエッチングし、相互接続メタライゼーション
をパターニングしてダイオードを行および列に接続する
ことから成る。これら最終段階は、一般的に当技術にお
いて公知の様々な方法のいずれかによって行われる。
O2のような誘電体物質の層45’で被覆し、オーム・
メタライゼーション接点35,’,38’に接触するた
めのビアをエッチングし、相互接続メタライゼーション
をパターニングしてダイオードを行および列に接続する
ことから成る。これら最終段階は、一般的に当技術にお
いて公知の様々な方法のいずれかによって行われる。
【0032】以上のように、主要な問題の多くを克服す
るLEDアレイを製造する少なくとも2つの方法が開示
された。
るLEDアレイを製造する少なくとも2つの方法が開示
された。
【0033】新規で改善されたLEDアレイ製造方法
は、他の方法よりも簡素でしかも効率的であり、高生産
レベルにも用意に適用可能である。更に、前記新規で改
善されたLEDアレイ製造方法は、実質的に平面の半導
体チップを提供するので、メタライゼーション、絶縁層
の形成等を含む段階の多くを簡素化することができる。
また、一般的に困難なプロセスであるエッチングを最小
限に抑えることにもなる。
は、他の方法よりも簡素でしかも効率的であり、高生産
レベルにも用意に適用可能である。更に、前記新規で改
善されたLEDアレイ製造方法は、実質的に平面の半導
体チップを提供するので、メタライゼーション、絶縁層
の形成等を含む段階の多くを簡素化することができる。
また、一般的に困難なプロセスであるエッチングを最小
限に抑えることにもなる。
【0034】開示した方法の種々の段階は、説明のため
に、具体的な順序で行ったが、これら開示された方法の
種々の段階は相互交換可能であると共に、特定用途では
他の段階と組み合わせることもできる。したがって、開
示された方法におけるかかる変更は全て特許請求の範囲
の範疇に入ることを意図するものである。
に、具体的な順序で行ったが、これら開示された方法の
種々の段階は相互交換可能であると共に、特定用途では
他の段階と組み合わせることもできる。したがって、開
示された方法におけるかかる変更は全て特許請求の範囲
の範疇に入ることを意図するものである。
【図1】本発明による埋め込み発光ダイオード・アレイ
の製造における一段階を示す簡略断面図。
の製造における一段階を示す簡略断面図。
【図2】本発明による埋め込み発光ダイオード・アレイ
の製造における一段階を示す簡略断面図。
の製造における一段階を示す簡略断面図。
【図3】本発明による埋め込み発光ダイオード・アレイ
の製造における一段階を示す簡略断面図。
の製造における一段階を示す簡略断面図。
【図4】本発明による埋め込み発光ダイオード・アレイ
の製造における一段階を示す簡略断面図。
の製造における一段階を示す簡略断面図。
【図5】本発明による埋め込み発光ダイオード・アレイ
の製造における一段階を示す簡略断面図。
の製造における一段階を示す簡略断面図。
【図6】完成された埋め込み発光ダイオード・アレイの
一部を除去した上面図。
一部を除去した上面図。
【図7】本発明による別の製造方法における一段階を示
す簡略断面図。
す簡略断面図。
【図8】本発明による別の製造方法における一段階を示
す簡略断面図。
す簡略断面図。
【図9】本発明による別の製造方法における一段階を示
す簡略断面図。
す簡略断面図。
【図10】本発明による別の製造方法における一段階を
示す簡略断面図。
示す簡略断面図。
【図11】本発明による別の製造方法における一段階を
示す簡略断面図。
示す簡略断面図。
【図12】本発明による別の製造方法における一段階を
示す簡略断面図。
示す簡略断面図。
10,10’ 基板 12,12’ 導電性物質層 13,13’ 第1キャリア制限層 14,14’ 活性層 15,15’ 第2キャリア制限層 16,16’ 導電性キャップ層 17,17’ 露出表面領域 18,18’ ダイオード発光領域 20,20’ 第1不純物 25,25’ 第2不純物 30,30’ 第3不純物
Claims (5)
- 【請求項1】埋め込み発光ダイオード・アレイの製造方
法であって:主面を有し、非導電性物質の基板(10,
10’)を用意する段階;前記基板の主面上に導電性物
質層(12,12’)を形成する段階;前記導電層上に
第1キャリア制限層(13,13’)を形成する段階;
前記第1キャリア制限層上に活性層(14,14’)を
形成する段階;前記活性層上に第2キャリア制限層(1
5,15’)を形成する段階;前記第2キャリア制限層
上に選択的に導電性キャップ層(16,16’)を形成
し、前記第2制限層の露出表面領域(17,17’)を
設けて、露出行領域と露出列領域とを規定し、それらの
間の行および列に、前記導電性キャップ層で被覆された
ダイオード発光領域(18,18’)のマトリクスを設
ける段階;前記露出行領域内の複数の位置に第1不純物
(20,20’)を注入して、前記第2キャリア制限
層、前記活性層、および前記第1キャリア制限層の少な
くとも一部を貫通する複数の垂直導体を形成して、前記
マトリクス内の各ダイオードに対する行表面接点を設け
る段階;前記第2キャリア制限層および少なくとも前記
活性層にわたって、前記露出行および列領域に第2不純
物(25,25’)を注入し、各ダイオード発光領域
(18)周囲に絶縁抵抗体を形成し、前記垂直導体を前
記活性層および前記第1キャリア制限層から分離するよ
うに、各ダイオード周囲の該絶縁抵抗体を位置付ける段
階;および前記第2キャリア制限層、前記活性層、前記
第1キャリア制限層、および少なくとも基板の一部にお
いて、前記露出行領域に第3不純物(30,30’)を
注入し、ダイオード発光領域の各行間に絶縁抵抗体を形
成する段階;から成ることを特徴とする方法。 - 【請求項2】埋め込み発光ダイオード・アレイの製造方
法であって:主面を有する基板(10,10’)を用意
する段階;前記基板の主面によって支持された導電性物
質層(12,12’)、前記導電層上の第1キャリア制
限層(13,13’)、前記第1キャリア制限層上の活
性層(14,14’)、および前記活性層上の第2キャ
リア制限層(15,15’)を少なくとも含む複数の物
質層を、前記基板上に形成する段階;および前記複数の
物質層に不純物(20,20’,25,25’,30,
30’)を注入し、前記複数の物質層を、行および列か
ら成るマトリクス状に配置された複数の絶縁された発光
ダイオードに分離し、前記複数の層の少なくともいくつ
かを貫通する複数の垂直導体(20,20’)を形成
し、前記マトリクス内の各ダイオードに表面接点を設け
る段階;から成ることを特徴とする方法。 - 【請求項3】埋め込み発光ダイオード・アレイの製造方
法であって:主面を有し、非導電性物質の基板(10,
10’)を用意する段階;前記基板の主面上に導電性物
質層(12,12’)、前記導電層上に第1キャリア制
限層(13,13’)、前記第1キャリア制限層上に活
性層(14,14’)、および前記活性層上に第2キャ
リア制限層(15,15’)をエピタキシャル成長させ
る段階;行および列領域(17,17’)を規定し、そ
の間にダイオード発光領域(18,18’)の行および
列をマトリクス状に配置する段階;前記行領域内の複数
の位置に第1不純物(20,20’)を注入し、前記第
2キャリア制限層、前記活性層、および前記第1キャリ
ア制限層の少なくとも一部を貫通する複数の垂直導体
(20,20’)を形成し、前記マトリクス内の各ダイ
オードに行表面接点を設ける段階;前記第2キャリア制
限層および少なくとも前記活性層にわたって、前記行お
よび列領域に第2不純物(25,25’)を注入し、各
ダイオード発光領域周囲に絶縁抵抗体を形成し、前記垂
直導体(20,20’)を前記活性層および前記第1キ
ャリア制限層から分離するように、各ダイオード周囲の
該絶縁抵抗体を位置付ける段階;および前記第2キャリ
ア制限層、前記活性層、前記第1キャリア制限層、およ
び少なくとも基板の一部において、前記行領域に第3不
純物(30,30’)を注入し、ダイオード発光領域の
各行間に絶縁抵抗体を形成する段階;から成ることを特
徴とする方法。 - 【請求項4】埋め込み発光ダイオード・アレイであっ
て:主面を有する基板(10,10’);前記基板の主
面によって支持された導電性物質層(12,12’)、
前記導電層上の第1キャリア制限層(13,13’)、
前記第1キャリア制限層上の活性層(14,14’)、
および前記活性層上の第2キャリア制限層(15,1
5’)を少なくとも含む、前記基板上の複数の物質層;
および前記複数の物質層を、行および列から成るマトリ
クスに配置された複数の絶縁された発光ダイオードに分
離し、前記複数の層の少なくともいくつかを貫通する複
数の垂直導体(20,20’)を形成し、前記マトリク
ス内の各ダイオードに表面接点を設けるように前記複数
の物質層に停留する不純物(20,20’,25,2
5’,30,30’);から成ることを特徴とする埋め
込み発光ダイオード・アレイ。 - 【請求項5】埋め込み発光ダイオード・アレイであっ
て:主面を有し、非導電性物質の基板(10,1
0’);前記基板の主面上の導電性物質層(12,1
2’)、前記導電層上の第1キャリア制限層(13,1
3’)、前記第1キャリア制限層上の活性層(14,1
4’)、および前記活性層上に第2キャリア制限層(1
5,15’);前記第2キャリア制限層上に規定された
行および列にダイオード発光領域(18,18’)を配
置したマトリクスを構成する、行領域および列領域(1
7,17’);前記第2キャリア制限層、前記活性層、
および前記第1キャリア制限層の少なくとも一部を貫通
する複数の垂直導体(20,20’)を形成する、前記
行領域内の複数の位置に停留する第1不純物(20,2
0’)であって、前記マトリクス内の各ダイオードに行
表面接点を設ける前記第1不純物;前記露出行および列
領域に停留し、前記第2キャリア制限層および少なくと
も前記活性層に伸び、各ダイオード発光領域周囲に絶縁
抵抗体を形成し、前記垂直導体を前記活性層および前記
第1キャリア制限層から分離するように、各ダイオード
周囲の該絶縁抵抗体を位置付ける、第2不純物(25,
25’);および前記露出行領域に停留し、前記第2キ
ャリア制限層、前記活性層、前記第1キャリア制限層、
および少なくとも基板の一部に伸び、ダイオード発光領
域の各行間に絶縁抵抗体を形成する第3不純物(30,
30’);から成ることを特徴とする埋め込み発光ダイ
オード・アレイ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US240055 | 1994-05-09 | ||
US08/240,055 US5453386A (en) | 1994-05-09 | 1994-05-09 | Method of fabrication of implanted LED array |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07306649A true JPH07306649A (ja) | 1995-11-21 |
Family
ID=22904917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12556195A Pending JPH07306649A (ja) | 1994-05-09 | 1995-04-27 | 埋め込みledアレイおよびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5453386A (ja) |
EP (1) | EP0683526A1 (ja) |
JP (1) | JPH07306649A (ja) |
KR (1) | KR950034865A (ja) |
TW (1) | TW359042B (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100291911B1 (ko) * | 1994-07-26 | 2001-09-17 | 김순택 | 반도체발광소자를이용한표시소자 |
US5641611A (en) * | 1995-08-21 | 1997-06-24 | Motorola | Method of fabricating organic LED matrices |
US5621225A (en) | 1996-01-18 | 1997-04-15 | Motorola | Light emitting diode display package |
US5940683A (en) | 1996-01-18 | 1999-08-17 | Motorola, Inc. | LED display packaging with substrate removal and method of fabrication |
US5955747A (en) * | 1996-07-25 | 1999-09-21 | Oki Electric Industry Co., Ltd. | High-density light-emitting-diode array utilizing a plurality of isolation channels |
JP3681236B2 (ja) * | 1996-10-28 | 2005-08-10 | 沖電気工業株式会社 | 半導体装置 |
US5893721A (en) * | 1997-03-24 | 1999-04-13 | Motorola, Inc. | Method of manufacture of active matrix LED array |
US6606175B1 (en) * | 1999-03-16 | 2003-08-12 | Sharp Laboratories Of America, Inc. | Multi-segment light-emitting diode |
DE19918651A1 (de) * | 1999-04-16 | 2000-10-19 | Friedrich Schiller Uni Jena Bu | Lichtemittierende Halbleiterdiode und Verfahren zu ihrer Herstellung |
JP2003209280A (ja) * | 2002-01-11 | 2003-07-25 | Hitachi Cable Ltd | 発光ダイオードアレイ |
JP2003282939A (ja) * | 2002-03-26 | 2003-10-03 | Oki Degital Imaging:Kk | 半導体発光装置及びその製造方法 |
US20040211972A1 (en) * | 2003-04-22 | 2004-10-28 | Gelcore, Llc | Flip-chip light emitting diode |
DE102004025684A1 (de) * | 2004-04-29 | 2005-11-17 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips |
US7271420B2 (en) * | 2004-07-07 | 2007-09-18 | Cao Group, Inc. | Monolitholic LED chip to emit multiple colors |
EP2458652B1 (en) | 2006-06-23 | 2023-08-02 | LG Electronics Inc. | Method of making light emitting diodes having vertical topology |
JP2010517274A (ja) * | 2007-01-22 | 2010-05-20 | クリー レッド ライティング ソリューションズ、インコーポレイテッド | 外部で相互接続された発光素子のアレイを用いる照明デバイスとその製造方法 |
CN102097559B (zh) * | 2009-12-09 | 2014-07-16 | 鸿富锦精密工业(深圳)有限公司 | 发光二极管及其制作方法 |
TWI453949B (zh) * | 2009-12-30 | 2014-09-21 | Hon Hai Prec Ind Co Ltd | 發光二極體製作方法 |
CN102117872B (zh) * | 2009-12-30 | 2014-11-05 | 鸿富锦精密工业(深圳)有限公司 | 发光二极管制作方法 |
DE102010002204A1 (de) * | 2010-02-22 | 2011-08-25 | OSRAM Opto Semiconductors GmbH, 93055 | Halbleiterdiode und Verfahren zum Herstellen einer Halbleiterdiode |
DE102010014177A1 (de) * | 2010-04-01 | 2011-10-06 | Jenoptik Polymer Systems Gmbh | Oberflächenemittierende Halbleiter-Leuchtdiode |
US8603847B2 (en) | 2012-01-16 | 2013-12-10 | Varian Semiconductor Equipment Associates, Inc. | Integration of current blocking layer and n-GaN contact doping by implantation |
KR101452768B1 (ko) * | 2012-08-21 | 2014-10-21 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
US9974130B2 (en) | 2015-05-21 | 2018-05-15 | Infineon Technologies Ag | Driving several light sources |
US9781800B2 (en) | 2015-05-21 | 2017-10-03 | Infineon Technologies Ag | Driving several light sources |
US9918367B1 (en) | 2016-11-18 | 2018-03-13 | Infineon Technologies Ag | Current source regulation |
CN110504281A (zh) | 2018-05-16 | 2019-11-26 | 财团法人工业技术研究院 | 显示阵列的制造方法 |
CN110957399B (zh) * | 2018-09-26 | 2021-04-30 | 中国科学院苏州纳米技术与纳米仿生研究所 | 半导体光电子器件的制作方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2079612A5 (ja) * | 1970-02-06 | 1971-11-12 | Radiotechnique Compelec | |
US4639999A (en) * | 1984-11-02 | 1987-02-03 | Xerox Corporation | High resolution, high efficiency I.R. LED printing array fabrication method |
US4707716A (en) * | 1984-11-02 | 1987-11-17 | Xerox Corporation | High resolution, high efficiency I.R. LED printing array and fabrication method |
JPS62243376A (ja) * | 1986-04-15 | 1987-10-23 | Sanyo Electric Co Ltd | GaPモノリシツクデイスプレイ |
JP2686764B2 (ja) * | 1988-03-11 | 1997-12-08 | 国際電信電話株式会社 | 光半導体素子の製造方法 |
US4956683A (en) * | 1988-03-14 | 1990-09-11 | Polaroid Corporation | Isolation of p-n junctions |
KR910006705B1 (ko) * | 1988-11-17 | 1991-08-31 | 삼성전자 주식회사 | 발광다이오드 어레이 및 그 제조방법 |
JP3290672B2 (ja) * | 1990-08-20 | 2002-06-10 | 株式会社東芝 | 半導体発光ダイオード |
JPH04162689A (ja) * | 1990-10-26 | 1992-06-08 | Mitsubishi Electric Corp | 半導体発光装置の製造方法 |
US5216263A (en) * | 1990-11-29 | 1993-06-01 | Xerox Corporation | High density, independently addressable, surface emitting semiconductor laser-light emitting diode arrays |
US5062115A (en) * | 1990-12-28 | 1991-10-29 | Xerox Corporation | High density, independently addressable, surface emitting semiconductor laser/light emitting diode arrays |
US5262658A (en) * | 1991-12-24 | 1993-11-16 | Xerox Corporation | Thermally stabilized light emitting diode structure |
US5376583A (en) * | 1993-12-29 | 1994-12-27 | Xerox Corporation | Method for producing P-type impurity induced layer disordering |
-
1994
- 1994-05-09 US US08/240,055 patent/US5453386A/en not_active Expired - Lifetime
-
1995
- 1995-04-10 TW TW084103444A patent/TW359042B/zh active
- 1995-04-27 EP EP95106316A patent/EP0683526A1/en not_active Withdrawn
- 1995-04-27 JP JP12556195A patent/JPH07306649A/ja active Pending
- 1995-05-09 KR KR1019950011201A patent/KR950034865A/ko not_active Application Discontinuation
- 1995-08-10 US US08/513,259 patent/US5663581A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5663581A (en) | 1997-09-02 |
US5453386A (en) | 1995-09-26 |
EP0683526A1 (en) | 1995-11-22 |
KR950034865A (ko) | 1995-12-28 |
TW359042B (en) | 1999-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07306649A (ja) | 埋め込みledアレイおよびその製造方法 | |
JP4030614B2 (ja) | フル・カラ−発光ダイオ−ド表示装置 | |
US5625201A (en) | Multiwavelength LED devices and methods of fabrication | |
US5583349A (en) | Full color light emitting diode display | |
US5501990A (en) | High density LED arrays with semiconductor interconnects | |
US4956683A (en) | Isolation of p-n junctions | |
KR900000585B1 (ko) | 반도체 집적회로 장치 및 그 제조 방법 | |
US5866922A (en) | Color display with integrated semiconductor leds and organic electroluminescent devices | |
EP0078725B1 (en) | Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure | |
JPH0145224B2 (ja) | ||
US6800531B2 (en) | Method of fabricating a bipolar transistor | |
KR100400860B1 (ko) | 폴리실리콘 전극을 가지는 반도체 소자의 제조 방법 | |
US5086004A (en) | Isolation of layered P-N junctions by diffusion to semi-insulating substrate and implantation of top layer | |
CN216563122U (zh) | 半导体器件 | |
JPH0732267B2 (ja) | 発光ダイオードのマトリツクスおよびその製造方法 | |
EP0316562A2 (en) | Semiconductor bipolar transistors with base and emitter structures in a trench and process to produce same | |
GB2085227A (en) | Semiconductor device having localized electroluminescent diodes | |
KR960000380B1 (ko) | 바이폴라 트랜지스터의 제조 방법 | |
CN114005817A (zh) | 半导体器件及其制备方法 | |
KR100320677B1 (ko) | 사이리스터 소자의 제조방법 | |
JPH1154792A (ja) | 素子分離構造および素子分離方法ならびに発光素子アレイ | |
Roesner et al. | P+ Buried layer for I 2 L isolation by ion implantation | |
JPS6169164A (ja) | 論理回路装置 | |
JPH02135755A (ja) | 誘電体分離基板及び半導体装置 | |
CN111863607A (zh) | 一种抗辐射功率晶体管及其制备方法 |