JPH07306649A

JPH07306649A - 埋め込みｌｅｄアレイおよびその製造方法

Info

Publication number: JPH07306649A
Application number: JP12556195A
Authority: JP
Inventors: Paige Holm; ペイジ・ホルム; Benjamin W Gable; ベンジャミン・ダブリュ・ゲーブル
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1994-05-09
Filing date: 1995-04-27
Publication date: 1995-11-21
Also published as: US5663581A; US5453386A; EP0683526A1; KR950034865A; TW359042B

Abstract

(57)【要約】【目的】平坦なＬＥＤアレイ及び製造方法を提供す
る。【構成】ＬＥＤアレイは、基板（１０，１０’）上に
導電層（１２，１２’）、第１キャリア制限層（１３，
１３’）、活性層（１４，１４’）、第２キャリア制限
層（１５，１５’）及び露出表面領域（１７，１７’）
を設けるように選択的に形成された導電性キャップ（１
６，１６’）を含み、行と列を規定し、その間の行およ
び列内にダイオードをマトリクス状に配置する。行領域
に第１不純物（２０，２０’）を注入して、第２制限、
活性及び第１制限層を貫通する垂直導体を形成し、各ダ
イオードに対する表面接点を設ける。行及び列領域にお
いて、第２制限及び活性層にわたって第２不純物（２
５，２５’）を注入し、各ダイオード周囲に絶縁抵抗体
を形成する。行領域において、第２制限、活性、第１制
限層、及び基板にわたって、第３不純物（３０，３
０’）を注入して、各行間に絶縁抵抗体を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は発光ダイオード・アレイ
に関し、より具体的には、新規な発光ダイオード・アレ
イおよび新規な発光ダイオード・アレイ製造方法に関す
るものである。

【０００２】

【従来の技術】発光ダイオード（ＬＥＤ）は種々の表示
装置、特に画像源としてＬＥＤアレイを利用した新たな
小型視覚表示装置(compact virtual display)において
用いられている。この画像源は、高密度画素(high pixe
l count)（２４０列ｘ１４４行、合計３４，５６０個の
画素）二次元ＬＥＤアレイで構成される。ＬＥＤアレイ
を用いて、描画（グラフィック）および／または英数字
を含む完全な画像を形成するのである。次に、この完全
な画像を拡大して視覚画像(virtual image)を生成す
る。この画像は少なくとも標準用紙の大きさで操作者に
は現われる。

【０００３】本願と同一日に出願され、同一譲受人に譲
渡された"Electro-optic Integrated Circuit and Meth
od of Fabrication"と題された出願には、メサ・エッチ
処理技術を利用したＬＥＤアレイの製造方法が開示され
ている。半導体のウエットおよびドライ・エッチングを
組み合わせて用い、画素の発光領域を規定すると共に
（アノード分離）、カソードとの接触のためにおよび画
素の行を分離する（カソード分離）ために、高導電性埋
め込み半導体層(buried semiconductor layer)にアクセ
スする。

【０００４】

【発明が解決しようとする課題】現在エッチ・メサＬＥ
Ｄアレイの生産化(productizing)において直面する１つ
の問題は、得られる構造が平面にならないことである(n
onplanarity)。効率的な光電発光部(opto-electronic l
ight emitter)を得るには、比較的厚いエピタキシャル
物質層を基板上に成長させる必要がある。この比較的厚
く成長させるエピタキシャル物質層のために、メサ・エ
ッチングによって、非平面部が生じる。この非平面は約
１ミクロンまたはそれ以上となる可能性がある。かかる
大きな非平面部は、フォトリソグラフィの分解能(resol
ute photolithography)に起因して、均一な誘電体被覆
(uniform dielectric coverage)、金属による段部被覆
(metal step coverage)、または金属列および行コネク
タに関連する問題に発展する可能性がある。

【０００５】したがって、これらの問題を克服するＬＥ
Ｄアレイの製造方法を提供することが非常に望まれてい
る。

【０００６】本発明の目的は、新規で改善されたＬＥＤ
アレイの製造方法を提供することである。

【０００７】本発明の他の目的は新規で改善されたＬＥ
Ｄアレイを提供することである。

【０００８】本発明の更に他の目的は、従来の方法より
も簡単でしかも効率的であり、その上高生産レベル(hig
h production levels)に容易に適用可能な、新規で改善
されたＬＥＤアレイ製造方法を提供することである。

【０００９】本発明の他の目的は、実質的に平面な半導
体チップが得られる、新規で改善されたＬＥＤアレイ製
造方法を提供することである。

【００１０】

【課題を解決するための手段】上述のおよびその他の問
題の実質的な解決、および上述のおよびその他の目的の
実現は、埋め込み発光ダイオード・アレイ(implanted l
ight emitting diodearray)の製造方法によって達成さ
れる。この方法は、主面を有する非導電性物質の基板を
用意する段階、前記基板の主面上に導電性物質層、導電
層上に第１キャリア制限層、第１キャリア制限層上に活
性層、そして活性層上に第２キャリア制限層をエピタキ
シャル成長させる段階とを含む。行領域および列領域が
第２キャリア制限層上に規定され、その間に行および列
に配置されたダイオード発光領域マトリクスが形成され
る。行領域内の複数の位置に第１不純物を注入して、第
２キャリア制限層、活性層、および第１キャリア制限層
の少なくとも一部を貫通する、複数の垂直導電体を形成
し、マトリクス内の各ダイオードへの行表面接点を設け
る。行および列領域に、第２キャリア制限層および少な
くとも活性層にわたって第２不純物を注入し、各ダイオ
ード発光領域周囲に、絶縁抵抗体(isolatingresistive
volume)を形成する。更に、各ダイオード周囲の絶縁抵
抗体は、活性層および第１キャリア制限層から垂直導電
体を絶縁するために配置されたものでもある。行領域
に、第２キャリア制限層、活性層、第１キャリア制限
層、および少なくとも基板の一部にわたって第３不純物
を注入し、ダイオード発光領域の各行間に絶縁抵抗体を
形成する。

【００１１】上述のおよびその他の問題の実質的な解
決、および上述のおよびその他の目的の実現は、埋め込
み発光ダイオード・アレイにおいて達成される。この埋
め込み発光ダイオード・アレイは、主面を有する非導電
性物質の基板、この主面上の導電性物質層、導電層上の
第１キャリア制限層、第１キャリア制限層上の活性層、
および活性層上の第２キャリア制限層を含む。行領域お
よび列領域を第２キャリア制限層上に規定し、その間の
行および列にダイオード発光領域のマトリクスを配置す
る。露出された行領域内の複数の位置に第１不純物を停
留させて(reside)、第２キャリア制限層、活性層、およ
び第１キャリア制限層の少なくとも一部を貫通する複数
の垂直導電体を形成し、マトリクス内の各ダイオードに
行表面接点を設ける。露出された行および列領域に第２
不純物を停留させると共に、第２キャリア制限層および
少なくとも活性層に第２不純物拡散させることによっ
て、各ダイオード発光領域周囲に第１絶縁抵抗体を形成
する。また、各ダイオード周囲の第１絶縁抵抗体は、垂
直導電体を活性領域および第１キャリア制限層から絶縁
するために配置されるものでもある。露出された行領域
に第３不純物を停留させると共に、第２キャリア制限
層、活性層、第１キャリア制限層、および少なくとも基
板の一部に拡散させることによって、ダイオード発光領
域の各行間に第２絶縁抵抗体を形成する。

【００１２】

【実施例】本発明による埋め込み発光ダイオード・アレ
イの製造において実現される中間構造の簡略断面図を図
１に示す。この構造は基板１０を含み、その上に高濃度
にドープされた導電層１２が形成されている。いずれか
の公知の方法を用いて、第１キャリア制限層１３(first
carrier confinement layer)、活性層１４および第２
キャリア制限層１５を導電層１２上に形成する。キャリ
ア制限層１３、活性層１４およびキャリア制限層１５
は、最終的には複数の発光ダイオードに分離される物質
である。導電性キャップ層１６を第２制限層１５上に形
成する。導電層１２およびキャップ層１６は、発光ダイ
オードの反対側に電気接点を設ける。

【００１３】具体例では、基板１０はドープされない砒
化ガリウム（ＧａＡｓ）で作られ、半絶縁半導体(semi-
insulating semiconductor)を形成する。導電層１２
は、基板１０の表面上にエピタキシャル成長によって形
成された比較的多量にドープされたＧａＡｓ層である。
キャリア制限層１３は、Ｎ−型半導電性(N-type semico
nductivity)が得られるようにドープされたインジウム
−ガリウム−アルミニウム−燐化物(indium-gallium-al
uminum-phosphide)（ＩｎＧａＡｌＰ）のエピタキシャ
ル成長層である。活性層１４は、ＩｎＧａＡｌＰのエピ
タキシャル成長層であり、この形成方法は当技術では公
知であるのでこれ以上の説明は不要と信じる。キャリア
制限層１５は、Ｐ−型半導電性が得られるようにドープ
されたＩｎＧａＡｌＰのエピタキシャル成長層であ
る。キャップ層１６は、Ｐ−型導電性が得られるように
高濃度にドープされたＧａＡｓのエピタキシャル成長層
である。前記種々の層は多くの他の形式で提供すること
ができ、本実施例はこれらの層の形成を簡略化するため
の開示であることは、勿論理解されよう。また、実施例
によっては、種々の特殊用途のために更に他の層を付加
することもあり、ここに開示する構造は、開示の目的で
基本構造として意図したものであり、限定として意図し
た訳ではないことも理解されよう。

【００１４】キャップ層１６は、いくつかの公知の方法
のいずれかによって、キャリア制限層１５上に選択的に
形成される。例えば、キャップ層１６は、ブランケット
層としてエピタキシャル成長し、エッチングのような従
来の方法で領域１７を除去し、キャリア制限層１５の表
面を露出させる。本実施例では、キャップ層１６をブラ
ンケット層としてエピタキシャル成長で形成し、マスク
（図示せず）を用いて領域１７をエッチングで除去す
る。このマスクは、後に埋め込み(implanting)にも利用
されるが、このことはいずれ明白となろう。キャリア制
限層１５の露出領域は、露出行領域と露出列領域とを規
定し、キャップ層１６の残りの部分をダイオード発光領
域のマトリクス１８に分割する。この説明を通じて、開
示を簡略化するために行および列と呼んでいるが、マト
リクスの行および列は一般的に物理的な方向付けによっ
て決まるものであるので、これらの用語は完全に相互交
換可能であることは、当業者には理解されよう。この説
明の間図６の上面図を参照すれば、構造の理解の助けと
なろう。キャップ層１６は、キャリア制限層１５の表面
をマスクすることによって、エピタキシャル成長または
付着させることも可能であることは、勿論理解されよ
う。いずれの方法でも、キャップ層は約５００オングス
トローム程度の厚さに過ぎないので、プロセスの平面化
にさほど重大な変化を及ぼすことはない。

【００１５】次に図２を参照する。キャリア制限層１５
内のＰ−型半導体材料および活性層１４の材料から成る
垂直柱(vertical pillar)２０を、高濃度にドープされ
たＮ−型導電性物質に変換することによって、導電層１
２に対する複数の表面接点を形成する。この変換は、露
出行領域１７内の垂直柱２０の所定位置に不純物を注入
することによって達成される。本実施例では、表面接点
は行内に形成され、各行内の各発光ダイオードに対して
表面接点を設けることにより、各発光ダイオードの下側
接点への接続部の抵抗を少なくする。しかしながら、中
間垂直柱のいくつかまたは全てを除去し、各行の所定位
置、例えば、各行の端部のみに、導電層１２への接続部
（垂直柱２０）によって行接続部を作成することも可能
であることは理解されよう。

【００１６】具体例では、垂直柱２０の形成には、標準
イオン注入および注入マスク技術を用いる。シリコンＳ
ｉ＋のドナー・イオン(donor ions)を用いるが、この材
料系（例えば、Ｓｅ、Ｔｅ等）の公知のドナーであれば
どれでも利用可能であることは理解されよう。典型的
に、製造工場には、２００ＫｅＶの最大加速電圧を有す
るイオン注入機(ion implanter)が装備されている。こ
のエネルギにおける二重イオン化されたＳｉイオンの射
出範囲(projected range)は、約０．３５ミクロンであ
り、このために層１５，１４双方の厚さを合わせた寸法
が約０．３５ミクロンに制限される。したがって、注入
段階に先だって、キャップ層１６の上層部（１７）を除
去して、注入深度を最大限確保しておけば有利である。
注入量(implant dose)は柱２０を導電体層１５，１４に
変換するのに十分でなければならない。この変換を達成
するために、一実施例における埋め込み量は、１ｃｍ2
当たり１０14の範囲である。注入を垂直柱２０に制限す
るには、通常の方法で注入マスク内に形成される厚さ約
２．５ミクロンのフォトレジスト層で十分である。

【００１７】一旦垂直柱２０の埋め込みが完了したな
ら、高温アニールによってこの埋め込んだ垂直柱２０を
活性化する。一般的に、埋め込みの深さおよび投与量の
ために、この高温アニールは約８００℃ないし９００℃
の範囲の温度を必要とする。一般的に、後続の注入およ
びメタライゼーション段階（後に説明する）はかかる高
温には耐えられないので、垂直柱２０の埋め込みは連続
プロセス内の第１段階となる。

【００１８】次に図３を参照する。規定された各発光領
域１８周囲に絶縁抵抗体即ちモート(moat)２５を形成す
るために不純物物質を注入することによって、各発光ダ
イオードの範囲を規定する。抵抗性モート２５は、各発
光ダイオードのＰ−Ｎ接合（キャリア制限層１５、活性
層１４およびキャリア制限層１３）を通過する電流の流
れを横方向に制限することによって、各発光ダイオード
の発光領域を規定する。モート２５の深さ範囲は、所望
の電流制限レベルと、発光ダイオードのＰ−Ｎ接合を貫
通する注入の結果生じる潜在的な悪影響に応じて（例え
ば、信頼性の問題）、キャップ層１６のみがエッチング
される深さゼロから、キャリア制限層１３奥深くまで変
動する。対応する注入エネルギは、０から約２００Ｋｅ
Ｖの範囲となる。

【００１９】具体例では、酸素イオンＯ＋を注入不純物
として利用する。しかしながら、抵抗性領域を生成す
る、水素（Ｈ＋）、硼素（Ｂ＋）等を含む他の多くの種
類も知られていることは理解されよう。適当な絶縁のた
めに必要な注入量は、選択される注入深度によって変化
するが、典型的にｃｍ2当たり１０12ないし１０13の範
囲である。一般的に、各発光領域１８周囲のモート２５
に注入を制限するには、通常の方法で注入マスク内に形
成される厚さ約２．０ミクロンのフォトレジスト層で十
分である。キャップ層１６を高抵抗性にするのは非常に
難しいので（この時点では公知の注入プロセスはな
い）、通常この注入段階に先だってキャップ層１６を除
去し露出領域１７を形成することは理解されよう。先に
説明したように、キャップ層１６は厚さ約５００オング
ストロームに過ぎないので、これを除去しても、構造の
平面性に重大な影響を与えることはない。抵抗性モート
２５は、各発光ダイオード（Ｐ−型キャリア制限層１
５）とＮ−型垂直柱２０との間の界面における、寄生注
入Ｐ−Ｎ接合(parasitic implanted PN junction)を除
去する作用も行うことに注意されたい。

【００２０】本実施例では、露出行領域および露出列領
域は、ダイオード発光領域１８のマトリクスを規定す
る。この領域は、例えば、２００または３００列および
１００または２００行、または特殊用途ではこれ以上の
発光ダイオードを含む。また、上述の実施例では、キャ
リア制限層１３と導電層１２は各発光ダイオードに共通
としている。これによって、各行の各発光ダイオードの
下側端子（キャリア制限層１３）が共通接続されるため
好都合である。しかしながら、本実施例では、発光ダイ
オードの行を互いに絶縁し、それらの間のクロストーク
(crosstalk)を防ぐことが必要である。

【００２１】図４を参照すると、この具体的実施例で
は、発光ダイオードの隣接する２本の行間に延在する、
実質的に連続的な壁のような絶縁埋め込み部(isolation
implant)３０によって絶縁を得ている。更に、埋め込
み部３０は、キャリア制限層１５、活性層１４、キャリ
ア制限層１３および導電層１２を貫通して下方に延び、
隣接する行を互いに電気的に絶縁する。図１〜図４に示
した具体的実施例では、モート２５がＰ−型層（キャリ
ア制限層１５および活性層１４）を絶縁するので、絶縁
埋め込み部３０は行に対してＮ−型層（キャリア制限層
１３および導電層１２）のみを絶縁すればよい。他の実
施例で、抵抗性モート２５が垂直方向に非常に薄い場合
は、絶縁埋め込み部３０はＰ−型層も絶縁しなければな
らない場合もある。

【００２２】具体例では、二重イオン化酸素イオンＯ＋
＋を不純物として用いる。その理由は、二重イオン化酸
素イオンには非常に薄い注入マスクを用いることがで
き、酸素を注入されたＧａＡｓ層は、適度の温度サイク
ルの後でも、それらの抵抗特性を保持するからである。
絶縁埋め込み部３０は導電層１２を貫通しなければなら
ないので、絶縁埋め込み部３０の深さ範囲は、構造（層
１２，１３，１４，１５）の全体的な厚さ（図５に
「ｄ」として示す）を制限することになる。二重イオン
化酸素イオンは、２００ＫｅＶにおいて約０．６ミクロ
ンの射出範囲(projected range)を有する。水素（Ｈ
＋）または硼素（Ｂ＋）のような他のイオンはより深い
絶縁を形成することができるので、より厚い構造を得る
ことができる。必要とされる絶縁には、１ｃｍ2当たり
約１０13ないし１ｃｍ2あたり１０14の注入量が適当で
あることが認められている。厚さ約３ミクロンのフォト
レジスト・マスクが、この絶縁埋め込み段階には適当で
ある。

【００２３】図５および図６を参照すると、完成した発
光ダイオード・アレイが示されている。図６は一部を除
去した上面図であり、図５は図６の線５−５から見た全
体的な断面図である。一旦図４の構造が完成したなら、
本製造プロセスは、各発光ダイオードへのＮ−型および
Ｐ−型オーム接点の形成、接触ビア(contact vias)を有
する中間層誘電体(interlayer dielectric)の付着、お
よび相互接続メタライゼーションのパターニングを残す
のみとなる。一般的に、これらの段階は、標準シリコン
およびＧａＡｓ集積回路製造プロセスによって行うこと
ができる。この具体例では、導電性垂直柱２０によって
形成された複数の表面接点は、行バス３５に接続され
る。行バス３５はＮ−接点メタルであり、例えば、厚さ
約４０００オングストロームで、適切なフォトレジスト
・パターンを加えられ、約４６０℃の温度で混成(allo
y)されたＮｉＧｅＡｕのリフトオフ(liftoff)である。
したがって、各行内の各発光ダイオードの下側端子、本
実施例ではカソードは当該行内の他の各発光ダイオード
の下側端子、および外部接続パッド（図示せず）に接続
される。

【００２４】同様に、各列内の各ダイオード（キャップ
層１６の発光領域１８）の上側端子は、接続部３８によ
って、列バス４０（図６参照）に接続されている。列バ
ス４０および接続部３８は、Ｐ−接触金属であり、例え
ば、厚さ約７０００オングストロームで、適切なフォト
レジスト・パターンを加えられ、約２５０℃の温度で混
成されたＴｉＰｔＡｕのリフトオフである。このよう
に、１つの列内の各発光ダイオードの上側端子は、当該
列内の他の各発光ダイオードの上側端子に接続されてい
る。行バス３５を形成するメタライゼーションを、接続
部３８および列バス４０から電気的に絶縁するために、
ＳｉＮ／ＳｉＯの誘電体層４５が設けられる。図５に示
すように、具体例では、各発光ダイオードの発光領域１
８は、Ｗｌの寸法がほぼ１０ミクロンのほぼ正方形であ
る。発光ダイオードの発光領域１８間の行および列領域
１７は、両方ともほぼ等しく、約１０ミクロンより短い
幅Ｗ2を有する。したがって、この構造の表面の内約２
５％が発光する。

【００２５】図７〜図１２を参照すると、先のＬＥＤア
レイを製造する方法をいくらか変更した場合の種々の段
階が示されている。本実施例では、上記実施例の構成物
と同様の構成物には同様の番号を付し、番号にはすべて
ダッシュを付けて、これが異なる実施例であることを示
す。

【００２６】具体的に図７を参照すると、図１の構造と
基本的に同一の構造は基板１０’を含み、この上に高濃
度にドープされた導電層１２’が形成されている。いず
れかの公知の方法を用いて、第１キャリア制限層１
３’、活性層１４’および第２キャリア制限層１５’
を、導電層１２’上に形成する。キャリア制限層１
３’、活性層１４’およびキャリア制限層１５’は、結
果的に複数の発光ダイオードに分離される物質である。
導電性キャップ層１６’を、第２制限層１５’上に形成
する。本製造方法における相違点の１つは、キャップ層
１６’をドープせずに成長させることである。第１段階
はベリリウム・イオン（Ｂｅ＋）のような物質を選択的
に注入して、ｐ＋接点領域を形成すると共に、ダイオー
ド発光領域１８’を規定することである。一般的に、こ
の注入は比較的浅く（＜５０ＫｅＶ）、投与量を約ＩＥ
１４ないしＩＥ１５ｃｍ2の範囲として、キャップ層１
６’を高濃度にドープし、良好なオーム接点を形成する
と共に、横方向に電流を拡散させる。

【００２７】前述の方法におけるように、次の段階は、
図８を具体的に参照すると、Ｓｉ＋等を注入して、接合
部の下にｎ−型層１２’，１３’への接点を設けること
である。Ｂｅ＋の注入およびＳｉ＋の注入の双方は、高
温（８５０℃〜９００℃）で共通に熱処理することがで
きる(coanneal)。本製造プロセスにおける重要な相違
は、Ｓｉ＋注入によってキャップ層１６’をドープする
ので、ｎ−接点が作られる領域１７’ではｎ−型となる
ことである。

【００２８】オーム・メタライゼーション(ohmic metal
lization)を次に行い、図９に示すように、接点３
５’，３８’を形成する。この具体的実施例では、標準
リフトオフ・プロセスにおいて同一メタライゼーション
（即ち、Ｎｉ／Ｇｅ／Ｗ）をｎ−接点３５’およびｐ−
接点３８’の双方に用いて金属をパターニングするが、
望ましければ、他の物質および方法を利用してもよいこ
とは理解されよう。次に、メタライゼーションを約５５
０℃で混成する。本製造方法における主要な相違点は、
先のプロセスにおける型が変換された（ｐ−型からｎ−
型）ＩｎＧａＡｌＰ層１５’の代わりに、ＧａＡｓギャ
ップ層１６’がｎ−接点３５’の対象となることであ
る。このように接点を変更することによって、より高濃
度にドープされた下側バンド・ギャップ層１２’へのオ
ーム接点が大幅に改善される。

【００２９】先に説明した製造方法におけるように、各
発光ダイオードを区分する(confinement)には、図１０
に示すように、不純物を注入することにより、規定され
た発光領域１８’の各々の周囲に絶縁抵抗体(isolation
resistive volume)即ちモート２５’を形成する。抵抗
性モート２５’は、発光ダイオードの各々のＰ−Ｎ接合
（キャリア制限層１５’、活性層１４’およびキャリア
制限層１３’）を通過する電流を横方向に制限するの
で、各発光ダイオードの発光領域を規定する。また、領
域１７’内のキャップ層１６’をエッチングで除去し、
表面上での横方向寄生ｐ−ｎ接合の形成を排除する。

【００３０】先に説明した製造方法と同様に、行間の絶
縁には、図１１に示すように、発光ダイオードの２本の
隣接する行の間に実質的に連続する壁のように延在する
絶縁インプラント３０’が設けられる。全体的には先に
述べたように、インプラント３０’は、キャリア制限層
１５’、活性層１４’、キャリア制限層１３’および導
電層１２’を貫通して下方向に延在し、隣接する行を互
いに電気的に絶縁する。

【００３１】本製造方法の最終段階は、前記構造をＳｉ
Ｏ2のような誘電体物質の層４５’で被覆し、オーム・
メタライゼーション接点３５，’，３８’に接触するた
めのビアをエッチングし、相互接続メタライゼーション
をパターニングしてダイオードを行および列に接続する
ことから成る。これら最終段階は、一般的に当技術にお
いて公知の様々な方法のいずれかによって行われる。

【００３２】以上のように、主要な問題の多くを克服す
るＬＥＤアレイを製造する少なくとも２つの方法が開示
された。

【００３３】新規で改善されたＬＥＤアレイ製造方法
は、他の方法よりも簡素でしかも効率的であり、高生産
レベルにも用意に適用可能である。更に、前記新規で改
善されたＬＥＤアレイ製造方法は、実質的に平面の半導
体チップを提供するので、メタライゼーション、絶縁層
の形成等を含む段階の多くを簡素化することができる。
また、一般的に困難なプロセスであるエッチングを最小
限に抑えることにもなる。

【００３４】開示した方法の種々の段階は、説明のため
に、具体的な順序で行ったが、これら開示された方法の
種々の段階は相互交換可能であると共に、特定用途では
他の段階と組み合わせることもできる。したがって、開
示された方法におけるかかる変更は全て特許請求の範囲
の範疇に入ることを意図するものである。

【図面の簡単な説明】

【図１】本発明による埋め込み発光ダイオード・アレイ
の製造における一段階を示す簡略断面図。

【図２】本発明による埋め込み発光ダイオード・アレイ
の製造における一段階を示す簡略断面図。

【図３】本発明による埋め込み発光ダイオード・アレイ
の製造における一段階を示す簡略断面図。

【図４】本発明による埋め込み発光ダイオード・アレイ
の製造における一段階を示す簡略断面図。

【図５】本発明による埋め込み発光ダイオード・アレイ
の製造における一段階を示す簡略断面図。

【図６】完成された埋め込み発光ダイオード・アレイの
一部を除去した上面図。

【図７】本発明による別の製造方法における一段階を示
す簡略断面図。

【図８】本発明による別の製造方法における一段階を示
す簡略断面図。

【図９】本発明による別の製造方法における一段階を示
す簡略断面図。

【図１０】本発明による別の製造方法における一段階を
示す簡略断面図。

【図１１】本発明による別の製造方法における一段階を
示す簡略断面図。

【図１２】本発明による別の製造方法における一段階を
示す簡略断面図。

【符号の説明】

１０，１０’ 基板１２，１２’ 導電性物質層１３，１３’ 第１キャリア制限層１４，１４’ 活性層１５，１５’ 第２キャリア制限層１６，１６’ 導電性キャップ層１７，１７’ 露出表面領域１８，１８’ ダイオード発光領域２０，２０’ 第１不純物２５，２５’ 第２不純物３０，３０’ 第３不純物

Claims

【特許請求の範囲】

【請求項１】埋め込み発光ダイオード・アレイの製造方
法であって：主面を有し、非導電性物質の基板（１０，
１０’）を用意する段階；前記基板の主面上に導電性物
質層（１２，１２’）を形成する段階；前記導電層上に
第１キャリア制限層（１３，１３’）を形成する段階；
前記第１キャリア制限層上に活性層（１４，１４’）を
形成する段階；前記活性層上に第２キャリア制限層（１
５，１５’）を形成する段階；前記第２キャリア制限層
上に選択的に導電性キャップ層（１６，１６’）を形成
し、前記第２制限層の露出表面領域（１７，１７’）を
設けて、露出行領域と露出列領域とを規定し、それらの
間の行および列に、前記導電性キャップ層で被覆された
ダイオード発光領域（１８，１８’）のマトリクスを設
ける段階；前記露出行領域内の複数の位置に第１不純物
（２０，２０’）を注入して、前記第２キャリア制限
層、前記活性層、および前記第１キャリア制限層の少な
くとも一部を貫通する複数の垂直導体を形成して、前記
マトリクス内の各ダイオードに対する行表面接点を設け
る段階；前記第２キャリア制限層および少なくとも前記
活性層にわたって、前記露出行および列領域に第２不純
物（２５，２５’）を注入し、各ダイオード発光領域
（１８）周囲に絶縁抵抗体を形成し、前記垂直導体を前
記活性層および前記第１キャリア制限層から分離するよ
うに、各ダイオード周囲の該絶縁抵抗体を位置付ける段
階；および前記第２キャリア制限層、前記活性層、前記
第１キャリア制限層、および少なくとも基板の一部にお
いて、前記露出行領域に第３不純物（３０，３０’）を
注入し、ダイオード発光領域の各行間に絶縁抵抗体を形
成する段階；から成ることを特徴とする方法。
【請求項２】埋め込み発光ダイオード・アレイの製造方
法であって：主面を有する基板（１０，１０’）を用意
する段階；前記基板の主面によって支持された導電性物
質層（１２，１２’）、前記導電層上の第１キャリア制
限層（１３，１３’）、前記第１キャリア制限層上の活
性層（１４，１４’）、および前記活性層上の第２キャ
リア制限層（１５，１５’）を少なくとも含む複数の物
質層を、前記基板上に形成する段階；および前記複数の
物質層に不純物（２０，２０’，２５，２５’，３０，
３０’）を注入し、前記複数の物質層を、行および列か
ら成るマトリクス状に配置された複数の絶縁された発光
ダイオードに分離し、前記複数の層の少なくともいくつ
かを貫通する複数の垂直導体（２０，２０’）を形成
し、前記マトリクス内の各ダイオードに表面接点を設け
る段階；から成ることを特徴とする方法。
【請求項３】埋め込み発光ダイオード・アレイの製造方
法であって：主面を有し、非導電性物質の基板（１０，
１０’）を用意する段階；前記基板の主面上に導電性物
質層（１２，１２’）、前記導電層上に第１キャリア制
限層（１３，１３’）、前記第１キャリア制限層上に活
性層（１４，１４’）、および前記活性層上に第２キャ
リア制限層（１５，１５’）をエピタキシャル成長させ
る段階；行および列領域（１７，１７’）を規定し、そ
の間にダイオード発光領域（１８，１８’）の行および
列をマトリクス状に配置する段階；前記行領域内の複数
の位置に第１不純物（２０，２０’）を注入し、前記第
２キャリア制限層、前記活性層、および前記第１キャリ
ア制限層の少なくとも一部を貫通する複数の垂直導体
（２０，２０’）を形成し、前記マトリクス内の各ダイ
オードに行表面接点を設ける段階；前記第２キャリア制
限層および少なくとも前記活性層にわたって、前記行お
よび列領域に第２不純物（２５，２５’）を注入し、各
ダイオード発光領域周囲に絶縁抵抗体を形成し、前記垂
直導体（２０，２０’）を前記活性層および前記第１キ
ャリア制限層から分離するように、各ダイオード周囲の
該絶縁抵抗体を位置付ける段階；および前記第２キャリ
ア制限層、前記活性層、前記第１キャリア制限層、およ
び少なくとも基板の一部において、前記行領域に第３不
純物（３０，３０’）を注入し、ダイオード発光領域の
各行間に絶縁抵抗体を形成する段階；から成ることを特
徴とする方法。
【請求項４】埋め込み発光ダイオード・アレイであっ
て：主面を有する基板（１０，１０’）；前記基板の主
面によって支持された導電性物質層（１２，１２’）、
前記導電層上の第１キャリア制限層（１３，１３’）、
前記第１キャリア制限層上の活性層（１４，１４’）、
および前記活性層上の第２キャリア制限層（１５，１
５’）を少なくとも含む、前記基板上の複数の物質層；
および前記複数の物質層を、行および列から成るマトリ
クスに配置された複数の絶縁された発光ダイオードに分
離し、前記複数の層の少なくともいくつかを貫通する複
数の垂直導体（２０，２０’）を形成し、前記マトリク
ス内の各ダイオードに表面接点を設けるように前記複数
の物質層に停留する不純物（２０，２０’，２５，２
５’，３０，３０’）；から成ることを特徴とする埋め
込み発光ダイオード・アレイ。
【請求項５】埋め込み発光ダイオード・アレイであっ
て：主面を有し、非導電性物質の基板（１０，１
０’）；前記基板の主面上の導電性物質層（１２，１
２’）、前記導電層上の第１キャリア制限層（１３，１
３’）、前記第１キャリア制限層上の活性層（１４，１
４’）、および前記活性層上に第２キャリア制限層（１
５，１５’）；前記第２キャリア制限層上に規定された
行および列にダイオード発光領域（１８，１８’）を配
置したマトリクスを構成する、行領域および列領域（１
７，１７’）；前記第２キャリア制限層、前記活性層、
および前記第１キャリア制限層の少なくとも一部を貫通
する複数の垂直導体（２０，２０’）を形成する、前記
行領域内の複数の位置に停留する第１不純物（２０，２
０’）であって、前記マトリクス内の各ダイオードに行
表面接点を設ける前記第１不純物；前記露出行および列
領域に停留し、前記第２キャリア制限層および少なくと
も前記活性層に伸び、各ダイオード発光領域周囲に絶縁
抵抗体を形成し、前記垂直導体を前記活性層および前記
第１キャリア制限層から分離するように、各ダイオード
周囲の該絶縁抵抗体を位置付ける、第２不純物（２５，
２５’）；および前記露出行領域に停留し、前記第２キ
ャリア制限層、前記活性層、前記第１キャリア制限層、
および少なくとも基板の一部に伸び、ダイオード発光領
域の各行間に絶縁抵抗体を形成する第３不純物（３０，
３０’）；から成ることを特徴とする埋め込み発光ダイ
オード・アレイ。