JPH07301822A - 薄膜構造、及び薄膜構造形成方法 - Google Patents
薄膜構造、及び薄膜構造形成方法Info
- Publication number
- JPH07301822A JPH07301822A JP9511995A JP9511995A JPH07301822A JP H07301822 A JPH07301822 A JP H07301822A JP 9511995 A JP9511995 A JP 9511995A JP 9511995 A JP9511995 A JP 9511995A JP H07301822 A JPH07301822 A JP H07301822A
- Authority
- JP
- Japan
- Prior art keywords
- chromium
- layer
- thin film
- molybdenum
- mocr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 モリブデンとクロミウムから成る導電ライン
によって十分なエッチング適性と導電性が付与される薄
膜構造を提供する。 【構成】 ＰＶＤを使用して第１と第２のサブレイヤを
生成し、それらを合わせてモリブデン−クロミウム層を
形成する。リソグラフィを実行してマスク材料のパター
ンを生成する。エッチングを実施して、マスク材料のパ
ターンで被覆されてない領域を除去し、パターン被覆さ
れた部分のモリブデン−クロミウム層では、モリブデン
とクロミウムを含む導電ラインを形成する。さらにエッ
チングによって、導電ライン上にテーパ状エッジを生成
し、導電ラインからマスク材料のパターンを除去する。
によって十分なエッチング適性と導電性が付与される薄
膜構造を提供する。 【構成】 ＰＶＤを使用して第１と第２のサブレイヤを
生成し、それらを合わせてモリブデン−クロミウム層を
形成する。リソグラフィを実行してマスク材料のパター
ンを生成する。エッチングを実施して、マスク材料のパ
ターンで被覆されてない領域を除去し、パターン被覆さ
れた部分のモリブデン−クロミウム層では、モリブデン
とクロミウムを含む導電ラインを形成する。さらにエッ
チングによって、導電ライン上にテーパ状エッジを生成
し、導電ラインからマスク材料のパターンを除去する。
Description
【０００１】
【産業上の利用分野】本発明は薄膜構造に関する。
【０００２】
【従来の技術】Noriyama他によるアメリカ特許第５、１
３２、８１９号では、アクティブマトリックス型の液晶
表示装置が示されている。その図４と図５に関して示さ
れ且つ述べられるように、クロミウム（Ｃｒ）フィルム
はガラス等の絶縁基板の上面においてスパッタリングす
ることによって形成される。クロミウムフィルムをフォ
トエッチングすることによって、ゲート電極、補助キャ
パシタンスライン、及び導体を形成する。走査ラインは
ゲート電極と一体に形成される。他の幾つかの機能が形
成された後で、モリブデン（Ｍｏ）フィルムが形成さ
れ、そのモリブデンフィルムの上にアルミニウム（Ａ
ｌ）フィルムが形成され、そのモリブデン−アルミニウ
ム（Ｍｏ−Ａｌ）複合フィルムをフォトエッチングする
ことによって、ドレイン電極、ソース電極、及び信号ラ
イン（即ち、コラム選択ライン）を形成する。
３２、８１９号では、アクティブマトリックス型の液晶
表示装置が示されている。その図４と図５に関して示さ
れ且つ述べられるように、クロミウム（Ｃｒ）フィルム
はガラス等の絶縁基板の上面においてスパッタリングす
ることによって形成される。クロミウムフィルムをフォ
トエッチングすることによって、ゲート電極、補助キャ
パシタンスライン、及び導体を形成する。走査ラインは
ゲート電極と一体に形成される。他の幾つかの機能が形
成された後で、モリブデン（Ｍｏ）フィルムが形成さ
れ、そのモリブデンフィルムの上にアルミニウム（Ａ
ｌ）フィルムが形成され、そのモリブデン−アルミニウ
ム（Ｍｏ−Ａｌ）複合フィルムをフォトエッチングする
ことによって、ドレイン電極、ソース電極、及び信号ラ
イン（即ち、コラム選択ライン）を形成する。
【０００３】Hikichi 他によるアメリカ特許第５、２７
９、９８０号では、アルファ−タンタルから成る第１の
配線部材を有する薄膜半導体デバイスの製造技術が示さ
れている。その第１コラム５７行目から第２コラム５行
目において述べられているように、ゲート電極、ソース
電極、ドレイン電極、及び信号配線等の第１の配線部材
は、ガラス基板に対して良好な接着性を備え且つ次の加
熱処理において品質低下を避けるべく十分な耐熱性を有
する導電性材料から構成されなければならない。タンタ
ル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、及
びクロミウム（Ｃｒ）等の高融点（耐熱）金属が従来か
ら用いられているが、タンタルが最も広範囲に使用され
ている。同アメリカ特許の第２コラム１５乃至２３行目
には、ＴａＷとＴａＭｏ等のタンタル合金がある領域に
おいて使用されているが、結果として得られる陽極酸化
フィルムはより大きな耐電圧に貢献することなく、この
ような合金はα−タンタルよりも導電性が低いことが示
されている。ＴａＭｏを備えた構造は同アメリカ特許の
図１乃至図９Ｂに関して示され且つ述べられている。
９、９８０号では、アルファ−タンタルから成る第１の
配線部材を有する薄膜半導体デバイスの製造技術が示さ
れている。その第１コラム５７行目から第２コラム５行
目において述べられているように、ゲート電極、ソース
電極、ドレイン電極、及び信号配線等の第１の配線部材
は、ガラス基板に対して良好な接着性を備え且つ次の加
熱処理において品質低下を避けるべく十分な耐熱性を有
する導電性材料から構成されなければならない。タンタ
ル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、及
びクロミウム（Ｃｒ）等の高融点（耐熱）金属が従来か
ら用いられているが、タンタルが最も広範囲に使用され
ている。同アメリカ特許の第２コラム１５乃至２３行目
には、ＴａＷとＴａＭｏ等のタンタル合金がある領域に
おいて使用されているが、結果として得られる陽極酸化
フィルムはより大きな耐電圧に貢献することなく、この
ような合金はα−タンタルよりも導電性が低いことが示
されている。ＴａＭｏを備えた構造は同アメリカ特許の
図１乃至図９Ｂに関して示され且つ述べられている。
【０００４】
【発明が解決しようとする課題】本発明は、基板の表面
に薄膜構造を提供するものであり、薄膜構造はモリブデ
ン（Ｍｏ）とクロミウム（Ｃｒ）から成る導電ラインを
含む。
に薄膜構造を提供するものであり、薄膜構造はモリブデ
ン（Ｍｏ）とクロミウム（Ｃｒ）から成る導電ラインを
含む。
【０００５】
【課題を解決するための手段】本発明の一形態は、表面
を有する基板と、該基板の表面に形成される薄膜構造
と、を有する製品において、モリブデン−クロミウムを
含む導電ラインを有する薄膜構造である。
を有する基板と、該基板の表面に形成される薄膜構造
と、を有する製品において、モリブデン−クロミウムを
含む導電ラインを有する薄膜構造である。
【０００６】本発明の別の形態は、表面を有する基板
と、該基板の表面に形成される薄膜構造と、を有する製
品における薄膜構造であって、該薄膜構造は、画像を表
示するための光制御ユニットのアレイを有し、各光制御
ユニットはユニット信号を受信するためのリードを有す
るとともに、アレイによって表示された画像のセグメン
トを表示させることによってそのユニット信号に応答
し、それぞれがモリブデン−クロミウムを含む２つ以上
の導電ラインを有し、各導電ラインは、光制御ユニット
の集合の各光制御ユニットのリードに接続されて、該集
合内の光制御ユニットにユニット信号を付与する。
と、該基板の表面に形成される薄膜構造と、を有する製
品における薄膜構造であって、該薄膜構造は、画像を表
示するための光制御ユニットのアレイを有し、各光制御
ユニットはユニット信号を受信するためのリードを有す
るとともに、アレイによって表示された画像のセグメン
トを表示させることによってそのユニット信号に応答
し、それぞれがモリブデン−クロミウムを含む２つ以上
の導電ラインを有し、各導電ラインは、光制御ユニット
の集合の各光制御ユニットのリードに接続されて、該集
合内の光制御ユニットにユニット信号を付与する。
【０００７】本発明のさらに別の形態は、基板の表面に
薄膜構造を形成する方法であって、物理的蒸着を実行し
てモリブデン−クロミウムを含む第１の層を生成するこ
とを有し、リソグラフィを実行してマスク材料のパター
ンを生成することを有し、該パターンは該第１の層の一
部を被覆する部分を含み、第１の層の被覆部分は導電ラ
インの形状を有し、第１の層の被覆部分がモリブデン−
クロミウムを含む導電ラインを形成するようにエッチン
グを行なってマスク材料のパターンで被覆されてない領
域を除去することを有し、導電ラインを被覆するマスク
材料のパターンの一部を除去する。
薄膜構造を形成する方法であって、物理的蒸着を実行し
てモリブデン−クロミウムを含む第１の層を生成するこ
とを有し、リソグラフィを実行してマスク材料のパター
ンを生成することを有し、該パターンは該第１の層の一
部を被覆する部分を含み、第１の層の被覆部分は導電ラ
インの形状を有し、第１の層の被覆部分がモリブデン−
クロミウムを含む導電ラインを形成するようにエッチン
グを行なってマスク材料のパターンで被覆されてない領
域を除去することを有し、導電ラインを被覆するマスク
材料のパターンの一部を除去する。
【０００８】本発明は、結果としてのモリブデン−クロ
ミウム（ＭｏＣｒ）層が、それがＣｒであるように、但
し純Ｃｒよりも大きな導電性を有する場合とほぼ同じ方
法で処理できるように、ＭｏとＣｒを物理的に蒸着する
ことによって実施することができる。ＭｏとＣｒは、順
にターゲットを越えて基板を移動させることによって個
別のＭｏとＣｒの各ターゲットからスパッタリングする
ことができる。あるいは、ＭｏとＣｒの両方を１つの合
金ターゲットからスパッタリングすることもできる。Ｍ
ｏＣｒ層が形成された後で、マスク材料のパターンをリ
ソグラフィ技法を用いて形成することもでき、エッチン
グによって、パターンで被覆されてない領域を除去する
ことができる。パターンはＭｏＣｒ層の一部を被覆する
導電ラインの形状を有する一部を含むので、被覆された
部分はＭｏＣｒ導電ラインを形成する。さらに、マスク
材料を導電ラインの上側から除去することができる。
ミウム（ＭｏＣｒ）層が、それがＣｒであるように、但
し純Ｃｒよりも大きな導電性を有する場合とほぼ同じ方
法で処理できるように、ＭｏとＣｒを物理的に蒸着する
ことによって実施することができる。ＭｏとＣｒは、順
にターゲットを越えて基板を移動させることによって個
別のＭｏとＣｒの各ターゲットからスパッタリングする
ことができる。あるいは、ＭｏとＣｒの両方を１つの合
金ターゲットからスパッタリングすることもできる。Ｍ
ｏＣｒ層が形成された後で、マスク材料のパターンをリ
ソグラフィ技法を用いて形成することもでき、エッチン
グによって、パターンで被覆されてない領域を除去する
ことができる。パターンはＭｏＣｒ層の一部を被覆する
導電ラインの形状を有する一部を含むので、被覆された
部分はＭｏＣｒ導電ラインを形成する。さらに、マスク
材料を導電ラインの上側から除去することができる。
【０００９】試験によってＭｏＣｒ層がＣｒと同様にウ
ェットエッチングできることが示されている。また、試
験によって、５０％以下のモリブデンを含むＭｏＣｒ層
が、Ｃｒと同様に、ＮＨ4 ＯＨとＨ2 Ｏ2 を含み且つ純
Ｍｏ層を除去することになる溶液によるクリーニングの
影響を受けないことが示されている。一方、純Ｍｏは、
Ｈ3 ＰＯ4 、ＨＮＯ3 、ＨＦを含む溶液等のシリコン用
エッチング溶液と、Ｈ 3 ＰＯ4 とＣＨ3 ＣＯＯＨとＨＮ
Ｏ3 、さらに、Ｈ2 ＳＯ4 とＨ2 Ｏ2 等のアルミニウム
用エッチング溶液を含む、薄膜構造を製造する際に一般
に使用される多くのエッチング溶液による破壊的な化学
作用を受けやすい。
ェットエッチングできることが示されている。また、試
験によって、５０％以下のモリブデンを含むＭｏＣｒ層
が、Ｃｒと同様に、ＮＨ4 ＯＨとＨ2 Ｏ2 を含み且つ純
Ｍｏ層を除去することになる溶液によるクリーニングの
影響を受けないことが示されている。一方、純Ｍｏは、
Ｈ3 ＰＯ4 、ＨＮＯ3 、ＨＦを含む溶液等のシリコン用
エッチング溶液と、Ｈ 3 ＰＯ4 とＣＨ3 ＣＯＯＨとＨＮ
Ｏ3 、さらに、Ｈ2 ＳＯ4 とＨ2 Ｏ2 等のアルミニウム
用エッチング溶液を含む、薄膜構造を製造する際に一般
に使用される多くのエッチング溶液による破壊的な化学
作用を受けやすい。
【００１０】ＭｏとＣｒの多くの異なる原子割合によっ
て、純Ｍｏよりも容易に処理可能であり、且つ純Ｃｒよ
りも導電性の大きな層が形成されることになる。試験に
よって、モリブデンの原子百分率が１５乃至８５の間の
割合とされる層がこの基準を満たしていることが示され
る。実際の適用において、モリブデンが４０乃至６０の
間の原子百分率である導電ラインは十分な誤差の限界状
態で使用できる。本発明は、クロミウムとのバランスの
とれた状態でほぼ４０乃至６０原子百分率のモリブデン
を含む導電ラインで実施されている。
て、純Ｍｏよりも容易に処理可能であり、且つ純Ｃｒよ
りも導電性の大きな層が形成されることになる。試験に
よって、モリブデンの原子百分率が１５乃至８５の間の
割合とされる層がこの基準を満たしていることが示され
る。実際の適用において、モリブデンが４０乃至６０の
間の原子百分率である導電ラインは十分な誤差の限界状
態で使用できる。本発明は、クロミウムとのバランスの
とれた状態でほぼ４０乃至６０原子百分率のモリブデン
を含む導電ラインで実施されている。
【００１１】さらに、ＭｏとＣｒの種々の原子割合を用
いて異なるエッチング速度でＭｏＣｒ層を生成すること
ができる。エッチング方法によってテーパ状のＭｏＣｒ
ラインを生成することができ、比較的厚い導電ラインに
対してもステップカバレッジの問題を大きく軽減するこ
とになる。
いて異なるエッチング速度でＭｏＣｒ層を生成すること
ができる。エッチング方法によってテーパ状のＭｏＣｒ
ラインを生成することができ、比較的厚い導電ラインに
対してもステップカバレッジの問題を大きく軽減するこ
とになる。
【００１２】本発明によるＭｏＣｒ導電ラインは、アク
ティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）の
光制御ユニットのアレイにおける走査ラインであっても
よい。光制御ユニットはそれぞれ薄膜トランジスタ（Ｔ
ＦＴ）を含み、各導電ラインは例えば、ＴＦＴの集合の
ゲートに対し信号を付与するための走査ラインであって
もよい。各走査ラインは、例えば、横列の光制御ユニッ
トにおけるＴＦＴに接続され得る。
ティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）の
光制御ユニットのアレイにおける走査ラインであっても
よい。光制御ユニットはそれぞれ薄膜トランジスタ（Ｔ
ＦＴ）を含み、各導電ラインは例えば、ＴＦＴの集合の
ゲートに対し信号を付与するための走査ラインであって
もよい。各走査ラインは、例えば、横列の光制御ユニッ
トにおけるＴＦＴに接続され得る。
【００１３】本発明は幾つかの従来技術と比較して有益
である。
である。
【００１４】絶縁基板上のＣｒラインと比較すると、Ｍ
ｏＣｒ合金ラインは同様にエッチング可能であるが、シ
ート抵抗率とフィルム応力が低くなり、より厚いフィル
ムを可能にすることになり、これによってＲＣ遅延時間
を短縮する。代表的な１０００オングストローム膜厚の
スパッタ蒸着Ｃｒフィルムは、蒸着条件によっては１０
乃至３０オーム／スクエアの範囲内のシート抵抗率を有
する。より高いアルゴン（Ａｒ）気圧で蒸着されたＣｒ
フィルムは応力が低くなり、従って、次の処理中ではフ
ィルム破壊に影響されにくいが、不都合にもこのような
フィルムは抵抗率が高くなる。反対に、通常のスパッタ
リング条件のもとで蒸着されたＭｏＣｒ合金のフィルム
は、フィルム応力と抵抗率が非常に低くなり、１０００
オングストローム膜厚のＭｏＣｒフィルムは応力がゼロ
に近く、また３オーム／スクエア未満で適切に製造され
ている。アレイのサイズが大きくなるほど、ＭｏＣｒ合
金ラインはＣｒラインよりもすぐれた働きを示す理由
は、ＭｏＣｒの抵抗が小さく、従ってＲＣ遅延が少なく
なるからである。ＭｏＣｒ合金システムでは、合金組成
を変化させることによってある特性の微調整が可能であ
る。つまり、フィルム応力、Ｃｒエッチングにおけるウ
ェットエッチング速度、及び何か他の化学エッチング溶
液に対する抵抗が微調整可能な特性の例である。さら
に、ＭｏＣｒ合金システムは、異なるエッチング速度を
付与するために層の内部で変化させることができ、テー
パ状のエッジを可能にする。
ｏＣｒ合金ラインは同様にエッチング可能であるが、シ
ート抵抗率とフィルム応力が低くなり、より厚いフィル
ムを可能にすることになり、これによってＲＣ遅延時間
を短縮する。代表的な１０００オングストローム膜厚の
スパッタ蒸着Ｃｒフィルムは、蒸着条件によっては１０
乃至３０オーム／スクエアの範囲内のシート抵抗率を有
する。より高いアルゴン（Ａｒ）気圧で蒸着されたＣｒ
フィルムは応力が低くなり、従って、次の処理中ではフ
ィルム破壊に影響されにくいが、不都合にもこのような
フィルムは抵抗率が高くなる。反対に、通常のスパッタ
リング条件のもとで蒸着されたＭｏＣｒ合金のフィルム
は、フィルム応力と抵抗率が非常に低くなり、１０００
オングストローム膜厚のＭｏＣｒフィルムは応力がゼロ
に近く、また３オーム／スクエア未満で適切に製造され
ている。アレイのサイズが大きくなるほど、ＭｏＣｒ合
金ラインはＣｒラインよりもすぐれた働きを示す理由
は、ＭｏＣｒの抵抗が小さく、従ってＲＣ遅延が少なく
なるからである。ＭｏＣｒ合金システムでは、合金組成
を変化させることによってある特性の微調整が可能であ
る。つまり、フィルム応力、Ｃｒエッチングにおけるウ
ェットエッチング速度、及び何か他の化学エッチング溶
液に対する抵抗が微調整可能な特性の例である。さら
に、ＭｏＣｒ合金システムは、異なるエッチング速度を
付与するために層の内部で変化させることができ、テー
パ状のエッジを可能にする。
【００１５】アルミニウムラインと比較して、ＭｏＣｒ
は耐高熱性金属であるので、ディスプレイ製造における
化学誘電性蒸着の一般的な範囲とされる３００乃至４０
０℃等の高熱処理に耐え得るものである。一方、アルミ
ニウムは高熱処理ではヒロック（盛り上がり部分）を形
成する。ヒロックはアルミニウムラインが使用された際
のデバイス不良の主因である。
は耐高熱性金属であるので、ディスプレイ製造における
化学誘電性蒸着の一般的な範囲とされる３００乃至４０
０℃等の高熱処理に耐え得るものである。一方、アルミ
ニウムは高熱処理ではヒロック（盛り上がり部分）を形
成する。ヒロックはアルミニウムラインが使用された際
のデバイス不良の主因である。
【００１６】Ｍｏ−Ｔａ合金ラインと比較して、ＭｏＣ
ｒラインは、Ｃｒに適用可能なウェットエッチング技法
を用いて製造することができ、一方、Ｍｏ−Ｔａライン
は、広範囲且つしばしば均一性問題を有する、プラズマ
エッチング等のドライエッチング処理を用いて製造され
るにすぎない。
ｒラインは、Ｃｒに適用可能なウェットエッチング技法
を用いて製造することができ、一方、Ｍｏ−Ｔａライン
は、広範囲且つしばしば均一性問題を有する、プラズマ
エッチング等のドライエッチング処理を用いて製造され
るにすぎない。
【００１７】ＭｏＣｒラインはまた、ＭｏＣｒ合金シス
テムによって大域アクティブマトリックスディスプレイ
の性能が向上されるので有利である。
テムによって大域アクティブマトリックスディスプレイ
の性能が向上されるので有利である。
【００１８】
【実施例】「合金」は肉眼的に同質の２つ以上の金属の
混合物の材料である。
混合物の材料である。
【００１９】合金、又は２つ以上の構成要素から成る他
の混合物において、構成要素の原子の数量間の関係は、
「原子百分率」、「原子割合」、又は「原子比」として
表示できる。
の混合物において、構成要素の原子の数量間の関係は、
「原子百分率」、「原子割合」、又は「原子比」として
表示できる。
【００２０】「ＭｏＣｒ」又は「モリブデン−クロミウ
ム」は、モリブデンとクロミウムを含む合金を意味す
る。ＭｏＣｒはまた、フィルム特性に影響を及ぼさない
１つ以上の微量の付加金属を含むこともある。
ム」は、モリブデンとクロミウムを含む合金を意味す
る。ＭｏＣｒはまた、フィルム特性に影響を及ぼさない
１つ以上の微量の付加金属を含むこともある。
【００２１】図１は、モリブデン−クロミウム（ＭｏＣ
ｒ）導電ラインを含む薄膜構造を示す。図２はＭｏＣｒ
導電ラインを生成する際の一般的な動作を示す。
ｒ）導電ラインを含む薄膜構造を示す。図２はＭｏＣｒ
導電ラインを生成する際の一般的な動作を示す。
【００２２】図１において断面図で示される製品１０
は、薄膜構造１６が形成される表面１４を備えた基板１
２を有する。薄膜構造１６は導電ライン１８を有し、導
電ライン１８はモリブデン−クロミウムを含む。導電ラ
イン１８は表面１４上にあってもよいが、図１の省略符
号によって示唆されるように、薄膜構造１６は、ＭｏＣ
ｒ導電ライン１８と表面１４の間に１つ以上の層を含む
ことがある。薄膜構造１６はまた、ＭｏＣｒ導電ライン
１８上に１つ以上の層を含むこともある。
は、薄膜構造１６が形成される表面１４を備えた基板１
２を有する。薄膜構造１６は導電ライン１８を有し、導
電ライン１８はモリブデン−クロミウムを含む。導電ラ
イン１８は表面１４上にあってもよいが、図１の省略符
号によって示唆されるように、薄膜構造１６は、ＭｏＣ
ｒ導電ライン１８と表面１４の間に１つ以上の層を含む
ことがある。薄膜構造１６はまた、ＭｏＣｒ導電ライン
１８上に１つ以上の層を含むこともある。
【００２３】図２において、ボックス３０における動作
は物理的蒸着法（ＰＶＤ）を実行することによって始ま
り、モリブデン−クロミウムを含む層を生成する。ボッ
クス３２における動作は、リソグラフィを実行すること
によって、導電ラインの形状を有するＭｏＣｒ層の一部
を被覆するマスク材料のパターンを生成する。ボックス
３４における動作はエッチングを行なうことによって、
ボックス３２からのマスク材料のパターンで被覆されて
ない領域を除去する。ボックス３４におけるエッチング
の結果、ＭｏＣｒ層の被覆部分はＭｏＣｒ導電ラインを
形成する。ボックス３６における動作はＭｏＣｒ導電ラ
インからマスク材料のパターンを除去する。
は物理的蒸着法（ＰＶＤ）を実行することによって始ま
り、モリブデン−クロミウムを含む層を生成する。ボッ
クス３２における動作は、リソグラフィを実行すること
によって、導電ラインの形状を有するＭｏＣｒ層の一部
を被覆するマスク材料のパターンを生成する。ボックス
３４における動作はエッチングを行なうことによって、
ボックス３２からのマスク材料のパターンで被覆されて
ない領域を除去する。ボックス３４におけるエッチング
の結果、ＭｏＣｒ層の被覆部分はＭｏＣｒ導電ラインを
形成する。ボックス３６における動作はＭｏＣｒ導電ラ
インからマスク材料のパターンを除去する。
【００２４】上述された一般的特徴を多数の方法で実行
して、ＭｏＣｒ導電ラインを備えた薄膜構造を提供す
る。後述されるように、一般的特徴は多数の方法で実行
されている。後述される実行方法の一つに従ってＭｏＣ
ｒ導電ラインを含む製品は、Martin,R.; Chuang,T.; St
eemers,H.; Allen,R.; Fulks,R.; Stuber,S.; Lee,D.;Y
oung,M.; Ho,J.; Nguyen,M.; Meuli,W.; Fiske,T.; Bru
ce,R.; Thompson,M.; Tilton,M.; Silverstein,L.D.に
よる「P-70: A 6.3-Mpixel AMLCD," SID 93 Digest, 19
93, pp.704-707」にも記載されている。
して、ＭｏＣｒ導電ラインを備えた薄膜構造を提供す
る。後述されるように、一般的特徴は多数の方法で実行
されている。後述される実行方法の一つに従ってＭｏＣ
ｒ導電ラインを含む製品は、Martin,R.; Chuang,T.; St
eemers,H.; Allen,R.; Fulks,R.; Stuber,S.; Lee,D.;Y
oung,M.; Ho,J.; Nguyen,M.; Meuli,W.; Fiske,T.; Bru
ce,R.; Thompson,M.; Tilton,M.; Silverstein,L.D.に
よる「P-70: A 6.3-Mpixel AMLCD," SID 93 Digest, 19
93, pp.704-707」にも記載されている。
【００２５】図３はＭｏＣｒ走査ラインを備えたアレイ
の部分的配置を示す。図４は図３のアレイにおける光制
御ユニットの配置を示す。
の部分的配置を示す。図４は図３のアレイにおける光制
御ユニットの配置を示す。
【００２６】図３におけるアレイ７０は、走査ライン７
２、７４、・・・７６、及びデータライン８０、８２、
・・・８４を含む。走査ライン７２、７４、・・・７６
はＭｏＣｒ導電ラインであり、走査ライン７４・・・７
６はそれぞれ、横列の光制御ユニットに接続されて、そ
の列の光制御ユニットを選択する信号を付与する。図示
の光制御ユニット９０は、例えば、走査ライン７４から
その信号を受信する。
２、７４、・・・７６、及びデータライン８０、８２、
・・・８４を含む。走査ライン７２、７４、・・・７６
はＭｏＣｒ導電ラインであり、走査ライン７４・・・７
６はそれぞれ、横列の光制御ユニットに接続されて、そ
の列の光制御ユニットを選択する信号を付与する。図示
の光制御ユニット９０は、例えば、走査ライン７４から
その信号を受信する。
【００２７】ある具体例では、アレイ７０における各光
制御ユニットはその走査ラインから２値走査信号を受信
することによって、光制御ユニットが選択されたり、さ
れなかったりする。従って、走査ラインの導電性が重要
であるのは、導電性が低下すると走査信号が減衰且つ遅
延することになるからである。ＭｏＣｒ導電ラインはこ
の問題を解消するために十分な導電性を付与する。
制御ユニットはその走査ラインから２値走査信号を受信
することによって、光制御ユニットが選択されたり、さ
れなかったりする。従って、走査ラインの導電性が重要
であるのは、導電性が低下すると走査信号が減衰且つ遅
延することになるからである。ＭｏＣｒ導電ラインはこ
の問題を解消するために十分な導電性を付与する。
【００２８】図４は光制御ユニットを示すものであり、
薄膜構造の幾つかの層を示し、上側層は、下側層を覆い
隠す基板の表面から最も離れている。
薄膜構造の幾つかの層を示し、上側層は、下側層を覆い
隠す基板の表面から最も離れている。
【００２９】図４に示される最上層は上部金属層であ
り、光制御ユニットにおけるトランジスタのチャネルリ
ードに接続されるデータライン１１０を形成し、上部金
属層はまた、後述される他の幾つかの特徴も形成する。
図示される次の層はインジウム−スズ−酸化物（ＩＴ
Ｏ）の層であり、これは透明電極１１２を形成する。次
の層は上部窒化層であり、トランジスタの一部であるア
イランド１４４を形成する。図示の最下層はＭｏＣｒ層
であり、これはゲートライン１１６を形成し、これに接
続されるとともにトランジスタのゲートリードとしての
役割をするゲートリード１１８を形成する。
り、光制御ユニットにおけるトランジスタのチャネルリ
ードに接続されるデータライン１１０を形成し、上部金
属層はまた、後述される他の幾つかの特徴も形成する。
図示される次の層はインジウム−スズ−酸化物（ＩＴ
Ｏ）の層であり、これは透明電極１１２を形成する。次
の層は上部窒化層であり、トランジスタの一部であるア
イランド１４４を形成する。図示の最下層はＭｏＣｒ層
であり、これはゲートライン１１６を形成し、これに接
続されるとともにトランジスタのゲートリードとしての
役割をするゲートリード１１８を形成する。
【００３０】データライン１１０は、０．２オーム／ス
クエア（ｓｑ．）の抵抗値で実行可能であり、−８Ｖ、
０Ｖ、＋８Ｖにおいて駆動可能である。データライン１
１０はデータ信号を、図４にその一つが図示される縦列
の２進制御ユニットに付与する。ゲートリード１１８上
に延出するデータライン１１０の一部はトランジスタの
ソースリードと接続する。
クエア（ｓｑ．）の抵抗値で実行可能であり、−８Ｖ、
０Ｖ、＋８Ｖにおいて駆動可能である。データライン１
１０はデータ信号を、図４にその一つが図示される縦列
の２進制御ユニットに付与する。ゲートリード１１８上
に延出するデータライン１１０の一部はトランジスタの
ソースリードと接続する。
【００３１】ゲートライン１１６は同様にして、走査信
号を横列の２進制御ユニットに付与する。ゲートライン
１１６は１．４オーム／スクエア（ｓｑ．）の抵抗値で
実行可能であり、＋１５Ｖと−１５Ｖで駆動可能であ
る。
号を横列の２進制御ユニットに付与する。ゲートライン
１１６は１．４オーム／スクエア（ｓｑ．）の抵抗値で
実行可能であり、＋１５Ｖと−１５Ｖで駆動可能であ
る。
【００３２】データライン１１０とゲートライン１１６
の幅はそれぞれ１０μｍである。データライン１１０は
クロスオーバー領域１２０におけるゲートライン１１６
と交差する。クロスオーバー領域１２０は、上部窒化層
によって形成される絶縁体と、必要ならば他の機能を有
し、２本のラインが適切に信号を導電しその２本のライ
ンにおける信号が干渉しないことを保証する。
の幅はそれぞれ１０μｍである。データライン１１０は
クロスオーバー領域１２０におけるゲートライン１１６
と交差する。クロスオーバー領域１２０は、上部窒化層
によって形成される絶縁体と、必要ならば他の機能を有
し、２本のラインが適切に信号を導電しその２本のライ
ンにおける信号が干渉しないことを保証する。
【００３３】透明電極１１２はドレインライン１２２を
通ってトランジスタのドレインリードに接続し、ドレイ
ンリードは上部金属層によって形成される。従って、ト
ランジスタがゲートライン１１６によってゲートリード
１１８に付与される走査信号のために導電性である場
合、透明電極１１２はデータライン１１０からドレイン
ライン１２２を通って駆動信号を受信し且つ記憶する。
通ってトランジスタのドレインリードに接続し、ドレイ
ンリードは上部金属層によって形成される。従って、ト
ランジスタがゲートライン１１６によってゲートリード
１１８に付与される走査信号のために導電性である場
合、透明電極１１２はデータライン１１０からドレイン
ライン１２２を通って駆動信号を受信し且つ記憶する。
【００３４】透明電極１１２はまた充電リード１２４に
接続し、充電リード１２４は記憶コンデンサの一方の電
極を実行し、上部金属層によって形成される。ＭｏＣｒ
層によって形成されるゲートライン１２６は記憶コンデ
ンサのもう一方の電極を実行し、ゲートライン１２６は
また同じ縦列における前の２進制御ユニットに走査信号
を付与する。
接続し、充電リード１２４は記憶コンデンサの一方の電
極を実行し、上部金属層によって形成される。ＭｏＣｒ
層によって形成されるゲートライン１２６は記憶コンデ
ンサのもう一方の電極を実行し、ゲートライン１２６は
また同じ縦列における前の２進制御ユニットに走査信号
を付与する。
【００３５】図５は、ＭｏＣｒ層を生成するために２つ
のターゲット（物標）をどのように使用できるかを示
す。図６は図５のように生成されるＭｏＣｒ層を示す。
のターゲット（物標）をどのように使用できるかを示
す。図６は図５のように生成されるＭｏＣｒ層を示す。
【００３６】図５に示されるチャンバ１４０は、従来の
マグネトロンスパッタリングマシンの真空チャンバであ
ってもよい。チャンバ１４０には、ターゲット１４２、
即ち、純クロミウムターゲットと、ターゲット１４４、
即ち、純モリブデンターゲットがある。基板１４６はチ
ャンバ１４０内にあって、クロミウムを蒸着するための
ターゲット１４２に隣接した第１の位置と、モリブデン
を蒸着するためのターゲット１４４に隣接した第２の位
置の間で前後移動可能であるように取付けられる。スパ
ッタリングは従来の技術を用いて実行することができ
る。
マグネトロンスパッタリングマシンの真空チャンバであ
ってもよい。チャンバ１４０には、ターゲット１４２、
即ち、純クロミウムターゲットと、ターゲット１４４、
即ち、純モリブデンターゲットがある。基板１４６はチ
ャンバ１４０内にあって、クロミウムを蒸着するための
ターゲット１４２に隣接した第１の位置と、モリブデン
を蒸着するためのターゲット１４４に隣接した第２の位
置の間で前後移動可能であるように取付けられる。スパ
ッタリングは従来の技術を用いて実行することができ
る。
【００３７】図６は基板１４６上に形成される層１６０
を示す。層１６０の厚さは、例えば、１５００オングス
トロームであってもよく、図示では、４つの極薄サブレ
イヤ１６２、１６４、１６６及び１６８を含む。サブレ
イヤ１６２と１６６は、例えば、クロミウムでもよく、
一方、サブレイヤ１６４と１６８はモリブデンでもよ
い。基板１４６上のサブレイヤは、基板１４６に接着す
るのであれば、モリブデン又はクロミウムの何れでもよ
い。
を示す。層１６０の厚さは、例えば、１５００オングス
トロームであってもよく、図示では、４つの極薄サブレ
イヤ１６２、１６４、１６６及び１６８を含む。サブレ
イヤ１６２と１６６は、例えば、クロミウムでもよく、
一方、サブレイヤ１６４と１６８はモリブデンでもよ
い。基板１４６上のサブレイヤは、基板１４６に接着す
るのであれば、モリブデン又はクロミウムの何れでもよ
い。
【００３８】層１６０内のサブレイヤが十分に薄層であ
る場合、層１６０は、クロミウム及びモリブデン原子の
混合によりＭｏＣｒ合金を形成する。図５と図６に示さ
れた技術は、図３に示されるようなアレイを生成するべ
く首尾よく使用されている。
る場合、層１６０は、クロミウム及びモリブデン原子の
混合によりＭｏＣｒ合金を形成する。図５と図６に示さ
れた技術は、図３に示されるようなアレイを生成するべ
く首尾よく使用されている。
【００３９】図７は、より均一のＭｏＣｒ層をどのよう
に生成できるかを示すものである。図７に示された技術
は図５のそれと同一であるが、２つのターゲットではな
く、１つの金属ターゲットを備えている。
に生成できるかを示すものである。図７に示された技術
は図５のそれと同一であるが、２つのターゲットではな
く、１つの金属ターゲットを備えている。
【００４０】図７におけるチャンバ１８０には、ターゲ
ット１８２、即ち、Ｍｏ（ｘ）Ｃｒ（ｙ）合金ターゲッ
トがあり、ｘ／ｙはＭｏとＣｒの原子比である。基板１
８４はまた、チャンバ１８０内にあって、スパッタリン
グを実行して原子を従来の方法でターゲット１８２から
基板１８４に転送できるように、取り付けられる。
ット１８２、即ち、Ｍｏ（ｘ）Ｃｒ（ｙ）合金ターゲッ
トがあり、ｘ／ｙはＭｏとＣｒの原子比である。基板１
８４はまた、チャンバ１８０内にあって、スパッタリン
グを実行して原子を従来の方法でターゲット１８２から
基板１８４に転送できるように、取り付けられる。
【００４１】Ｍｏ（ｘ）Ｃｒ（ｙ）合金ターゲットは、
見たところスパッタリングによって薄膜構造を生成する
際に使用されていなかったので、これまでは利用されて
いなかった。しかしながら、本発明の達成の結果、この
ようなターゲットは、ニューヨーク州、オレンジバーグ
のマテリアル・リサーチ・コーポレーション（Material
Research Corporation ）を含む多数の供給源から利用
できるようになった。
見たところスパッタリングによって薄膜構造を生成する
際に使用されていなかったので、これまでは利用されて
いなかった。しかしながら、本発明の達成の結果、この
ようなターゲットは、ニューヨーク州、オレンジバーグ
のマテリアル・リサーチ・コーポレーション（Material
Research Corporation ）を含む多数の供給源から利用
できるようになった。
【００４２】図７の技術はまた、図３に示されたような
アレイを生成するためにも首尾よく用いられている。Ｍ
ｏＣｒ層の生成後、クロミウム導電ラインを得るための
従来の技術を用いてエッチング及び他の作業を実施する
ことができる。モリブデンの４０乃至６０の原子百分率
とクロミウムの６０乃至４０の原子百分率の割合によっ
て、エッチング適性及び導電性の所望の特性を備えたＭ
ｏＣｒ導電ラインが生成される。
アレイを生成するためにも首尾よく用いられている。Ｍ
ｏＣｒ層の生成後、クロミウム導電ラインを得るための
従来の技術を用いてエッチング及び他の作業を実施する
ことができる。モリブデンの４０乃至６０の原子百分率
とクロミウムの６０乃至４０の原子百分率の割合によっ
て、エッチング適性及び導電性の所望の特性を備えたＭ
ｏＣｒ導電ラインが生成される。
【００４３】図８はテーパ状のＭｏＣｒ導電ラインを生
成する際の動作を示す。図９は図８と同様に生成された
テーパ状のＭｏＣｒ導電ラインの断面図を示す。
成する際の動作を示す。図９は図８と同様に生成された
テーパ状のＭｏＣｒ導電ラインの断面図を示す。
【００４４】図８において、ボックス２００における動
作は物理的蒸着法（ＰＶＤ）を実行することによって始
まり、Ｍｏ（ｘ1 ）Ｃｒ（１−ｘ1 ）、即ち、ｘ1 はＭ
ｏの原子百分率、（１−ｘ1 ）はＣｒの原子百分率であ
る合金、を含む第１のサブレイヤを生成する。ボックス
２０２における動作は物理的蒸着法（ＰＶＤ）を実行し
て、Ｍｏ（ｘ2 ）Ｃｒ（１−ｘ2 ）を含む第２のサブレ
イヤを生成し、ここで、ｘ1 ＞ｘ2 の場合、第２のサブ
レイヤのエッチング速度は第１のサブレイヤのエッチン
グ速度よりもかなり速い。第１と第２のサブレイヤを一
緒にして、モリブデンとクロミウムを含む層が形成さ
れ、サブレイヤはそれぞれＭｏＣｒ合金を含んでいる。
作は物理的蒸着法（ＰＶＤ）を実行することによって始
まり、Ｍｏ（ｘ1 ）Ｃｒ（１−ｘ1 ）、即ち、ｘ1 はＭ
ｏの原子百分率、（１−ｘ1 ）はＣｒの原子百分率であ
る合金、を含む第１のサブレイヤを生成する。ボックス
２０２における動作は物理的蒸着法（ＰＶＤ）を実行し
て、Ｍｏ（ｘ2 ）Ｃｒ（１−ｘ2 ）を含む第２のサブレ
イヤを生成し、ここで、ｘ1 ＞ｘ2 の場合、第２のサブ
レイヤのエッチング速度は第１のサブレイヤのエッチン
グ速度よりもかなり速い。第１と第２のサブレイヤを一
緒にして、モリブデンとクロミウムを含む層が形成さ
れ、サブレイヤはそれぞれＭｏＣｒ合金を含んでいる。
【００４５】ボックス２０４における動作はリソグラフ
ィを実行することによって、導電ラインの形状を有する
モリブデンとクロミウムの層の一部を被覆するマスク材
料のパターンを生成する。ボックス２０６における動作
はエッチングを行なって、ボック２０４からのマスク材
料のパターンで被覆されてない領域を除去する。ボック
ス２０６におけるエッチングの結果、ＭｏＣｒ層の被覆
された部分はモリブデンとクロミウムを含む導電ライン
を形成する。さらに、ボックス２０６における動作はパ
ターン境界線の下で差動的にエッチングを行なって導電
ライン上にテーパ状エッジを生成する。ボックス２０８
における動作は導電ラインからマスク材料のパターンを
除去する。
ィを実行することによって、導電ラインの形状を有する
モリブデンとクロミウムの層の一部を被覆するマスク材
料のパターンを生成する。ボックス２０６における動作
はエッチングを行なって、ボック２０４からのマスク材
料のパターンで被覆されてない領域を除去する。ボック
ス２０６におけるエッチングの結果、ＭｏＣｒ層の被覆
された部分はモリブデンとクロミウムを含む導電ライン
を形成する。さらに、ボックス２０６における動作はパ
ターン境界線の下で差動的にエッチングを行なって導電
ライン上にテーパ状エッジを生成する。ボックス２０８
における動作は導電ラインからマスク材料のパターンを
除去する。
【００４６】図９は図８と同様の動作を用いて形成され
る導電ラインを示す。導電ラインは基板２２０上に形成
され、基板２２０は薄膜構造が形成され得る表面２２２
を有する。
る導電ラインを示す。導電ラインは基板２２０上に形成
され、基板２２０は薄膜構造が形成され得る表面２２２
を有する。
【００４７】導電ライン２３０は表面２２２上に形成さ
れ、下側サブレイヤ２３２はＭｏ（ｘ1 ）Ｃｒ（１−ｘ
1 ）のｄ１の厚さを有し、上側サブレイヤ２３４はＭｏ
（ｘ 2 ）Ｃｒ（１−ｘ2 ）のｄ２の厚さを有し、ｘ1 ＞
ｘ2 とする。適切な値を選択することによって、導電ラ
イン２３０は上側サブレイヤ２３４のエッチング速度の
下側サブレイヤ２３２のエッチング速度に関する所望の
エッチング速度比Ｒ（但し、１＜Ｒ＜３）で形成するこ
とができる。例えば、ｘ1 は８３でｄ１は４６００オン
グストロームであり、ｘ2 は８７でｄ２は４００オング
ストロームであると、エッチング速度比はＲ＝２．５と
なる。エッチング速度比とサブレイヤの厚さはさらに、
テーパ角度θを決定することによって、導電ライン２３
０のエッジ２３６と２３８が表面２２２から角度θにお
いて形成される。導電ライン２３０はこのように５００
０オングストロームの厚さを有する。
れ、下側サブレイヤ２３２はＭｏ（ｘ1 ）Ｃｒ（１−ｘ
1 ）のｄ１の厚さを有し、上側サブレイヤ２３４はＭｏ
（ｘ 2 ）Ｃｒ（１−ｘ2 ）のｄ２の厚さを有し、ｘ1 ＞
ｘ2 とする。適切な値を選択することによって、導電ラ
イン２３０は上側サブレイヤ２３４のエッチング速度の
下側サブレイヤ２３２のエッチング速度に関する所望の
エッチング速度比Ｒ（但し、１＜Ｒ＜３）で形成するこ
とができる。例えば、ｘ1 は８３でｄ１は４６００オン
グストロームであり、ｘ2 は８７でｄ２は４００オング
ストロームであると、エッチング速度比はＲ＝２．５と
なる。エッチング速度比とサブレイヤの厚さはさらに、
テーパ角度θを決定することによって、導電ライン２３
０のエッジ２３６と２３８が表面２２２から角度θにお
いて形成される。導電ライン２３０はこのように５００
０オングストロームの厚さを有する。
【００４８】上述された具体例では、スパッタリングを
使用してクロミウムとモリブデンを蒸着させる。他の物
理的蒸着技法、例えば、真空蒸着や電子ビーム蒸着、を
使用することもできる。
使用してクロミウムとモリブデンを蒸着させる。他の物
理的蒸着技法、例えば、真空蒸着や電子ビーム蒸着、を
使用することもできる。
【００４９】上述された具体例では、モリブデンとクロ
ミウムの特定の原子割合を使用しているが、上述された
範囲内の他の原子百分率を使用してもよい。さらに、上
述された具体例では、モリブデンとクロミウムのみを含
む合金を使用しているが、ＭｏＣｒ導電ラインの所望の
特性を減じることなく他の金属の小さな原子百分率を付
加することもできる。
ミウムの特定の原子割合を使用しているが、上述された
範囲内の他の原子百分率を使用してもよい。さらに、上
述された具体例では、モリブデンとクロミウムのみを含
む合金を使用しているが、ＭｏＣｒ導電ラインの所望の
特性を減じることなく他の金属の小さな原子百分率を付
加することもできる。
【００５０】上述された具体例は、ＭｏＣｒ層が同質
か、又はサブレイヤを含む例を含んでいる。結果として
ＭｏＣｒ合金が得られる他の内部構造を使用することも
できる。
か、又はサブレイヤを含む例を含んでいる。結果として
ＭｏＣｒ合金が得られる他の内部構造を使用することも
できる。
【００５１】上述された具体例は一般にはガラス基板上
にＭｏＣｒ層を形成する。しかしながら、上部ゲート構
造では、ＭｏＣｒ層は基板よりもむしろポリシリコン層
に形成されてもよく、基板はガラス以外の絶縁材料でも
よい。
にＭｏＣｒ層を形成する。しかしながら、上部ゲート構
造では、ＭｏＣｒ層は基板よりもむしろポリシリコン層
に形成されてもよく、基板はガラス以外の絶縁材料でも
よい。
【００５２】上述された具体例では、指定された順序に
よる特定の処理工程が用いられている。異なる順序によ
る工程、又は他の処理工程で本発明を実施することも可
能である。
よる特定の処理工程が用いられている。異なる順序によ
る工程、又は他の処理工程で本発明を実施することも可
能である。
【００５３】本発明は、アクティブマトリックス液晶デ
ィスプレイ（ＡＭＬＣＤ）のアレイの製造を含む、多く
の方法において適用することができる。例えば、薄膜構
造、又は構成要素のリードを接続する導電ラインを有す
る他の構造を備えた走査アレイを製造する際に本発明を
使用することもできる。
ィスプレイ（ＡＭＬＣＤ）のアレイの製造を含む、多く
の方法において適用することができる。例えば、薄膜構
造、又は構成要素のリードを接続する導電ラインを有す
る他の構造を備えた走査アレイを製造する際に本発明を
使用することもできる。
【００５４】本発明が適用されるＡＭＬＣＤでは優れた
総合的性能が付与されている。ほぼ６３０万個の光制御
ユニットを使用することにより驚くほど満足のいくよう
に実施される。
総合的性能が付与されている。ほぼ６３０万個の光制御
ユニットを使用することにより驚くほど満足のいくよう
に実施される。
【００５５】
【発明の効果】本発明は上記のように構成されるので、
異なるエッチング速度でモリブデン−クロミウム合金の
サブレイヤを生成且つエッチングしてテーパ状導電ライ
ンを製造することを可能にし、モリブデン−クロミウム
導電ラインを使用することによって、フィルムの応力と
抵抗率が小さく且つ耐高熱性金属ゆえに高熱処理に耐え
得るので、アクティブマトリックスディスプレイの性能
が向上されるような薄膜構造の製造を可能にするという
効果を有する。
異なるエッチング速度でモリブデン−クロミウム合金の
サブレイヤを生成且つエッチングしてテーパ状導電ライ
ンを製造することを可能にし、モリブデン−クロミウム
導電ラインを使用することによって、フィルムの応力と
抵抗率が小さく且つ耐高熱性金属ゆえに高熱処理に耐え
得るので、アクティブマトリックスディスプレイの性能
が向上されるような薄膜構造の製造を可能にするという
効果を有する。
【図１】モリブデン−クロミウム導電ラインを含む薄膜
構造を示す概略図である。
構造を示す概略図である。
【図２】図１に示されるようなＭｏＣｒ導電ラインを生
成する際の一般的動作を示すフローチャートである。
成する際の一般的動作を示すフローチャートである。
【図３】ＭｏＣｒ導電ラインを備えた光制御ユニットの
アレイの配置の概略平面図である。
アレイの配置の概略平面図である。
【図４】図３のアレイの実施における光制御ユニットの
配置の平面図である。
配置の平面図である。
【図５】モリブデンターゲット（物標）とクロミウムタ
ーゲットを備えたスパッタリングチャンバの概略図であ
る。
ーゲットを備えたスパッタリングチャンバの概略図であ
る。
【図６】図５のスパッタリングチャンバにおいて生成さ
れるＭｏＣｒ層の断面図である。
れるＭｏＣｒ層の断面図である。
【図７】モリブデン−クロミウム合金ターゲットを備え
たスパッタリングチャンバの概略図である。
たスパッタリングチャンバの概略図である。
【図８】モリブデンとクロミウムを含むテーパ状の導電
ラインを生成する際の動作を示すフローチャートであ
る。
ラインを生成する際の動作を示すフローチャートであ
る。
【図９】図８にあるように生成されるテーパ状の導電ラ
インを示す概略断面図である。
インを示す概略断面図である。
２２０ 基板 ２２２ 表面 ２３０ 導電ライン ２３２ 下側サブレイヤ ２３４ 上側サブレイヤ ２３６ エッジ ２３８ エッジ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート アール．アレン アメリカ合衆国 カリフォルニア州 94109 サンフランシスコ オ’ファレル ストリート 888 アパートメント ナ ンバー 202 (72)発明者 ツ−チン チュアング アメリカ合衆国 カリフォルニア州 95070 サラトガ アロウヘッド レーン 21451
Claims (3)
- 【請求項１】 表面を有する基板と、該基板の表面に形
成される薄膜構造と、を有する製品において、モリブデ
ン−クロミウムを含む導電ラインを有する薄膜構造。 - 【請求項２】 表面を有する基板と、該基板の表面に形
成される薄膜構造と、を有する製品における薄膜構造で
あって、 画像を表示するための光制御ユニットのアレイを有し、
各光制御ユニットはユニット信号を受信するためのリー
ドを有するとともに、アレイによって表示された画像の
セグメントを表示させることによってそのユニット信号
に応答し、 それぞれがモリブデン−クロミウムを含む２つ以上の導
電ラインを有し、各導電ラインは、光制御ユニットの集
合の各光制御ユニットのリードに接続されて、該集合内
の光制御ユニットにユニット信号を付与する、薄膜構
造。 - 【請求項３】 基板の表面に薄膜構造を形成する方法で
あって、 物理的蒸着を実行してモリブデン−クロミウムを含む第
１の層を生成することを有し、 リソグラフィを実行してマスク材料のパターンを生成す
ることを有し、該パターンは該第１の層の一部を被覆す
る部分を含み、第１の層の被覆部分は導電ラインの形状
を有し、 第１の層の被覆部分がモリブデン−クロミウムを含む導
電ラインを形成するようにエッチングを行なってマスク
材料のパターンで被覆されてない領域を除去することを
有し、 導電ラインを被覆するマスク材料のパターンの一部を除
去する、薄膜構造形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/235,008 US5693983A (en) | 1994-04-28 | 1994-04-28 | Thin-film structure with conductive molybdenum-chromium line |
| US235008 | 1994-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07301822A true JPH07301822A (ja) | 1995-11-14 |
Family
ID=22883674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9511995A Pending JPH07301822A (ja) | 1994-04-28 | 1995-04-20 | 薄膜構造、及び薄膜構造形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5693983A (ja) |
| EP (1) | EP0680088B1 (ja) |
| JP (1) | JPH07301822A (ja) |
| DE (1) | DE69514858T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH112843A (ja) * | 1997-06-12 | 1999-01-06 | Hitachi Ltd | 液晶表示装置とその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW336351B (en) * | 1997-10-08 | 1998-07-11 | Winbond Electronics Corp | Metal wire structure and process for producing the same |
| KR100356452B1 (ko) | 1998-10-02 | 2002-10-18 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 및 그 제조 방법 |
| JP3567142B2 (ja) | 2000-05-25 | 2004-09-22 | シャープ株式会社 | 金属配線およびそれを用いたアクティブマトリクス基板 |
| US11527420B2 (en) * | 2021-03-22 | 2022-12-13 | Palo Alto Research Center Incorporated | Micro-fabricated, stress-engineered members formed on passivation layer of integrated circuit |
| US11908782B2 (en) | 2021-03-22 | 2024-02-20 | Xerox Corporation | Spacers formed on a substrate with etched micro-springs |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229873A (ja) * | 1986-03-29 | 1987-10-08 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| US4782380A (en) * | 1987-01-22 | 1988-11-01 | Advanced Micro Devices, Inc. | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers |
| US5007984A (en) * | 1987-09-28 | 1991-04-16 | Mitsubishi Denki Kabushiki Kaisha | Method for etching chromium film formed on substrate |
| JPH01209764A (ja) * | 1988-02-18 | 1989-08-23 | Stanley Electric Co Ltd | 薄膜トランジスタとその製法 |
| DE3914602A1 (de) * | 1989-05-03 | 1990-11-08 | Bosch Gmbh Robert | Verfahren zum erzeugen von kontaktloechern in isolationsschichten |
| KR940005124B1 (ko) * | 1989-10-04 | 1994-06-11 | 호시덴 가부시기가이샤 | 액정표시소자 |
| EP0438138B1 (en) * | 1990-01-17 | 1995-03-15 | Kabushiki Kaisha Toshiba | Liquid-crystal display device of active matrix type |
| JPH03248568A (ja) * | 1990-02-27 | 1991-11-06 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
| US5010027A (en) * | 1990-03-21 | 1991-04-23 | General Electric Company | Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure |
| JPH0421823A (ja) * | 1990-05-16 | 1992-01-24 | Hosiden Corp | 液晶表示素子の点欠陥の黒欠陥化法及び液晶表示素子 |
| US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| US5132745A (en) * | 1990-10-05 | 1992-07-21 | General Electric Company | Thin film transistor having an improved gate structure and gate coverage by the gate dielectric |
| US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
| US5162931A (en) * | 1990-11-06 | 1992-11-10 | Honeywell, Inc. | Method of manufacturing flat panel backplanes including redundant gate lines and displays made thereby |
| JP2766563B2 (ja) * | 1991-03-27 | 1998-06-18 | シャープ株式会社 | 液晶表示装置 |
| JP2871235B2 (ja) * | 1991-10-29 | 1999-03-17 | ホシデン・フィリップス・ディスプレイ株式会社 | 能動液晶表示装置 |
| US5241192A (en) * | 1992-04-02 | 1993-08-31 | General Electric Company | Fabrication method for a self-aligned thin film transistor having reduced end leakage and device formed thereby |
| US5518805A (en) * | 1994-04-28 | 1996-05-21 | Xerox Corporation | Hillock-free multilayer metal lines for high performance thin film structures |
| US5491347A (en) * | 1994-04-28 | 1996-02-13 | Xerox Corporation | Thin-film structure with dense array of binary control units for presenting images |
| US5528082A (en) * | 1994-04-28 | 1996-06-18 | Xerox Corporation | Thin-film structure with tapered feature |
| US5486939A (en) * | 1994-04-28 | 1996-01-23 | Xerox Corporation | Thin-film structure with insulating and smoothing layers between crossing conductive lines |
-
1994
- 1994-04-28 US US08/235,008 patent/US5693983A/en not_active Expired - Lifetime
-
1995
- 1995-04-13 EP EP95302512A patent/EP0680088B1/en not_active Expired - Lifetime
- 1995-04-13 DE DE69514858T patent/DE69514858T2/de not_active Expired - Lifetime
- 1995-04-20 JP JP9511995A patent/JPH07301822A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH112843A (ja) * | 1997-06-12 | 1999-01-06 | Hitachi Ltd | 液晶表示装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0680088A1 (en) | 1995-11-02 |
| EP0680088B1 (en) | 2000-02-02 |
| DE69514858T2 (de) | 2000-06-29 |
| US5693983A (en) | 1997-12-02 |
| DE69514858D1 (de) | 2000-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6207970B1 (en) | Thin-film transistor display devices having composite electrodes | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| US7037769B2 (en) | Thin film transistor and multilayer film structure and manufacturing method of same | |
| JP4210658B2 (ja) | 薄膜トランジスタ液晶表示装置（ｔｆｔｌｃｄ）用基板のアルミニウム配線形成方法とこれにより製造されたｔｆｔｌｃｄ基板 | |
| US5528082A (en) | Thin-film structure with tapered feature | |
| JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
| EP0602315A2 (en) | Method of making thin film transistors | |
| CN106505033A (zh) | 阵列基板及其制备方法、显示装置 | |
| US7599037B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| US5693567A (en) | Separately etching insulating layer for contacts within array and for peripheral pads | |
| US20090039350A1 (en) | Display panel and method of manufacturing the same | |
| JPH0766423A (ja) | 液晶表示装置用アレイ基板 | |
| TW200528898A (en) | Thin film transistor array panel and manufacturing method thereof | |
| JPH04372934A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JPH07301822A (ja) | 薄膜構造、及び薄膜構造形成方法 | |
| KR101731914B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US20040197964A1 (en) | Method for fabricating thin film transistor for liquid crystal display device | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JPH08297299A (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
| JPS61145530A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP2001142093A (ja) | 液晶表示装置用アクティブマトリクス基板およびその製造方法 | |
| JPH08298325A (ja) | 薄膜トランジスタの製造方法 | |
| US20010034073A1 (en) | Method of manufacturing array substrate for use in liquid crystal display device | |
| JP2001159764A (ja) | 液晶表示素子 | |
| JPH06202147A (ja) | 液晶表示装置用薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040622 |