JPH07297659A - 電力増幅回路 - Google Patents

Abstract

(57)【要約】 【目的】出力電圧の波形クリップ時の波形飛びを抑え、
聴感上の悪影響及び不要輻射の発生を低減する。 【構成】入力段回路１の差動対を形成するトランジスタ
Ｑ１，Ｑ２のコレクタ間に、アノードをトランジスタＱ
２のコレクタにカソードをトランジスタＱ１のコレクタ
にそれぞれ接続したダイオードＤ１を備えた駆動電流制
限回路７を設ける。このダイオードＤ１を通して能動負
荷回路１１にバイパス電流を流し、入力段回路１の信号
出力端Ｎ１の信号レベルの最大値を制限し、出力段駆動
電流Ｉｄ２の最大値を制限する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明の電力増幅回路に関し、特
に出力段回路の電源電圧を出力信号のレベルに応じて切
換える手段を備えた電力増幅回路に関する。

【０００２】

【従来の技術】出力段回路の電源電圧を出力信号の電圧
レベル（瞬時値）に応じて切換える手段を備えた電力増
幅回路は、出力段回路の構成トランジスタの電力損失が
低減されると共に大きな出力が確保できるため、大出力
のオーディオ機器等で採用されることが多い。従来のこ
の種の電力増幅回路の一例を図４に示す。

【０００３】この電力増幅回路は、一端に正極性の第１
の電源電圧＋Ｖ_H を受け予め設定された値の定電流を発
生する定電流源回路Ｉ１、エミッタを共に定電流源回路
Ｉ１の他端と接続しベースに負帰還信号Ｖｎｆ及び入力
信号Ｖｉをそれぞれ対応して入力するトランジスタＱ
１，Ｑ２から成る差動対、並びにトランジスタＱ３〜Ｑ
５及びエミッタ抵抗ＲＱ１〜Ｒ３から成り一端に負極性
の第１の電源電圧−Ｖ_Hを受け上記差動対の負荷となる
３トランジスタ・アーリ効果低減型のカレントミラー回
路の能動負荷回路１１を備えトランジスタＱ２のコレク
タを信号出力端とする入力段回路１と、一端に電源電圧
−Ｖ_H を受けるエミッタ抵抗Ｒ４の他端にエミッタを接
続してこのエミッタ抵抗と共にエミッタホロア回路を形
成しベースに伝達された入力段回路１の出力信号を増幅
するトランジスタＱ６、一端に電源電圧−Ｖ_H を受ける
エミッタ抵抗Ｒ５の他端にエミッタを接続しベースにト
ランジスタＱ６のエミッタからの出力信号を受けて増幅
するエミッタ抵抗付きエミッタ接地型のトランジスタＱ
８、ベースをトランジスタＱ８のコレクタにエミッタを
トランジスタＱ６のベースにそれぞれ接続しコレクタに
電源電圧−Ｖ_H を受けて出力信号の過飽和を防止するト
ランジスタＱ７、一端をトランジスタＱ８のコレクタと
接続するアイドリング電流設定回路２１、並びに一端を
このアイドリング電流設定回路２１の他端と接続し他端
に電源電圧＋Ｖ_H を受けて予め設定された値の定電流を
発生する定電流源回路Ｉ２を備えアイドリング電流設定
回路２１の両端から出力段駆動電流を発生する駆動段回
路２と、トランジスタＱ９〜Ｑ１２及び抵抗Ｒ６，Ｒ７
を備え出力段駆動電流を受けてこれを増幅し負荷のスピ
ーカＳＰを駆動するコンプリメンタリＳＥＰＰ型の出力
段回路３と、抵抗Ｒ８，Ｒ７を備え出力段回路３の出力
電圧Ｖｏを分圧して負帰還信号Ｖｎｆを発生する負帰還
回路４と、出力電圧Ｖｏが正の所定のレベルより大きい
ときアクティブレベル、切換制御信号ＳＷＣがアクティ
ブレベルのときは出力電圧Ｖｏのレベルとは関係なくイ
ンアクティブレベルとなる第１の出力電圧検出信号ＶＤ
１を、出力電圧Ｖｏが負の所定のレベルより絶対値が大
きいときアクティブレベル、切換制御信号ＳＷＣがアク
ティブレベルのときは出力電圧Ｖｏのレベルとは関係な
くインアクティブレベルとなる第２の出力電圧検出信号
ＶＤ２を発生する出力電圧検出回路５と、第１の出力電
圧検出信号ＶＤ１がアクティブレベルのときは正極性の
第１の電源電圧＋Ｖ_H を、インアクティブレベルのとき
はこの第１の電源電圧＋Ｖ_H より低いレベルの正極性の
第２の電源電圧＋Ｖ_L を選択し、第２の出力電圧検出信
号ＶＤ２がアクティブレベルのときは負極性の第１の電
源電圧−Ｖ_H を、インアクティブレベルのときはこの第
１の電源電圧−Ｖ_H より絶対値が低いレベルの第２の電
源電圧−Ｖ_L を選択して出力段回路３に供給する電源電
圧切換回路６ａ，６ｂとを有する構成となっている。

【０００４】上述の入力段回路１、駆動段回路２、及び
出力段回路３等は、多くの書籍（例えばオーム社発行の
ＬＳＩハンドブック，半導体回路マニュアル、朝倉書店
発行の集積回路応用ハンドブック等）に記載されている
一般的な回路である。

【０００５】出力段回路３に供給される電源電圧Ｖｐ
１，Ｖｐ２と出力電圧Ｖｏとの関係を図５に示す。各電
源電圧±Ｖ_H ，±Ｖ_L の間には ｜＋Ｖ_H ｜＝｜−Ｖ_H ｜，｜＋Ｖ_L ｜＝｜−Ｖ_L ｜及び ｜±Ｖ_H ｜＞｜±Ｖ_L ｜ の関係があり、閾値電圧±Ｖ_THに対する出力電圧Ｖｏの
レベルによって、Ｖｐ１，Ｖp ２は次のとおりとなる。

【０００６】−Ｖ_TH＜Ｖｏ＜＋Ｖ_THのとき、Ｖｐ１＝＋
Ｖ_L ，Ｖｐ２＝−Ｖ_L Ｖｏ≦＋Ｖ_THのとき、Ｖｐ１＝＋Ｖ_L ，Ｖｐ２＝−Ｖ_H Ｖｏ≦＋Ｖ_THのとき、Ｖｐ１＝＋Ｖ_H ，Ｖｐ２＝−Ｖ_L このように電源電圧を切換えることにより電源電圧が固
定されている通常の電力増幅回路よりも、出力段回路３
のトランジスタのＣＥ間電圧が低く抑圧されて、必要な
大出力の確保と各トランジスタの電力損失の低減が両立
する。

【０００７】また、この電力増幅回路では、切換制御信
号ＳＷＣをアクティブレベルにして出力電圧Ｖｏのレベ
ルに関係なく出力電圧検出信号ＶＤ１，ＶＤ２をインア
クティブレベルにし、出力段回路３への電源電圧Ｖｐ
１，Ｖｐ２をそれぞれ＋Ｖ_L ，−Ｖ_L に固定して消費電
力の低減を優先する動作モードを備えている。なお、入
力段回路１及び駆動段回路２は、電圧利得が高く電源電
圧変動抑圧比（ＳＶＲＲ）が充分でない場合が多く、そ
のため電源電圧の選択切換を行うとこれに伴う大きな雑
音が出力に発生するので、その電源電圧は＋Ｖ_H ，−Ｖ
_H に固定されている。

【０００８】

【発明が解決しようとする課題】この従来の電力増幅回
路では、入力段回路１及び駆動段回路２の電源電圧は＋
Ｖ_H ，−Ｖ_H に固定され、また、切換制御信号ＳＷＣに
よって出力段回路３の電源電圧を＋Ｖ_L ，−Ｖ_L に固定
する動作モードを有しているので、この動作モードのと
き、入力信号Ｖｉのレベルによっては、駆動段回路２の
出力電圧振幅が出力段回路３の電源電圧、即ち＋Ｖ_L か
ら−Ｖ_L の範囲を越える場合がある。このとき駆動段電
流の余剰分はＱ９，Ｑ１１のＣＢ接合順方向電流となっ
て流れ、Ｑ９，Ｑ１１の動作は完全に飽和領域にはい
り、これらトランジスタのベース領域にはＣＢ接合順方
向電流に比例した電荷が蓄積される。この蓄積電荷は出
力電圧Ｖｏの波形飛びの原因となり、聴感上の悪影響や
不用輻射の増加などの悪影響を及ぼす。以下、この点に
ついて、図６を参照して説明する。

【０００９】図６はこの電力増幅回路に出力波形がクリ
ップするレベルの正弦波信号を入力した時の出力電圧波
形である。出力信号Ｖｏの正の半周期において、トラン
ジスタＱ９が飽和し波形がクリップしている期間では、
定電流源回路Ｉ２の電流（以下定電流Ｉ₂ という）全て
が出力段駆動電流として吐き出されて（出力ソース電
流）、トランジスタＱ９のベースに流入する。このとき
トランジスタＱ９は飽和状態にあるため、ベースに流入
した電流の大部分はＣＢ接合順方向電流となり、この結
果トランジスタＱ９のベース領域には、ほぼ定電流Ｉ₂
に比例した電荷が蓄積される。クリップする期間をすぎ
ると、トランジスタＱ８のコレクタが定電流Ｉ₂ を吸収
してトランジスタＱ９のベース電流が減少し、出力電位
も正弦波に沿って下降し始めることが理想的であるが、
トランジスタＱ８のコレクタ電流はトランジスタＱ９の
蓄積電荷の吸い出しに費やされるため出力電圧Ｖｏの下
降開始までにτ１なるディレイを生ずる。このディレイ
の期間は負帰還増幅回路としての平衡状態から逸脱して
いるが、蓄積電荷の吸い出しが終わると、出力電圧Ｖｏ
は急速に下降して正弦波に収束し平衡状態にもどる波形
飛びを見せる。ディレイτ１は蓄積電荷量に比例するの
で、定電流Ｉ₂ が大きいほど波形飛びは顕著になる。

【００１０】一方、負の半周期においては、同様にクリ
ップ帰還にトランジスタＱ８のコレクタ電流の大部分が
トランジスタＱ１１のＣＢ接合順方向電流となってトラ
ンジスタＱ１１に蓄積電荷を生じさせ、ディレイτ２を
誘発する。ここでトランジスタＱ８コレクタ電流につい
て検討すると、クリップ期間においては負帰還が成立せ
ずトランジスタＱ１，Ｑ２の差動対には大きな差電圧入
力が加わって完全にアンバランスとなり、定電流源回路
Ｉ１の電流（以下、定電流Ｉ₁ という）は全てトランジ
スタＱ２を介してトランジスタＱ６のベースに流入し
（能動負荷回路１１には流れない）、更にトランジスタ
Ｑ６で電流増幅されてトランジスタＱ８のベース電流と
なる。ここで一般的なパラメータの一例として、Ｉ₁ ＝
１ｍＡ、Ｈｆｅ＝１００を想定すると、トランジスタＱ
８のコレクタ電流は１０Ａにも達しうることになるが、
実際にはトランジスタの最大電流能力で決まる値とし
て、数百ｍＡから数Ａ程度となる。このことは出力段駆
動電流の吸込み電流（出力シンク電流）が出力ソース電
流に比べて極めて大きく、かつ回路定数による最大値の
設定がなされていないことを意味し、よってトランジス
タＱ１１の蓄積電荷も制限されず、正の半周期に比べて
極めて顕著な波形飛びを引き起こす。またトランジスタ
Ｑ８自体の消費電力の増加を招き、消費電力が安全動作
領域ＡＳＯを越えた場合には、その劣化や破壊などの問
題も生じ得る。

【００１１】本発明の目的は、出力電圧の波形クリップ
時の波形飛びを抑圧して聴感上の悪影響及び不要輻射の
発生を低減すると共に、駆動段回路の出力トランジスタ
の劣化及び破壊防止することができる電力増幅回路を提
供することにある。また、出力段回路の構成トランジス
タが飽和領域に入らないように出力段駆動電流を制限
し、波形飛び並びにこれに伴う聴感上の悪影響及び不要
輻射の発生を更に低減することができる電力増幅回路を
提供することにある。

【００１２】

【課題を解決するための手段】本発明の電力増幅回路
は、第１の電源電圧で動作し入力信号及び負帰還信号に
応答したレベルの信号を出力する入力段回路と、前記第
１の電源電圧で動作し前記入力段回路の出力信号を増幅
して出力段駆動電流を発生する駆動段回路と、供給され
た電源電圧で動作し前記出力段駆動電流を増幅して負荷
を駆動する出力電圧を発生する出力段回路と、前記出力
電圧に応答したレベルの前記負帰還信号を発生する負帰
還回路と、前記出力電圧が所定のレベルより大きいとき
アクティブレベル、制御信号がアイクティブレベルのと
きは前記出力電圧のレベルに関係なく常にインアクティ
ブレベルとなる出力電圧検出信号を出力する出力電圧検
出回路と、前記出力電圧検出信号がアクティブレベルの
ときは前記第１の電源電圧を、インアクティブレベルの
ときはこの第１の電源電圧より低いレベルの第２の電源
電圧を前記出力段回路に供給する電源電圧切換回路と、
前記出力段駆動電流の最大値を制限する駆動電流制御手
段とを有している。

【００１３】また、駆動電流制限手段が、入力段回路の
出力信号のレベルの最大値を所定のレベルに制限する回
路として構成され、更に、入力段回路を、エミッタを共
に第１の定電流源回路と接続しベースに負帰還信号及び
入力信号をそれぞれ対応して入力する第１及び第２のト
ランジスタから成る差動対と、この差動対の負荷となる
カレントミラー回路型の能動負荷回路とを備え前記第１
及び第２のトランジスタのうちの一方のコレクタを信号
出力端とする回路とし、出力段回路を、第３及び第４の
トランジスタを備えたコンプリメンタリＳＥＰＰ型の回
路とし、駆動段回路を、前記入力段回路の出力信号を増
幅するエミッタホロア回路型の第５のトランジスタと、
この第５のトランジスタの出力信号を増幅するエミッタ
抵抗付きエミッタ接地型の第６のトランジスタと、一端
をこの第６のトランジスタのコレクタと接続するアイド
リング電流設定回路と、一端をこのアイドリング電流設
定回路の他端と接続し他端を電源電圧供給端と接続する
第２の定電流源回路とを備え前記アイドリング電流設定
回路の両端から前記出力段回路に出力段駆動電流を供給
する回路とし、駆動電流制限手段を、前記第１及び第２
のトランジスタのコレクタ間に接続されたダイオード素
子を備えこのダイオード素子を通して、前記入力段回路
の定電流源回路から信号出力端への電流を前記能動負荷
回路にバイパスしてこの信号出力端の信号レベルの最大
値を所定のレベルに制限する回路とするか、コレクタを
入力段回路の信号出力端と接続しベースを第６のトラン
ジスタのエミッタと接続しエミッタを所定の電位点と接
続する第７のトランジスタを備えこの第７のトランジス
タを導通させて前記入力段回路の信号出力端の信号レベ
ルの最大値を所定のレベルに制限する回路として構成さ
れる。

【００１４】また、駆動電流制限手段に、出力段回路の
構成トランジスタの飽和領域に近い非飽和領域内の動作
状態を検知してこの検知された動作状態で入力段回路の
出力信号のレベルの最大値を所定のレベルに制限する非
飽和内制御部を設け、更に、出力段回路を、第３及び第
４のトランジスタを備えたコンプリメンタリＳＥＰＰ型
の回路とし、駆動段回路を、入力段回路の出力信号を増
幅するエミッタホロア回路型の第５のトランジスタと、
この第５のトランジスタの出力信号を増幅するエミッタ
抵抗付きエミッタ接地型の第６のトランジスタと、一端
をこの第６のトランジスタのコレクタと接続するアイド
リング電流設定回路と、一端をこのアイドリング電流設
定回路の他端と接続し他端を電源電圧供給端と接続する
第２の定電流源回路とを備え前記アイドリング電流設定
回路の両端から前記出力段回路に出力段駆動電流を供給
する回路とし、前記出力段回路の構成トランジスタの飽
和領域に近い非飽和領域内の動作状態を検知してこの検
知された動作状態で前記第２の定電流源回路からの出力
段駆動電流の最大値を制限する駆動電流制限手段を設け
て構成される。

【００１５】

【実施例】次に本発明の実施例について図面を参照して
説明する。

【００１６】図１は本発明の第１の実施例を示す回路図
である。

【００１７】この実施例が図４に示された従来の電力増
幅回路と相違する点は、入力段回路１の差動対を形成す
るトランジスタＱ１，Ｑ２のコレクタ間に、アノードを
トランジスタＱ２のコレクタにカソードをトランジスタ
Ｑ１のコレクタにそれぞれ接続するダイオードＤ１を備
え、このダイオードＤ１を通して、定電流源回路Ｉ１か
ら信号出力端Ｎ１（トランジスタＱ２，Ｑ５のコレク
タ）への電流を能動負荷回路１１にバイパスし、信号出
力端Ｎ１の信号レベルの最大値を所定のレベルに制限
し、その結果、駆動段回路２から入力される出力段駆動
電流Ｉｄ２の最大値を制限するようにした駆動電流制限
回路７を設けた点にある。

【００１８】次に、この実施例の動作について説明す
る。

【００１９】まず、出力電圧Ｖｏがクリップしていない
状態では、負帰還動作によってトランジスタＱ１，Ｑ２
のベース及びコレクタの信号のレベル差は小さく、ダイ
オードＤ１は非導通状態を保ち、実質的には駆動電流制
限回路７が接続されていない状態の従来例と同様の回路
として動作する。

【００２０】次に、切換制御信号ＳＷＣをアクティブレ
ベルとして出力段回路３への電源で圧Ｖｐ１，Ｖｐ２を
＋Ｖ_L ，−Ｖ_L とした低消費電力動作モードの状態にお
いて、出力電圧Ｖｏが負の半周期でクリップした場合に
ついて説明する。

【００２１】この場合には、負帰還信号Ｖｎｆのレベル
は固定されて入力信号Ｖｉとのレベル差が大きくなり、
定電流源回路Ｉ１の電流Ｉ₁ （定電流Ｉ₁ ）は全てトラ
ンジスタＱ２のエミッタに流入し、信号出力端Ｎ１に伝
達される。

【００２２】ここで、能動負荷回路１１は、エミッタ抵
抗Ｒ１，Ｒ３の値が等しく、入出力電流比が１対１のカ
レントミラー回路を構成しており、各トランジスタのベ
ース電流は定電流Ｉ₁ と比較して小さく、無視するもの
とする。

【００２３】この状態における従来例では、トランジス
タＱ１に電流が流れないので、能動負荷回路１１には電
流が流れず、従ってトランジスタＱ２のコレクタ電流は
全て駆動段回路２に流入し出力段駆動電流Ｉｄ２を増大
させる。

【００２４】これに対し、この実施例では、まず、ダイ
オードＤ１を介してトランジスタＱ３のベース電流が流
れてそのエミッタ電流によりトランジスタＱ４，Ｑ５の
ベース電流が流れ、トランジスタＱ５のコレクタ・エミ
ッタ間にはトランジスタＱ２のコレクタから直接、トラ
ンジスタＱ４のコレクタ・エミッタ間にはダイオードＤ
１を介して電流が流れる。そして、トランジスタＱ４，
Ｑ５のコレクタ・エミッタ間に流れる電流の比は１対１
であるので、ダイオードＤ１とトランジスタＱ５には、
定電流Ｉ₁ の１／２ずつが分流する。従って、入力段回
路１の信号出力端Ｎ１の電圧Ｖ・Ｎ１は、 Ｖ・Ｎ１＝Ｉ₁ ×ｒ１×１／２＋Ｖｂｅ・Ｑ４＋Ｖｂｅ・Ｑ３＋Ｖｆ・Ｄ１… （１） （ただし、ｒ１はエミッタ抵抗Ｒ１の抵抗値、Ｖｂｅ・
Ｑ４，Ｖｂｅ・Ｑ３はトランジスタＱ４，Ｑ３のベース
・エミッタ間電圧、Ｖｆ・Ｄ１はダイオードＤ１の順方
向電圧、以下同様に表示する。）となる。この（１）式
は、トランジスタＱ６のベース電位の上限を意味するも
のであり、従ってトランジスタＱ８のコレクタ電流の最
大値Ｉｃ・Ｑ８ｍａｘを次式のとおり決定することがで
きる。

【００２５】 Ｉｃ・Ｑ８ｍａｘ＝〔Ｖ・Ｎ１−Ｖｂｅ・Ｑ６−Ｖｂｅ・Ｑ８〕／ｒ５ −Ｉｂ・Ｑ８…（２） この状態では出力段回路３のトランジスタＱ９はカット
オフとなっているので、この（２）式から、出力段駆動
電流Ｉｄ２（出力シンク電流）の最大値Ｉｄ２ｍａｘを
次のとおり決定することができる。

【００２６】 Ｉｄ２ｍａｘ＝Ｉｃ・Ｑ８ｍａｘ−Ｉ₂ …（３） （１）〜（３）式において、定電流Ｉ₁ ，Ｉ₂ は任意に
設定することができ、その他の各項はエミッタ抵抗及び
トランジスタの諸元から必然的にその値が定まるので、
出力電駆動電流の最大値Ｉｄ２ｍａｘを回路素子により
任意に設定することができる。

【００２７】すなわち、駆動電流制限回路７を設けるこ
とにより、出力段駆動電流の最大値Ｉｄ２ｍａｘを入力
段回路１及び駆動段回路２の回路素子によって設定され
た値に制限することができ、従って出力電圧Ｖｏの波形
クリップ次の波形飛びを抑圧して聴感上の悪影響及び不
要輻射の発生を低減することができる。また、トランジ
スタＱ８の消費電力も低減するので、その劣化や破壊を
防止することができる。

【００２８】図２は本発明の第２の実施例を示す回路図
である。

【００２９】この実施例は、駆動電流制限回路７ａを、
コレクタを入力段回路１の信号出力端Ｎ１と接続しエミ
ッタに負極性の第１の電源電圧−Ｖ_H を受けベースをト
ランジスタＱ８のエミッタと接続するトランジスタＱ１
３を備え、このトランジスタＱ１３を導通させて入力段
回路１の信号出力端Ｎ１の信号レベルの最大値を所定の
レベルに制限することにより出力段駆動電流Ｉｄ２の最
大値を制限する回路としたものである。

【００３０】この実施例においては、エミッタ抵抗Ｒ５
の電圧降下がトランジスタＱ１３の動作閾値電圧Ｖｂｅ
ＯＮ・Ｑ１３に達するとトランジスタＱ１３のコレクタ
電流が発生してトランジスタＱ６のベース電流をシヤン
トし、そのシヤント電流はエミッタ抵抗Ｒ５の電圧降下
の僅かな増加に伴い急激に増加するので、ほぼこの状態
でトランジスタＱ６のベース電流は制限される。従っ
て、トランジスタＱ８のコレクタ電流も制限され、その
最大値Ｉｃ・Ｑ８ｍａｘ及び出力段駆動電流の最大値Ｉ
ｄ２ｍａｘは次のとおり決定することができる。

【００３１】 Ｉｃ・Ｑ８ｍａｘ＝ＶｂｅＯＮ・Ｑ１３／ｒ５−Ｉｂｅ・Ｑ８…（４） Ｉｄ２ｍａｘ＝Ｉｃ・Ｑ８ｍａｘ−Ｉ₂ …（５） （４），（５）式において、定電流Ｉ₂ は任意に設定す
ることができ、その他の各項はエミッタ抵抗及びトラン
ジスタの諸元から必然的にその値が定まるので駆動段回
路２の回路素子によって出力段駆動電流の最大値Ｉｄ２
ｍａｘを任意に設定することができる。従ってこのＩｄ
２ｍａｘを制限することができ、第１の実施例と同様の
効果が得られる。

【００３２】図３は本発明の第３の実施例を示す回路図
である。

【００３３】この実施例は、第２の実施例のおける駆動
電流制限回路７ａに、トランジスタＱ１４〜Ｑ１６及び
抵抗Ｒ１０から成り、出力段回路３のトランジスタＱ１
１の飽和領域に近い非飽和領域内の動作状態を検知して
この検知された動作状態で入力段回路１の信号出力端Ｎ
１の信号レベルの最大値を所定のレベルに制限するよう
にトランジスタＱ１３のベース電圧を与える非飽和内制
御部を設けて駆動電流制限回路７ｂとし、更に、トラン
ジスタＱ１７，Ｑ１８から成り、出力段回路２のトラン
ジスタＱ９の飽和領域に近い非飽和領域内の動作状態を
検知してこの検知された動作状態で定電流源回路Ｉ２か
らの出力段駆動電流Ｉｄ１（出力ソース電流）の最大値
（Ｉｄ１ｍａｘ）を制限する駆動電流制限回路７ｃを設
けたものである。

【００３４】この実施例では、トランジスタＱ１４のエ
ミッタが駆動段回路２ａの実質的な出力シンク電流出力
端に相当しており、この電位が下降してトランジスタＱ
１１のコレクタ電位、即ちＶｐ２に接近すると、トラン
ジスタＱ１４とベースが共通であるトランジスタＱ１
５，Ｑ１６のベース・エミッタ間に順方向電圧が与えら
れる。トランジスタＱ１５，Ｑ１６はＱ１５を入力側と
する１対１のカレントミラー回路を構成し、上記順方向
電圧がＶｂｅＯＮに達するとカレントミラー回路の出力
電流であるトランジスタＱ１６のコレクタ電流が発生し
て抵抗Ｒ８に流入する。トランジスタＱ１４のエミッタ
電位がわずかに下降するとトランジスタＱ１６のコレク
タ電流は急激の増加して抵抗Ｒ８の電圧降下はトランジ
スタＱ１３のＶｂｅＯＮ・Ｑ１３に達し、第２の実施例
と同様にトランジスタＱ８のコレクタ電流が制限され、
ＶｂｅＯＮ／ｒ８＝Ｉｃ・Ｑ１５ｍａｘ＝Ｉｃ・Ｑ１６
ｍａｘとすると、Ｉｃ・Ｑ８ｍａｘ及びＩｄ２ｍａｘは
次のとおりとなる。

【００３５】 Ｉｃ・Ｑ８ｍａｘ＝Ｉｂ・Ｑ１１＋Ｉ₂ ＋ＶｂｅＯＮ／ｒ８…（６） Ｉｄ２ｍａｘ＝Ｉｃ・Ｑ８ｍａｘ−（Ｉ₂ ＋ＶｂｅＯＮ／ｒ８） ＝Ｉｂ・Ｑ１１…（７） ここで、Ｉｂ・Ｑ１１は、トランジスタＱ１１のベース
電位がコレクタ電位、すなわち、−Ｖ_L とほぼ等しくな
ったときのベース電流を意味し、トランジスタＱ１１が
飽和する直前の出力段駆動電流Ｉｄ２とみなすことがで
きる。従って、トランジスタＱ１１の非飽和領域内で動
作させることができ、出力電圧Ｖｏの波形クリップ次の
波形飛びを皆無とすることができ、聴感上の悪影響及び
不要輻射の発生を第１，第２の実施例より更に低減する
ことができる。

【００３６】一方、駆動電流制限回路７ｃにおいては、
トランジスタＱ９のベース電位が上昇してコレクタ電
位、即ち＋Ｖ_L をわずかに越えると、トランジスタＱ１
８の順方向電圧がＶＢＥＯＮを越え、トランジスタＱ１
７を介してトランジスタＱ９のベースとアイドリング電
流設定回路２１に供給されていた定電流Ｉ₂ がトランジ
スタＱ１８を介してトランジスタＱ９のコレクタ側に急
激にシャントされ始め、出力段駆動電流Ｉｄ１（出力ソ
ース電流）の最大値が制限される。ここで、トランジス
タＱ１７のコレクタが出力段駆動電流Ｉｄ１の出力端に
相当し、その最大値Ｉｄ１ｍａｘは、 Ｉｄ１ｍａｘ＝Ｉ₂ −Ｉｃ・Ｑ８＝Ｉｂ・Ｑ９…（８） と表すことができる。Ｉｂ・Ｑ９はトランジスタＱ９が
飽和する直前の出力段駆動電流とＩｄ１とみなすことが
でき、トランジスタＱ９を非飽和領域内で動作させるこ
とができるので、出力電圧Ｖｏの正の半周期において
も、駆動電流制限回路７ｂによる負の半周期と同様の効
果が得られる。

【００３７】なお、上述の実施例では、入力段回路１，
駆動段回路２，２ａ及び駆動電流制限回路７ａ〜７ｃが
バイポーラトランジスタで構成された場合について説明
したが、これら回路は、ユニポーラトランジスタ単独、
或はバイポーラトランジスタとユニポーラトランジスタ
との混成回路であってもよい。

【００３８】

【発明の効果】以上説明したように本発明は、出力段駆
動電流の最大値を所定のレベルに制限する駆動電流制限
回路を設けた構成とすることにより、低消費電力モード
における出力電圧の波形クリップ時の波形飛びを抑圧す
ることができるので、聴感上の悪影響及び不要輻射の発
生を低減すると共に駆動段回路の出力トランジスタの劣
化や破壊を防止することができる効果があり、また、駆
動電流制限回路に非飽和内制御部を設けることにより、
出力段回路の構成トランジスタを非飽和領域内で動作さ
せることができて波形飛びを皆無とすることができるの
で、聴感上の悪影響及び不要輻射の発生を更に低減する
ことができる効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す回路図である。

【図２】本発明の第２の実施例を示す回路図である。

【図３】本発明の第３の実施例を示す回路図である。

【図４】従来の電力増幅回路の一例を示す回路図であ
る。

【図５】図４に示された電力増幅回路の動作を説明する
ための出力電圧及び電源電圧の波形図である。

【図６】図４に示された電力増幅回路の課題を説明する
ための出力電圧の波形図である。

【符号の説明】

１ 入力段回路 ２，２ａ 駆動段回路 ３ 出力段回路 ４ 負帰還回路 ５ 出力電圧検出回路 ６ａ，６ｂ 電源電圧切換回路 ７，７ａ〜７ｃ 駆動電流制限回路 １１ 能動負荷回路 ２１ アイドリング電流設定回路 Ｄ１ ダイオード Ｉ１，Ｉ２ 定電流源回路 Ｑ１〜Ｑ１８ トランジスタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１の電源電圧で動作し入力信号及び負
   帰還信号に応答したレベルの信号を出力する入力段回路
   と、前記第１の電源電圧で動作し前記入力段回路の出力
   信号を増幅して出力段駆動電流を発生する駆動段回路
   と、供給された電源電圧で動作し前記出力段駆動電流を
   増幅して負荷を駆動する出力電圧を発生する出力段回路
   と、前記出力電圧に応答したレベルの前記負帰還信号を
   発生する負帰還回路と、前記出力電圧が所定のレベルよ
   り大きいときアクティブレベル、制御信号がアイクティ
   ブレベルのときは前記出力電圧のレベルに関係なく常に
   インアクティブレベルとなる出力電圧検出信号を出力す
   る出力電圧検出回路と、前記出力電圧検出信号がアクテ
   ィブレベルのときは前記第１の電源電圧を、インアクテ
   ィブレベルのときはこの第１の電源電圧より低いレベル
   の第２の電源電圧を前記出力段回路に供給する電源電圧
   切換回路と、前記出力段駆動電流の最大値を制限する駆
   動電流制御手段とを有することを特徴とする電力増幅回
   路。
2. 【請求項２】 駆動電流制限手段が、入力段回路の出力
   信号のレベルの最大値を所定のレベルに制限する回路と
   して構成された請求項１記載の電力増幅回路。
3. 【請求項３】 入力段回路を、エミッタを共に第１の定
   電流源回路と接続しベースに負帰還信号及び入力信号を
   それぞれ対応して入力する第１及び第２のトランジスタ
   から成る差動対と、この差動対の負荷となるカレントミ
   ラー回路型の能動負荷回路とを備え前記第１及び第２の
   トランジスタのうちの一方のコレクタを信号出力端とす
   る回路とし、出力段回路を、第３及び第４のトランジス
   タを備えたコンプリメンタリＳＥＰＰ型の回路とし、駆
   動段回路を、前記入力段回路の出力信号を増幅するエミ
   ッタホロア回路型の第５のトランジスタと、この第５の
   トランジスタの出力信号を増幅するエミッタ抵抗付きエ
   ミッタ接地型の第６のトランジスタと、一端をこの第６
   のトランジスタのコレクタと接続するアイドリング電流
   設定回路と、一端をこのアイドリング電流設定回路の他
   端と接続し他端を電源電圧供給端と接続する第２の定電
   流源回路とを備え前記アイドリング電流設定回路の両端
   から前記出力段回路に出力段駆動電流を供給する回路と
   し、駆動電流制限手段を、前記第１及び第２のトランジ
   スタのコレクタ間に接続されたダイオード素子を備えこ
   のダイオード素子を通して、前記入力段回路の定電流源
   回路から信号出力端への電流を前記能動負荷回路にバイ
   パスしてこの信号出力端の信号レベルの最大値を所定の
   レベルに制限する回路とした請求項２記載の電力増幅回
   路。
4. 【請求項４】 駆動電流制限手段を、コレクタを入力段
   回路の信号出力端と接続しベースを第６のトランジスタ
   のエミッタと接続しエミッタを所定の電位点と接続する
   第７のトランジスタを備えこの第７のトランジスタを導
   通させて前記入力段回路の信号出力端の信号レベルの最
   大値を所定のレベルに制限する回路とした請求項３記載
   の電力増幅回路。
5. 【請求項５】 駆動電流制限手段に、出力段回路の構成
   トランジスタの飽和領域に近い非飽和領域内の動作状態
   を検知してこの検知された動作状態で入力段回路の出力
   信号のレベルの最大値を所定のレベルに制限する非飽和
   内制御部を設けた請求項２記載の電力増幅回路。
6. 【請求項６】 出力段回路を、第３及び第４のトランジ
   スタを備えたコンプリメンタリＳＥＰＰ型の回路とし、
   駆動段回路を、入力段回路の出力信号を増幅するエミッ
   タホロア回路型の第５のトランジスタと、この第５のト
   ランジスタの出力信号を増幅するエミッタ抵抗付きエミ
   ッタ接地型の第６のトランジスタと、一端をこの第６の
   トランジスタのコレクタと接続するアイドリング電流設
   定回路と、一端をこのアイドリング電流設定回路の他端
   と接続し他端を電源電圧供給端と接続する第２の定電流
   源回路とを備え前記アイドリング電流設定回路の両端か
   ら前記出力段回路に出力段駆動電流を供給する回路と
   し、駆動電流制限手段を、前記出力段回路の構成トラン
   ジスタの飽和領域に近い非飽和領域内の動作状態を検知
   してこの検知された動作状態で前記第２の定電流源回路
   からの出力段駆動電流の最大値を制限する回路とした請
   求項１記載の電力増幅回路。