JPH07297607A - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JPH07297607A JPH07297607A JP6091011A JP9101194A JPH07297607A JP H07297607 A JPH07297607 A JP H07297607A JP 6091011 A JP6091011 A JP 6091011A JP 9101194 A JP9101194 A JP 9101194A JP H07297607 A JPH07297607 A JP H07297607A
- Authority
- JP
- Japan
- Prior art keywords
- port
- electrode
- center
- electrodes
- port electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/18—Waveguides; Transmission lines of the waveguide type built-up from several layers to increase operating surface, i.e. alternately conductive and dielectric layers
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【目的】 各ポート電極間の分布容量を同等にでき、ひ
いては電気的特性の高性能化に対応でき、また整合用回
路素子を不要にして小型化，軽量化，及び低価格化に貢
献できる非可逆回路素子を提供する。 【構成】 複数の中心電極１４ａ〜１４ｃ，１５ａ〜１
５ｃ，１６ａ〜１６ｃを絶縁層１７を介在させて交互に
積層し、かつ中心電極同士を電気的に接続して第１〜第
３ポート電極部６〜８を形成し、該各ポート電極部６〜
８を所定角度ごとに交差させて配置し、該各ポート電極
部６〜８の交差部分にフェライト９，１０を当接すると
ともに直流磁界を印加してアイソレータ５（非可逆回路
素子）を構成する場合に、上記第１ポート電極部６の外
側に位置する中心電極１４ａを上記第３ポート電極部８
の外側に隣接するよう配置し、上記第３ポート電極部８
の外側に位置する中心電極１６ｃを上記第１ポート電極
部６の外側に隣接するよう配置する。この差し替え配置
した両中心電極１４ａ，１６ｃとこれに隣接する上記第
１，第３ポート電極部６，８との距離Ｔを他の中心電極
間距離ｔより大きくする。
いては電気的特性の高性能化に対応でき、また整合用回
路素子を不要にして小型化，軽量化，及び低価格化に貢
献できる非可逆回路素子を提供する。 【構成】 複数の中心電極１４ａ〜１４ｃ，１５ａ〜１
５ｃ，１６ａ〜１６ｃを絶縁層１７を介在させて交互に
積層し、かつ中心電極同士を電気的に接続して第１〜第
３ポート電極部６〜８を形成し、該各ポート電極部６〜
８を所定角度ごとに交差させて配置し、該各ポート電極
部６〜８の交差部分にフェライト９，１０を当接すると
ともに直流磁界を印加してアイソレータ５（非可逆回路
素子）を構成する場合に、上記第１ポート電極部６の外
側に位置する中心電極１４ａを上記第３ポート電極部８
の外側に隣接するよう配置し、上記第３ポート電極部８
の外側に位置する中心電極１６ｃを上記第１ポート電極
部６の外側に隣接するよう配置する。この差し替え配置
した両中心電極１４ａ，１６ｃとこれに隣接する上記第
１，第３ポート電極部６，８との距離Ｔを他の中心電極
間距離ｔより大きくする。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波帯の高周波
部品として採用される非可逆回路素子、例えばアイソレ
ータ，サーキュレータに関し、詳細には各ポート電極間
の分布容量を同等にでき、ひいては電気的特性の高性能
化に対応でき、また整合用回路素子を不要にして小型
化，軽量化，及び低価格化に貢献できるようにした中心
電極の配置構造に関する。
部品として採用される非可逆回路素子、例えばアイソレ
ータ，サーキュレータに関し、詳細には各ポート電極間
の分布容量を同等にでき、ひいては電気的特性の高性能
化に対応でき、また整合用回路素子を不要にして小型
化，軽量化，及び低価格化に貢献できるようにした中心
電極の配置構造に関する。
【０００２】
【従来の技術】一般にアイソレータ，サーキュレータ
は、信号を伝送方向にのみ通過させ、逆方向への伝送を
阻止する機能を有しており、例えば携帯電話，自動車電
話等の移動通信機器の送信回路部に採用されている。
は、信号を伝送方向にのみ通過させ、逆方向への伝送を
阻止する機能を有しており、例えば携帯電話，自動車電
話等の移動通信機器の送信回路部に採用されている。
【０００３】図５は、一般的な集中定数型アイソレータ
の基本等価回路を示す。このアイソレータ１はフェライ
ト２に３つの中心導体Ｌ１〜Ｌ３を電気的絶縁状態で、
かつ１２０度の角度ごとに交差させて配置し、該フェラ
イト２の軸方向に直流磁界Ｈｅｘを印加して構成されて
いる。上記各中心導体Ｌ１〜Ｌ３の一端はアースに接続
されており、他端には整合用容量素子Ｃ１〜Ｃ３が接続
されている。また上記各中心導体Ｌ１〜Ｌ３のうち１つ
の中心電極Ｌ３のポートＰ３には終端抵抗器Ｒ３が接続
されている。上記アイソレータ１は、ポートＰ１からの
信号をポートＰ２に伝送し、該ポートＰ２から進入する
反射波を終端抵抗器Ｒ３で吸収してポートＰ１への伝送
を阻止する機能を有しており、これにより不要波が電力
増幅器等に進入するのを防止している。
の基本等価回路を示す。このアイソレータ１はフェライ
ト２に３つの中心導体Ｌ１〜Ｌ３を電気的絶縁状態で、
かつ１２０度の角度ごとに交差させて配置し、該フェラ
イト２の軸方向に直流磁界Ｈｅｘを印加して構成されて
いる。上記各中心導体Ｌ１〜Ｌ３の一端はアースに接続
されており、他端には整合用容量素子Ｃ１〜Ｃ３が接続
されている。また上記各中心導体Ｌ１〜Ｌ３のうち１つ
の中心電極Ｌ３のポートＰ３には終端抵抗器Ｒ３が接続
されている。上記アイソレータ１は、ポートＰ１からの
信号をポートＰ２に伝送し、該ポートＰ２から進入する
反射波を終端抵抗器Ｒ３で吸収してポートＰ１への伝送
を阻止する機能を有しており、これにより不要波が電力
増幅器等に進入するのを防止している。
【０００４】上記アイソレータの中心電極部分の一構造
例として、従来、図９に示すものがある。これは一部又
は全部がフェライトからなる各絶縁シート２０の上面に
中心電極２１〜２３を形成し、該各中心電極２１〜２３
が互いに交差するように重ね合わせるとともに、これを
一対のフェライト２４，２５で挟持した構造である。こ
のフェライト２４，２５及び各絶縁シート２２は一体化
する場合がある。ところで上記構造のものでは、各中心
電極２１〜２３の抵抗分が大きいことから、中心電極の
インダクタンスのＱが低いという問題がある。
例として、従来、図９に示すものがある。これは一部又
は全部がフェライトからなる各絶縁シート２０の上面に
中心電極２１〜２３を形成し、該各中心電極２１〜２３
が互いに交差するように重ね合わせるとともに、これを
一対のフェライト２４，２５で挟持した構造である。こ
のフェライト２４，２５及び各絶縁シート２２は一体化
する場合がある。ところで上記構造のものでは、各中心
電極２１〜２３の抵抗分が大きいことから、中心電極の
インダクタンスのＱが低いという問題がある。
【０００５】このような中心電極の抵抗分を減少させて
Ｑを向上するために、従来、図６及び図７に示す構造の
ものがある。これはそれぞれ３つの中心電極３０〜３２
を絶縁シート３３〜３５を介在させて積層してなる第１
〜第３ポート電極部３６〜３８を形成し、各ポート電極
部３６〜３８をこれの各中心電極３０〜３２が互いに交
差するよう配置して構成されている。また、図８に示す
ように、各ポート電極部３６〜３８の間に絶縁層４０を
介在させた構造のものもある。上記構造によれば、各中
心電極３０〜３２のインダクタンスのＱを向上でき、低
挿入損失化を実現できる。
Ｑを向上するために、従来、図６及び図７に示す構造の
ものがある。これはそれぞれ３つの中心電極３０〜３２
を絶縁シート３３〜３５を介在させて積層してなる第１
〜第３ポート電極部３６〜３８を形成し、各ポート電極
部３６〜３８をこれの各中心電極３０〜３２が互いに交
差するよう配置して構成されている。また、図８に示す
ように、各ポート電極部３６〜３８の間に絶縁層４０を
介在させた構造のものもある。上記構造によれば、各中
心電極３０〜３２のインダクタンスのＱを向上でき、低
挿入損失化を実現できる。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の中心電極を積層した構造では、第２ポート電極部３７
とこれと隣合う第１ポート電極部３６，第３ポート電極
部３８との分布容量は等しいものの、両外側に位置する
第１，第３ポート電極部３６，３８間の分布容量は小さ
くなるという問題がある。即ち、図５に示すように、ポ
ートＰ１とポートＰ３間の分布容量Ｃ３−１はＣ１−
２，Ｃ２−３に比べてより小さくなる。
の中心電極を積層した構造では、第２ポート電極部３７
とこれと隣合う第１ポート電極部３６，第３ポート電極
部３８との分布容量は等しいものの、両外側に位置する
第１，第３ポート電極部３６，３８間の分布容量は小さ
くなるという問題がある。即ち、図５に示すように、ポ
ートＰ１とポートＰ３間の分布容量Ｃ３−１はＣ１−
２，Ｃ２−３に比べてより小さくなる。
【０００７】ここで、上記Ｃ３−１の分布容量の不足分
を補うには、第１，第３ポートＰ１，Ｐ３の整合用容量
素子Ｃ１，Ｃ３の容量を大きくすることが考えられる。
しかしＣ１，Ｃ３の容量を大きくすると、動作のバラン
スが悪化し、各ポート間Ｐ１〜Ｐ３のＩ．Ｌ．特性，ア
イソレーション特性及びリターンロス特性にばらつきが
生じ、均一な電気的特性が得られなくなるという問題が
ある。
を補うには、第１，第３ポートＰ１，Ｐ３の整合用容量
素子Ｃ１，Ｃ３の容量を大きくすることが考えられる。
しかしＣ１，Ｃ３の容量を大きくすると、動作のバラン
スが悪化し、各ポート間Ｐ１〜Ｐ３のＩ．Ｌ．特性，ア
イソレーション特性及びリターンロス特性にばらつきが
生じ、均一な電気的特性が得られなくなるという問題が
ある。
【０００８】また上記非可逆回路素子においては、その
用途からして部品の小型化，軽量化，ならびに低価格化
が要請されている。しかし上記従来の構造では、各中心
電極に整合用回路素子を別途付加することから、上記小
型化，低価格化に対応できず、この点の改善が要請され
ている。
用途からして部品の小型化，軽量化，ならびに低価格化
が要請されている。しかし上記従来の構造では、各中心
電極に整合用回路素子を別途付加することから、上記小
型化，低価格化に対応できず、この点の改善が要請され
ている。
【０００９】本発明は、上記従来の状況に鑑みてなされ
たもので、各ポート電極間の電気的特性を均一にして高
性能化に対応でき、かつ整合用回路素子を不要にして小
型化，軽量化，及び低価格化に貢献できる非可逆回路素
子を提供することを目的としている。
たもので、各ポート電極間の電気的特性を均一にして高
性能化に対応でき、かつ整合用回路素子を不要にして小
型化，軽量化，及び低価格化に貢献できる非可逆回路素
子を提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明は、複数の中心電
極を絶縁層を介在させて交互に積層し、かつ中心電極同
士を電気的に接続してなる第１〜第３ポート電極部を所
定角度ごとに交差させて配置し、該各ポート電極部の交
差部分にフェライトを当接するとともに直流磁界を印加
するようにした非可逆回路素子において、上記第１ポー
ト電極部の外側に位置する中心電極を上記第３ポート電
極部の外側に隣接するよう配置し、該第３ポート電極部
の外側に位置する中心電極を上記第１ポート電極部の外
側に隣接するよう配置し、この差し替え配置した両中心
電極と該中心電極に隣接する上記第１，第３ポート電極
部との距離を他の中心電極間距離より大きくしたことを
特徴としている。
極を絶縁層を介在させて交互に積層し、かつ中心電極同
士を電気的に接続してなる第１〜第３ポート電極部を所
定角度ごとに交差させて配置し、該各ポート電極部の交
差部分にフェライトを当接するとともに直流磁界を印加
するようにした非可逆回路素子において、上記第１ポー
ト電極部の外側に位置する中心電極を上記第３ポート電
極部の外側に隣接するよう配置し、該第３ポート電極部
の外側に位置する中心電極を上記第１ポート電極部の外
側に隣接するよう配置し、この差し替え配置した両中心
電極と該中心電極に隣接する上記第１，第３ポート電極
部との距離を他の中心電極間距離より大きくしたことを
特徴としている。
【００１１】ここで、上記差し替え配置した中心電極の
隣接距離は、他の中心電極電極距離の２倍程度にするの
が望ましく、これにより分布容量の均一化が図れる。
隣接距離は、他の中心電極電極距離の２倍程度にするの
が望ましく、これにより分布容量の均一化が図れる。
【００１２】
【作用】本発明に係る非可逆回路素子によれば、第１，
第３ポート電極部の外側に位置する中心電極を、それぞ
れ反対側のポート電極部に差し替え配置したので、この
両中心電極とこれに隣接する第１，第３ポート電極部と
で分布容量の不足分を補うことができ、これにより第２
ポート電極部と隣合う第１，第３ポート電極部間の分布
容量と同等にできる。その結果、第１，第３ポートの整
合用回路素子の容量を大きくする場合の動作のバランス
を改善でき、各ポート間のＩ．Ｌ．特性，アイソレーシ
ョン特性及びリターンロス特性を均一にでき、高性能化
に対応できる。
第３ポート電極部の外側に位置する中心電極を、それぞ
れ反対側のポート電極部に差し替え配置したので、この
両中心電極とこれに隣接する第１，第３ポート電極部と
で分布容量の不足分を補うことができ、これにより第２
ポート電極部と隣合う第１，第３ポート電極部間の分布
容量と同等にできる。その結果、第１，第３ポートの整
合用回路素子の容量を大きくする場合の動作のバランス
を改善でき、各ポート間のＩ．Ｌ．特性，アイソレーシ
ョン特性及びリターンロス特性を均一にでき、高性能化
に対応できる。
【００１３】また本発明では、上記差し替え配置した両
中心電極により各ポート電極部間の分布容量で中心電極
の整合容量をとることが可能となるので、従来の別途付
加していた整合用回路素子を不要にでき、ひいては部品
の小型化，軽量化に対応でき、かつ低価格化に貢献でき
る。さらに各ポートの中心電極を多層構造としたので、
中心電極の抵抗分を小さくしてＱを向上でき、それだけ
挿入損失を小さくすることができ、この点からも高性能
化に対応できる。
中心電極により各ポート電極部間の分布容量で中心電極
の整合容量をとることが可能となるので、従来の別途付
加していた整合用回路素子を不要にでき、ひいては部品
の小型化，軽量化に対応でき、かつ低価格化に貢献でき
る。さらに各ポートの中心電極を多層構造としたので、
中心電極の抵抗分を小さくしてＱを向上でき、それだけ
挿入損失を小さくすることができ、この点からも高性能
化に対応できる。
【００１４】
【実施例】以下、本発明の一実施例を図について説明す
る。図１ないし図３は、本発明に係る一実施例による非
可逆回路素子を説明するための図であり、本実施例では
集中定数型アイソレータに適用した場合を例にとって説
明する。
る。図１ないし図３は、本発明に係る一実施例による非
可逆回路素子を説明するための図であり、本実施例では
集中定数型アイソレータに適用した場合を例にとって説
明する。
【００１５】図において、５は本実施例の特徴をなすア
イソレータであり、これは後述する第１〜第３ポート電
極部６〜８を互いに１２０度間隔ごとに交差させて配置
し、これの上部及び下部にそれぞれフェライト９，１０
を配置し、該フェライト９，１０，及び上記各ポート電
極部６〜８を一体に形成して構成されている。
イソレータであり、これは後述する第１〜第３ポート電
極部６〜８を互いに１２０度間隔ごとに交差させて配置
し、これの上部及び下部にそれぞれフェライト９，１０
を配置し、該フェライト９，１０，及び上記各ポート電
極部６〜８を一体に形成して構成されている。
【００１６】上記各フェライト９，１０の外表面にはア
ース板１１ａ，１１ｂが配設されており、この両アース
板１１ａ，１１ｂは上記アイソレータ５の外周面にこれ
の周方向に１２０度間隔を開けて形成されたアース電極
１２ａ〜１２ｃを介して接続されている。
ース板１１ａ，１１ｂが配設されており、この両アース
板１１ａ，１１ｂは上記アイソレータ５の外周面にこれ
の周方向に１２０度間隔を開けて形成されたアース電極
１２ａ〜１２ｃを介して接続されている。
【００１７】また上記アイソレータ５の外周面の各アー
ス電極１２ａ〜１２ｃの間には入出力端子電極１３ａ〜
１３ｃが形成されており、このうち１つの端子電極１３
ｃには図示しない終端抵抗器が接続されている。なお、
この終端抵抗器を接続しないで上記入出力端子電極１３
ｃを外部回路に接続する場合はサーキュレータとして機
能する。
ス電極１２ａ〜１２ｃの間には入出力端子電極１３ａ〜
１３ｃが形成されており、このうち１つの端子電極１３
ｃには図示しない終端抵抗器が接続されている。なお、
この終端抵抗器を接続しないで上記入出力端子電極１３
ｃを外部回路に接続する場合はサーキュレータとして機
能する。
【００１８】上記第１〜第３ポート電極部６〜８の一端
部はそれぞれ上記アース電極１２ａ〜１２ｃに接続され
ており、他端部はそれぞれ上記入出力端子電極１３ａ〜
１３ｃに接続されている。
部はそれぞれ上記アース電極１２ａ〜１２ｃに接続され
ており、他端部はそれぞれ上記入出力端子電極１３ａ〜
１３ｃに接続されている。
【００１９】上記アイソレータ５は、図示しない磁気閉
回路を構成する磁性体ヨーク内に収容されており、該ヨ
ーク内に配設された永久磁石により上記フェライト９，
１０の軸芯にバイアス用直流磁界を印加して構成されて
いる。
回路を構成する磁性体ヨーク内に収容されており、該ヨ
ーク内に配設された永久磁石により上記フェライト９，
１０の軸芯にバイアス用直流磁界を印加して構成されて
いる。
【００２０】上記第１〜第３ポート電極部６〜８は、３
つの中心電極１４ａ〜１４ｃ，１５ａ〜１５ｃ，１６ａ
〜１６ｃをそれぞれ絶縁シート１７上にパターン形成
し、これを交互に積層するとともに互いに対向させて形
成されており、第２ポート電極部７を第１，第３ポート
電極部６，８で挟持した構造となっている。
つの中心電極１４ａ〜１４ｃ，１５ａ〜１５ｃ，１６ａ
〜１６ｃをそれぞれ絶縁シート１７上にパターン形成
し、これを交互に積層するとともに互いに対向させて形
成されており、第２ポート電極部７を第１，第３ポート
電極部６，８で挟持した構造となっている。
【００２１】そして、図１及び図２に示すように、上記
第１ポート電極部６の外側に位置する中心電極１４ａは
第３ポート電極部８の下部外側に隣接して配置されてお
り、該第３ポート電極部８の外側に位置する中心電極１
６ｃは上記第１ポート電極部６の上部外側に隣接して配
置されている。上記第１ポート電極部６の中心電極１４
ａは上記中心電極１４ｂ，１４ｃとともに上記端子電極
１３ａ，アース電極１２ａに接続されており、また上記
第３ポート電極部８の中心電極１６ｃは中心電極１６
ａ，１６ｂとともに上記端子電極１３ｃ，アース電極１
２ｃに接続されている。
第１ポート電極部６の外側に位置する中心電極１４ａは
第３ポート電極部８の下部外側に隣接して配置されてお
り、該第３ポート電極部８の外側に位置する中心電極１
６ｃは上記第１ポート電極部６の上部外側に隣接して配
置されている。上記第１ポート電極部６の中心電極１４
ａは上記中心電極１４ｂ，１４ｃとともに上記端子電極
１３ａ，アース電極１２ａに接続されており、また上記
第３ポート電極部８の中心電極１６ｃは中心電極１６
ａ，１６ｂとともに上記端子電極１３ｃ，アース電極１
２ｃに接続されている。
【００２２】また、上記中心電極１４ａと第３ポート電
極部８との間には絶縁シート１８が介設されており、か
つ上記中心電極１６ｃと第１ポート電極部６との間には
絶縁シート１８が介設されている。これにより上記各中
心電極１４ａ，１６ｃとポート電極部８，６との距離Ｔ
は、それぞれ中央部の中心電極間の距離ｔの略２倍とな
っている。
極部８との間には絶縁シート１８が介設されており、か
つ上記中心電極１６ｃと第１ポート電極部６との間には
絶縁シート１８が介設されている。これにより上記各中
心電極１４ａ，１６ｃとポート電極部８，６との距離Ｔ
は、それぞれ中央部の中心電極間の距離ｔの略２倍とな
っている。
【００２３】次に本実施例の作用効果について説明す
る。本実施例によれば、第１，第３ポート電極部６，８
の外側に位置する中心電極１４ａ，１６ｃを、それぞれ
反対側のポート電極部８，６の外側に隣接するよう差し
替えて配置し、かつ両者の距離Ｔを中央部の中心電極間
の距離ｔの略２倍と広くしたので、この両中心電極１４
ａ，１６ｃとこれに隣接する第３，第１ポート電極部
８，６とで充分な分布容量を得ることができ、これによ
り第２ポート電極部７とこれに隣合う第１，第３ポート
電極部６，８間の分布容量と同等の値が得られる。その
結果、各ポート電極部６〜８間の動作のバランスを改善
でき、Ｉ．Ｌ．特性，アイソレーション特性及びリター
ンロス特性を均一化でき、高性能化に対応できる。
る。本実施例によれば、第１，第３ポート電極部６，８
の外側に位置する中心電極１４ａ，１６ｃを、それぞれ
反対側のポート電極部８，６の外側に隣接するよう差し
替えて配置し、かつ両者の距離Ｔを中央部の中心電極間
の距離ｔの略２倍と広くしたので、この両中心電極１４
ａ，１６ｃとこれに隣接する第３，第１ポート電極部
８，６とで充分な分布容量を得ることができ、これによ
り第２ポート電極部７とこれに隣合う第１，第３ポート
電極部６，８間の分布容量と同等の値が得られる。その
結果、各ポート電極部６〜８間の動作のバランスを改善
でき、Ｉ．Ｌ．特性，アイソレーション特性及びリター
ンロス特性を均一化でき、高性能化に対応できる。
【００２４】また本実施例では、上記各ポート電極部６
〜８間の分布容量で中心電極部の整合容量をとることが
でき、かつ各中心電極１４ａ，１６ｃとフェライト９，
１０のアース板１１ａ，１１ｂとの間で分布容量をとる
ことができるので、上記フェライト９，１０内で整合容
量を得ることが可能となる。その結果、従来の別途付加
していた整合用回路素子を不要にでき、部品点数を削減
できる分だけ小型化，軽量化に対応でき、かつ低価格化
に貢献できる。なお、整合用回路素子と組み合わせて使
用しても良い。
〜８間の分布容量で中心電極部の整合容量をとることが
でき、かつ各中心電極１４ａ，１６ｃとフェライト９，
１０のアース板１１ａ，１１ｂとの間で分布容量をとる
ことができるので、上記フェライト９，１０内で整合容
量を得ることが可能となる。その結果、従来の別途付加
していた整合用回路素子を不要にでき、部品点数を削減
できる分だけ小型化，軽量化に対応でき、かつ低価格化
に貢献できる。なお、整合用回路素子と組み合わせて使
用しても良い。
【００２５】さらに本実施例では、各ポート電極部６〜
８の中心電極１４ａ〜１４ｃ，１５ａ〜１５ｃ，１６ａ
〜１６ｃを積層して多層構造としたので、中心電極のイ
ンダクタンスのＱを向上でき、それだけ挿入損失を小さ
くすることができる。さらにまた上記各中心電極，整合
容量等をフェライト中にコファイアする技術を用いるこ
ともでき、この場合は上述した各電気的特性をさらに向
上できる。
８の中心電極１４ａ〜１４ｃ，１５ａ〜１５ｃ，１６ａ
〜１６ｃを積層して多層構造としたので、中心電極のイ
ンダクタンスのＱを向上でき、それだけ挿入損失を小さ
くすることができる。さらにまた上記各中心電極，整合
容量等をフェライト中にコファイアする技術を用いるこ
ともでき、この場合は上述した各電気的特性をさらに向
上できる。
【００２６】なお、上記実施例では、各ポート電極部を
３層の中心電極で構成したが、本発明はこれに限られる
ものではなく、２層又は４層以上の中心電極で構成して
もよい。
３層の中心電極で構成したが、本発明はこれに限られる
ものではなく、２層又は４層以上の中心電極で構成して
もよい。
【００２７】図４は、上記実施例の変形例を示し、図
中、図１と同一符号は同一又は相当部分を示す。この変
形例は、各ポート電極部６〜８を４層の中心電極で構成
した例であり、この場合も第１，第３ポート電極部６，
８の外側の中心電極をそれぞれ差し替えて配置すること
によって上記実施例と同様の効果が得られる。
中、図１と同一符号は同一又は相当部分を示す。この変
形例は、各ポート電極部６〜８を４層の中心電極で構成
した例であり、この場合も第１，第３ポート電極部６，
８の外側の中心電極をそれぞれ差し替えて配置すること
によって上記実施例と同様の効果が得られる。
【００２８】また、上記実施例では、アイソレータ５を
円板状とした場合を例にとったが、本発明は直方体状，
多角形状でもよく、特に限定するものではない。さらに
上記実施例では、アイソレータを例にとったが、本発明
はサーキュレータにも勿論適用でき、他のマイクロ波用
高周波部品にも適用できる。
円板状とした場合を例にとったが、本発明は直方体状，
多角形状でもよく、特に限定するものではない。さらに
上記実施例では、アイソレータを例にとったが、本発明
はサーキュレータにも勿論適用でき、他のマイクロ波用
高周波部品にも適用できる。
【００２９】
【発明の効果】以上のように本発明に係る非可逆回路素
子によれば、第１ポート電極部の外側に位置する中心電
極を第３ポート電極部の外側に隣接するよう配置し、該
第３ポート電極部の外側に位置する中心電極を上記第１
ポート電極部の外側に隣接するよう配置し、この差し替
え配置した両中心電極と上記第１，第３ポート電極部と
の距離を他の中心電極間距離より大きくしたので、各ポ
ート電極間の分布容量を同等にでき、電気的特性の高性
能化に対応できる効果があり、また整合用回路素子を不
要にして小型化，軽量化，及び低価格化に貢献できる効
果ある。
子によれば、第１ポート電極部の外側に位置する中心電
極を第３ポート電極部の外側に隣接するよう配置し、該
第３ポート電極部の外側に位置する中心電極を上記第１
ポート電極部の外側に隣接するよう配置し、この差し替
え配置した両中心電極と上記第１，第３ポート電極部と
の距離を他の中心電極間距離より大きくしたので、各ポ
ート電極間の分布容量を同等にでき、電気的特性の高性
能化に対応できる効果があり、また整合用回路素子を不
要にして小型化，軽量化，及び低価格化に貢献できる効
果ある。
【図１】本発明に係る一実施例によるアイソレータを説
明するための断面図である。
明するための断面図である。
【図２】上記実施例の各中心電極の配置構造を示す分解
斜視図である。
斜視図である。
【図３】上記実施例のアイソレータを示す斜視図であ
る。
る。
【図４】上記実施例の変形例を示す断面図である。
【図５】一般的なアイソレータの基本等価回路を示す図
である。
である。
【図６】従来の中心電極の配置構造を示す分解斜視図で
ある。
ある。
【図７】従来の中心電極部分の断面図である。
【図８】従来のその他の中心電極部分を示す断面図であ
る。
る。
【図９】従来の中心電極の分解斜視図である。
５ アイソレータ（非可逆回路素子） ６〜８ 第１〜第３ポート電極部 ９，１０ フェライト １４ａ〜１４ｃ 第１ポート電極部の中心電極 １５ａ〜１５ｃ 第２ポート電極部の中心電極 １６ａ〜１６ｃ 第３ポート電極部の中心電極
Claims (1)
- 【請求項１】 複数の中心電極を絶縁層を介在させて交
互に積層し、かつ中心電極同士を電気的に接続してなる
第１〜第３ポート電極部を所定角度ごとに交差させて配
置し、該各ポート電極部の交差部分にフェライトを当接
するとともに直流磁界を印加するようにした非可逆回路
素子において、上記第１ポート電極部の外側に位置する
中心電極を上記第３ポート電極部の外側に隣接するよう
配置し、該第３ポート電極部の外側に位置する中心電極
を上記第１ポート電極部の外側に隣接するよう配置し、
この差し替え配置した両中心電極と該中心電極に隣接す
る上記第１，第３ポート電極部との距離を他の中心電極
間距離より大きくしたことを特徴とする非可逆回路素
子。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09101194A JP3178239B2 (ja) | 1994-04-28 | 1994-04-28 | 非可逆回路素子 |
| DE69428793T DE69428793T2 (de) | 1994-04-28 | 1994-09-29 | Nicht-reziprokes schaltungselement für mikrowellen |
| CN94191665A CN1038543C (zh) | 1994-04-28 | 1994-09-29 | 微波非互易电路元件 |
| PCT/JP1994/001623 WO1995030252A1 (fr) | 1994-04-28 | 1994-09-29 | Element de circuit non reciproque pour micro-ondes |
| EP94927809A EP0707353B1 (en) | 1994-04-28 | 1994-09-29 | Non-reciprocal circuit element for microwave |
| KR1019950704076A KR960701491A (ko) | 1994-04-28 | 1994-09-29 | 마이크로파용 비가역 회로소자 |
| US08/755,148 US5774024A (en) | 1993-04-02 | 1996-11-25 | Microwave non-reciprocal circuit element |
| KR1019997003647A KR100310729B1 (ko) | 1994-04-28 | 1999-04-26 | 마이크로파용 비가역 회로소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09101194A JP3178239B2 (ja) | 1994-04-28 | 1994-04-28 | 非可逆回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297607A true JPH07297607A (ja) | 1995-11-10 |
| JP3178239B2 JP3178239B2 (ja) | 2001-06-18 |
Family
ID=14014602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09101194A Expired - Fee Related JP3178239B2 (ja) | 1993-04-02 | 1994-04-28 | 非可逆回路素子 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0707353B1 (ja) |
| JP (1) | JP3178239B2 (ja) |
| KR (2) | KR960701491A (ja) |
| CN (1) | CN1038543C (ja) |
| DE (1) | DE69428793T2 (ja) |
| WO (1) | WO1995030252A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001345604A (ja) * | 2000-03-27 | 2001-12-14 | Hitachi Metals Ltd | 非可逆回路素子及びこれを用いた無線通信機器 |
| KR100431145B1 (ko) * | 1999-12-17 | 2004-05-12 | 가부시키가이샤 무라타 세이사쿠쇼 | 비가역 회로 소자 및 이를 포함하는 통신기 장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3264193B2 (ja) * | 1995-11-27 | 2002-03-11 | 株式会社村田製作所 | 非可逆回路素子 |
| JP3077057B2 (ja) * | 1997-01-14 | 2000-08-14 | 株式会社村田製作所 | 非可逆回路素子 |
| CN116454577A (zh) * | 2023-04-07 | 2023-07-18 | 大连麻利那电子有限公司 | 环形器中心导体加工工艺及环形器中心导体 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030121B2 (ja) * | 1980-07-09 | 1985-07-15 | 日立金属株式会社 | 集中定数型サ−キュレ−タおよびアイソレ−タ |
| JPS5761314A (en) * | 1980-09-05 | 1982-04-13 | Hitachi Metals Ltd | Lumped constant type circulator and isolator |
| FR2659499B1 (fr) * | 1990-03-09 | 1992-11-27 | Tekelec Airtronic Sa | Systeme de transmission d'energie electrique, aux hyperfrequences, a effet gyromagnetique, tel que circulateur, isolateur ou filtre. |
| JPH0434520A (ja) * | 1990-05-31 | 1992-02-05 | Victor Co Of Japan Ltd | 記録媒体及び記録装置 |
| JP3121829B2 (ja) * | 1990-11-06 | 2001-01-09 | ティーディーケイ株式会社 | 非可逆回路素子用コンデンサ及び非可逆回路素子 |
| JP3230586B2 (ja) * | 1991-05-22 | 2001-11-19 | ティーディーケイ株式会社 | 非可逆回路素子用中心導体及び非可逆回路素子 |
| JP3230588B2 (ja) * | 1991-07-15 | 2001-11-19 | ティーディーケイ株式会社 | 非可逆回路素子 |
| JP3211841B2 (ja) * | 1992-04-17 | 2001-09-25 | 株式会社村田製作所 | 非可逆回路素子およびその製造方法 |
| JP3213921B2 (ja) * | 1992-04-25 | 2001-10-02 | 株式会社村田製作所 | 非可逆回路素子 |
| JPH06291514A (ja) * | 1993-04-02 | 1994-10-18 | Murata Mfg Co Ltd | マイクロ波用非可逆回路素子 |
-
1994
- 1994-04-28 JP JP09101194A patent/JP3178239B2/ja not_active Expired - Fee Related
- 1994-09-29 KR KR1019950704076A patent/KR960701491A/ko active Application Filing
- 1994-09-29 DE DE69428793T patent/DE69428793T2/de not_active Expired - Lifetime
- 1994-09-29 CN CN94191665A patent/CN1038543C/zh not_active Expired - Fee Related
- 1994-09-29 EP EP94927809A patent/EP0707353B1/en not_active Expired - Lifetime
- 1994-09-29 WO PCT/JP1994/001623 patent/WO1995030252A1/ja active IP Right Grant
-
1999
- 1999-04-26 KR KR1019997003647A patent/KR100310729B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431145B1 (ko) * | 1999-12-17 | 2004-05-12 | 가부시키가이샤 무라타 세이사쿠쇼 | 비가역 회로 소자 및 이를 포함하는 통신기 장치 |
| JP2001345604A (ja) * | 2000-03-27 | 2001-12-14 | Hitachi Metals Ltd | 非可逆回路素子及びこれを用いた無線通信機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0707353A1 (en) | 1996-04-17 |
| DE69428793T2 (de) | 2002-05-23 |
| EP0707353B1 (en) | 2001-10-24 |
| KR100310729B1 (ko) | 2001-10-18 |
| CN1038543C (zh) | 1998-05-27 |
| JP3178239B2 (ja) | 2001-06-18 |
| DE69428793D1 (de) | 2001-11-29 |
| WO1995030252A1 (fr) | 1995-11-09 |
| EP0707353A4 (en) | 1996-09-04 |
| CN1120375A (zh) | 1996-04-10 |
| KR960701491A (ko) | 1996-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3348669B2 (ja) | 非可逆回路素子 | |
| KR19980046940A (ko) | 비가역 회로소자 | |
| JP3807071B2 (ja) | 非可逆回路素子 | |
| JP3264193B2 (ja) | 非可逆回路素子 | |
| JP3178239B2 (ja) | 非可逆回路素子 | |
| KR100862962B1 (ko) | 2단자쌍 절연장치 및 그 평가 방법 | |
| US20030011439A1 (en) | Nonreciprocal circuit device and communication apparatus | |
| JP3384367B2 (ja) | 非可逆回路素子及び通信機装置 | |
| US5638032A (en) | Nonreciprocal circuit element | |
| JP4345254B2 (ja) | 非可逆回路素子及び通信装置 | |
| JP3164029B2 (ja) | 非可逆回路素子 | |
| JPH09270608A (ja) | 送信受信装置 | |
| JP3891437B2 (ja) | ３端子対非可逆素子及びこれを用いた通信装置 | |
| JP3077057B2 (ja) | 非可逆回路素子 | |
| JPH11298207A (ja) | 非可逆回路素子 | |
| JP3951444B2 (ja) | 非可逆回路素子 | |
| JP3579328B2 (ja) | Ｖｈｆ帯用非可逆回路素子および自営無線通信機 | |
| JP2004289291A (ja) | アイソレータ及び通信機装置 | |
| JPH09270607A (ja) | 非可逆回路素子 | |
| JP3807589B2 (ja) | アイソレータ | |
| JPH11298205A (ja) | 非可逆回路素子 | |
| JPH11298206A (ja) | 非可逆回路素子 | |
| JPH07131207A (ja) | 非可逆回路素子 | |
| JPH07131209A (ja) | 非可逆回路素子 | |
| JP2003234605A (ja) | 非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010313 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |