JPH07283388A - 量子素子の製造方法 - Google Patents

量子素子の製造方法

Info

Publication number
JPH07283388A
JPH07283388A JP9062194A JP9062194A JPH07283388A JP H07283388 A JPH07283388 A JP H07283388A JP 9062194 A JP9062194 A JP 9062194A JP 9062194 A JP9062194 A JP 9062194A JP H07283388 A JPH07283388 A JP H07283388A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor layer
quantum
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9062194A
Other languages
English (en)
Inventor
Ryuichi Ugajin
隆一 宇賀神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9062194A priority Critical patent/JPH07283388A/ja
Publication of JPH07283388A publication Critical patent/JPH07283388A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 モット−シュタルク効果トランジスタなどの
量子素子を容易に製造することを可能とする。 【構成】 基板上に積層したGaAs/AlAs超格子
を基板表面に対して垂直方向に切断した後、切断面に露
出したGaAs層3を選択的にエッチング除去する。次
に、AlAs層2の切断面上にGaAs層4を三角柱状
にエピタキシャル成長させた後、これらのGaAs層4
を覆うようにAlAs層5をエピタキシャル成長させ
る。次に、このAlAs層5上に外部電場印加用の細線
状の電極8を形成した後、この電極8をマスクとしてA
lAs層5、GaAs層4およびAlAs層2をエッチ
ングにより順次パターニングし、GaAs層4がAlA
s層2、5で囲まれた構造の量子ドットQDが一次元的
に配列された一次元量子ドットアレーを形成し、これを
チャネル領域とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、量子素子の製造方法
に関し、特に、量子箱(量子ドットとも呼ばれる)を用
いた量子素子の製造方法に関する。
【0002】
【従来の技術】半導体デバイスの将来像として、電子間
の相互作用を積極的に利用することが考えられ始めてい
る。その理由としては、半導体結晶の高品質化により低
電荷密度を均質に実現することができるようになったこ
と、および、化合物半導体ヘテロ接合により電荷を狭い
領域に閉じ込めることが可能になってきたことが挙げら
れる。そして、このような観点から、近年、結合量子ド
ットアレーが注目を集めている。
【0003】本出願人は先に、特願平5−21982号
において、このような結合量子ドットアレーにおける量
子ドット間の電子の移動を外部電場によって変調する方
法を提案し、さらに特願平5−174774号におい
て、この方法を応用した量子ドット集合素子を提案し
た。その後、特願平6−12092号において、量子ド
ットアレーを構成する量子ドットにそれらの配列面と直
交する方向に対して非対称性を持たせ、この方向に外部
電場を印加してモット−シュタルク(Mott-Stark)効果
により金属−絶縁体相転移の一種であるモット(Mott)
転移の制御を行う方法を提案し、さらにこのモット−シ
ュタルク効果を動作に利用したトランジスタ(以下「モ
ット−シュタルク効果トランジスタ」という)を提案し
た。そして、このモット−シュタルク効果トランジスタ
によれば、ソース・ドレイン間に流れる電流の変調を外
部電場により効率良く行うことができる。
【0004】なお、モット−シュタルク効果という命名
は、一般に電場による量子効果は広くシュタルク効果と
呼ばれていること、および、このシュタルク効果によっ
てモット転移の制御を行うことに由来する。
【0005】
【発明が解決しようとする課題】ところで、上述のよう
なモット−シュタルク効果トランジスタにおいては、量
子ドットが近接して配列された量子ドットアレーを形成
することが、まず必要である。そして、次に必要なこと
は、ソース・ドレイン間に流れる電流の変調を外部電場
により効率良く行うために、量子ドットに、外部電場の
印加方向に対して形状非対称性を持たせることである。
【0006】したがって、この発明の目的は、外部電場
の印加方向に対して形状非対称性を有する量子箱が近接
して一次元的に配列された量子箱アレーから成るチャネ
ル領域を少なくとも一つ有するモット−シュタルク効果
トランジスタなどの量子素子を容易に製造することがで
きる量子素子の製造方法を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、一面内に互いに隣接して一次元的に配
列された複数の量子箱(QD)から成るチャネル領域を
少なくとも一つ有し、複数の量子箱(QD)が上記面と
直交する方向に対して形状非対称性を有する量子素子の
製造方法であって、量子箱(QD)の障壁層となる第1
の化合物半導体層(2)および第1の化合物半導体層
(2)に対して選択的に除去可能な第2の化合物半導体
層(3)を基板(1)上に交互に積層する工程と、第1
の化合物半導体層(2)および第2の化合物半導体層
(3)を基板(1)の表面に対してほぼ垂直な方向に切
断する工程と、切断された第1の化合物半導体層(2)
および第2の化合物半導体層(3)の切断面に露出した
第2の化合物半導体層(3)を所定深さだけ選択的に除
去する工程と、第1の化合物半導体層(2)の切断面上
に量子箱(QD)の量子井戸層となる第3の化合物半導
体層(4)を切断面と直交する方向に対して非対称な形
状となるように選択的にエピタキシャル成長させる工程
と、量子箱(QD)の障壁層となる第4の化合物半導体
層(5)を第3の化合物半導体層(4)を覆うようにエ
ピタキシャル成長させる工程と、第4の化合物半導体層
(5)上に細線状のマスク(8)を形成する工程と、マ
スク(8)を用いて少なくとも第4の化合物半導体層
(5)および第3の化合物半導体層(4)をパターニン
グする工程とを有することを特徴とするものである。
【0008】この発明の好適な一実施形態においては、
例えば有機金属化学気相成長(MOCVD)法により、
第1の化合物半導体層の切断面上に第3の化合物半導体
層を三角柱状にエピタキシャル成長させる。
【0009】この発明の一実施形態においては、一つの
量子素子毎に一つのマスクを形成する。この場合は、一
次元量子箱アレーから成る単一のチャネル領域を有する
量子素子を製造する場合に対応する。また、この発明の
他の一実施形態においては、一つの量子素子毎にマスク
を互いに平行に複数形成する。この場合は、一次元量子
箱アレーから成るチャネル領域を複数有するマルチチャ
ネル型量子素子を製造する場合、あるいは、一次元量子
箱アレーが互いに平行にかつ互いに近接して複数配列さ
れる場合には実効的に二次元量子箱アレーから成るチャ
ネル領域を有する量子素子を製造する場合に対応する。
【0010】この発明の好適な一実施形態においては、
マスクが外部電場印加用の一方の電極を構成する。ま
た、第2の化合物半導体層に不純物がドープされ、この
不純物がドープされた第2の化合物半導体層が外部電場
印加用の他方の電極として用いられる。
【0011】この発明の一実施形態においては、第4の
化合物半導体層に不純物が変調ドープされ、この不純物
が変調ドープされた第4の化合物半導体層から量子箱の
量子井戸層にキャリアが供給される。
【0012】この発明の典型的な一実施形態において
は、第1の化合物半導体層および第4の化合物半導体層
がAlAs層またはAlGaAs層であり、第2の化合
物半導体層および第3の化合物半導体層がGaAs層で
ある。また、この発明の他の一実施形態においては、第
1の化合物半導体層および第4の化合物半導体層がAl
GaSb層であり、第2の化合物半導体層および第3の
化合物半導体層がInAs層である。
【0013】この発明の典型的な一実施形態において
は、量子素子がモット−シュタルク効果トランジスタで
ある。
【0014】ここで、金属−絶縁体相転移の一種である
モット(Mott)転移(N. F. Mott,Philos. Mag. 6, 287
(1961) およびMetal-insulator transitions (Taylor &
Francis Ltd, London, 1974))をハバード(Hubbard)
の描像(J. Hubbard, Proc.Roy. Soc.(London), A276,
238(1963), A277, 237(1963), A281, 401(1964))で説
明しておく。
【0015】隣り合うサイト(遷移金属のような結晶に
おいては原子、量子ドットアレーにおいては量子ドッ
ト)間の電子の動き易さを表すトランスファー・エネル
ギーT(後に詳細に説明する)は、電子間相互作用を考
えないときにはバンド幅と考えてよい。また、一つのサ
イトに電子が二つ入ったときのクーロン・エネルギーを
オンサイト・クーロン・エネルギーUと書くことにす
る。
【0016】このときの一電子当たりに縮約されたエネ
ルギーバンド図は図11Aに示すようになる。この図1
1Aにおける高エネルギー側のサブバンドをアッパー・
ハバード・バンド(UHB)、低エネルギー側のサブバ
ンドをローワー・ハバード・バンド(LHB)と呼ぶ。
一つのサイト当たり電子が一つ入った状態に対応するハ
ーフ・フィルド(half-filled)の場合、LHBとUHB
とが互いに分離しているとき、つまりUが大きいか、ま
たはTが小さいときは、LHBにのみ電子が詰まってい
ることになる(図11B)。このときは、電子の低エネ
ルギー励起がギャップ(ハバード・ギャップ)を有し、
系は絶縁体的に振る舞う。一方、Uが小さいか、または
Tが大きくなると、LHBとUHBとは互いに重なり、
LHBの一部に空き状態が生じてその分の電子はUHB
に入ることになる(図11C)。この結果、系は半金属
的に振る舞うことになる。そして、この傾向がより強く
なれば、系は完全に金属的に振る舞うのである。
【0017】量子ドットが近接して配列された量子ドッ
トアレーでは、量子ドットを小さくすることにより、U
を大きくすることができる。また、隣接量子ドット間の
間隔を大きくすることにより、Tを小さくすることがで
きる。したがって、TおよびUの調節により、モット転
移を起こさせることができる。
【0018】電子間クーロン相互作用は電子間距離に反
比例し、量子ドットアレーの場合、Uはドット径に反比
例する。この電子間クーロン相互作用は指数関数的に変
化する量と違い、変化がべき的であるので、量子ドット
の大きさの揺らぎに対して、あまり敏感ではない。した
がって、この効果を利用するときに厳しい均質性は要求
されないので、このようなデバイスの作製は比較的容易
である。
【0019】次に、モット−シュタルク効果について改
めて説明する。今、量子ドットアレーに一つの量子ドッ
ト当たり電子が一つ入っている場合(ハーフ・フィルド
の場合)を考える。この場合、量子ドット間のトランス
ファー・エネルギーTとオンサイト・クーロン・エネル
ギーUとの比η=T/Uを外部電場を印加して変化させ
ることにより、この電子系の電気伝導度を劇的に変化さ
せ、モット転移を起こさせることができる。これがモッ
ト−シュタルク効果である。
【0020】ここで、先に言及した「トランスファー・
エネルギー」の物理的意味について詳細に説明する。
【0021】中心座標が(rx 、ry )の量子ドット1
と、中心座標が(−rx 、−ry )の量子ドット2との
二つの量子ドットから成る量子ドット結合系を考える。
そして、この量子ドット結合系における電子のダイナミ
ックスを、孤立した水素原子の電子状態の厳密解から水
素分子イオン(H2 + )の電子状態を考える場合の有効
な近似法として知られているLCAO(Linear Combina
tion of Atomic Orbitals)近似に基づいて考察する。
【0022】このLCAO近似で考えると、最初は孤立
していた量子ドット1および量子ドット2が互いに接近
したときには、量子ドット1の電子の基底状態|1〉お
よび量子ドット2の電子の基底状態|2〉のエネルギー
準位E0 に幅2ΔEの分裂が起こり、結合状態と反結合
状態との二状態が得られる。これらの結合状態および反
結合状態のエネルギーおよび波動関数は次のように表さ
れる。
【0023】
【数1】
【数2】 ここで、ΔEがトランスファー・エネルギーと呼ばれ、
後述のように量子ドット間の電子のトンネル時間τの目
安となるものである。
【0024】この量子ドット結合系のハミルトニアンを
【数3】 と書くと、
【数4】 は、次式で示されるようにこのハミルトニアンの固有状
態となっている。
【数5】
【0025】さて、今、例えば量子ドット1に電子が局
在しているとすると、この状態は
【数6】 と書くことができる。この状態からシュレーディンガー
方程式によって時間発展させると、時刻tにおける状態
【数7】 となる。
【0026】これより、
【数8】 を満たす時刻tになると、量子ドット1に局在していた
電子は量子ドット2に到達していることがわかる。従っ
て、このLCAO近似の範囲で、量子ドット1から量子
ドット2への電子のトンネル時間τを
【数9】 と考えることができる。
【0027】このトンネル時間τは、より一般的には、
【数10】 と書くことができる。
【0028】以上より、量子ドット結合系における電子
のダイナミックスを最も単純化すれば、量子ドット間の
トランスファー・エネルギーΔEの大きさに依存するト
ンネリングにより電子は運動することになる。
【0029】次に、LCAO近似の範囲内でのトランス
ファー・エネルギーΔEの表式を求める。
【0030】今、一辺の長さが2dの単独の正方形量子
ドットを考えると、そのポテンシャルエネルギーは
【数11】 である。従って、運動エネルギーをKと書けば、この系
のハミルトニアンは
【数12】 である。このハミルトニアンの基底状態を
【数13】 とし、そのエネルギーをE0 とすれば、
【数14】 が成り立つ。
【0031】これに対し、二つの正方形量子ドットから
成る量子ドット結合系のハミルトニアンは、次式のよう
に書くことができる。
【0032】
【数15】 ただし、一方の量子ドットの中心座標および他方の量子
ドットの中心座標をすでに述べたように書くと、
【数16】 である。
【0033】一方、(10)式で示される単独正方形量子ド
ットのハミルトニアンの基底状態の波動関数は
【数17】 であるが、
【数18】 はそれぞれ、
【数19】 を満たしている。
【0034】以上の準備ができたところで、(12)式で示
される量子ドット結合系のハミルトニアンのエネルギー
固有値を、(15)式で示される単独正方形量子ドットの固
有状態の張る二次元部分空間上で求める。(15)式で示さ
れる二つの固有状態は直交していないので、まず直交基
底を構成すると、これは例えば以下のようになる。
【0035】
【数20】
【0036】この直交基底でハミルトニアン行列要素を
計算すると、
【数21】
【数22】
【数23】
【数24】 となる。ただし、これらの行列要素の計算においては、
(16)式および次の式を用いた。
【0037】
【数25】
【0038】(20)式および(21)式からわかるようにハミ
ルトニアン行列の非対角要素は0であるので、このハミ
ルトニアン行列は実は対角化されている。従って、エネ
ルギー固有値は
【数26】 であり、その固有ベクトルがそれぞれ、
【数27】 となっている。
【0039】(18)式および(19)式の中で、波動関数の局
在性より、
【数28】 が言えるので、エネルギーとして
【数29】 のように考えることができる。
【0040】すでに述べたように、上記のトランスファ
ー・エネルギー(ΔEまたはT)が小さい場合には、電
子は各量子ドットに局在し、量子ドット間のトンネリン
グによる電子の運動は抑制される。
【0041】
【作用】上述のように構成されたこの発明による量子素
子の製造方法によれば、第1の化合物半導体層および第
2の化合物半導体層を基板上に交互に積層した後に、こ
れらの第1の化合物半導体層および第2の化合物半導体
層をエッチング法などにより基板表面に対して垂直な方
向に切断すると、この切断面には第1の化合物半導体層
および第2の化合物半導体層がそれらの積層方向の厚さ
に対応する幅で交互に現れる。次に、この切断面に露出
した第2の化合物半導体層をエッチング法などにより所
定深さだけ選択的に除去すると、これらの除去部の間の
部分に第1の化合物半導体層が一方向に延びる直方体の
台状に残される。次に、MOCVD法などにより第1の
化合物半導体層の切断面上に第3の化合物半導体層をこ
の切断面と直交する方向に対して非対称な形状となるよ
うに、典型的には三角柱状にエピタキシャル成長させ
る。次に、全面に第4の化合物半導体層をエピタキシャ
ル成長させ、第3の化合物半導体層を覆う。これによっ
て、量子井戸層としてのこの第3の化合物半導体層が障
壁層としての第4の化合物半導体層および第1の化合物
半導体層によって囲まれた構造の量子細線が互いに平行
にかつ近接して複数形成される。次に、第4の化合物半
導体層上に上記の量子細線と交差する方向に延びる細線
状のマスクを形成し、このマスクを用いて少なくとも第
4の化合物半導体層および第3の化合物半導体層をエッ
チング法などにより順次パターニングする。これによっ
て、第3の化合物半導体層はその長手方向の長さがマス
クと同一幅になるようにパターニングされる。そして、
このようにしてマスクと同一幅にパターニングされた量
子井戸層としての第3の化合物半導体層が障壁層として
の第4の化合物半導体層および第1の化合物半導体層に
より囲まれた構造により量子箱が形成され、この量子箱
がマスクの長手方向に一次元的に配列されて一次元量子
箱アレーが形成される。ここで、マスクとして例えば金
属から成る外部電場印加用の電極を用いると、一次元量
子箱アレー上に外部電場印加用の電極が形成された構造
が得られる。また、第2の化合物半導体層にあらかじめ
不純物をドープして低抵抗化しておくことにより、この
第2の化合物半導体層を外部電場印加用の他方の電極と
して用いることができる。
【0042】以上により、モット−シュタルク効果トラ
ンジスタなどの量子素子を容易に製造することができ
る。この場合、量子箱間の間隔は、第2の化合物半導体
層の厚さにより決定されるが、現在のエピタキシャル成
長技術によれば、この厚さを例えば5nm程度以下に設
定することは容易であり、したがって量子箱を近接して
形成することができる。また、現在のエピタキシャル成
長技術によれば、第3の化合物半導体層を直方体の台状
の第1の化合物半導体層の切断面上に三角柱状などの非
対称な形状にエピタキシャル成長させることができるた
め、外部電場の印加方向に対して非対称な形状の量子箱
を形成することができる。
【0043】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。なお、実施例の全図において、同
一または対応する部分には同一の符号を付す。図1〜図
10はこの発明の一実施例によるモット−シュタルク効
果トランジスタの製造方法を示す斜視図である。
【0044】この一実施例によるモット−シュタルク効
果トランジスタの製造方法においては、まず、図1に示
すように、例えばGaAs基板1上に例えばAlAs層
2およびGaAs層3を有機金属化学気相成長(MOC
VD)法や分子線エピタキシー(MBE)法により交互
にエピタキシャル成長させ、GaAs/AlAs超格子
を形成する。この場合、AlAs層2の厚さにより後述
のように結合方向における量子ドットQDの大きさが決
定され、GaAs層3の厚さにより結合方向における量
子ドットQD間の間隔が決定される。具体的には、Al
As層2の厚さは例えば5〜10nmに選ばれ、GaA
s層3の厚さは例えば5nm以下に選ばれる。この程度
の厚さのAlAs層2およびGaAs層3のエピタキシ
ャル成長は、現在のMOCVD法やMBE法によれば容
易である。これらのAlAs層2およびGaAs層3の
積層数は、製造すべきモット−シュタルク効果トランジ
スタの設計に応じて選ばれる。さらに、GaAs層3
は、後述のように最終構造において外部電場印加用の電
極として用いられるため、このGaAs層3には例えば
n型不純物をドープして低抵抗化しておく。
【0045】次に、図2に示すように、上述のようにし
てGaAs基板1上に積層されたGaAs/AlAs超
格子を、基板表面に対して垂直な方向に切断する。この
切断は、具体的には、例えば、非選択性のエッチング法
によりAlAs層2およびGaAs層3を基板表面に対
して順次エッチングすることにより行われる。
【0046】次に、図3に示すように、上述のようにし
て切断されたGaAs/AlAs超格子の切断面に露出
したGaAs層3を、例えばCl系のエッチングガスを
用いた反応性イオンエッチング(RIE)法によりその
切断面に垂直な方向に所定深さ、例えば数10nmの深
さまで選択的にエッチング除去する。このCl系のエッ
チングガスを用いたRIEにおいては、AlAsに対す
るGaAsのエッチング選択比を100程度にもするこ
とができるので、GaAs層3を数10nmの深さエッ
チングしても、AlAs層2はほとんどエッチングされ
ずに残る。この結果、このエッチング後には、エッチン
グによるGaAs層3の除去部の間の部分に、一方向に
長く延びる直方体の台状にAlAs層2が残される。
【0047】次に、例えばMOCVD法により、全面に
GaAsをエピタキシャル成長させる。これによって、
図4に示すように、直方体の台状のAlAs層2上にG
aAs層4を三角柱状にエピタキシャル成長させること
ができる。この場合、GaAs層3上にもGaAs層4
がエピタキシャル成長する。なお、このようにAlAs
層2上にGaAs層4を三角柱状にエピタキシャル成長
させるために、好適には、図1におけるGaAs/Al
As超格子の積層方向がいわゆる逆メサ方向になるよう
にしておく。
【0048】次に、図5に示すように、全面にAlAs
層5をエピタキシャル成長させ、GaAs層4を完全に
覆う。これによって、量子井戸層としてのGaAs層4
が障壁層としてのAlAs層5およびAlAs層2によ
り囲まれた構造のGaAs/AlAsヘテロ接合による
量子細線が互いに平行にかつ互いに近接して複数形成さ
れる。ここで、AlAs層5には、必要に応じて例えば
n型不純物を変調ドープしてもよい。この場合、このA
lAs層5から量子井戸層としてのGaAs層4に電子
を供給することができる。なお、AlAs層2にも、n
型不純物を変調ドープしておいてもよい。
【0049】次に、図6に示すように、このAlAs層
5上に例えばリフトオフ法により金属から成るソース電
極6およびドレイン電極7を形成する。この後、必要に
応じて、アニールを行うことによりこれらのソース電極
6およびドレイン電極7をそれらの下地のAlAs層5
やGaAs層4などと合金化させる。次に、これらのソ
ース電極6およびドレイン電極7の間の部分におけるA
lAs層5上に、例えばリフトオフ法により、例えばA
lのような金属から成る細線状の電極8を形成する。後
述のように、この電極8は外部電場印加用の電極として
用いられる。この電極8の長手方向は、図1に示すGa
As/AlAs超格子の積層方向と平行である。また、
この電極8の幅は例えば10nm程度に選ばれる。この
程度の幅の電極8の形成は、リフトオフ法によりこの電
極8を形成する際のレジストの露光を電子ビーム露光法
を用いて行うことにより可能である。
【0050】次に、図7に示すように、ソース電極6お
よびドレイン電極7を完全に覆い、かつ少なくとも電極
8の長手方向の両端面まで延在するレジストパターン9
をリソグラフィーにより形成する。
【0051】次に、図8に示すように、電極8およびレ
ジストパターン9をマスクとして例えばRIE法により
基板表面に対して垂直方向にAlAs層2の深さ方向の
途中までエッチングすることにより、AlAs層5、G
aAs層4およびAlAs層2の上部を細線状の形状に
パターニングする。これによって、三角柱状のGaAs
層4はその長手方向の長さが電極8と同一幅(例えば、
10nm程度)になるようにパターニングされる。この
電極8の幅と同一の長さの三角柱状のGaAs層4がA
lAs層5、AlAs層2および後述のAlAs層10
により囲まれた構造によりGaAs/AlAsヘテロ接
合による量子ドットQDが形成されている。そして、こ
の量子ドットQDが電極8の長手方向に一次元的に配列
されて一次元量子ドットアレーが形成されている。な
お、この一次元量子ドットアレーを構成する量子ドット
QDの数は、製造すべきモット−シュタルク効果トラン
ジスタの設計に応じて決められるが、具体的には例えば
数10個程度である。
【0052】次に、図9に示すように、レジストパター
ン9を除去する。この後、図10に示すように、図8に
示すエッチング工程においてエッチング除去された部分
に障壁層としてのAlAs層10を選択的にエピタキシ
ャル成長させてこの部分を埋める。
【0053】以上により、図9に示すz軸方向に対して
形状非対称性を有する量子ドットQDが電極8の長手方
向、すなわちチャネル長方向(ここでは、この方向をx
軸方向にとる)に互いに隣接して一次元的に配列された
一次元量子ドットアレーから成るチャネル領域を有する
モット−シュタルク効果トランジスタが完成される。こ
の場合、x−y面に平行に切断したときの各量子ドット
QDの断面積は、z軸の正方向に単調に減少している。
そして、隣接する量子ドットQD間の間隔は、z軸の正
方向に単調に増加している。この場合、電極8ともう一
方の電極として用いられるGaAs層3との間に電圧を
印加することにより、z軸方向の外部電場をチャネル領
域に印加することができる。
【0054】上述のようにして製造されるこの一実施例
によるモット−シュタルク効果トランジスタの動作原理
について説明すると、次の通りである。ここでは、ソー
ス電極6は接地しておき、ドレイン電極7には所定の正
電圧を印加しておくものとする。また、外部電場印加用
の電極として用いられるGaAs層3は接地しておくも
のとする。
【0055】まず、外部電場印加用の電極8に負電圧を
印加することにより、一次元量子ドットアレーから成る
チャネル領域にz軸の正方向の外部電場を印加すると、
このチャネル領域中の各量子ドットQD内の電子は、z
軸の負方向に力を受け、各量子ドットQDの下部に引き
寄せられる。このとき、隣接する量子ドットQD間の間
隔は実効的に減少し、したがって隣接する量子ドットQ
D間の障壁の幅は実効的に減少する。このため、電子は
隣接する量子ドットQD間をトンネリングにより移動し
易くなり、トランスファー・エネルギーTは増加する。
この結果、チャネル領域を構成する一次元量子ドットア
レーは金属相となる。このとき、ソース電極6およびド
レイン電極7間にはドレイン電流が流れ、トランジスタ
はオン状態にある。
【0056】一方、外部電場印加用の電極8に正電圧を
印加することにより、一次元量子ドットアレーから成る
チャネル領域にz軸の負方向の外部電場を印加すると、
このチャネル領域中の各量子ドットQD内の電子は、z
軸の正方向に力を受け、各量子ドットQDの頂部に押し
やられる。このとき、隣接する量子ドットQD間の間隔
は実効的に増加し、したがって隣接する量子ドットQD
間の障壁の幅は実効的に増加する。このため、電子は隣
接する量子ドットQD間をトンネリングにより移動しに
くくなり、トランスファー・エネルギーTは減少する。
この結果、チャネル領域を構成する一次元量子ドットア
レーは絶縁体相となる。このとき、ソース電極6および
ドレイン電極7間にはドレイン電流が流れず、トランジ
スタはオフ状態にある。
【0057】このように、この一実施例によるモット−
シュタルク効果トランジスタによれば、電極8に電圧を
印加してz軸方向の外部電場をチャネル領域に印加する
ことによって、ソース電極6およびドレイン電極7間に
流れるドレイン電流の変調を効率的に行うことができ、
トランジスタ動作を実現することができる。また、この
一実施例によるモット−シュタルク効果トランジスタ
は、電子の空間分布を変化させる必要がないことから、
従来の電界効果トランジスタのようにチャネルに電子が
出入りするために必要な時間遅延がなく、したがって高
速動作が可能である。
【0058】なお、例えば、チャネル領域を構成する一
次元量子ドットアレーにおける各量子ドットQD間の間
隔を、z軸方向の外部電場を印加しないときにこの一次
元量子ドットアレーが絶縁体相となるようにあらかじめ
選んでおくことにより、z軸方向の外部電場を印加しな
いときにこの一実施例によるモット−シュタルク効果ト
ランジスタがオフ状態にあるようにすることができる。
この場合、この一実施例によるモット−シュタルク効果
トランジスタをオンさせるためには、z軸の正方向に外
部電場を印加して隣接する量子ドットQD間の間隔を実
効的に減少させることにより、チャネル領域を構成する
一次元量子ドットアレーが金属相となるようにすればよ
い。さらに、これとは逆に、チャネル領域を構成する一
次元量子ドットアレーにおける各量子ドットQD間の間
隔を、z軸方向の外部電場を印加しないときにこの一次
元量子ドットアレーが金属相となるように選ぶことによ
って、z軸方向の外部電場を印加しないときにこの一実
施例によるモット−シュタルク効果トランジスタがオン
状態にあるようにしておき、z軸の負方向に外部電場を
印加することにより隣接する量子ドットQD間の間隔を
実効的に増加させてチャネル領域を構成する一次元量子
ドットアレーが絶縁体相となるようにし、この一実施例
によるモット−シュタルク効果トランジスタがオフ状態
となるようにしてもよい。
【0059】以上のように、この一実施例によれば、一
次元量子ドットアレーから成るチャネル領域を有するモ
ット−シュタルク効果トランジスタを容易に製造するこ
とができる。この場合、一次元量子ドットアレーを構成
する量子ドットQD間の間隔は、GaAs基板1上に積
層されるGaAs/AlAs超格子のGaAs層3の厚
さによって決定されるが、現在のエピタキシャル成長技
術によればこのGaAs層3の厚さを例えば5nm程度
以下にすることは容易であることから、量子ドットQD
間の間隔を、一次元量子ドットアレーが結合量子ドット
アレーとなるように十分に小さくすることができる。ま
た、量子ドットQDの量子井戸層を構成するGaAs層
4はAlAs層2の切断面上に三角柱状にエピタキシャ
ル成長させることができるので、量子ドットQDを、外
部電場の印加方向、すなわちz軸方向に対して非対称な
形状にすることができる。
【0060】以上、この発明の一実施例について具体的
に説明したが、この発明は、上述の実施例に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。
【0061】例えば、上述の一実施例においては、図1
0に示す工程において障壁層としてAlAs層10をエ
ピタキシャル成長させているが、このAlAs層10は
省略してもよい。この場合、x−y面内においてチャネ
ル長方向、すなわちx方向に垂直な方向、すなわちy方
向における量子ドットQDの量子閉じ込めは、図9に示
すGaAs層4のエッチング面に形成される表面空乏層
(図示せず)により行うことができる。このように表面
空乏層を用いて量子閉じ込めを行う場合、チャネル領域
の幅、すなわち電極8の幅は、例えば50nm程度に選
ばれる。
【0062】また、上述の一実施例においては、一次元
量子ドットアレーから成る単一のチャネル領域を有する
モット−シュタルク効果トランジスタの製造にこの発明
を適用した場合について説明したが、電極8を一つのト
ランジスタ毎に互いに平行に複数形成し、これらの電極
8をマスクとして上述の一実施例と同様にエッチングを
行うことにより、マルチチャネル型のモット−シュタル
ク効果トランジスタを製造することが可能である。この
場合、各電極8に独立して電圧を印加することができる
ようにしておけば、各チャネルを流れるドレイン電流を
独立に制御することができる。また、これらの電極8間
の間隔を十分に小さく選び、x−y面内においてチャネ
ル長方向、すなわちx方向に垂直な方向、すなわちy方
向における量子ドットQD間の間隔が十分に小さくなる
ようにし、さらにこれらの電極8に同一の電圧を印加す
るようにすれば、実効的に二次元量子ドットアレーから
成るチャネル領域を有するモット−シュタルク効果トラ
ンジスタを実現することができる。
【0063】また、上述の一実施例においては、外部電
場印加用の電極8をマスクとしてAlAs層5、GaA
s層4、AlAs層2などをエッチングすることにより
一次元量子ドットアレーを形成しているが、この電極8
の代わりにこの電極8と同一形状のレジストパターンな
どを形成し、これをマスクとしてAlAs層5、GaA
s層4、AlAs層2などをエッチングすることにより
一次元量子ドットアレーを形成してもよい。この場合に
は、このエッチングによりパターニングされた最上層の
AlAs層5上に後工程において外部電場印加用の電極
を形成すればよい。
【0064】なお、上述の一実施例においては、GaA
s基板1上にこのGaAs基板1の表面と垂直な方向に
GaAs/AlAs超格子を積層しているが、このGa
As/AlAs超格子は、ラテラル成長法により、Ga
As基板1上にその積層方向が基板表面と平行になるよ
うに成長させてもよい。
【0065】また、本発明者は、特願平5−29277
4号において、量子ドットアレーから成るチャネル領域
上に設けられたゲート電極に印加する電圧により量子ド
ットアレーの電子密度を変化させることによりドレイン
電流を変調するモット転移トランジスタを提案したが、
このモット転移トランジスタの機能とこの発明によるモ
ット−シュタルク効果トランジスタの機能とを併せ持つ
トランジスタの実現も可能である。そして、この場合、
モット転移トランジスタの機能とモット−シュタルク効
果トランジスタの機能とを切り換えることが可能であ
る。
【0066】
【発明の効果】以上説明したように、この発明による量
子素子の製造方法によれば、モット−シュタルク効果ト
ランジスタなどの量子素子を容易に製造することができ
る。
【図面の簡単な説明】
【図1】この発明の一実施例によるモット−シュタルク
効果トランジスタの製造方法を説明するための斜視図で
ある。
【図2】この発明の一実施例によるモット−シュタルク
効果トランジスタの製造方法を説明するための斜視図で
ある。
【図3】この発明の一実施例によるモット−シュタルク
効果トランジスタの製造方法を説明するための斜視図で
ある。
【図4】この発明の一実施例によるモット−シュタルク
効果トランジスタの製造方法を説明するための斜視図で
ある。
【図5】この発明の一実施例によるモット−シュタルク
効果トランジスタの製造方法を説明するための斜視図で
ある。
【図6】この発明の一実施例によるモット−シュタルク
効果トランジスタの製造方法を説明するための斜視図で
ある。
【図7】この発明の一実施例によるモット−シュタルク
効果トランジスタの製造方法を説明するための斜視図で
ある。
【図8】この発明の一実施例によるモット−シュタルク
効果トランジスタの製造方法を説明するための斜視図で
ある。
【図9】この発明の一実施例によるモット−シュタルク
効果トランジスタの製造方法を説明するための斜視図で
ある。
【図10】この発明の一実施例によるモット−シュタル
ク効果トランジスタの製造方法を説明するための斜視図
である。
【図11】モット転移を説明するための略線図である。
【符号の説明】
1 GaAs基板 2、5、10 AlAs層 3、4 GaAs層 6 ソース電極 7 ドレイン電極 8 電極

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 一面内に互いに隣接して一次元的に配列
    された複数の量子箱から成るチャネル領域を少なくとも
    一つ有し、上記複数の量子箱が上記面と直交する方向に
    対して形状非対称性を有する量子素子の製造方法であっ
    て、 上記量子箱の障壁層となる第1の化合物半導体層および
    上記第1の化合物半導体層に対して選択的に除去可能な
    第2の化合物半導体層を基板上に交互に積層する工程
    と、 上記第1の化合物半導体層および上記第2の化合物半導
    体層を上記基板の表面に対してほぼ垂直な方向に切断す
    る工程と、 上記切断された上記第1の化合物半導体層および上記第
    2の化合物半導体層の切断面に露出した上記第2の化合
    物半導体層を所定深さだけ選択的に除去する工程と、 上記第1の化合物半導体層の上記切断面上に上記量子箱
    の量子井戸層となる第3の化合物半導体層を上記切断面
    と直交する方向に対して非対称な形状となるように選択
    的にエピタキシャル成長させる工程と、 上記量子箱の障壁層となる第4の化合物半導体層を上記
    第3の化合物半導体層を覆うようにエピタキシャル成長
    させる工程と、 上記第4の化合物半導体層上に細線状のマスクを形成す
    る工程と、 上記マスクを用いて少なくとも上記第4の化合物半導体
    層および上記第3の化合物半導体層をパターニングする
    工程とを有することを特徴とする量子素子の製造方法。
  2. 【請求項2】 上記第1の化合物半導体層の上記切断面
    上に上記第3の化合物半導体層を三角柱状にエピタキシ
    ャル成長させるようにしたことを特徴とする請求項1記
    載の量子素子の製造方法。
  3. 【請求項3】 一つの量子素子毎に上記マスクを一つ形
    成するようにしたことを特徴とする請求項1または2記
    載の量子素子の製造方法。
  4. 【請求項4】 一つの量子素子毎に上記マスクを互いに
    平行に複数形成するようにしたことを特徴とする請求項
    1または2記載の量子素子の製造方法。
  5. 【請求項5】 上記マスクが外部電場印加用の一方の電
    極を構成することを特徴とする請求項1〜4のいずれか
    一項記載の量子素子の製造方法。
  6. 【請求項6】 上記第2の化合物半導体層に不純物がド
    ープされ、この不純物がドープされた上記第2の化合物
    半導体層が外部電場印加用の他方の電極として用いられ
    ることを特徴とする請求項5記載の量子素子の製造方
    法。
  7. 【請求項7】 上記第4の化合物半導体層に不純物が変
    調ドープされ、この不純物が変調ドープされた上記第4
    の化合物半導体層から上記量子箱の上記量子井戸層にキ
    ャリアが供給されることを特徴とする請求項1〜6のい
    ずれか一項記載の量子素子の製造方法。
  8. 【請求項8】 上記第1の化合物半導体層および上記第
    4の化合物半導体層がAlAs層またはAlGaAs層
    であり、上記第2の化合物半導体層および上記第3の化
    合物半導体層がGaAs層であることを特徴とする請求
    項1〜7のいずれか一項記載の量子素子の製造方法。
  9. 【請求項9】 上記第1の化合物半導体層および上記第
    4の化合物半導体層がAlGaSb層であり、上記第2
    の化合物半導体層および上記第3の化合物半導体層がI
    nAs層であることを特徴とする請求項1〜7のいずれ
    か一項記載の量子素子の製造方法。
  10. 【請求項10】 上記量子素子がモット−シュタルク効
    果トランジスタであることを特徴とする請求項1〜9の
    いずれか一項記載の量子素子の製造方法。
JP9062194A 1994-04-05 1994-04-05 量子素子の製造方法 Pending JPH07283388A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9062194A JPH07283388A (ja) 1994-04-05 1994-04-05 量子素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9062194A JPH07283388A (ja) 1994-04-05 1994-04-05 量子素子の製造方法

Publications (1)

Publication Number Publication Date
JPH07283388A true JPH07283388A (ja) 1995-10-27

Family

ID=14003566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9062194A Pending JPH07283388A (ja) 1994-04-05 1994-04-05 量子素子の製造方法

Country Status (1)

Country Link
JP (1) JPH07283388A (ja)

Similar Documents

Publication Publication Date Title
US5701016A (en) Semiconductor device and method for its manufacture
US9842921B2 (en) Direct tunnel barrier control gates in a two-dimensional electronic system
JP3635683B2 (ja) 電界効果トランジスタ
JP4864202B2 (ja) 単一電荷キャリアトランジスタ、量子ドット内に電荷キャリアを保持する方法、及び検出方法
JPH02128435A (ja) 半導体装置及びその製造方法
US6020605A (en) Quantum box structure and carrier conductivity modulating device
US6894352B2 (en) Single-electron transistor and fabrication method thereof
GB2295272A (en) Semiconductor device
JPH02266514A (ja) ヘテロ構造の半導体デバイス及びその製造方法
JPS63316484A (ja) 量子効果半導体装置
JPH07326730A (ja) 半導体装置,その製造方法,単一電子デバイス,及びその製造方法
JP3339160B2 (ja) 量子素子およびその製造方法ならびにトランジスタおよびその製造方法
JPH07283388A (ja) 量子素子の製造方法
EP0545255B1 (en) Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
CN117730641A (zh) 包括电极阵列的半导体-超导体混合器件
JP3435791B2 (ja) 量子素子
JP3038737B2 (ja) 量子細線半導体装置およびその製造方法
JP3435793B2 (ja) 量子素子
Okada et al. A novel wrap-gate-controlled single electron transistor formed on an InGaAs ridge quantum wire grown by selective MBE
JPH0590636A (ja) 量子効果デバイス
JP2665048B2 (ja) 半導体装置およびその製造方法
JP3385637B2 (ja) 共鳴トンネル電界効果型トランジスタの製造方法
JPH07273308A (ja) 量子素子
JP4364185B2 (ja) 半導体装置及びその製造方法
JP4007560B2 (ja) 半導体装置