JP3339160B2 - 量子素子およびその製造方法ならびにトランジスタおよびその製造方法 - Google Patents
量子素子およびその製造方法ならびにトランジスタおよびその製造方法Info
- Publication number
- JP3339160B2 JP3339160B2 JP1209294A JP1209294A JP3339160B2 JP 3339160 B2 JP3339160 B2 JP 3339160B2 JP 1209294 A JP1209294 A JP 1209294A JP 1209294 A JP1209294 A JP 1209294A JP 3339160 B2 JP3339160 B2 JP 3339160B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum
- boxes
- layer
- electric field
- quantum boxes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、量子素子およびその
製造方法ならびにトランジスタおよびその製造方法に関
し、特に、量子箱（量子ドットとも呼ばれる）を用いた
量子素子に関する。
製造方法ならびにトランジスタおよびその製造方法に関
し、特に、量子箱（量子ドットとも呼ばれる）を用いた
量子素子に関する。
【０００２】
【従来の技術】半導体デバイスの将来像として、電子間
の相互作用を積極的に利用することが考えられ始めてい
る。その理由としては、半導体結晶の高品質化により低
電荷密度を均質に実現することができるようになったこ
と、および、化合物半導体ヘテロ接合により電荷を狭い
領域に閉じ込めることが可能になってきたことが挙げら
れる。そして、このような観点から、近年、結合量子ド
ット・アレイが注目を集めている。
の相互作用を積極的に利用することが考えられ始めてい
る。その理由としては、半導体結晶の高品質化により低
電荷密度を均質に実現することができるようになったこ
と、および、化合物半導体ヘテロ接合により電荷を狭い
領域に閉じ込めることが可能になってきたことが挙げら
れる。そして、このような観点から、近年、結合量子ド
ット・アレイが注目を集めている。
【０００３】本出願人は先に、特願平５−２１９８２号
において、このような結合量子ドット・アレイにおける
量子ドット間の電子の移動を外部電場によって変調する
方法を提案し、さらに特願平５−１７４７７４号におい
て、この方法を応用した量子ドット集合素子を提案し
た。
において、このような結合量子ドット・アレイにおける
量子ドット間の電子の移動を外部電場によって変調する
方法を提案し、さらに特願平５−１７４７７４号におい
て、この方法を応用した量子ドット集合素子を提案し
た。
【０００４】
【発明が解決しようとする課題】しかしながら、上記特
願平５−２１９８２号および特願平５−１７４７７４号
に提案された方法では、外部電場による量子ドット・ア
レイ中の電子間相関変調の効率は必ずしも十分に高くな
かった。
願平５−２１９８２号および特願平５−１７４７７４号
に提案された方法では、外部電場による量子ドット・ア
レイ中の電子間相関変調の効率は必ずしも十分に高くな
かった。
【０００５】従って、この発明の目的は、外部電場によ
る量子箱アレイ中の電子間または正孔間相関の変調を効
率良く行うことができる量子素子およびその製造方法を
提供することにある。この発明の他の目的は、外部電場
により、量子箱アレイの一端から他端に流れ出る電流の
変調を効率良く行うことができるトランジスタおよびそ
の製造方法を提供することにある。
る量子箱アレイ中の電子間または正孔間相関の変調を効
率良く行うことができる量子素子およびその製造方法を
提供することにある。この発明の他の目的は、外部電場
により、量子箱アレイの一端から他端に流れ出る電流の
変調を効率良く行うことができるトランジスタおよびそ
の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明による量子素子は、一面内に
互いに隣接して配列された複数の量子箱（ＱＤ）を有
し、複数の量子箱（ＱＤ）が上記面と直交する方向に対
して組成的に非対称になっており、 上記方向に外部電場
を印加することにより複数の量子箱（ＱＤ）内の電気伝
導度を変調することを特徴とするものである。
に、この発明の第１の発明による量子素子は、一面内に
互いに隣接して配列された複数の量子箱（ＱＤ）を有
し、複数の量子箱（ＱＤ）が上記面と直交する方向に対
して組成的に非対称になっており、 上記方向に外部電場
を印加することにより複数の量子箱（ＱＤ）内の電気伝
導度を変調することを特徴とするものである。
【０００７】第１の発明による量子素子においては、複
数の量子箱（ＱＤ）が上記方向に対して組成的に非対称
になっていることにより複数の量子箱（ＱＤ）の量子閉
じ込めの障壁の高さが上記方向に対して変化している。
数の量子箱（ＱＤ）が上記方向に対して組成的に非対称
になっていることにより複数の量子箱（ＱＤ）の量子閉
じ込めの障壁の高さが上記方向に対して変化している。
【０００８】第１の発明による量子素子においては、好
適には、複数の量子箱（ＱＤ）が化合物半導体ヘテロ接
合により形成され、その化合物半導体ヘテロ接合を構成
する化合物半導体の混晶比が上記方向に対して変化して
いることにより障壁の高さが上記方向に対して変化して
いる。
適には、複数の量子箱（ＱＤ）が化合物半導体ヘテロ接
合により形成され、その化合物半導体ヘテロ接合を構成
する化合物半導体の混晶比が上記方向に対して変化して
いることにより障壁の高さが上記方向に対して変化して
いる。
【０００９】第１の発明による量子素子の典型的な一実
施形態においては、障壁の高さが上記方向に対して単調
に増加または減少している。
施形態においては、障壁の高さが上記方向に対して単調
に増加または減少している。
【００１０】
【００１１】第１の発明による量子素子の好適な一実施
形態においては、外部電場を印加するための電極（４）
が複数の量子箱（ＱＤ）に近接して設けられている。
形態においては、外部電場を印加するための電極（４）
が複数の量子箱（ＱＤ）に近接して設けられている。
【００１２】この発明の第２の発明による量子素子は、
一面内に互いに隣接して配列された複数の量子箱（Ｑ
Ｄ）を有し、複数の量子箱（ＱＤ）が上記面と直交する
方向に対して形状的に非対称になっていることにより互
いに隣接する量子箱（ＱＤ）間の間隔が上記方向に対し
て変化しており、上記方向に外部電場を印加することに
より複数の量子箱（ＱＤ）内の電気伝導度を変調するこ
とを特徴とするものである。
一面内に互いに隣接して配列された複数の量子箱（Ｑ
Ｄ）を有し、複数の量子箱（ＱＤ）が上記面と直交する
方向に対して形状的に非対称になっていることにより互
いに隣接する量子箱（ＱＤ）間の間隔が上記方向に対し
て変化しており、上記方向に外部電場を印加することに
より複数の量子箱（ＱＤ）内の電気伝導度を変調するこ
とを特徴とするものである。
【００１３】第２の発明による量子素子においては、複
数の量子箱（ＱＤ）が上記方向に対して形状的に非対称
になっていることにより互いに隣接する量子箱（ＱＤ）
間の間隔が上記方向に対して変化している。
数の量子箱（ＱＤ）が上記方向に対して形状的に非対称
になっていることにより互いに隣接する量子箱（ＱＤ）
間の間隔が上記方向に対して変化している。
【００１４】第２の発明による量子素子の典型的な一実
施形態においては、量子箱（ＱＤ）間の間隔が上記方向
に対して単調に増加または減少している。
施形態においては、量子箱（ＱＤ）間の間隔が上記方向
に対して単調に増加または減少している。
【００１５】第２の発明による量子素子においては、好
適には、複数の量子箱（ＱＤ）が化合物半導体ヘテロ接
合により形成されている。
適には、複数の量子箱（ＱＤ）が化合物半導体ヘテロ接
合により形成されている。
【００１６】
【００１７】第２の発明による量子素子の好適な一実施
形態においては、外部電場を印加するための電極（２
４）が複数の量子箱（ＱＤ）に近接して設けられてい
る。
形態においては、外部電場を印加するための電極（２
４）が複数の量子箱（ＱＤ）に近接して設けられてい
る。
【００１８】第２の発明による量子素子の好適な実施形
態においては、量子箱（ＱＤ）間の間隔が上記方向に対
して変化するようにするため、量子箱（ＱＤ）は、錐状
の形状、例えば円錐、三角錐、四角錐または正四面体の
形状を有する。
態においては、量子箱（ＱＤ）間の間隔が上記方向に対
して変化するようにするため、量子箱（ＱＤ）は、錐状
の形状、例えば円錐、三角錐、四角錐または正四面体の
形状を有する。
【００１９】量子箱（ＱＤ）は、円錐、三角錐、四角錐
または正四面体の頂部を切除した形状を有するものでも
よい。
または正四面体の頂部を切除した形状を有するものでも
よい。
【００２０】この発明の第３の発明によるトランジスタ
は、一面内に互いに隣接して配列された複数の量子箱
（ＱＤ）がチャネル領域に設けられ、複数の量子箱（Ｑ
Ｄ）が上記面と直交する方向に対して組成的または形状
的に非対称になっており、 チャネル領域上に複数の量子
箱（ＱＤ）に近接してゲート電極（３５）が設けられて
おり、 ゲート電極（３５）により上記方向に外部電場を
印加することにより複数の量子箱（ＱＤ）内の電気伝導
度を変調することを特徴とするものである。
は、一面内に互いに隣接して配列された複数の量子箱
（ＱＤ）がチャネル領域に設けられ、複数の量子箱（Ｑ
Ｄ）が上記面と直交する方向に対して組成的または形状
的に非対称になっており、 チャネル領域上に複数の量子
箱（ＱＤ）に近接してゲート電極（３５）が設けられて
おり、 ゲート電極（３５）により上記方向に外部電場を
印加することにより複数の量子箱（ＱＤ）内の電気伝導
度を変調することを特徴とするものである。
【００２１】ここで、以下の説明において用いられる
「トランスファー・エネルギー」の物理的意味について
説明しておく。
「トランスファー・エネルギー」の物理的意味について
説明しておく。
【００２２】今、中心座標が（ｒx 、ｒy ）の量子箱１
と中心座標が（−ｒx 、−ｒy ）の量子箱２との二つの
量子箱から成る量子箱結合系を考える。そして、この量
子箱結合系における電子のダイナミックスを、孤立した
水素原子の電子状態の厳密解から水素分子イオン（Ｈ2
+ ）の電子状態を考える場合の有効な近似法として知ら
れているＬＣＡＯ（Linear Combination of Atomic Orb
itals)近似に基づいて考察する。
と中心座標が（−ｒx 、−ｒy ）の量子箱２との二つの
量子箱から成る量子箱結合系を考える。そして、この量
子箱結合系における電子のダイナミックスを、孤立した
水素原子の電子状態の厳密解から水素分子イオン（Ｈ2
+ ）の電子状態を考える場合の有効な近似法として知ら
れているＬＣＡＯ（Linear Combination of Atomic Orb
itals)近似に基づいて考察する。
【００２３】このＬＣＡＯ近似で考えると、最初は孤立
していた量子箱１および量子箱２が互いに接近したとき
には、量子箱１の電子の基底状態｜１〉および量子箱２
の電子の基底状態｜２〉のエネルギー準位Ｅ0 に幅２Δ
Ｅの分裂が起こり、結合状態と反結合状態との二状態が
得られる。これらの結合状態および反結合状態のエネル
ギーおよび波動関数は次のように表される。
していた量子箱１および量子箱２が互いに接近したとき
には、量子箱１の電子の基底状態｜１〉および量子箱２
の電子の基底状態｜２〉のエネルギー準位Ｅ0 に幅２Δ
Ｅの分裂が起こり、結合状態と反結合状態との二状態が
得られる。これらの結合状態および反結合状態のエネル
ギーおよび波動関数は次のように表される。
【００２４】
【数１】
【数２】 ここで、ΔＥがトランスファー・エネルギーと呼ばれ、
後述のように量子箱間の電子のトンネル時間τの目安と
なるものである。
後述のように量子箱間の電子のトンネル時間τの目安と
なるものである。
【００２５】この量子箱結合系のハミルトニアンを
【数３】 と書くと、
【数４】 は、次式で示されるようにこのハミルトニアンの固有状
態となっている。
態となっている。
【数５】
【００２６】さて、今、例えば量子箱１に電子が局在し
ているとすると、この状態は
ているとすると、この状態は
【数６】 と書くことができる。この状態からシュレーディンガー
方程式によって時間発展させると、時刻ｔにおける状態
は
方程式によって時間発展させると、時刻ｔにおける状態
は
【数７】 となる。
【００２７】これより、
【数８】 を満たす時刻ｔになると、量子箱１に局在していた電子
は量子箱２に到達していることがわかる。従って、この
ＬＣＡＯ近似の範囲で、量子箱１から量子箱２への電子
のトンネル時間τを
は量子箱２に到達していることがわかる。従って、この
ＬＣＡＯ近似の範囲で、量子箱１から量子箱２への電子
のトンネル時間τを
【数９】 と考えることができる。
【００２８】このトンネル時間τは、より一般的には、
【数１０】 と書くことができる。
【００２９】以上より、量子箱結合系における電子のダ
イナミックスを最も単純化すれば、量子箱間のトランス
ファー・エネルギーΔＥの大きさに依存するトンネリン
グにより電子は運動することになる。
イナミックスを最も単純化すれば、量子箱間のトランス
ファー・エネルギーΔＥの大きさに依存するトンネリン
グにより電子は運動することになる。
【００３０】次に、ＬＣＡＯ近似の範囲内でのトランス
ファー・エネルギーΔＥの表式を求める。
ファー・エネルギーΔＥの表式を求める。
【００３１】今、一辺の長さが２ｄの単独の正方形量子
箱を考えると、そのポテンシャルエネルギーは
箱を考えると、そのポテンシャルエネルギーは
【数１１】 である。従って、運動エネルギーをＫと書けば、この系
のハミルトニアンは
のハミルトニアンは
【数１２】 である。このハミルトニアンの基底状態を
【数１３】 とし、そのエネルギーをＥ0 とすれば、
【数１４】 が成り立つ。
【００３２】これに対し、二つの正方形量子箱からなる
量子箱結合系のハミルトニアンは、次式のように書くこ
とができる。
量子箱結合系のハミルトニアンは、次式のように書くこ
とができる。
【００３３】
【数１５】 ただし、一方の量子箱の中心座標および他方の量子箱の
中心座標をすでに述べたように書くと、
中心座標をすでに述べたように書くと、
【数１６】 である。
【００３４】一方、(10)式で示される単独正方形量子箱
のハミルトニアンの基底状態の波動関数は
のハミルトニアンの基底状態の波動関数は
【数１７】 であるが、
【数１８】 はそれぞれ、
【数１９】 を満たしている。
【００３５】以上の準備ができたところで、(12)式で示
される量子箱結合系のハミルトニアンのエネルギー固有
値を、(15)式で示される単独正方形量子箱の固有状態の
張る二次元部分空間上で求める。この(15)式で示される
二つの固有状態は直交していないので、まず直交基底を
構成すると、これは例えば以下のようになる。
される量子箱結合系のハミルトニアンのエネルギー固有
値を、(15)式で示される単独正方形量子箱の固有状態の
張る二次元部分空間上で求める。この(15)式で示される
二つの固有状態は直交していないので、まず直交基底を
構成すると、これは例えば以下のようになる。
【００３６】
【数２０】
【００３７】この直交基底でハミルトニアン行列要素を
計算すると、
計算すると、
【数２１】
【数２２】
【数２３】
【数２４】 となる。ただし、これらの行列要素の計算においては、
(16)式および次の式を用いた。
(16)式および次の式を用いた。
【００３８】
【数２５】
【００３９】(20)式および(21)式からわかるようにハミ
ルトニアン行列の非対角要素は０であるので、このハミ
ルトニアン行列は実は対角化されている。従って、エネ
ルギー固有値は
ルトニアン行列の非対角要素は０であるので、このハミ
ルトニアン行列は実は対角化されている。従って、エネ
ルギー固有値は
【数２６】 であり、その固有ベクトルがそれぞれ、
【数２７】 となっている。
【００４０】(18)式および(19)式の中で、波動関数の局
在性より、
在性より、
【数２８】 が言えるので、エネルギーとして
【数２９】 のように考えることができる。
【００４１】上記のトランスファー・エネルギー（Δ
Ｅ）が小さい場合には、電子は各量子箱に局在し、量子
箱間のトンネリングによる電子の運動は抑制される。
Ｅ）が小さい場合には、電子は各量子箱に局在し、量子
箱間のトンネリングによる電子の運動は抑制される。
【００４２】
【作用】上述のように構成されたこの発明の第１の発明
による量子素子によれば、複数の量子箱（ＱＤ）がそれ
らの配列面と直交する方向に対して組成的に非対称にな
っていることから、その方向に外部電場を印加して複数
の量子箱（ＱＤ）内の電子または正孔の波動関数の分布
を制御することにより、複数の量子箱（ＱＤ）から成る
量子箱アレイ中の電子間または正孔間相関の変調を効率
良く行うことができる。
による量子素子によれば、複数の量子箱（ＱＤ）がそれ
らの配列面と直交する方向に対して組成的に非対称にな
っていることから、その方向に外部電場を印加して複数
の量子箱（ＱＤ）内の電子または正孔の波動関数の分布
を制御することにより、複数の量子箱（ＱＤ）から成る
量子箱アレイ中の電子間または正孔間相関の変調を効率
良く行うことができる。
【００４３】上述のように構成されたこの発明の第２の
発明による量子素子によれば、複数の量子箱（ＱＤ）が
それらの配列面と直交する方向に対して形状的に非対称
になっていることから、その方向に外部電場を印加して
複数の量子箱（ＱＤ）内の電子または正孔の波動関数の
分布を制御することにより、第１の発明による量子素子
と同様に、複数の量子箱（ＱＤ）から成る量子箱アレイ
中の電子間または正孔間相関の変調を効率良く行うこと
ができる。
発明による量子素子によれば、複数の量子箱（ＱＤ）が
それらの配列面と直交する方向に対して形状的に非対称
になっていることから、その方向に外部電場を印加して
複数の量子箱（ＱＤ）内の電子または正孔の波動関数の
分布を制御することにより、第１の発明による量子素子
と同様に、複数の量子箱（ＱＤ）から成る量子箱アレイ
中の電子間または正孔間相関の変調を効率良く行うこと
ができる。
【００４４】上述のように構成されたこの発明の第３の
発明によるトランジスタによれば、チャネル領域に設け
られた複数の量子箱（ＱＤ）がそれらの配列面と直交す
る方向に対して組成的または形状的に非対称になってい
ることから、その方向に外部電場を印加して複数の量子
箱（ＱＤ）内の電子または正孔の波動関数の分布を制御
することにより、複数の量子箱（ＱＤ）から成る量子箱
アレイ中の電子間または正孔間相関の変調を効率良く行
うことができる。これによって、チャネル領域中をこの
量子箱アレイの一端から他端に流れる電流を外部電場に
より効率良く変調することができ、トランジスタ動作を
実現することができる。
発明によるトランジスタによれば、チャネル領域に設け
られた複数の量子箱（ＱＤ）がそれらの配列面と直交す
る方向に対して組成的または形状的に非対称になってい
ることから、その方向に外部電場を印加して複数の量子
箱（ＱＤ）内の電子または正孔の波動関数の分布を制御
することにより、複数の量子箱（ＱＤ）から成る量子箱
アレイ中の電子間または正孔間相関の変調を効率良く行
うことができる。これによって、チャネル領域中をこの
量子箱アレイの一端から他端に流れる電流を外部電場に
より効率良く変調することができ、トランジスタ動作を
実現することができる。
【００４５】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。図１はこの発明の第１実施例による
量子素子を示す。
しながら説明する。図１はこの発明の第１実施例による
量子素子を示す。
【００４６】図１に示すように、この第１実施例による
量子素子においては、ｎ型ＧａＡｓ基板１上に、障壁層
としてのｉ型ＡｌＡｓ層２が設けられている。このｉ型
ＡｌＡｓ層２中には、量子井戸部としての、例えば直方
体の形状を有するｉ型ＡｌxＧａ1-x Ａｓ層３が所定の
配置でｘ−ｙ面内に二次元的に複数個埋め込まれてい
る。そして、障壁層としてのｉ型ＡｌＡｓ層２により量
子井戸部としてのｉ型Ａｌx Ｇａ1-x Ａｓ層３の周囲が
取り囲まれた構造によりＡｌＡｓ／Ａｌx Ｇａ1-x Ａｓ
ヘテロ接合による量子ドットＱＤが形成され、この量子
ドットＱＤがｘ−ｙ面内に二次元的に複数個配列されて
二次元の量子ドット・アレイが形成されている。ここ
で、量子ドットＱＤの大きさや隣接する量子ドットＱＤ
間の間隔は、例えばそれぞれ１０ｎｍ程度に選ばれる。
また、障壁層としてのｉ型ＡｌＡｓ層２上には、例えば
金属のような導体から成る電極４が設けられている。こ
の場合、ｎ型ＧａＡｓ基板１がもう一方の電極として用
いられる。この第１実施例による量子素子の動作時にお
いては、例えば、この電極としてのｎ型ＧａＡｓ基板１
が接地され、電極４に電圧が印加される。
量子素子においては、ｎ型ＧａＡｓ基板１上に、障壁層
としてのｉ型ＡｌＡｓ層２が設けられている。このｉ型
ＡｌＡｓ層２中には、量子井戸部としての、例えば直方
体の形状を有するｉ型ＡｌxＧａ1-x Ａｓ層３が所定の
配置でｘ−ｙ面内に二次元的に複数個埋め込まれてい
る。そして、障壁層としてのｉ型ＡｌＡｓ層２により量
子井戸部としてのｉ型Ａｌx Ｇａ1-x Ａｓ層３の周囲が
取り囲まれた構造によりＡｌＡｓ／Ａｌx Ｇａ1-x Ａｓ
ヘテロ接合による量子ドットＱＤが形成され、この量子
ドットＱＤがｘ−ｙ面内に二次元的に複数個配列されて
二次元の量子ドット・アレイが形成されている。ここ
で、量子ドットＱＤの大きさや隣接する量子ドットＱＤ
間の間隔は、例えばそれぞれ１０ｎｍ程度に選ばれる。
また、障壁層としてのｉ型ＡｌＡｓ層２上には、例えば
金属のような導体から成る電極４が設けられている。こ
の場合、ｎ型ＧａＡｓ基板１がもう一方の電極として用
いられる。この第１実施例による量子素子の動作時にお
いては、例えば、この電極としてのｎ型ＧａＡｓ基板１
が接地され、電極４に電圧が印加される。
【００４７】この第１実施例による量子素子において
は、各量子ドットＱＤの組成はｘ−ｙ面に垂直なｚ軸方
向に沿って変化しており、従って各量子ドットＱＤはｚ
軸方向に対して組成的に非対称になっている。具体的に
は、量子井戸部としてのｉ型Ａｌx Ｇａ1-x Ａｓ層３の
混晶比（Ａｌ組成比）ｘは、ｚ座標の関数であり、典型
的には線形関数である。
は、各量子ドットＱＤの組成はｘ−ｙ面に垂直なｚ軸方
向に沿って変化しており、従って各量子ドットＱＤはｚ
軸方向に対して組成的に非対称になっている。具体的に
は、量子井戸部としてのｉ型Ａｌx Ｇａ1-x Ａｓ層３の
混晶比（Ａｌ組成比）ｘは、ｚ座標の関数であり、典型
的には線形関数である。
【００４８】このときの図１の線α−α（ｚ軸方向）に
沿ってのエネルギーバンド構造の一例を図２に示す。図
２に示すように、この場合、ｉ型Ａｌx Ｇａ1-x Ａｓ層
３の混晶比ｘは、図１におけるその下側の部分のｉ型Ａ
ｌＡｓ層２との界面での０の値から、図１におけるその
上側の部分のｉ型ＡｌＡｓ層２との界面でのｘ０の値
（例えば、０．１）までｚ軸の正方向に線形に単調増加
しており、その結果、ｉ型Ａｌx Ｇａ1-x Ａｓ層３の伝
導帯の底のエネルギーＥc はｚ軸の正方向に単調に上昇
している。
沿ってのエネルギーバンド構造の一例を図２に示す。図
２に示すように、この場合、ｉ型Ａｌx Ｇａ1-x Ａｓ層
３の混晶比ｘは、図１におけるその下側の部分のｉ型Ａ
ｌＡｓ層２との界面での０の値から、図１におけるその
上側の部分のｉ型ＡｌＡｓ層２との界面でのｘ０の値
（例えば、０．１）までｚ軸の正方向に線形に単調増加
しており、その結果、ｉ型Ａｌx Ｇａ1-x Ａｓ層３の伝
導帯の底のエネルギーＥc はｚ軸の正方向に単調に上昇
している。
【００４９】次に、上述のように構成されたこの第１実
施例による量子素子の動作原理について説明する。
施例による量子素子の動作原理について説明する。
【００５０】まず、この第１実施例による量子素子にお
いて制御すべき量を定義しておく。隣接する量子ドット
ＱＤ間を電子がトンネリングにより移動するときの電子
の移りやすさを決める量が、すでに述べたトランスファ
ー・エネルギーＴ（ここではΔＥの代わりにＴで表す）
である。また、ここでは、量子ドット・アレイにおける
電子間の多体相互作用のうち、オンサイト・クーロン・
エネルギーＵのみを考える。このオンサイト・クーロン
・エネルギーＵは、一つの量子ドットＱＤに電子が二個
入ったときにそれらの間に働くクーロン力により上昇す
るエネルギーである。量子ドット・アレイがハーフ・フ
ィルド（half filled)のとき、つまり一つの量子ドット
ＱＤ当たり電子が一つ入っているという電子密度のと
き、この電子系の電気伝導度は、Ｒ＝Ｔ／Ｕの変化によ
って劇的に変化することが知られている（モット転
移）。この第１実施例による量子素子においては、以下
のようにしてこのＲを外部電場により有効に変調する。
いて制御すべき量を定義しておく。隣接する量子ドット
ＱＤ間を電子がトンネリングにより移動するときの電子
の移りやすさを決める量が、すでに述べたトランスファ
ー・エネルギーＴ（ここではΔＥの代わりにＴで表す）
である。また、ここでは、量子ドット・アレイにおける
電子間の多体相互作用のうち、オンサイト・クーロン・
エネルギーＵのみを考える。このオンサイト・クーロン
・エネルギーＵは、一つの量子ドットＱＤに電子が二個
入ったときにそれらの間に働くクーロン力により上昇す
るエネルギーである。量子ドット・アレイがハーフ・フ
ィルド（half filled)のとき、つまり一つの量子ドット
ＱＤ当たり電子が一つ入っているという電子密度のと
き、この電子系の電気伝導度は、Ｒ＝Ｔ／Ｕの変化によ
って劇的に変化することが知られている（モット転
移）。この第１実施例による量子素子においては、以下
のようにしてこのＲを外部電場により有効に変調する。
【００５１】今、電極４ともう一方の電極としてのｎ型
ＧａＡｓ基板１との間に電位差がないとき、すなわちｚ
軸方向に外部電場が印加されていないときに、量子ドッ
トＱＤにおける電子状態が図３に示すようになっている
ものとする。図３に示すように、この状態では、量子ド
ットＱＤにおける電子の波動関数は、ｚ軸の負側（図３
中左側）に偏って分布している。このときの量子ドット
ＱＤにおける電子の量子閉じ込めの実効的障壁高さは図
３に示す通りである。
ＧａＡｓ基板１との間に電位差がないとき、すなわちｚ
軸方向に外部電場が印加されていないときに、量子ドッ
トＱＤにおける電子状態が図３に示すようになっている
ものとする。図３に示すように、この状態では、量子ド
ットＱＤにおける電子の波動関数は、ｚ軸の負側（図３
中左側）に偏って分布している。このときの量子ドット
ＱＤにおける電子の量子閉じ込めの実効的障壁高さは図
３に示す通りである。
【００５２】次に、電極４の電位をｎ型ＧａＡｓ基板１
の電位よりも高くすることにより、具体的には例えばｎ
型ＧａＡｓ基板１を接地し、電極４に正電圧を印加する
ことにより、ｚ軸の負方向の外部電場を印加する。する
と、図４に示すように、量子ドットＱＤにおける電子の
波動関数の分布は、ｚ軸の正側（図４中右側）、すなわ
ち高電位側に移動する。このときの量子ドットＱＤにお
ける電子の量子閉じ込めの実効的障壁高さは図４に示す
通りであり、外部電場印加前に比べて減少している。従
って、隣接量子ドットＱＤ間を隔てているトンネリング
障壁高さの低い方、すなわちｚ軸の正側の部分の隣接量
子ドットＱＤにおける電子の存在確率が高くなり、その
結果、隣接量子ドットＱＤ間のトランスファー・エネル
ギーＴが増加することになる。
の電位よりも高くすることにより、具体的には例えばｎ
型ＧａＡｓ基板１を接地し、電極４に正電圧を印加する
ことにより、ｚ軸の負方向の外部電場を印加する。する
と、図４に示すように、量子ドットＱＤにおける電子の
波動関数の分布は、ｚ軸の正側（図４中右側）、すなわ
ち高電位側に移動する。このときの量子ドットＱＤにお
ける電子の量子閉じ込めの実効的障壁高さは図４に示す
通りであり、外部電場印加前に比べて減少している。従
って、隣接量子ドットＱＤ間を隔てているトンネリング
障壁高さの低い方、すなわちｚ軸の正側の部分の隣接量
子ドットＱＤにおける電子の存在確率が高くなり、その
結果、隣接量子ドットＱＤ間のトランスファー・エネル
ギーＴが増加することになる。
【００５３】このとき、単独の量子ドットＱＤに着目す
ると、電子の波動関数は外部電場によりｚ軸方向に広が
っており、電子の量子閉じ込めの強さは小さくなってい
る。一方、オンサイト・クーロン・エネルギーＵは、一
般的に、量子閉じ込めの強さの増大に対して増加するの
で、外部電場によりＵは減少する。従って、外部電場に
より、 Ｔ → 増大 Ｕ → 減少 となり、Ｒ＝Ｔ／Ｕは極めて大幅に増大することがわか
る。そして、この方法によって、量子ドット・アレイ中
の電子系の電子間相関を、外部電場によって効率的に変
調することができる。
ると、電子の波動関数は外部電場によりｚ軸方向に広が
っており、電子の量子閉じ込めの強さは小さくなってい
る。一方、オンサイト・クーロン・エネルギーＵは、一
般的に、量子閉じ込めの強さの増大に対して増加するの
で、外部電場によりＵは減少する。従って、外部電場に
より、 Ｔ → 増大 Ｕ → 減少 となり、Ｒ＝Ｔ／Ｕは極めて大幅に増大することがわか
る。そして、この方法によって、量子ドット・アレイ中
の電子系の電子間相関を、外部電場によって効率的に変
調することができる。
【００５４】印加電場によるトランスファー・エネルギ
ーＴの変化を隣接量子ドット間の間隔ｄをパラメータと
して計算した結果の一例を図５に示す。ただし、この計
算においては、量子ドットのｚ軸方向の長さが１６ｎ
ｍ、ｚ軸方向に垂直な断面が一辺の長さ６ｎｍの正方形
であるとしている。図５より、ｄ＝３ｎｍ、４ｎｍ、５
ｎｍのいずれの場合においても、電場印加によりトラン
スファー・エネルギーが大きく変化していることがわか
る。
ーＴの変化を隣接量子ドット間の間隔ｄをパラメータと
して計算した結果の一例を図５に示す。ただし、この計
算においては、量子ドットのｚ軸方向の長さが１６ｎ
ｍ、ｚ軸方向に垂直な断面が一辺の長さ６ｎｍの正方形
であるとしている。図５より、ｄ＝３ｎｍ、４ｎｍ、５
ｎｍのいずれの場合においても、電場印加によりトラン
スファー・エネルギーが大きく変化していることがわか
る。
【００５５】次に、上述のように構成されたこの第１実
施例による量子素子の製造方法について説明する。
施例による量子素子の製造方法について説明する。
【００５６】まず、図６に示すように、例えば有機金属
化学気相成長（ＭＯＣＶＤ）法により、ｎ型ＧａＡｓ基
板１上に、ｉ型ＡｌＡｓ層２ａ、ｉ型Ａｌx Ｇａ1-x Ａ
ｓ層３およびｉ型ＡｌＡｓ層２ｂを順次エピタキシャル
成長させる。ここで、ｉ型Ａｌx Ｇａ1-x Ａｓ層３のエ
ピタキシャル成長は、成長原料の供給量を変化させるこ
とにより混晶比ｘを変化させながら行う。
化学気相成長（ＭＯＣＶＤ）法により、ｎ型ＧａＡｓ基
板１上に、ｉ型ＡｌＡｓ層２ａ、ｉ型Ａｌx Ｇａ1-x Ａ
ｓ層３およびｉ型ＡｌＡｓ層２ｂを順次エピタキシャル
成長させる。ここで、ｉ型Ａｌx Ｇａ1-x Ａｓ層３のエ
ピタキシャル成長は、成長原料の供給量を変化させるこ
とにより混晶比ｘを変化させながら行う。
【００５７】次に、形成すべき量子ドットＱＤに対応す
る部分のｉ型ＡｌＡｓ層２ｂ上に例えば電子ビームリソ
グラフィー法によりレジストパターン（図示せず）を形
成した後、このレジストパターンをマスクとして例えば
反応性イオンエッチング（ＲＩＥ）法により基板表面と
垂直方向に異方性エッチングを行う。この異方性エッチ
ングは、ｉ型ＡｌＡｓ層２ａが露出するまで行う。この
後、レジストパターンを除去する。これによって、図７
に示すように、ｉ型Ａｌx Ｇａ1-x Ａｓ層３およびｉ型
ＡｌＡｓ層２ｂが四角柱状にパターニングされる。
る部分のｉ型ＡｌＡｓ層２ｂ上に例えば電子ビームリソ
グラフィー法によりレジストパターン（図示せず）を形
成した後、このレジストパターンをマスクとして例えば
反応性イオンエッチング（ＲＩＥ）法により基板表面と
垂直方向に異方性エッチングを行う。この異方性エッチ
ングは、ｉ型ＡｌＡｓ層２ａが露出するまで行う。この
後、レジストパターンを除去する。これによって、図７
に示すように、ｉ型Ａｌx Ｇａ1-x Ａｓ層３およびｉ型
ＡｌＡｓ層２ｂが四角柱状にパターニングされる。
【００５８】次に、図８に示すように、例えばＭＯＣＶ
Ｄ法によりｉ型ＡｌＡｓ層２ｃをエピタキシャル成長さ
せて、四角柱状のｉ型Ａｌx Ｇａ1-x Ａｓ層３およびｉ
型ＡｌＡｓ層２ｂの間の部分を埋める。この場合、ｉ型
ＡｌＡｓ層２ａ、２ｂ、２ｃの全体が図１におけるｉ型
ＡｌＡｓ層２に対応する。
Ｄ法によりｉ型ＡｌＡｓ層２ｃをエピタキシャル成長さ
せて、四角柱状のｉ型Ａｌx Ｇａ1-x Ａｓ層３およびｉ
型ＡｌＡｓ層２ｂの間の部分を埋める。この場合、ｉ型
ＡｌＡｓ層２ａ、２ｂ、２ｃの全体が図１におけるｉ型
ＡｌＡｓ層２に対応する。
【００５９】次に、例えば真空蒸着法やスパッタリング
法によりｉ型ＡｌＡｓ層２ｂ、２ｃの全面に金属膜を形
成した後、必要に応じてこの金属膜のパターニングを行
って、図９に示すように、電極４を形成する。これによ
って、目的とする量子素子が完成する。
法によりｉ型ＡｌＡｓ層２ｂ、２ｃの全面に金属膜を形
成した後、必要に応じてこの金属膜のパターニングを行
って、図９に示すように、電極４を形成する。これによ
って、目的とする量子素子が完成する。
【００６０】以上のように、この第１実施例によれば、
各量子ドットＱＤをそれらの配列面に直交するｚ軸方向
に対して組成的に非対称にしていることにより、ｚ軸方
向の外部電場による量子ドット・アレイ中の電子間相関
変調を効率良く行うことができる。
各量子ドットＱＤをそれらの配列面に直交するｚ軸方向
に対して組成的に非対称にしていることにより、ｚ軸方
向の外部電場による量子ドット・アレイ中の電子間相関
変調を効率良く行うことができる。
【００６１】上述の第１実施例においては、各量子ドッ
トＱＤをそれらの配列面に垂直なｚ軸方向に対して組成
的に非対称にしているが、各量子ドットＱＤをそれらの
配列面に垂直なｚ軸方向に対して形状的に非対称にした
場合にも、第１実施例と同様な効果を得ることができ
る。すなわち、図１０に示すように、例えば、ｚ軸方向
に対して非対称な四面体形状の量子ドットＱＤを用いて
量子ドット・アレイを形成してもよい。このような四面
体形状の量子ドットＱＤは、例えば、図１１に示すよう
に、図示省略したＧａＡｓ基板の全面に例えばＳｉＯ2
膜を形成し、このＳｉＯ2 膜を選択的にエッチングする
ことにより三角形状の開口を形成した後、この開口の部
分のＧａＡｓ基板上にＡｌＧａＡｓ層１１を選択的にエ
ピタキシャル成長させ、その上に三角錐状にＧａＡｓ層
１２をエピタキシャル成長させ、さらにそれらを覆うよ
うにＡｌＧａＡｓ層１３をエピタキシャル成長させるこ
とにより形成することができる。
トＱＤをそれらの配列面に垂直なｚ軸方向に対して組成
的に非対称にしているが、各量子ドットＱＤをそれらの
配列面に垂直なｚ軸方向に対して形状的に非対称にした
場合にも、第１実施例と同様な効果を得ることができ
る。すなわち、図１０に示すように、例えば、ｚ軸方向
に対して非対称な四面体形状の量子ドットＱＤを用いて
量子ドット・アレイを形成してもよい。このような四面
体形状の量子ドットＱＤは、例えば、図１１に示すよう
に、図示省略したＧａＡｓ基板の全面に例えばＳｉＯ2
膜を形成し、このＳｉＯ2 膜を選択的にエッチングする
ことにより三角形状の開口を形成した後、この開口の部
分のＧａＡｓ基板上にＡｌＧａＡｓ層１１を選択的にエ
ピタキシャル成長させ、その上に三角錐状にＧａＡｓ層
１２をエピタキシャル成長させ、さらにそれらを覆うよ
うにＡｌＧａＡｓ層１３をエピタキシャル成長させるこ
とにより形成することができる。
【００６２】そこで、次に、上述のような量子ドットＱ
Ｄの形状非対称性を利用したこの発明の第２実施例につ
いて説明する。図１２はこの発明の第２実施例による量
子素子を示す。
Ｄの形状非対称性を利用したこの発明の第２実施例につ
いて説明する。図１２はこの発明の第２実施例による量
子素子を示す。
【００６３】図１２に示すように、この第２実施例によ
る量子素子においては、ｎ型ＧａＡｓ基板２１上に、障
壁層としてのｉ型Ａｌy Ｇａ1-y Ａｓ層２２が設けられ
ている。このｉ型Ａｌy Ｇａ1-y Ａｓ層２２中には、量
子井戸部としての、例えば四面体の形状を有するｉ型Ｇ
ａＡｓ層２３が所定の配置でｘ−ｙ面内に二次元的に複
数個埋め込まれている。そして、障壁層としてのｉ型Ａ
ｌy Ｇａ1-y Ａｓ層２２により量子井戸部としてのｉ型
ＧａＡｓ層２３の周囲が取り囲まれた構造によりＡｌy
Ｇａ1-y Ａｓ／ＧａＡｓヘテロ接合による量子ドットＱ
Ｄが形成され、この量子ドットＱＤがｘ−ｙ面内に二次
元的に複数個配列されて二次元の量子ドット・アレイが
形成されている。ここで、量子ドットＱＤの大きさは例
えば１０ｎｍ程度に選ばれ、隣接する量子ドットＱＤ間
の間隔はその最大値と最小値との平均値で例えば１０ｎ
ｍ程度に選ばれる。また、障壁層としてのｉ型Ａｌy Ｇ
ａ1-y Ａｓ層２２上には、例えば金属のような導体から
成る電極２４が設けられている。この場合、ｎ型ＧａＡ
ｓ基板２１がもう一方の電極として用いられる。第１実
施例による量子素子と同様に、この第２実施例による量
子素子の動作時においては、例えば、この電極としての
ｎ型ＧａＡｓ基板２１が接地され、電極２４に電圧が印
加される。
る量子素子においては、ｎ型ＧａＡｓ基板２１上に、障
壁層としてのｉ型Ａｌy Ｇａ1-y Ａｓ層２２が設けられ
ている。このｉ型Ａｌy Ｇａ1-y Ａｓ層２２中には、量
子井戸部としての、例えば四面体の形状を有するｉ型Ｇ
ａＡｓ層２３が所定の配置でｘ−ｙ面内に二次元的に複
数個埋め込まれている。そして、障壁層としてのｉ型Ａ
ｌy Ｇａ1-y Ａｓ層２２により量子井戸部としてのｉ型
ＧａＡｓ層２３の周囲が取り囲まれた構造によりＡｌy
Ｇａ1-y Ａｓ／ＧａＡｓヘテロ接合による量子ドットＱ
Ｄが形成され、この量子ドットＱＤがｘ−ｙ面内に二次
元的に複数個配列されて二次元の量子ドット・アレイが
形成されている。ここで、量子ドットＱＤの大きさは例
えば１０ｎｍ程度に選ばれ、隣接する量子ドットＱＤ間
の間隔はその最大値と最小値との平均値で例えば１０ｎ
ｍ程度に選ばれる。また、障壁層としてのｉ型Ａｌy Ｇ
ａ1-y Ａｓ層２２上には、例えば金属のような導体から
成る電極２４が設けられている。この場合、ｎ型ＧａＡ
ｓ基板２１がもう一方の電極として用いられる。第１実
施例による量子素子と同様に、この第２実施例による量
子素子の動作時においては、例えば、この電極としての
ｎ型ＧａＡｓ基板２１が接地され、電極２４に電圧が印
加される。
【００６４】この第２実施例による量子素子において
は、量子井戸部としてのｉ型ＧａＡｓ層２３が四面体の
形状を有していることにより、各量子ドットＱＤはｚ軸
方向に対して形状的に非対称になっている。この場合、
ｘ−ｙ面に平行に切断したときの各量子ドットＱＤの断
面積は、ｚ軸の正方向に単調に減少している。そして、
隣接する量子ドットＱＤ間の間隔は、図１３に示すよう
に、ｚ軸の正方向に単調に増加している。
は、量子井戸部としてのｉ型ＧａＡｓ層２３が四面体の
形状を有していることにより、各量子ドットＱＤはｚ軸
方向に対して形状的に非対称になっている。この場合、
ｘ−ｙ面に平行に切断したときの各量子ドットＱＤの断
面積は、ｚ軸の正方向に単調に減少している。そして、
隣接する量子ドットＱＤ間の間隔は、図１３に示すよう
に、ｚ軸の正方向に単調に増加している。
【００６５】次に、上述のように構成されたこの第２実
施例による量子素子の動作原理について説明する。
施例による量子素子の動作原理について説明する。
【００６６】まず、電極２４の電位をもう一方の電極と
してのｎ型ＧａＡｓ基板２１よりも低くすることによ
り、具体的には例えばｎ型ＧａＡｓ基板２１を接地し、
電極２４に負電圧を印加することにより、ｚ軸の正方向
の外部電場を印加する。すると、各量子ドットＱＤ内の
電子は、ｚ軸の負方向に力を受け、図１３における各量
子ドットＱＤの下部に引き寄せられる。すなわち、各量
子ドットＱＤ内の電子の波動関数はｚ軸の負側に偏って
分布する。このとき、隣接する量子ドットＱＤ間の間隔
は実効的に減少し、従って隣接する量子ドットＱＤ間の
障壁の幅は実効的に減少する。このため、電子は隣接す
る量子ドットＱＤ間をトンネリングにより移動しやすく
なり、トランスファー・エネルギーＴは増加する。
してのｎ型ＧａＡｓ基板２１よりも低くすることによ
り、具体的には例えばｎ型ＧａＡｓ基板２１を接地し、
電極２４に負電圧を印加することにより、ｚ軸の正方向
の外部電場を印加する。すると、各量子ドットＱＤ内の
電子は、ｚ軸の負方向に力を受け、図１３における各量
子ドットＱＤの下部に引き寄せられる。すなわち、各量
子ドットＱＤ内の電子の波動関数はｚ軸の負側に偏って
分布する。このとき、隣接する量子ドットＱＤ間の間隔
は実効的に減少し、従って隣接する量子ドットＱＤ間の
障壁の幅は実効的に減少する。このため、電子は隣接す
る量子ドットＱＤ間をトンネリングにより移動しやすく
なり、トランスファー・エネルギーＴは増加する。
【００６７】これに対し、外部電場の印加方向を上述と
逆方向、すなわちｚ軸の負方向にすると、各量子ドット
ＱＤ内の電子は、ｚ軸の正方向に力を受け、図１３にお
ける各量子ドットＱＤの上部、すなわち四面体の頂部に
押しやられる。すなわち、各量子ドットＱＤ内の電子の
波動関数はｚ軸の正側に偏って分布する。このとき、隣
接する量子ドットＱＤ間の間隔は実効的に増加し、従っ
て隣接する量子ドットＱＤ間の障壁の幅は実効的に増加
する。このため、電子は隣接する量子ドットＱＤ間をト
ンネリングにより移動しにくくなり、トランスファー・
エネルギーＴは減少する。
逆方向、すなわちｚ軸の負方向にすると、各量子ドット
ＱＤ内の電子は、ｚ軸の正方向に力を受け、図１３にお
ける各量子ドットＱＤの上部、すなわち四面体の頂部に
押しやられる。すなわち、各量子ドットＱＤ内の電子の
波動関数はｚ軸の正側に偏って分布する。このとき、隣
接する量子ドットＱＤ間の間隔は実効的に増加し、従っ
て隣接する量子ドットＱＤ間の障壁の幅は実効的に増加
する。このため、電子は隣接する量子ドットＱＤ間をト
ンネリングにより移動しにくくなり、トランスファー・
エネルギーＴは減少する。
【００６８】以上のようにして、量子ドットＱＤ間のト
ランスファー・エネルギーＴをｚ軸方向の外部電場によ
って効率的に変調することができる。
ランスファー・エネルギーＴをｚ軸方向の外部電場によ
って効率的に変調することができる。
【００６９】第１実施例で説明したと同様に、量子ドッ
ト・アレイがハーフ・フィルドのとき、つまり一つの量
子ドットＱＤ当たり電子が一つ入っているという電子密
度のとき、この電子系の電気伝導度は、Ｒ＝Ｔ／Ｕの変
化によって劇的に変化する。すなわち、ｚ軸方向の外部
電場により、量子ドット・アレイ中の電子系の電子間相
関を効率的に変調することができ、これによってＲ＝Ｔ
／Ｕを効率的に変調することができる。
ト・アレイがハーフ・フィルドのとき、つまり一つの量
子ドットＱＤ当たり電子が一つ入っているという電子密
度のとき、この電子系の電気伝導度は、Ｒ＝Ｔ／Ｕの変
化によって劇的に変化する。すなわち、ｚ軸方向の外部
電場により、量子ドット・アレイ中の電子系の電子間相
関を効率的に変調することができ、これによってＲ＝Ｔ
／Ｕを効率的に変調することができる。
【００７０】なお、量子ドット・アレイを構成する量子
ドットＱＤが周期的に配列されている場合、その周期性
により形成されるサブバンドの幅は、トランスファー・
エネルギーＴに比例する。従って、この場合には、この
量子ドットＱＤが周期的に配列された量子ドット・アレ
イのサブバンドの幅を効率的に変調することができるこ
とがわかる。このようなサブバンド幅変調法は、例え
ば、速度変調トランジスタ（Jpn. J. Appl. Phys. 21,
L381(1982)）に応用することができる。
ドットＱＤが周期的に配列されている場合、その周期性
により形成されるサブバンドの幅は、トランスファー・
エネルギーＴに比例する。従って、この場合には、この
量子ドットＱＤが周期的に配列された量子ドット・アレ
イのサブバンドの幅を効率的に変調することができるこ
とがわかる。このようなサブバンド幅変調法は、例え
ば、速度変調トランジスタ（Jpn. J. Appl. Phys. 21,
L381(1982)）に応用することができる。
【００７１】次に、上述のように構成されたこの第２実
施例による量子素子の製造方法について説明する。
施例による量子素子の製造方法について説明する。
【００７２】まず、図１４に示すように、例えばＭＯＣ
ＶＤ法により、ｎ型ＧａＡｓ基板２１上に、ｉ型Ａｌy
Ｇａ1-y Ａｓ層２２ａをエピタキシャル成長させる。
ＶＤ法により、ｎ型ＧａＡｓ基板２１上に、ｉ型Ａｌy
Ｇａ1-y Ａｓ層２２ａをエピタキシャル成長させる。
【００７３】次に、例えば、福井らにより提案された方
法(T.Fukui, S.Ando, and H.Saito,Science and Techno
logy of Mesoscopic Structures, p.353, ed. S.Namba,
C.Hamaguchi, and T.Ando(Springer-Verlag, Tokyo, 1
992)) により、図１５に示すように、ｉ型Ａｌy Ｇａ
1-y Ａｓ層２２ａ上に、量子井戸層としての四面体形状
のｉ型ＧａＡｓ層２３を二次元アレイ状に形成する。す
なわち、ｉ型Ａｌy Ｇａ1-y Ａｓ層２２ａの全面にＣＶ
Ｄ法により例えばＳｉＯ2 膜（図示せず）を形成し、こ
のＳｉＯ2 膜を選択的にエッチングすることにより正三
角形状の開口を二次元アレイ状に形成した後、ｉ型Ｇａ
Ａｓ層をエピタキシャル成長させる。これによって、図
１５に示すように、これらの開口の部分のｉ型Ａｌy Ｇ
ａ1-y Ａｓ層２２ａ上に四面体形状のｉ型ＧａＡｓ層２
３が選択的にエピタキシャル成長される。
法(T.Fukui, S.Ando, and H.Saito,Science and Techno
logy of Mesoscopic Structures, p.353, ed. S.Namba,
C.Hamaguchi, and T.Ando(Springer-Verlag, Tokyo, 1
992)) により、図１５に示すように、ｉ型Ａｌy Ｇａ
1-y Ａｓ層２２ａ上に、量子井戸層としての四面体形状
のｉ型ＧａＡｓ層２３を二次元アレイ状に形成する。す
なわち、ｉ型Ａｌy Ｇａ1-y Ａｓ層２２ａの全面にＣＶ
Ｄ法により例えばＳｉＯ2 膜（図示せず）を形成し、こ
のＳｉＯ2 膜を選択的にエッチングすることにより正三
角形状の開口を二次元アレイ状に形成した後、ｉ型Ｇａ
Ａｓ層をエピタキシャル成長させる。これによって、図
１５に示すように、これらの開口の部分のｉ型Ａｌy Ｇ
ａ1-y Ａｓ層２２ａ上に四面体形状のｉ型ＧａＡｓ層２
３が選択的にエピタキシャル成長される。
【００７４】次に、上述の選択エピタキシャル成長に用
いたＳｉＯ2 膜をエッチング除去した後、図１６に示す
ように、例えばＭＯＣＶＤ法によりｉ型Ａｌy Ｇａ1-y
Ａｓ層２２ｂをエピタキシャル成長させて、四面体形状
のｉ型ＧａＡｓ層２３の間の部分を埋める。この場合、
ｉ型Ａｌy Ｇａ1-y Ａｓ層２２ａ、２２ｂの全体が図１
２におけるｉ型Ａｌy Ｇａ1-y Ａｓ層２２に対応する。
いたＳｉＯ2 膜をエッチング除去した後、図１６に示す
ように、例えばＭＯＣＶＤ法によりｉ型Ａｌy Ｇａ1-y
Ａｓ層２２ｂをエピタキシャル成長させて、四面体形状
のｉ型ＧａＡｓ層２３の間の部分を埋める。この場合、
ｉ型Ａｌy Ｇａ1-y Ａｓ層２２ａ、２２ｂの全体が図１
２におけるｉ型Ａｌy Ｇａ1-y Ａｓ層２２に対応する。
【００７５】次に、例えば真空蒸着法やスパッタリング
法によりｉ型Ａｌy Ｇａ1-y Ａｓ層２２ｂの全面に金属
膜を形成した後、必要に応じてこの金属膜のパターニン
グを行って、図１２に示すように、電極２４を形成す
る。これによって、目的とする量子素子が完成する。
法によりｉ型Ａｌy Ｇａ1-y Ａｓ層２２ｂの全面に金属
膜を形成した後、必要に応じてこの金属膜のパターニン
グを行って、図１２に示すように、電極２４を形成す
る。これによって、目的とする量子素子が完成する。
【００７６】以上のように、この第２実施例によれば、
各量子ドットＱＤをそれらの配列面に直交するｚ軸方向
に対して形状的に非対称にしていることにより、第１実
施例と同様に、ｚ軸方向の外部電場による量子ドット・
アレイ中の電子間相関変調を効率良く行うことができ
る。
各量子ドットＱＤをそれらの配列面に直交するｚ軸方向
に対して形状的に非対称にしていることにより、第１実
施例と同様に、ｚ軸方向の外部電場による量子ドット・
アレイ中の電子間相関変調を効率良く行うことができ
る。
【００７７】図１７はこの発明の第３実施例による量子
素子を示す。図１７に示すように、この第３実施例によ
る量子素子においては、量子ドットＱＤの量子井戸部と
してのｉ型ＧａＡｓ層２３は、例えば四角錐の頂部をそ
れに対向する底面に平行な面で切除した凸形状を有す
る。量子井戸部としてのｉ型ＧａＡｓ層２３がこのよう
な形状を有していることにより、各量子ドットＱＤはｚ
軸方向に対して形状的に非対称になっている。そして、
この場合、ｘ−ｙ面に平行に切断したときの各量子ドッ
トＱＤの断面積は、ｚ軸の正方向に単調に減少してお
り、隣接する量子ドットＱＤ間の間隔は、ｚ軸の正方向
に単調に増加している。
素子を示す。図１７に示すように、この第３実施例によ
る量子素子においては、量子ドットＱＤの量子井戸部と
してのｉ型ＧａＡｓ層２３は、例えば四角錐の頂部をそ
れに対向する底面に平行な面で切除した凸形状を有す
る。量子井戸部としてのｉ型ＧａＡｓ層２３がこのよう
な形状を有していることにより、各量子ドットＱＤはｚ
軸方向に対して形状的に非対称になっている。そして、
この場合、ｘ−ｙ面に平行に切断したときの各量子ドッ
トＱＤの断面積は、ｚ軸の正方向に単調に減少してお
り、隣接する量子ドットＱＤ間の間隔は、ｚ軸の正方向
に単調に増加している。
【００７８】この第３実施例による量子素子の上記以外
の構成は、第２実施例による量子素子と同様であるの
で、説明を省略する。また、この第３実施例による量子
素子の動作原理も第２実施例による量子素子と同様であ
るので、説明を省略する。
の構成は、第２実施例による量子素子と同様であるの
で、説明を省略する。また、この第３実施例による量子
素子の動作原理も第２実施例による量子素子と同様であ
るので、説明を省略する。
【００７９】次に、この第３実施例による量子素子の製
造方法について説明する。まず、図１８に示すように、
例えばＭＯＣＶＤ法により、ｎ型ＧａＡｓ基板２１上
に、ｉ型Ａｌy Ｇａ1-y Ａｓ層２２ａ、ｉ型ＧａＡｓ層
２３およびｉ型Ａｌy Ｇａ1-y Ａｓ層２２ｂを順次エピ
タキシャル成長させる。次に、このｉ型Ａｌy Ｇａ1-y
Ａｓ層２２ｂ上に、形成すべき量子ドットＱＤに対応し
た形状のマスク２５を形成する。このマスク２５は例え
ばレジストにより形成される。
造方法について説明する。まず、図１８に示すように、
例えばＭＯＣＶＤ法により、ｎ型ＧａＡｓ基板２１上
に、ｉ型Ａｌy Ｇａ1-y Ａｓ層２２ａ、ｉ型ＧａＡｓ層
２３およびｉ型Ａｌy Ｇａ1-y Ａｓ層２２ｂを順次エピ
タキシャル成長させる。次に、このｉ型Ａｌy Ｇａ1-y
Ａｓ層２２ｂ上に、形成すべき量子ドットＱＤに対応し
た形状のマスク２５を形成する。このマスク２５は例え
ばレジストにより形成される。
【００８０】次に、このマスク２５を用いて、例えばウ
エットエッチング法により、サイドエッチングが大きく
なる条件で、ｉ型Ａｌy Ｇａ1-y Ａｓ層２２ｂおよびｉ
型ＧａＡｓ層２３を順次エッチングする。これによっ
て、図１９に示すように、これらのｉ型Ａｌy Ｇａ1-y
Ａｓ層２２ｂおよびｉ型ＧａＡｓ層２３が、頂部が切除
された四角錐状の形状にパターニングされる。
エットエッチング法により、サイドエッチングが大きく
なる条件で、ｉ型Ａｌy Ｇａ1-y Ａｓ層２２ｂおよびｉ
型ＧａＡｓ層２３を順次エッチングする。これによっ
て、図１９に示すように、これらのｉ型Ａｌy Ｇａ1-y
Ａｓ層２２ｂおよびｉ型ＧａＡｓ層２３が、頂部が切除
された四角錐状の形状にパターニングされる。
【００８１】次に、マスク２５を除去した後、例えばＭ
ＯＣＶＤ法により、図２０に示すように、ｉ型Ａｌy Ｇ
ａ1-y Ａｓ層２２ｃをエピタキシャル成長させて、頂部
が切除された四角錐状の形状のｉ型Ａｌy Ｇａ1-y Ａｓ
層２２ｂおよびｉ型ＧａＡｓ層２３の間の部分を埋め
る。この場合、ｉ型Ａｌy Ｇａ1-y Ａｓ層２２ａ、２２
ｂ、２２ｃの全体が図１７におけるｉ型Ａｌy Ｇａ1-y
Ａｓ層２２に対応する。
ＯＣＶＤ法により、図２０に示すように、ｉ型Ａｌy Ｇ
ａ1-y Ａｓ層２２ｃをエピタキシャル成長させて、頂部
が切除された四角錐状の形状のｉ型Ａｌy Ｇａ1-y Ａｓ
層２２ｂおよびｉ型ＧａＡｓ層２３の間の部分を埋め
る。この場合、ｉ型Ａｌy Ｇａ1-y Ａｓ層２２ａ、２２
ｂ、２２ｃの全体が図１７におけるｉ型Ａｌy Ｇａ1-y
Ａｓ層２２に対応する。
【００８２】次に、例えば真空蒸着法やスパッタリング
法によりｉ型Ａｌy Ｇａ1-y Ａｓ層２２ｂ、２２ｃ上に
金属膜を形成した後、必要に応じてこの金属膜のパター
ニングを行って、図１７に示すように、電極２４を形成
する。これによって、目的とする量子素子が完成する。
この第３実施例によっても、第２実施例と同様な利点を
得ることができる。
法によりｉ型Ａｌy Ｇａ1-y Ａｓ層２２ｂ、２２ｃ上に
金属膜を形成した後、必要に応じてこの金属膜のパター
ニングを行って、図１７に示すように、電極２４を形成
する。これによって、目的とする量子素子が完成する。
この第３実施例によっても、第２実施例と同様な利点を
得ることができる。
【００８３】次に、この発明の第４実施例について説明
する。この第４実施例は、この発明を電界効果トランジ
スタに適用した実施例である。図２１はこの発明の第４
実施例による電界効果トランジスタを示す。
する。この第４実施例は、この発明を電界効果トランジ
スタに適用した実施例である。図２１はこの発明の第４
実施例による電界効果トランジスタを示す。
【００８４】図２１に示すように、この第４実施例によ
る電界効果トランジスタにおいては、例えば半絶縁性Ｇ
ａＡｓ基板３１中に、電極として用いられるｎ型ＧａＡ
ｓ層３２が設けられている。これらの半絶縁性ＧａＡｓ
基板３１およびｎ型ＧａＡｓ層３２上には、チャネル領
域としてのｉ型Ａｌy Ｇａ1-y Ａｓ層３３が設けられて
いる。第２実施例と同様に、このｉ型Ａｌy Ｇａ1-y Ａ
ｓ層３３中に、量子井戸部としての、例えば四面体の形
状を有するｉ型ＧａＡｓ層３４が所定の配置でｘ−ｙ面
内に二次元的に複数個埋め込まれている。そして、障壁
層としてのｉ型Ａｌy Ｇａ1-y Ａｓ層３３により量子井
戸部としてのｉ型ＧａＡｓ層３４の周囲が取り囲まれた
構造によりＡｌy Ｇａ1-y Ａｓ／ＧａＡｓヘテロ接合に
よる量子ドットＱＤが形成され、この量子ドットＱＤが
ｘ−ｙ面内に二次元的に複数個配列されて二次元の量子
ドット・アレイが形成されている。また、このｉ型Ａｌ
yＧａ1-y Ａｓ層３３上には、例えば金属のような導体
から成るゲート電極３５が設けられている。さらに、こ
のｉ型Ａｌy Ｇａ1-y Ａｓ層３３の両端には、例えば金
属のような導体から成るソース電極３６およびドレイン
電極３７がそれぞれ設けられている。
る電界効果トランジスタにおいては、例えば半絶縁性Ｇ
ａＡｓ基板３１中に、電極として用いられるｎ型ＧａＡ
ｓ層３２が設けられている。これらの半絶縁性ＧａＡｓ
基板３１およびｎ型ＧａＡｓ層３２上には、チャネル領
域としてのｉ型Ａｌy Ｇａ1-y Ａｓ層３３が設けられて
いる。第２実施例と同様に、このｉ型Ａｌy Ｇａ1-y Ａ
ｓ層３３中に、量子井戸部としての、例えば四面体の形
状を有するｉ型ＧａＡｓ層３４が所定の配置でｘ−ｙ面
内に二次元的に複数個埋め込まれている。そして、障壁
層としてのｉ型Ａｌy Ｇａ1-y Ａｓ層３３により量子井
戸部としてのｉ型ＧａＡｓ層３４の周囲が取り囲まれた
構造によりＡｌy Ｇａ1-y Ａｓ／ＧａＡｓヘテロ接合に
よる量子ドットＱＤが形成され、この量子ドットＱＤが
ｘ−ｙ面内に二次元的に複数個配列されて二次元の量子
ドット・アレイが形成されている。また、このｉ型Ａｌ
yＧａ1-y Ａｓ層３３上には、例えば金属のような導体
から成るゲート電極３５が設けられている。さらに、こ
のｉ型Ａｌy Ｇａ1-y Ａｓ層３３の両端には、例えば金
属のような導体から成るソース電極３６およびドレイン
電極３７がそれぞれ設けられている。
【００８５】次に、上述のように構成されたこの第４実
施例による電界効果トランジスタの動作原理について説
明する。ここでは、ソース電極３６は接地しておき、ド
レイン電極３７には所定の正電圧を印加しておくものと
する。また、電極として用いられるｎ型ＧａＡｓ層３２
は接地しておくものとする。
施例による電界効果トランジスタの動作原理について説
明する。ここでは、ソース電極３６は接地しておき、ド
レイン電極３７には所定の正電圧を印加しておくものと
する。また、電極として用いられるｎ型ＧａＡｓ層３２
は接地しておくものとする。
【００８６】まず、ゲート電極３５に負電圧を印加する
ことにより、チャネル領域としてのｉ型Ａｌy Ｇａ1-y
Ａｓ層３３にｚ軸の正方向の外部電場を印加すると、第
２実施例で述べたと同様に、このチャネル領域としての
ｉ型Ａｌy Ｇａ1-y Ａｓ層３３中に埋め込まれた各量子
ドットＱＤ内の電子は、ｚ軸の負方向に力を受け、各量
子ドットＱＤの下部に引き寄せられる。このとき、隣接
する量子ドットＱＤ間の間隔は実効的に減少し、従って
隣接する量子ドットＱＤ間の障壁の幅は実効的に減少す
る。このため、電子は隣接する量子ドットＱＤ間をトン
ネリングにより移動しやすくなり、トランスファー・エ
ネルギーＴは増加する。このとき、ソース電極３６およ
びドレイン電極３７間にはドレイン電流が流れやすい。
ことにより、チャネル領域としてのｉ型Ａｌy Ｇａ1-y
Ａｓ層３３にｚ軸の正方向の外部電場を印加すると、第
２実施例で述べたと同様に、このチャネル領域としての
ｉ型Ａｌy Ｇａ1-y Ａｓ層３３中に埋め込まれた各量子
ドットＱＤ内の電子は、ｚ軸の負方向に力を受け、各量
子ドットＱＤの下部に引き寄せられる。このとき、隣接
する量子ドットＱＤ間の間隔は実効的に減少し、従って
隣接する量子ドットＱＤ間の障壁の幅は実効的に減少す
る。このため、電子は隣接する量子ドットＱＤ間をトン
ネリングにより移動しやすくなり、トランスファー・エ
ネルギーＴは増加する。このとき、ソース電極３６およ
びドレイン電極３７間にはドレイン電流が流れやすい。
【００８７】一方、外部電場の印加方向を上述と逆方
向、すなわちｚ軸の負方向とすると、各量子ドットＱＤ
内の電子は、ｚ軸の正方向に力を受け、各量子ドットＱ
Ｄの上部、すなわち四面体の頂部に押しやられる。この
とき、隣接する量子ドットＱＤ間の間隔は実効的に増加
し、従って隣接する量子ドットＱＤ間の障壁の幅は実効
的に増加する。このため、電子は隣接する量子ドットＱ
Ｄ間をトンネリングにより移動しにくくなり、トランス
ファー・エネルギーＴは減少する。このとき、ソース電
極３６およびドレイン電極３７間にはドレイン電流が流
れにくい。
向、すなわちｚ軸の負方向とすると、各量子ドットＱＤ
内の電子は、ｚ軸の正方向に力を受け、各量子ドットＱ
Ｄの上部、すなわち四面体の頂部に押しやられる。この
とき、隣接する量子ドットＱＤ間の間隔は実効的に増加
し、従って隣接する量子ドットＱＤ間の障壁の幅は実効
的に増加する。このため、電子は隣接する量子ドットＱ
Ｄ間をトンネリングにより移動しにくくなり、トランス
ファー・エネルギーＴは減少する。このとき、ソース電
極３６およびドレイン電極３７間にはドレイン電流が流
れにくい。
【００８８】以上のように、ゲート電極３５に電圧を印
加することによりｚ軸方向の外部電場を印加し、この外
部電場により量子ドットＱＤ間のトランスファー・エネ
ルギーＴを効率的に変調することができる。これによっ
て、ソース電極３６およびドレイン電極３７間に流れる
ドレイン電流の変調を効率的に行うことができ、トラン
ジスタ動作を実現することができる。
加することによりｚ軸方向の外部電場を印加し、この外
部電場により量子ドットＱＤ間のトランスファー・エネ
ルギーＴを効率的に変調することができる。これによっ
て、ソース電極３６およびドレイン電極３７間に流れる
ドレイン電流の変調を効率的に行うことができ、トラン
ジスタ動作を実現することができる。
【００８９】次に、上述のように構成されたこの第４実
施例による電界効果トランジスタの製造方法について説
明する。
施例による電界効果トランジスタの製造方法について説
明する。
【００９０】まず、半絶縁性ＧａＡｓ基板３１中にｎ型
不純物を例えばイオン注入法により選択的にドープする
ことにより、ｎ型ＧａＡｓ層３２を形成する。次に、こ
れらの半絶縁性ＧａＡｓ基板３１およびｎ型ＧａＡｓ層
３２上に、例えばＭＯＣＶＤ法によりｉ型Ａｌy Ｇａ
1-y Ａｓ層３３をエピタキシャル成長させた後、このｉ
型Ａｌy Ｇａ1-y Ａｓ層３３をエッチングによりチャネ
ル領域の形状にパターニングする。この後、このｉ型Ａ
ｌy Ｇａ1-y Ａｓ層３３上にゲート電極３５を形成する
とともに、このｉ型Ａｌy Ｇａ1-y Ａｓ層３３の両端に
ソース電極３６およびドレイン電極３７をそれぞれ形成
する。これによって、目的とする電界効果トランジスタ
が完成する。
不純物を例えばイオン注入法により選択的にドープする
ことにより、ｎ型ＧａＡｓ層３２を形成する。次に、こ
れらの半絶縁性ＧａＡｓ基板３１およびｎ型ＧａＡｓ層
３２上に、例えばＭＯＣＶＤ法によりｉ型Ａｌy Ｇａ
1-y Ａｓ層３３をエピタキシャル成長させた後、このｉ
型Ａｌy Ｇａ1-y Ａｓ層３３をエッチングによりチャネ
ル領域の形状にパターニングする。この後、このｉ型Ａ
ｌy Ｇａ1-y Ａｓ層３３上にゲート電極３５を形成する
とともに、このｉ型Ａｌy Ｇａ1-y Ａｓ層３３の両端に
ソース電極３６およびドレイン電極３７をそれぞれ形成
する。これによって、目的とする電界効果トランジスタ
が完成する。
【００９１】以上のように、この第４実施例によれば、
チャネル領域としてのｉ型Ａｌy Ｇａ1-y Ａｓ層３３中
にｘ−ｙ面内の量子ドット・アレイを設けているので、
この量子ドット・アレイを構成する量子ドットＱＤの配
列面に直交するｚ軸方向に印加する外部電場により、ド
レイン電流を効率的に変調することができる。
チャネル領域としてのｉ型Ａｌy Ｇａ1-y Ａｓ層３３中
にｘ−ｙ面内の量子ドット・アレイを設けているので、
この量子ドット・アレイを構成する量子ドットＱＤの配
列面に直交するｚ軸方向に印加する外部電場により、ド
レイン電流を効率的に変調することができる。
【００９２】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【００９３】例えば、上述の第１実施例〜第４実施例に
おいては、量子ドットが二次元的に配列された二次元の
量子ドット・アレイを用いた場合について説明したが、
この発明は、量子ドットが一次元的または三次元的に配
列された一次元または三次元の量子ドット・アレイを用
いる場合にも、同様に適用することが可能である。
おいては、量子ドットが二次元的に配列された二次元の
量子ドット・アレイを用いた場合について説明したが、
この発明は、量子ドットが一次元的または三次元的に配
列された一次元または三次元の量子ドット・アレイを用
いる場合にも、同様に適用することが可能である。
【００９４】また、上述の第４実施例においては、チャ
ネル領域に設ける量子ドット・アレイを構成する量子ド
ットＱＤとしてｚ軸方向に形状非対称性を有するものを
用いているが、この量子ドットＱＤとしては、例えば第
１実施例において用いたような、ｚ軸方向に組成非対称
性を有するものを用いてもよい。
ネル領域に設ける量子ドット・アレイを構成する量子ド
ットＱＤとしてｚ軸方向に形状非対称性を有するものを
用いているが、この量子ドットＱＤとしては、例えば第
１実施例において用いたような、ｚ軸方向に組成非対称
性を有するものを用いてもよい。
【００９５】なお、上述の第１実施例においては、量子
ドットＱＤの量子井戸部を構成するｉ型Ａｌx Ｇａ1-x
Ａｓ層３の混晶比ｘをｚ軸方向に変化させているが、量
子ドットＱＤの量子井戸部をｚ軸方向の多重量子井戸構
造とし、その量子井戸部の幅を変えて電子の有効質量を
ｚ軸方向に変化させることによっても、第１実施例と同
様な効果を得ることが可能である。
ドットＱＤの量子井戸部を構成するｉ型Ａｌx Ｇａ1-x
Ａｓ層３の混晶比ｘをｚ軸方向に変化させているが、量
子ドットＱＤの量子井戸部をｚ軸方向の多重量子井戸構
造とし、その量子井戸部の幅を変えて電子の有効質量を
ｚ軸方向に変化させることによっても、第１実施例と同
様な効果を得ることが可能である。
【００９６】
【発明の効果】以上説明したように、この発明による量
子素子によれば、複数の量子箱がその配列面と直交する
方向に対して組成的または形状的に非対称になっている
ことから、外部電場による量子箱アレイ中の電子間また
は正孔間相関の変調を効率良く行うことができる。ま
た、この発明によるトランジスタによれば、一面内に互
いに隣接して配列された複数の量子箱がチャネル領域に
設けられ、これらの複数の量子箱が上記面と直交する方
向に対して組成的または形状的に非対称になっているこ
とから、外部電場により、量子箱アレイの一端から他端
に流れる電流の変調を効率良く行うことができる。
子素子によれば、複数の量子箱がその配列面と直交する
方向に対して組成的または形状的に非対称になっている
ことから、外部電場による量子箱アレイ中の電子間また
は正孔間相関の変調を効率良く行うことができる。ま
た、この発明によるトランジスタによれば、一面内に互
いに隣接して配列された複数の量子箱がチャネル領域に
設けられ、これらの複数の量子箱が上記面と直交する方
向に対して組成的または形状的に非対称になっているこ
とから、外部電場により、量子箱アレイの一端から他端
に流れる電流の変調を効率良く行うことができる。
【図１】この発明の第１実施例による量子素子を示す斜
視図である。
視図である。
【図２】図１の線α−αに沿う方向のエネルギーバンド
図である。
図である。
【図３】この発明の第１実施例による量子素子の動作原
理を説明するためのエネルギーバンド図である。
理を説明するためのエネルギーバンド図である。
【図４】この発明の第１実施例による量子素子の動作原
理を説明するためのエネルギーバンド図である。
理を説明するためのエネルギーバンド図である。
【図５】トランスファー・エネルギーの印加電場依存性
の計算結果の一例を示すグラフである。
の計算結果の一例を示すグラフである。
【図６】この発明の第１実施例による量子素子の製造方
法を説明するための斜視図である。
法を説明するための斜視図である。
【図７】この発明の第１実施例による量子素子の製造方
法を説明するための斜視図である。
法を説明するための斜視図である。
【図８】この発明の第１実施例による量子素子の製造方
法を説明するための斜視図である。
法を説明するための斜視図である。
【図９】この発明の第１実施例による量子素子の製造方
法を説明するための斜視図である。
法を説明するための斜視図である。
【図１０】四面体形状の量子ドットを示す斜視図であ
る。
る。
【図１１】四面体形状の量子ドットの具体的な構造例を
示す断面図である。
示す断面図である。
【図１２】この発明の第２実施例による量子素子を示す
斜視図である。
斜視図である。
【図１３】この発明の第２実施例による量子素子の動作
原理を説明するための略線図である。
原理を説明するための略線図である。
【図１４】この発明の第２実施例による量子素子の製造
方法を説明するための斜視図である。
方法を説明するための斜視図である。
【図１５】この発明の第２実施例による量子素子の製造
方法を説明するための斜視図である。
方法を説明するための斜視図である。
【図１６】この発明の第２実施例による量子素子の製造
方法を説明するための斜視図である。
方法を説明するための斜視図である。
【図１７】この発明の第３実施例による量子素子を示す
斜視図である。
斜視図である。
【図１８】この発明の第３実施例による量子素子の製造
方法を説明するための略線図である。
方法を説明するための略線図である。
【図１９】この発明の第３実施例による量子素子の製造
方法を説明するための斜視図である。
方法を説明するための斜視図である。
【図２０】この発明の第３実施例による量子素子の製造
方法を説明するための斜視図である。
方法を説明するための斜視図である。
【図２１】この発明の第４実施例による電界効果トラン
ジスタを示す断面図である。
ジスタを示す断面図である。
１、２１ ｎ型ＧａＡｓ基板 ２、２ａ、２ｂ、２ｃ ｉ型ＡｌＡｓ層 ３ ｉ型Ａｌx Ｇａ1-x Ａｓ層 ４、２４ 電極 ２２、２２ａ、２２ｂ、２２ｃ、３３ ｉ型Ａｌy Ｇａ
1-y Ａｓ層 ２３、３４ ｉ型ＧａＡｓ層 ３１ 半絶縁性ＧａＡｓ基板 ３２ ｎ型ＧａＡｓ層 ３５ ゲート電極 ３６ ソース電極 ３７ ドレイン電極 ＱＤ 量子ドット
1-y Ａｓ層 ２３、３４ ｉ型ＧａＡｓ層 ３１ 半絶縁性ＧａＡｓ基板 ３２ ｎ型ＧａＡｓ層 ３５ ゲート電極 ３６ ソース電極 ３７ ドレイン電極 ＱＤ 量子ドット
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/68 H01L 29/06 H01L 29/66 H01S 5/34
Claims (17)
- 【請求項１】 一面内に互いに隣接して配列された複数
の量子箱を有し、 上記複数の量子箱が上記面と直交する方向に対して組成
的に非対称になっており、 上記方向に外部電場を印加することにより上記複数の量
子箱内の電気伝導度を変調することを特徴とする量子素
子。 - 【請求項２】 上記複数の量子箱が上記方向に対して組
成的に非対称になっていることにより上記複数の量子箱
の量子閉じ込めの障壁の高さが上記方向に対して変化し
ていることを特徴とする請求項１記載の量子素子。 - 【請求項３】 上記複数の量子箱が化合物半導体ヘテロ
接合により形成されていることを特徴とする請求項１ま
たは２記載の量子素子。 - 【請求項４】 上記化合物半導体ヘテロ接合を構成する
化合物半導体の混晶比が上記方向に対して変化している
ことにより上記障壁の高さが上記方向に対して変化して
いることを特徴とする請求項３記載の量子素子。 - 【請求項５】 上記障壁の高さが上記方向に対して単調
に増加または減少していることを特徴とする請求項２、
３または４記載の量子素子。 - 【請求項６】 上記外部電場を印加するための電極が上
記複数の量子箱に近接して設けられていることを特徴と
する請求項１記載の量子素子。 - 【請求項７】 一面内に互いに隣接して配列された複数
の量子箱を有し、 上記複数の量子箱が上記面と直交する方向に対して形状
的に非対称になっていることにより互いに隣接する上記
量子箱間の間隔が上記方向に対して変化しており、 上記方向に外部電場を印加することにより上記複数の量
子箱内の電気伝導度を変調することを特徴とする量子素
子。 - 【請求項８】 上記量子箱間の間隔が上記方向に対して
単調に増加または減少していることを特徴とする請求項
７記載の量子素子。 - 【請求項９】 上記複数の量子箱が化合物半導体ヘテロ
接合により形成 されていることを特徴とする請求項７ま
たは８記載の量子素子。 - 【請求項１０】 上記外部電場を印加するための電極が
上記複数の量子箱に近接して設けられていることを特徴
とする請求項７記載の量子素子。 - 【請求項１１】 上記量子箱が錐状の形状を有すること
を特徴とする請求項７、８、９または１０記載の量子素
子。 - 【請求項１２】 上記量子箱が円錐、三角錐、四角錐ま
たは正四面体の形状を有することを特徴とする請求項
７、８、９または１０記載の量子素子。 - 【請求項１３】 上記量子箱が円錐、三角錐、四角錐ま
たは正四面体の頂部を切除した形状を有することを特徴
とする請求項７、８、９または１０記載の量子素子。 - 【請求項１４】 一面内に互いに隣接して配列された複
数の量子箱がチャネル領域に設けられ、 上記複数の量子箱が上記面と直交する方向に対して組成
的または形状的に非対称になっており、 上記チャネル領域上に上記複数の量子箱に近接してゲー
ト電極が設けられており、 上記ゲート電極により上記方向に外部電場を印加するこ
とにより上記複数の量子箱内の電気伝導度を変調するこ
とを特徴とするトランジスタ。 - 【請求項１５】 一面内に互いに隣接して配列された複
数の量子箱を有し、上記複数の量子箱が上記面と直交す
る方向に対して組成的に非対称になっており、上記方向
に外部電場を印加することにより上記複数の量子箱内の
電気伝導度を変調する量子素子の製造方法であって、 基板上に障壁層となる第１の半導体層を形成する工程
と、 上記第１の半導体層上に量子井戸層となる第２の半導体
層を上記方向に対して組成的に非対称になるように形成
する工程と、 上記第２の半導体層の間の部分を埋めるように障壁層と
なる第３の半導体層を形成する工程とを有することを特
徴とする量子素子の製造方法。 - 【請求項１６】 一面内に互いに隣接して配列された複
数の量子箱を有し、上記複数の量子箱が上記面と直交す
る方向に対して形状的に非対称になって いることにより
互いに隣接する上記量子箱間の間隔が上記方向に対して
変化しており、上記方向に外部電場を印加することによ
り上記複数の量子箱内の電気伝導度を変調する量子素子
の製造方法であって、 基板上に障壁層となる第１の半導体層を形成する工程
と、 上記第１の半導体層上に量子井戸層となる第２の半導体
層を上記方向に対して形状的に非対称になるように形成
する工程と、 上記第２の半導体層の間の部分を埋めるように障壁層と
なる第３の半導体層を形成する工程とを有することを特
徴とする量子素子の製造方法。 - 【請求項１７】 一面内に互いに隣接して配列された複
数の量子箱がチャネル領域に設けられ、上記複数の量子
箱が上記面と直交する方向に対して組成的または形状的
に非対称になっており、上記チャネル領域上に上記複数
の量子箱に近接してゲート電極が設けられており、上記
ゲート電極により上記方向に外部電場を印加することに
より上記複数の量子箱内の電気伝導度を変調するトラン
ジスタの製造方法であって、 基板上に障壁層となる第１の半導体層を形成する工程
と、 上記第１の半導体層上に量子井戸層となる第２の半導体
層を上記方向に対して組成的または形状的に非対称にな
るように形成する工程と、 上記第２の半導体層の間の部分を埋めるように障壁層と
なる第３の半導体層を形成する工程とを有することを特
徴とするトランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1209294A JP3339160B2 (ja) | 1993-09-30 | 1994-01-07 | 量子素子およびその製造方法ならびにトランジスタおよびその製造方法 |
| US08/784,411 US5831294A (en) | 1993-09-30 | 1997-01-16 | Quantum box structure and carrier conductivity modulating device |
| US09/033,465 US6020605A (en) | 1993-09-30 | 1998-03-02 | Quantum box structure and carrier conductivity modulating device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-268052 | 1993-09-30 | ||
| JP26805293 | 1993-09-30 | ||
| JP1209294A JP3339160B2 (ja) | 1993-09-30 | 1994-01-07 | 量子素子およびその製造方法ならびにトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147392A JPH07147392A (ja) | 1995-06-06 |
| JP3339160B2 true JP3339160B2 (ja) | 2002-10-28 |
Family
ID=26347650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1209294A Expired - Fee Related JP3339160B2 (ja) | 1993-09-30 | 1994-01-07 | 量子素子およびその製造方法ならびにトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339160B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4459286B2 (ja) * | 2008-08-08 | 2010-04-28 | 防衛省技術研究本部長 | 赤外線検知器 |
| JP4538516B2 (ja) * | 2008-08-08 | 2010-09-08 | 防衛省技術研究本部長 | 光半導体装置 |
| JP2009065142A (ja) * | 2008-08-08 | 2009-03-26 | Technical Research & Development Institute Ministry Of Defence | 量子ドット型赤外線検知器 |
| US8754320B2 (en) | 2008-08-19 | 2014-06-17 | United Technologies Corporation | Composite materials with anisotropic electrical and thermal conductivities |
-
1994
- 1994-01-07 JP JP1209294A patent/JP3339160B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147392A (ja) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701016A (en) | Semiconductor device and method for its manufacture | |
| US4575924A (en) | Process for fabricating quantum-well devices utilizing etch and refill techniques | |
| EP1088347B1 (en) | Single charge carrier transistor and detection method using the same | |
| US4912531A (en) | Three-terminal quantum device | |
| US6020605A (en) | Quantum box structure and carrier conductivity modulating device | |
| US4783427A (en) | Process for fabricating quantum-well devices | |
| US5032877A (en) | Quantum-coupled ROM | |
| JP3339160B2 (ja) | 量子素子およびその製造方法ならびにトランジスタおよびその製造方法 | |
| US4989052A (en) | Quantum effect semiconductor device | |
| US5497015A (en) | Quantum interference transistor | |
| GB2295272A (en) | Semiconductor device | |
| RANDALL et al. | Quantum dot devices | |
| JPH07326730A (ja) | 半導体装置，その製造方法，単一電子デバイス，及びその製造方法 | |
| US4969018A (en) | Quantum-well logic using self-generated potentials | |
| EP0170044B1 (en) | Quantum-coupled device | |
| JPH07283388A (ja) | 量子素子の製造方法 | |
| JP3435791B2 (ja) | 量子素子 | |
| JPH07273308A (ja) | 量子素子 | |
| JP3435793B2 (ja) | 量子素子 | |
| JPH0590636A (ja) | 量子効果デバイス | |
| JP2757258B2 (ja) | 超格子素子の製造方法 | |
| JP4007560B2 (ja) | 半導体装置 | |
| JP2665048B2 (ja) | 半導体装置およびその製造方法 | |
| EP4235794A1 (en) | Electron hole spin qubit transistor, and methods for forming a electron hole spin qubit transistor | |
| JP3297758B2 (ja) | 量子素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |