CN117730641A - 包括电极阵列的半导体-超导体混合器件 - Google Patents

Abstract

半导体‑超导体混合器件(100)包括半导体组件(110)，该半导体组件(110)在使用时包括纳米线形式的沟道；超导体组件(120)，能够通过邻近效应在半导体组件中诱导超导性；以及指状栅极阵列(140)。指状栅极可单独操作以将相应的静电场施加到沟道的相应的区段。指状栅极阵列允许对纳米线的对应的区段中的电势进行局部控制。还提供了制造和操作半导体‑超导体混合器件的方法。

Description

包括电极阵列的半导体-超导体混合器件

背景技术

在适当的条件下，预计邻近超导体的半导体纳米线将承载物质的拓扑相。这使得它们成为容错量子计算机的构建块的有希望的候选者。基于二维电子气体(“2DEG”)的半导体纳米线提供了具体的实现，与传统超导体邻近耦合，通常作为外延2D晶片堆叠的一部分生长，但在制造过程中也可以在材料生长后沉积。该材料平台具有相当大的自旋轨道耦合和大的电子g因子，这是形成拓扑状态的关键成分。2D平台经由涉及蚀刻和沉积的自上而下的光刻图案化来实现复杂的器件几何形状。

拓扑相自身表现为在纳米线端部的一对马约拉纳零模(Majorana Zero Modes，MZM)的形式。沿着导线的大部分，远离端部，单电子光谱中存在间隙。实验通常在纳米线端部处使用遂穿光谱来检测遂穿电导中的零偏置峰(Zero-Bias Peak，ZBP)。

通过形成这种纳米线的网络并在网络的某些部分诱导拓扑结构，可以创建量子比特，量子比特可以被操纵以用于量子计算的目的。量子比特(也称为量子位(qubit))是一种元素，可以在其上执行具有两种可能结果的测量，但在任何给定时间(未被测量时)实际上可以处于对应于不同结果的两种状态的量子叠加中。

为了诱导拓扑相，将器件冷却到超导体(例如铝)表现出超导行为的温度。超导体在相邻半导体中引起邻近效应，由此半导体与超导体界面附近的区域也表现出超导特性，即在相邻半导体中诱导出超导配对间隙。当向器件施加磁场时，MZM正是在半导体的这个区域中形成的。

磁场的作用是提升半导体中的自旋简并性。量子系统中的简并性是指不同量子态具有相同能级的情况。提升简并性意味着使这些态采用不同的能级。自旋简并性是指不同自旋态具有相同能级的情况。自旋简并性可以通过磁场来提升，从而导致不同自旋极化电子之间的能级分裂。这被称为塞曼效应(Zeeman effect)。塞曼能量(即能级分裂的幅度)应该至少与超导间隙一样大，以便关闭微不足道的超导间隙并重新打开系统中的拓扑间隙。

诱导MZM通常还需要通过利用静电势门控纳米线来调整纳米线中的电荷载流子的静电势。静电势是使用栅电极施加的。施加静电势可以操纵半导体组件的电导带或价带中的电荷载流子的数目。

需要表征半导体-超导体混合系统的电子特性。

发明内容

一方面，本发明提供一种半导体-超导体混合器件，包括：半导体组件，所述半导体组件在使用时包括纳米线形式的沟道；超导体组件，能够通过邻近效应在所述半导体组件中诱导超导性；以及指状栅极阵列，所述指状栅极可单独操作以将相应的静电场施加到所述沟道的相应的区段。

在另一方面，本发明提供一种操作半导体-超导体混合器件的方法，该方法包括：将所述半导体-超导体混合器件冷却到所述超导体组件超导的温度；至少向所述半导体-超导体混合器件的所述沟道施加磁场；以及向所述指状栅极施加电压。

在又一方面，本发明提供了制造半导体-超导体混合器件的方法，该方法包括：制造半导体组件；制造超导体组件；以及制造指状栅极阵列。

本发明内容旨在以简化的形式介绍下面在具体实施方式中进一步描述的概念选择。本发明内容不旨在识别所要求保护的主题的关键特征或基本特征，也不旨在用于限制所要求保护的主题的范围。所要求保护的主题也不限于解决本文所述任何或所有缺点的实现。

附图说明

为了帮助理解本公开的实施例并展示如何实施这些实施例，仅以示例的方式参考附图，其中：

图1是示例半导体-超导体混合器件的平面图；

图2是图1器件的一部分的示意性横截面；

图3a是包括图1所示类型的器件的芯片的光学显微照片，该器件位于位置A；

图3b是图3a的位置A的扫描电子显微镜(SEM)图像；

图4是示出布置在半导体异质结构上的指状栅极阵列的示意性横截面；

图5是概述操作半导体-超导体混合器件的方法的流程图；

图6是显示沿沟道长度的电势无序与理想情况相比较的图表；以及

图7是概述制造半导体-超导体混合器件的方法的流程图。

实施例的具体实施方式

如本文所用，动词“包括”用作“包括或由组成”的简写。换句话说，尽管动词“包括”旨在成为一个开放式术语，但明确考虑用封闭术语“由组成”替换该术语，特别是在与化学成分有关的情况下。

“顶部”、“底部”、“左侧”、“右侧”、“上方”、“下方”、“水平”和“垂直”等方向术语在本文中用于描述方便，并指相关附图中所示的方向。为避免任何疑问，该术语不旨在限制器件在外部参考系中的方向。

术语“沟道”在这里用于指电流可以流过的半导体的区域，而不是材料中的物理沟槽。特别地，沟道可以是纳米线的形式。

如本文所用，术语“超导体”指当冷却到低于材料的临界温度Tc的温度时变得超导的材料。该术语的使用并不旨在限制器件的温度。

“纳米线”是具有纳米级宽度和至少100、至少500或至少1000的长宽比的细长构件。纳米线的典型示例具有的宽度范围为10至500纳米，可选地，50至100纳米或75至125纳米。长度通常为微米量级，例如至少1μm或至少10μm。纳米线可以被认为是准一维的。

纳米线的边缘可以由材料边界(例如，在半导体的选择性区域生长(selective-area-grown)的纳米线的情况下)或静电地(例如，通过施加静电场以耗尽来自半导体的电荷载流子来限定边缘)或两者的组合(例如，一个边缘可以是材料边界，而另一个边缘通过静电来限定)来限定。

在本公开的上下文中，术语“耦合”是指能级的混合。

术语“磁场”涵盖“实际”磁场和“有效”磁场，除非上下文另有明确规定。“实际”磁场，也可以称为“经典”磁场，是由电磁体或永磁体产生的类型的磁场。“有效”磁场是由电子从导电或超导组件与铁磁绝缘体组件之间的边界发生的自旋相关散射产生的。

“半导体-超导体混合结构”包括半导体组件和超导体组件，它们在某些操作条件下可以相互耦合。特别地，该术语指的是能够显示拓扑行为的结构，例如Majorana零模式或其他对量子计算应用有用的激发。操作条件通常包括将结构冷却到低于超导体组件的Tc的温度，对结构施加磁场，并对结构施加静电门控。通常，半导体组件的至少一部分与超导体组件紧密接触，例如超导体组件可以外延生长在半导体组件上。然而已经提出了在半导体组件和超导体组件之间具有一个或多个另外组件的某些器件结构。

一种已被用于测量电势的技术是扫描遂穿显微镜(STM)。STM包括利用锋利的金属尖端扫描样品，以从尖端和样品之间隧道的电子获得关于态密度的信息。将STM应用于半导体-超导体混合器件非常困难。在诱导拓扑相所需的条件下(低温、高磁场等)很难进行STM测量。此外，人们主要测量母超导体的态密度。

对于半导体-超导体混合纳米线，可以执行遂穿电导测量。在遂穿电导量测中，未被超导体材料覆盖的纳米线的端部可像扫描遂穿显微镜的尖端一样操作。电子可从半导体纳米线的端部遂穿入邻近系统，并揭示关于在纳米线的端部处的态密度的信息。然而，这种类型的测量仅适用于未涂覆超导体的器件的端部。允许直接对涂覆超导体的器件部分进行测量将是有用的。

此外，纳米线中的无序(即电势的随机变化)可能会沿着纳米线的长度创建不需要的拓扑边界，并且危害拓扑相，并降低其用于拓扑量子计算的价值。此外，由于非拓扑安德列夫束缚态(Andreev Bound States，ABS)引起的零偏置峰也可能由于沿纳米线的电势的非均匀性而出现，特别是在纳米线的端部附近。本文提供的器件可被操作以用于补偿无序。

在这里，我们公开了一种器件架构，该器件架构可以允许沿纳米线对电势进行原位(in-situ)微调。例如，该器件可以允许调整电势以消除由于无序引起的不需要的波动，或者允许研究不同形状的电势。本文描述的器件架构可以提供一种在任意位置处创建到导线一侧的一个或多个遂穿接触的方法。可以实现100nm量级的长度尺度上的调谐和测量。

现在将参考图1至图3描述半导体-超导体混合器件100的示例。图1是该器件的示意性平面图，图2是该器件的一部分的示意性横截面，图3a是并入该器件的示例芯片的光学显微照片，图3b是示例器件的扫描电子显微镜图像。

器件100包括半导体组件110和布置在半导体组件上的超导体组件120。如图2所示，该器件被布置在衬底105上。

衬底105提供生长半导体组件110的基底。衬底105典型地包括晶片，即一块单晶材料。晶片材料的一个示例是磷化铟。晶片材料的其他示例包括砷化镓、锑化铟、砷化铟和硅。

衬底还可以包括布置在晶片上或晶片上方的附加结构。衬底可以包括两种或更多种材料的层。特别地，衬底可以包括缓冲层。紧邻的材料层之间的良好的晶格匹配是所期望的。换句话说，相邻层期望具有尽可能相似的晶格常数。为此，缓冲层可以包括所选择的材料，以具有在晶体衬底105的晶格常数和后续层的晶格常数之间的晶格常数，在本示例中，后续层是半导体组件110的下势垒112。

本示例中的半导体组件110为半导体异质结构，包括外延布置于衬底105上的下势垒112；外延布置于下势垒112上的量子阱114；以及外延布置于量子阱114上的上势垒116。下势垒112、量子阱114及上势垒116均为层的形式。

这种结构被称为异质结构，因为量子阱包括不同于下势垒和上势垒的(多种)材料的材料。下势垒层和上势垒层的材料可以各自独立地选择。

下势垒112和上势垒116的配置没有特别限制，前提是这些层允许电子被捕获在量子阱114中。下势垒112可以包括一个或多个不同材料的一层或多层。上势垒116可以包括一个或多个不同材料的一层或多层。从多个层构建势垒可以提供缺陷过滤，即可以减少所使用材料的晶体结构中的位错的影响。

量子阱层114可以包括半导体材料层，该半导体材料层与下势垒122和上势垒126的材料相比具有相对较小的带隙。用于形成量子阱的说明性材料描述在例如Odoh和Njapba的“半导体量子阱器件综述(A Review of Semiconductor Quantum Well Devices)”(《物理理论和应用进展(Advances in Physics Theories and Applications)》，2015年第46版第26-32页)以及S.Kasap，P.Capper(Eds.)的“施普林格电子和光子材料手册(SpringerHandbook of Electronics and Photonic Materials)”(DOI 10.1007/978-3-319-48933-9_40)中。

在操作中，电荷被局域化在量子阱114中。特别地，量子阱可以承载二维电子气体。二维电子气体可以通过使用栅电极进一步被约束到区域114a，这将在下面更详细地讨论。更具体地说，区域114a可以是纳米线形式的。有用的激发(例如Majorana零模式)可以在这样的纳米线中产生。区域114a也可以称为沟道。

该器件还包括超导体组件120。在该示例中，超导体组件包括超导体材料的细长条带，其在每个端部具有接触焊盘。示例接触焊盘335如图3a所示。每个接触焊盘可以电接地。细长条带被布置在半导体组件110的沟道的上方。在操作中，细长条带的超导体材料与沟道114a的半导体材料之间可能发生能级混合。

超导体的性质没有特别限制，并且可以根据需要进行选择。超导体通常是s波超导体。可以使用本领域已知的各种s波超导体中的任何一种。示例包括铝、铟、锡和铅，在某些情况下铝是优选的。在使用铝的实现中，超导体组件可以具有在3到20nm的范围内的厚度。

如图2所示，超导体组件被布置在半导体组件110的上势垒116上，与直接被布置在沟道114a上相反。上势垒层116可以用于调节超导体组件120与沟道之间相互作用的强度。使用势垒层调节超导体与半导体之间相互作用的强度的概念在US2021/0126181A1中有更详细的描述。

器件100还包括边界耗尽栅极130。在操作中，边界耗尽栅极130用于通过耗尽来自边界耗尽栅极130下方区域中的量子阱114的电荷载流子来施加用于限定沟道114a的一个边缘的静电场。使用边界耗尽栅极130施加的静电场还可以提供沟道114a中电势的粗略调节。

边界耗尽栅极具有边缘，其在平面上平行于超导体组件120的细长条带部分的边缘。如图2所示，边界耗尽栅极130可以与超导体组件120重叠，并且可以通过电介质160与超导体组件120分离。在这样的实现中，超导体组件至少部分地屏蔽沟道114a免受由边界耗尽栅极施加的静电场的影响。

器件100还包括指状栅极阵列140a、140b、……、140n。栅极电极阵列140沿着超导体组件120的相对侧布置到边界耗尽栅极130。阵列的每个指状栅极具有在平面上与沟道114a相邻的端部。

指状栅极是窄栅电极。通常，指状栅极具有小于或等于150nm的宽度，可选地小于50nm，或小于25nm。可能期望每个指状栅极尽可能窄。最小宽度仅受制于所选制造指状栅极的方法的分辨率。

横向相邻的指状栅极之间的间隔优选地小，并且可以例如小于10nm。如将参考图4解释的，横向相邻的指状栅极不一定位于同一平面上。指状栅极通过电介质材料彼此分离，以防止电流在指状栅极之间流动。

指状栅极的数目可以根据所期望的来选择，例如取决于器件的沟道的长度。通常，一个器件包括至少10个指状栅极。阵列中的指状栅极的数目没有特别的上限。

器件可以被配置为使得单独选择的电压可以被施加到阵列140的每个指状栅极。例如，每个指状栅极可以连接到相应的接触焊盘。图3a示出了用于指状栅极阵列的多个接触焊盘345。

在操作中，向阵列140的指状栅极施加电压。操作指状栅极以限定沟道114a的边缘。阵列的每个指状栅极向沟道114a的相应区段施加静电场。通过向指状栅极140中的每个指状栅极140施加单独选择的电压，可以控制沟道的单独的区段的电势。对沟道中电势的精细控制对于各种不同的目的是有用的，下面将参考操作器件的方法进行更详细的解释。

图3b是图3a所示芯片区域A的一部分的扫描电子显微镜(SEM)图像。可以看出，该器件包括紧密间隔的指状栅极阵列。该图像被注释以显示超导体组件320的位置。该器件的沟道将位于超导体组件的下方。

器件100还包括引线150a和150b。引线150a和150b是布置在相应的指状栅极140组下方的电极。作为阵列140的子集的一组指状栅极可以被称为子阵列。引线150a和150b通过电介质160与指状栅极分离。引线150a和150b中的每一个可以可操作地连接到相应的放大器电路。放大器电路可以被布置在与器件相同的衬底上。备选地，每个引线可以连接到相应的接触焊盘(例如，图3a中的接触焊盘355a和355b)，该接触焊盘又可以连接到放大器电路。合适的市售放大器的示例是从巴塞尔精密仪器公司获得的SP938c电流到电压转换器。

引线150a和150b的边缘在平面上与沟道114a相邻。选择引线150a和150b的边缘与沟道之间的距离，以允许当适当的静电场被施加到子阵列的指状栅极中的一个指状栅极时，引线和沟道114a之间的电子的遂穿。通过使遂穿电流在沟道和一个或两个引线之间流动，可以在沟道上执行各种测量。下面将讨论所讨论的示例测量方法。

引线可以由与超导体组件120相同的材料制造。通过在平行于超导体组件的细长条带部分的方向上施加磁场，引线可以作为正常导体，而超导体组件的细长条带是超导的。

可以对示例部件进行各种修改。

包含边界耗尽栅极是可选的。沟道的边缘可以替代地由材料边界提供。可以通过蚀刻半导体异质结构以形成半导体组件来形成材料边界，该半导体组件以台面(mesa)的形式布置在衬底上。备选地，半导体组件可以是选择性区域生长的纳米线的形式。

尽管所示示例包括单个边界耗尽栅极，但可以使用两个或更多个边界耗尽栅极。在这样的实现中，每个边界耗尽栅极可以被布置成与栅电极阵列的子阵列相对。按照另一可能性，边界耗尽栅极可以被参考指状栅极阵列140所描述的类型的第二指状栅极阵列所取代。第二指状栅极阵列可以与参考引线150a和150b所描述的类型的一个或多个引线相关联。

示例器件包括两个引线。可以存在任意数目的引线。该器件可以包括单个引线，或者三个或者更多引线。

在不需要进行遂穿测量的实现中，包含引线是可选的。在这种实现中，电极的阵列可被用于限定沟道的长度和/或补偿沟道中的无序。合适的栅极电压可以通过试验和改进来确定，例如，通过增量地调节单独的栅极电压。增量调节可以由实现适当优化过程的经典计算机控制。

现在将参考图4描述指状栅极阵列的示例配置。图4示出了在图1所示类型的器件中垂直于指状栅极阵列截取的示意性横截面。

所示结构400被布置在半导体组件410上，在衬底405上方。半导体组件410如参考图1和图2所描述的，并且包括被布置在下势垒412和上势垒416之间的量子阱414。

被布置在半导体组件410上的是电介质460。可用作电介质的材料的示例包括氧化硅(SiO_x)、亚硝酸硅(SiN_x)、氧化铝(AlO_x)和氧化锆(HfO_x)。可以存在两个或更多电介质层。电介质460可用于防止短路，否则，如果指状栅极或超导体组件将与半导体组件具有欧姆接触。电介质460可用于在指状栅极的制造期间保护半导体组件，特别是在制造包括蚀刻操作的指状栅极的实现中。在半导体组件和超导体组件/指状栅极之间存在肖特基势垒的实现中，可以省略电介质460。

第一层指状栅极442a、442b、442c和440d被布置在电介质460上。第一层442的指状栅极彼此横向间隔。

第二电介质462覆盖指状栅极442的第一层。在该示例中，第二电介质460还延伸在第一层442的指状栅极之间的空间上方。用于形成第二电介质462的材料没有特别限制，并且例如可以包括从氧化硅(SiO_x)、亚硝酸硅(SiN_x)和氧化物(HfO_x)中选择的材料。

指状栅极的第一层可以由具有绝缘的原生氧化物的金属制造。这种金属的示例包括铝、铌或钽，铝是特别优选的。这可以允许通过金属的氧化更方便地形成第二电介质462。例如，指状栅极可以被图案化，然后暴露于氧气以便形成第二电介质462。备选地，指状栅极可以在制造第二电介质的同时被图案化，通过使用选择性阳极氧化来图案化指状栅极442。特别地，指状栅极可以包括铝，并且第二电介质可以包括氧化铝。

第二层指状栅极444a、444b和444c被布置在第二电介质462上，位于第一层442的指状栅极之间的间隔中。分两个阶段制造指状栅极可以允许相邻指状栅极之间的横向间隔比其他可能的门要小。第二电介质可以允许第一层指状栅极和第二层指状栅极在平面上重叠，而不会在指状栅极之间产生短路。

尽管在所示示例中，第二电介质362延伸到第一组的指状栅极之间的间隔中，但在其他实现中，第二电介质362可以不是整体层，并且可以仅覆盖指状栅极442本身。特别地，在指状栅极包括铝的实现中，电介质可以是在暴露于氧气时在铝上形成的原生氧化物。电介质362的形成没有特别限制，前提是相邻的指状栅极彼此电隔离。

现在将参照图5描述操作半导体-超导体混合器件的方法。图5是概述该方法的流程图。

在框501，半导体-超导体混合器件被冷却到超导体组件超导的温度。换句话说，器件被冷却到低于超导体组件临界温度的温度。举例来说，本文提供的类型的器件的典型操作温度可能小于或等于50mK。该器件在其整个操作过程中维持在低于临界温度的温度。

本领域已知适用于将超导体器件冷却到操作温度的各种低温系统。一个说明性实例是稀释制冷机。

在框502，至少向器件的沟道施加磁场。

磁场可以是使用电磁铁等外部施加的“实际”磁场，换句话说，是经典磁场。

磁场可以是“有效”磁场。该器件可以包括铁磁绝缘体组件，其可以从超导体和铁磁绝缘体之间的界面提供电子的自旋相关散射。电子的自旋相关散射作为有效磁场。铁磁绝缘体的示例包括EuS和EuO。

由铁磁绝缘体提供的有效磁场可以与由电磁铁提供的实际磁场结合使用。在这样的实现中，有效磁场的强度可以利用实际施加的磁场来平均控制。

对器件施加实际或有效的磁场(经由自旋相关散射)可能会使器件中不同的自旋状态采用不同的能级。这种效应被称为“提升自旋简并性”。提升自旋简并性可能会关闭器件中微不足道的超导间隙并重新打开拓扑间隙。

磁场可以包括垂直于自旋轨道场方向(例如平行于布置在沟道114a上方的超导体组件的细长部分的长度)的分量。由超导体材料制造的组件的临界场可以是各向异性的，换句话说，可以取决于磁场的场方向而变化。在器件包括引线的实现中，在平行于超导体组件的细长部分的长度的方向上施加磁场可以使引线作为正常导体，而超导体组件保持超导。这可以允许沟道和引线之间的正常绝缘超(Normal-Insulator-Super，NIS)遂穿电导，而不是超绝缘超(Super-Insulator-Super，SIS)遂穿电导。作为说明，引线在平行于沟道的方向上的临界场可以是大约200mT的量级。

在器件的整个操作过程中施加磁场。作为说明，磁场强度可以大于或等于1T。

在使用边界耗尽栅极限定沟道的边缘的实现中，向边界耗尽栅极施加栅极电压。边界耗尽栅极通过耗尽来自边界栅极下方的半导体组件的区域的电荷载流子来静电地限定沟道的边缘。边界耗尽栅极还可以对沟道中的电势提供粗略的静电调谐。

在框503，向指状栅极施加电压。这使指状栅极向相应的沟道的区段施加相应的静电场。施加到每个指状栅极的电压可以是单独选择的。这可以允许控制沟道中的静电势。通过选择栅极电压可以实现各种效果。

纳米线中的静电势沿其长度随机变化。这被称为空间无序，或简称为无序。造成无序有各种可能的原因。不希望被理论所束缚，据信在材料和材料中的杂质之间的界面上捕获的电荷可能会导致无序。无序可能会使得难以在混合结构中诱导扩展的拓扑相。

指状栅极阵列的一个用例是补偿无序。通过为每个指状栅极单独选择栅极电压，可以平衡纳米线对应的区段中静电势中的局部变化。纳米线的每个部分都可能经历不同的静电场，这些不同的静电场起到平滑无序的作用。

更一般地说，指状栅极阵列可用于控制沿着纳米线的不同部分的电势。例如，可能期望研究不同电势对器件行为的影响。例如，人们可能希望研究电势下降、电势凸起或电势周期性(与各种波长间隔振荡)变化的影响，或者例如电势中的U形变化。指状栅极可用于提供所期望的定制电势分布，同时补偿无序。

阵列指状栅极的另一个用例是允许控制沟道的长度。如果向指状栅极施加适当的电压，该指状栅极可能耗尽纳米线的对应的区段。换句话说，纳米线的对应的区段被调谐到常规状态。耗尽的区段有效地成为沟道的端部。因此，沟道的长度是可选择的，通过操作所选择的指状栅极中的一个指状栅极来限定沟道的端部的位置。

这三种操作模式的任何组合，即无序补偿、电势定制和有效长度的控制都是可能的。例如，可以将所选择的外部指状栅极限定为沟道的长度，并且可以操作位于所选择的外部指状栅极之间的指状栅极以控制沟道中的静电电势以补偿无序和/或提供定制的电势分布。所选择的外部指状栅极可以是单个指状栅极或指状栅极组。

这两个用例在图6中示出。图6是示出了沿着纳米线长度的静电势的模拟图。

图6中的固体轨迹显示了一个理想化的情况，其中恒定的静电势在纳米线中的长度为x的沟道中被诱导。

图6中的虚线轨迹显示了与理想化的情况相比静电势沿着纳米线长度的随机变化的图示。

通过在纳米线的任一端部选择指状栅极或指状栅极组，并使所选择的指状栅极耗尽纳米线的相应区域，指状栅极阵列可操作以控制沟道的长度x。沿着沟道长度x布置的指状栅极可操作以补偿静电势中的无序，使实际电势更接近理想化的情况。

在该示例中，单个沟道被限定在纳米线上。还设想可以操作指状栅极阵列以沿着单个纳米线限定两个或更多个沟道。换句话说，指状栅极可以可操作以限定串联布置的多个沟道之间的结。这对于构建包括多个可操作连接的沟道的量子比特器件可能有用。

在其中半导体-超导体混合器件包括至少一个引线的实现中，指状栅极可操作以允许对沟道的电子特性进行各种测量。

这些测量依赖于沟道和引线之间电子的遂穿。指状栅极阵列允许控制遂穿发生的位置，从而可以表征在沿着纳米线上不同点处的电子特性。这可能为扫描遂穿显微镜提供替代品，由于这些器件的操作条件以及沟道上方存在超导体层所带来的挑战，扫描遂穿显微镜实际上无法应用于半导体-超导体混合器件。

为了引起沟道和引线之间的电子的遂穿，选择布置在引线上方的指状栅极。不完全耗尽沟道和引线之间的半导体材料的电压被施加到所选择的指状栅极。与沟道的电势相比，该电压通常为零或正电压。这可以允许在沟道和在所选择的指状栅极的位置处的引线之间的遂穿电导，利用半导体作为可调谐的隧道势垒。以这种方式操作的指状栅极在本文中可以称为处于“光谱模式”。

同时，阵列中的其他指状栅极可以被操作以限定沟道的端部，以补偿无序，和/或如前所述定制沟道中的电势。特别地，可以操作其他指状栅极以抵消或修改由在光谱模式下操作所选择的指状栅极引起的沟道中静电电势的任何改变。

测量通过引线的遂穿电流。这可能包括使用连接到引线的放大器电路来放大遂穿电流。关于沟道在所选择的指状栅极位置处的电子特性的信息可以基于测量的遂穿电流来确定。例如，如果Majorana零模式存在于所选择的指状栅极位置处，或者换句话说，所选择的指状栅极对应于拓扑区域的端部，则可以观察到零偏置峰。相反，如果处于光谱模式的指状栅极位于拓扑区域的中心，则可以观察到遂穿电导中零偏置周围的间隙。

可选地，电压偏置可被施加到(多个)引线，并且可测量遂穿电流作为电压偏置的函数。

可以通过迭代地选择阵列的一个或多个不同的指状栅极以光谱模式操作并测量所选择的(多个)指状栅极的遂穿电流来扫描沟道的特性。取决于正在执行的测量，可以以光谱模式一次操作一个或多个不同的指状栅极或任何组合的指状栅极。

当所选择的新栅极以光谱模式操作时，向阵列的其他栅极施加的电压可以被修改以抵消由于在光谱模式中操作所选择的栅极而导致的沟道中的静电势的任何改变，或者修改沟道中的静电势。换句话说，每次迭代可以包括修改向一个或多个另外的指状栅极施加的电压以及修改向所选择的指状栅极施加的电压。

测量遂穿电流可以是局部遂穿电流。为了测量局部遂穿电流，阵列的一个指状栅极以光谱模式操作。该方法可以包括基于局部遂穿电流确定局部电导。

测量的遂穿电流可以是非局部遂穿电流。当器件包括两个引线，并且与每个引线相关联的至少一个指状栅极以光谱模式操作时，可以测量非局部遂穿电流。遂穿电流可以提供通过沟道的电流的测量，因为电流可以通过沟道从一个引线流向另一个引线。非局部颠倒可以基于非局部遂穿电流来确定。沟道的拓扑间隙的大小可以基于非局部电导来确定。

更一般地，布置在任何数目的引线上的任何数目的指状栅极可以在光谱模式下操作，从而允许通过任何数目的端子进行测量。

在测量期间，可能会对引线施加电压偏置。可能期望测量遂穿电导作为引线上的电压偏置的函数。

测量的空间分辨率取决于指状栅极的间隔。大约100nm的空间分辨率是可实现的。

现在将参考图7解释制造本文所描述类型的半导体-超导体混合器件的方法。图7是概述该方法的流程图。

在框701，制造半导体组件。制造半导体组件通常包括在衬底上方生长一层或多层的一种或多种半导体材料。用于生长半导体组件的有用技术的示例包括分子束外延(MBE)、金属有机气相外延(MOVPE)等。

可选地，制造半导体组件还可以包括选择性地蚀刻半导体材料的层以形成具有期望的形状的半导体组件。例如，可蚀刻层以形成台面。蚀刻可在制造超导体组件之前或之后进行。用于蚀刻III-V半导体材料的示例蚀刻剂组合物包括柠檬酸、磷酸和过氧化氢的水溶剂。

在框702，制造超导体组件。

制造超导体组件可以包括在半导体组件上方全局沉积超导体材料层，然后图案化超导体材料层以形成超导体组件。如本文所用，“全局沉积”指代覆盖沉积材料的整个表面。图案化可以包括剥离过程或由掩模控制的选择性蚀刻。适用于超导体材料的合适蚀刻剂是可商购的。适用于蚀刻铝的一个示例蚀刻剂是Transene D，它是磷酸、正硝基苯磺酸钠(sodium-n-nitrobenzene sulfonate)和乙酸的水溶剂。

备选地，超导体组件可以通过超导体材料的选择性沉积来制造。例如，超导体组件可以通过由阴影壁控制的定向沉积来制造。阴影壁是布置在衬底上的结构，其阻挡材料束，从而限定材料未沉积的阴影区域。利用阴影壁的一个示例方法在US2020/0243742A1中描述。

在器件包括一个或多个引线的实现中，一个或多个引线可以在制造超导体组件的同时由超导体材料制造。备选地，一个或多个引线可以在单独的步骤中制造。当一个或多个引线与超导体组件分开制造时，一个或多个引线可以包括与超导体组件不同的材料。

在框703，制造指状栅极阵列。任何边界耗尽栅极或另外的栅极电极可以与指状栅极阵列同时制造。

在半导体-超导体混合器件包括一个或多个引线的实现中，制造指状栅极阵列可以包括在一个或多个引线和超导体组件上方沉积电介质材料层，然后在电介质材料层上形成指状栅极阵列。电介质材料层可以通过原子层沉积生长。

形成指状栅极阵列可包括电极材料的全局沉积，然后图案化电极材料以形成指状栅极阵列。

指状栅极阵列可以分阶段制造。第一组间隔开的指状栅极可以在电介质材料层上制造。然后，可以在第一组指状栅极上形成电介质。形成电介质可以包括沉积电介质层，例如通过原子层沉积。备选地，在指状栅极由具有绝缘的原生氧化物(诸如铝)的金属形成的实现中，形成电介质可以包括氧化第一组指状栅极的表面。在形成电介质之后，可以在第一组的状指栅极的间隔中形成第二组指状栅极。这可以允许指状栅极更紧密地组装在一起。

可以理解的是，以上实施例仅作为示例进行了描述。

更一般地，根据本文公开的一个方面，提供了一种半导体-超导体混合器件，包括：半导体组件，其在使用时包括沟道纳米线形式的沟道；能够通过邻近效应在半导体组件中诱导超导性的超导体组件；以及指状栅极阵列，其可单独操作以将相应的静电场施加到沟道的相应的区段。指状栅极阵列允许对纳米线的对应的区段中的电势进行局部控制。

例如，沟道可以具有在10至125nm范围内的宽度，并且至少为1μm的长度。超导体组件可包括布置在沟道上方的细长条带。

半导体组件可以是包括布置在上势垒和下势垒之间的量子阱的异质结构。特别是，已经研究了基于量子阱的器件使用指状栅极阵列。可以替代地使用其他半导体组件，例如选择性区域生长组件。

该器件还可以包括边界耗尽栅极，该边界耗尽栅极可操作以静电限定沟道的第一边缘，该指状栅极阵列可操作以静电限定沟道的第二边缘，第二边缘与第一边缘相对。

半导体-超导体混合器件还可包括：第一引线，第一引线被布置在指状栅极阵列的第一子阵列下方；以及电介质，电介质被布置在第一引线和指状栅极阵列之间。第一引线可具有边缘，边缘与沟道间隔所选择的距离以允许沟道和第一引线之间的电子遂穿。作为说明，该距离可在20至200nm的范围内。在这样的实现中，当指状栅极被调谐到适当的结构时，测量引线和沟道之间的遂穿电流是可能的。这可以允许对沟道的电子特性进行研究。

引线可操作地连接到放大器电路。放大器电路可以是电流-电压放大器。放大器电路用于放大遂穿电流，以更容易地检测遂穿电流。

半导体-超导体混合器件还可以包括第二引线，第二引线可以被布置在指状栅极阵列的第二子阵列下方，第二子阵列与第一子阵列分离，电介质还可以被布置在第二引线和指状栅极阵列之间，第二引线可以具有边缘，边缘与沟道间隔所选择的距离以允许沟道和第二引线之间的电子遂穿。

与第一引线一样，第二引线可以可操作地连接到放大器电路。放大器电路可以是电流-电压放大器。

包含至少两个引线可以允许测量沟道的更宽范围的电子特性。例如，可以实现非局部电导的测量。

本文提供的器件可以包括任何数目的引线。

指状栅极阵列可以包括下层指状栅极和上层指状栅极。该器件还可以包括覆盖下层指状栅极的电介质。上层指状栅极可以被布置在电介质的顶部，并且可以与下层指状栅极状横向偏移。电介质可以限定对应于下层指状栅极之间间隔的凹槽。上层的指状栅极可以至少部分地被布置在凹槽中。通过分两个阶段制造指状栅极阵列，可以实现更高密度的指状栅极。例如，第一组指状栅极可以提供指导第二组指状栅极制造的模板。

下层的指状栅极可以包括具有绝缘的原生氧化物的金属。电介质层可以包括金属的原生氧化物。这可以允许更方便地形成指状栅极之间的电介质。例如，金属可以是铝，当简单地暴露于氧气时，它可以形成原生氧化物。

指状栅极中的每个指状栅极可以具有小于或等于150nm的宽度，可选地，具有小于或等于25nm的宽度。相邻指状栅极之间的间隔可以小于或等于25nm。通过提供窄的、紧密间隔的指状栅极，可以实现对沟道的电子特性的更高分辨率控制和/或测量。

指状栅极的数目可适当取决于沟道的长度来选择。指状栅极阵列可包括至少10个指状栅极，可选地，包括至少40个栅极电极。提供大量指状栅极可允许对纳米线的电子性质进行更大的控制。

超导体组件可包括超导体的细长条带，细长条带可被布置在沟道上方，细长条带可具有小于或等于125nm的宽度，超导体组件可具有两个端部，两个端部中的每个端部可被电接地。

另一方面提供了一种操作半导体-超导体混合器件的方法，该方法包括：将半导体-超导体混合器件冷却到超导体组件超导的温度；至少向半导体-超导体混合器件的沟道施加磁场；以及向指状栅极施加电压。

向指状栅极施加电压可以包括向指状栅极中的相应的指状栅极施加单独选择的电压。例如，向指状栅极施加电压可以包括操作至少一个指状栅极以补偿沟道的相应的区段中的局部无序。“局部无序”指代纳米线的静电势与目标静电势的随机偏差。局部无序可能来自例如捕获电荷、材料中的杂质和其他来源。补偿沟道中的无序可以允许在器件中诱导扩展的拓扑相。

备选地或附加地，向相应的指状栅极中的多个指状栅极施加单独所选择的电压可包括在沟道中诱导预定的电势分布。

该方法还可包括选择指状栅极以作为第一端部指状栅极。施加电压可包括操作第一端部指状栅极以耗尽来自沟道的相应的区段的电荷载流子，从而限定沟道的有源区的第一端部。

该方法还可包括选择指状栅极以作为第二端部指状栅极；并且施加电压包括操作第二指状栅极以耗尽来自沟道的相应的区段的电荷载流子，从而限定沟道的有源区的第二端部。该指状栅极阵列可操作以通过选择性地耗尽来自沟道的端部的电荷载流子来控制沟道的有源部分的长度。该方法还可包括改变沟道的有源部分的长度，例如通过选择指状栅极的新组合来作为第一端部指状栅极和第二端部指状栅极。

该方法除了控制沟道的长度外，还可包括补偿沟道中的无序和/或定制电势。例如，第一端部指状栅极和第二端部指状栅极之间可具有另外的指状栅极；并且施加电压可包括操作另外的指状栅极以补偿沟道的相应的区段中的局部无序。

不与沟道的有源部分对准的指状栅极，即超出第一端部指状栅极和第二端部指状栅极，可以被操作以耗尽来自沟道的相应的区段的电荷载流子。一组相邻的指状栅极可以被操作以限定沟道的第一端部。一组相邻的指状栅极可以被操作以限定沟道的第二端部。

该器件还可以包括第一引线，第一引线被布置在指状栅极阵列的第一子阵列下方；以及电介质，被布置在引线和指状栅极阵列之间。第一引线可以具有边缘，边缘与沟道间隔所选择的距离以允许沟道和第一引线之间的电子遂穿。在这样的实现中，该方法还可以包括：选择第一子阵列的一个指状栅极；以及通过以下方式测量遂穿电流：向所选择的指状栅极施加电压，电压被选择以在第一引线和对应于所选择的指状栅极的沟道的区段之间引起电子的遂穿；以及测量通过第一引线的电流。遂穿电流的测量可以允许确定沟道的电子特性。例如，零偏置峰的检测可以指示在对应于所选择的指状栅极的沟道的区段处存在Majorana零模式。

该方法还可包括向第一引线施加偏置电压。

该方法可包括使用所选择的指状栅极测量遂穿电流，并同时操作至少一个其他指状栅极以补偿沟道中的局部无序。该方法还可包括同时使用至少一个其他指状栅极控制沟道的长度。

该方法还可以包括选择第一子阵列的不同指状栅极，并测量遂穿电流。沿着沟道的长度的电子特性可以通过在纳米线的多个不同区段处测量遂穿电流来表征。遂穿电流的测量可以提供沟道中电势的测量，因此可以用于表征沟道的特性。

该器件还可以包括第二引线，第二引线被布置在指状栅极阵列的第二子阵列下方，第二子阵列与第一子阵列分离；并且电介质还可以被布置在第二引线和指状栅极阵列之间。第二引线可以具有边缘，边缘与沟道间隔所选择的距离以允许沟道和第二引线之间的电子遂穿。该方法还可以包括选择第二子阵列的一个指状栅极；以及通过以下方式测量遂穿电流：向所选择的指状栅极所施加电压，电压被选择以在第一引线和对应于所选择的指状栅极的沟道的区段之间引起电子的遂穿；以及测量通过第二引线的电流。通过同时测量通过两个或更多引线的遂穿电流，可以基于遂穿电流确定通过沟道的非局部电导。该方法还可以包括向第一引线和第二引线施加偏置电压，例如源极偏置和漏极偏置。

该方法还可包括选择不同的指状栅极的组合并测量遂穿电流。通过迭代指状栅极的组合，可以测量通过沟道的不同部分的电子特性。

该方法还可包括基于测量的电流确定通过沟道的非局部电导。

应当理解，在方法方面的实践中使用的器件可以具有参考器件方面描述的任何特征。

又一方面提供了一种制造本文所述类型的半导体-超导体混合器件的方法，该方法包括：制造半导体组件；制造超导体组件；以及制造指状栅极阵列。

制造半导体组件可以包括：在衬底上形成堆叠形式的半导体异质结构，以及通过蚀刻选择性地去除半导体异质结构以形成台面形式的半导体组件。

然后，可以制造诸如接合焊盘和传输线之类的附加的金属组件。随后可以制造指状栅极阵列。将附加的金属组件与器件的有源部分的栅极分开制造可能是有用的，因为附加的金属组件可能比栅极更厚，并且可能使用更低分辨率的制造工艺。

制造指状栅极阵列可以包括：形成下层指状栅极，下层指状栅极包括多个指状栅极，多个指状栅极之间具有间隔；在下层指状栅极上方形成电介质；以及在电介质上形成上层指状栅极，上层的指状栅极被布置在下层的指状栅极之间的间隔上方。通过以这种方式分两个阶段制造指状栅极阵列，可以获得更高密度的指状栅极。例如，可以解除由诸如电子束光刻技术的有限分辨率所施加的限制。

下层指状栅极可以由具有绝缘的原生氧化物的金属形成；电介质包括金属的原生氧化物。这可以允许方便地形成电介质，而不需要在下层指状栅极上方沉积电介质层。

一旦给出本文的公开，所公开技术的其他变体或用例对本领域技术人员来说可能变得显而易见。公开的范围不受所描述的实施例的限制，而仅受所附权利要求的限制。

Claims (15)

1.一种半导体-超导体混合器件，包括：

半导体组件，所述半导体组件在使用时包括纳米线形式的沟道；

超导体组件，能够通过邻近效应在所述半导体组件中诱导超导性；以及

指状栅极阵列，所述指状栅极可单独操作以将相应的静电场施加到所述沟道的相应的区段。

2.根据权利要求1所述的半导体-超导体混合器件，还包括：

第一引线，所述第一引线被布置在所述指状栅极阵列的第一子阵列下方；以及

电介质，被布置在所述第一引线和所述指状栅极阵列之间；

其中所述第一引线具有边缘，所述边缘与所述沟道间隔所选择的距离以允许所述沟道和所述第一引线之间的电子遂穿；

可选地，其中所述第一引线可操作地连接到放大器电路。

3.根据权利要求2所述的半导体-超导体混合器件，还包括第二引线，

其中所述第二引线被布置在所述指状栅极阵列的第二子阵列下方，所述第二子阵列与所述第一子阵列分离；

其中所述电介质还被布置在所述第二引线和所述指状栅极阵列之间；并且

其中所述第二引线具有边缘，所述边缘与所述沟道间隔所选择的距离以允许所述沟道和所述第二引线之间的电子遂穿；

可选地，其中所述第二引线可操作地连接到放大器电路。

4.根据前述权利要求中任一项所述的半导体-超导体混合器件，其中所述半导体组件是异质结构，所述异质结构包括被布置在上势垒和下势垒之间的量子阱；

可选地，其中：

i)所述半导体-超导体混合器件还包括边界耗尽栅极，所述边界耗尽栅极可操作以静电限定所述沟道的第一边缘，并且所述指状栅极阵列可操作以静电限定所述沟道的第二边缘，所述第二边缘与所述第一边缘相对；或者

ii)所述半导体-超导体混合器件还包括另一指状栅极阵列，所述另一指状栅极阵列被布置在所述沟道的与所述指状栅极阵列相对侧，所述指状栅极阵列可操作以静电地限定所述沟道的相反的边缘。

5.根据前述权利要求中任一项所述的半导体-超导体器件，其中所述指状栅极阵列包括下层指状栅极和上层指状栅极；

其中所述器件还包括覆盖所述下层指状栅极的电介质层；

其中所述上层指状栅极被布置在所述电介质层顶部，并且与所述下层指状栅极横向偏移；

可选地，其中下层的所述指状栅极包括具有绝缘的原生氧化物的金属，并且所述电介质层包括所述金属的所述原生氧化物。

6.根据权利要求5所述的半导体-超导体混合器件，其中所述电介质层限定对应于下层的所述指状栅极之间的间隔的凹槽；并且

其中上层的所述指状栅极至少部分地被布置在所述凹槽中。

7.根据前述权利要求中任一项所述的半导体-超导体混合器件，其中：

i)所述指状栅极中的每个指状栅极具有小于或等于150nm的宽度，可选地，具有小于或等于25nm的宽度；以及/或者

ii)所述指状栅极阵列包括至少10个指状栅极，可选地，包括至少40个指状栅极。

8.根据前述权利要求中任一项所述的半导体-超导体混合器件，其中所述超导体组件包括超导体的细长条带，其中所述细长条带被布置在所述沟道上方，并且其中所述细长条带具有小于或等于125nm的宽度，

可选地，其中所述超导体组件具有两个端部，所述两个端部中的每个端部被电接地。

9.一种操作根据前述权利要求中任一项所述的半导体-超导体混合器件的方法，所述方法包括：

将所述半导体-超导体混合器件冷却到所述超导体组件超导的温度；

至少向所述半导体-超导体混合器件的所述沟道施加磁场；以及

向所述指状栅极施加电压。

10.根据权利要求9所述的方法，其中向所述指状栅极施加电压包括向所述指状栅极中的相应的指状栅极施加单独选择的电压，可选地，其中向所述指状栅极施加所述电压包括操作至少一个指状栅极以补偿所述沟道的相应的区段中的局部无序。

11.根据权利要求9或权利要求10所述的方法，还包括：

选择指状栅极以作为第一端部指状栅极；并且

其中施加所述电压包括操作所述第一端部指状栅极以耗尽来自所述沟道的相应的区段的电荷载流子，从而限定所述沟道的有源区的第一端部；

可选地，其中所述方法还包括：

选择指状栅极以作为第二端部指状栅极；并且

其中施加所述电压包括操作所述第二指状栅极以耗尽来自所述沟道的相应的区段的电荷载流子，从而限定所述沟道的所述有源区的第二端部。

12.根据权利要求11所述的方法，还包括改变所述沟道的所述有源区的长度；并且/或者

其中所述第一端部指状栅极和所述第二端部指状栅极之间具有另外的指状栅极，并且施加所述电压包括操作所述另外的指状栅极以补偿所述沟道的所述有源区的相应的区段中的局部无序。

13.根据权利要求9至12中任一项所述的方法，其中所述器件还包括：

第一引线，所述第一引线被布置在所述指状栅极阵列的第一子阵列下方；以及

电介质，被布置在所述引线和所述指状栅极阵列之间；

其中所述第一引线具有边缘，所述边缘与所述沟道间隔所选择的距离以允许所述沟道和所述第一引线之间的电子遂穿；并且

其中所述方法还包括：

选择所述第一子阵列的一个指状栅极；以及

通过以下方式测量遂穿电流：

向所选择的所述指状栅极施加电压，所述电压被选择以在所述第一引线和对应于所选择的所述指状栅极的所述沟道的所述区段之间引起电子的遂穿；以及

测量通过所述第一引线的电流；

可选地，其中所述方法还包括：

选择所述第一子阵列的不同指状栅极，以及测量所述遂穿电流。

14.根据权利要求13所述的方法，其中所述器件还包括：

第二引线，

其中所述第二引线被布置在所述指状栅极阵列的第二子阵列下方，所述第二子阵列与所述第一子阵列分离；

其中所述电介质还被布置在所述第二引线和所述指状栅极阵列之间；

其中所述第二引线具有边缘，所述边缘与所述沟道间隔所选择的距离以允许所述沟道和所述第二引线之间的电子遂穿；

其中所述方法还包括：

选择所述第二子阵列的一个指状栅极；以及

通过以下方式测量遂穿电流：

向所选择的所述指状栅极施加电压，所述电压被选择以在所述第一引线和对应于所选择的所述指状栅极的所述沟道的所述区段之间引起电子的遂穿；

向所述第一引线和所述第二引线施加相应的电压偏置；以及

测量通过所述第二引线的电流；

可选地，其中所述方法还包括：

选择所述第二子阵列的不同指状栅极，以及测量所述遂穿电流。

15.一种制造权利要求1至8中任一项所限定的半导体-超导体混合器件的方法，所述方法包括：

制造所述半导体组件；

制造所述超导体组件；以及

制造所述指状栅极阵列；

可选地，其中制造所述指状栅极阵列包括：

形成下层指状栅极，所述下层指状栅极包括多个指状栅极，所述多个指状栅极之间具有间隔；

在所述下层指状栅极上方形成电介质；以及

在所述电介质上形成上层指状栅极，上层的所述指状栅极被布置在下层的所述指状栅极之间的间隔上方；

可选地，其中所述下层指状栅极由具有绝缘的原生氧化物的金属形成，并且所述电介质包括所述金属的所述原生氧化物。