CN117859419A - 具有侧面结的半导体-超导体混合器件 - Google Patents

具有侧面结的半导体-超导体混合器件 Download PDF

Info

Publication number
CN117859419A
CN117859419A CN202180101297.9A CN202180101297A CN117859419A CN 117859419 A CN117859419 A CN 117859419A CN 202180101297 A CN202180101297 A CN 202180101297A CN 117859419 A CN117859419 A CN 117859419A
Authority
CN
China
Prior art keywords
gate
superconductor
depletion
semiconductor
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180101297.9A
Other languages
English (en)
Inventor
G·W·温克勒
J·K·甘布勒四世
K·A·范胡格达伦
F·卡里米
R·M·鲁钦
C·M·马库斯
S·瓦伊缇克纳斯
A·S·普希尔
A·达尼连科
D·萨博尼斯
E·C·奥法雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Publication of CN117859419A publication Critical patent/CN117859419A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/30—Devices switchable between superconducting and normal states
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体‑超导体混合器件(400)，包括半导体组件(420)，被配置为承载2DEG或2DHG；超导体组件(430)，用于在半导体组件的沟道中诱导超导性；以及一组耗尽栅极(452、545、456)。超导体组件包括接地的超导体条带。耗尽栅极包括用于限定沟道的第一外部区段的第一外部栅极(452a、452b)；用于限定沟道的第二外部区段的第二外部栅极(456a、456b)；以及用于限定沟道的内部区段的内部栅极(454a、454b)。该器件还包括第一结，该第一结包括在第一外部栅极和内部栅极之间的间隔，以及用于选通第一间隔的辅助栅极(470a)；以及第二结，该第二结包括在第二外部栅极和内部栅极之间的间隔，以及用于选通第二间隔的辅助栅极(470b)。辅助栅极可操作以将沟道连接至引线(472a、472b)。

Description

具有侧面结的半导体-超导体混合器件
背景技术
在适当的条件下，邻近超导体的半导体纳米线预计将承载物质的拓扑相。这使它们成为容错量子计算机构建块的有希望的候选者。具体实现方式是通过基于二维电子气(“2DEG”)的半导体纳米线，该半导体纳米线与传统超导体邻近耦合，通常作为外延2D晶片堆叠的一部分生长，但在制造过程中材料生长后也可以沉积。该材料平台具有相当大的自旋轨道耦合和大的电子g因子，这是形成拓扑状态的关键成分。2D平台允许通过涉及蚀刻和沉积的自上而下的光刻图案化来实现复杂的器件几何形状。
拓扑相以纳米线末端的一对马约拉纳(Majorana)零模(MZM)的形式表现出来。沿着纳米线的主体，远离末端，单电子光谱中存在间隙。实验通常在纳米线末端使用隧道光谱来检测隧道电导中的零偏置峰(ZBP)。
通过形成这样的纳米线的网络并在网络的某些部分诱导拓扑状态，可以创建量子比特，其可以被操纵用于量子计算。量子比特(也称为量子位(qubit))是一种元素，可以在其上执行具有两种可能结果的测量，但在任何给定时间(未被测量时)实际上可以处于对应于不同结果的两种状态的量子叠加中。
为了诱导拓扑相，将器件冷却到超导体(例如铝)表现出超导行为的温度。超导体在相邻半导体中引起邻近效应，由此半导体与超导体界面附近的区域也表现出超导特性，即在相邻半导体中诱导出超导配对间隙。当向器件施加磁场施时，MZM正是在半导体的这个区域中形成的。
磁场的作用是提升半导体中的自旋简并性。量子系统中的简并性是指不同的量子态具有相同能级的情况。提升简并性意味着使这些态采用不同的能级。自旋简并性是指不同的自旋态具有相同能级的情况。自旋简并性可以通过磁场来提升，从而导致不同自旋极化电子之间的能级分裂。这被称为塞曼效应(Zeeman effect)。塞曼能量(即能级分裂的幅度)应该至少与超导间隙一样大，以便关闭微不足道的超导间隙并重新打开系统中的拓扑间隙。
诱导MZM通常还需要通过利用静电势门控纳米线来调整纳米线中的电荷载流子的静电势。静电势是使用栅电极施加的。施加静电势可以操纵半导体组件的电导带或价带中的电荷载流子的数目。
需要表征半导体-超导体混合系统的电子特性。非局部电导测量特别令人感兴趣。非局部电导是通过纳米线的两个端子的电导，与局部电导测量相反，局部电导测量是在超导体组件和半导体组件的一个端子之间测量电导。
图1中示出了用于测量非局部电导的比较系统100的示意性平面图。系统100包括被配置为承载2DEG的半导体异质结构110。超导体组件120被布置在半导体异质结构110上方。超导体组件120为T形并包括在长度方向x上延伸的细长条带部分和在宽度方向y上延伸的分支122。分支122被连接到电接地。
栅极堆叠被布置在器件上方。栅极堆叠选择性地从半导体异质结构的区域中耗尽电荷载流子，这些区域不在超导体组件下方。这限定了超导体组件下方的沟道区域。沟道区域是半导体组件的有源部分，电流可以流过该沟道区域。
结被布置在超导体组件120的细长条带部分的末端处。每个结包括一组电极130、132和134。操作电极134以在电极134下方的半导体组件的区域中诱导被称为引线的正常导电区域。然后，通过向电极130和132施加栅极电压，使在有源区域和电极134下方的引线之间的电子遂穿成为可能。非局部电导可以基于隧道电流的测量来确定。
发明内容
本文提供了一种半导体-超导体混合器件。该器件包括半导体组件，被配置为承载二维电子气或二维空穴气；超导体组件，被布置在半导体组件上方，超导体组件能够通过邻近效应在半导体组件的沟道区域中诱导超导性；以及一组耗尽栅极，被布置在半导体组件上方，一组耗尽栅极被配置为通过沿沟道区域的边缘耗尽来自半导体组件的区域的电荷载流子来限定沟道区域的边界。该超导体组件包括具有两个末端的超导体材料的细长条带，末端中的至少一个末端被电接地。该组耗尽栅极包括：至少一个第一外部耗尽栅极，用于限定沟道区域的第一外部区段；至少一个第二外部耗尽栅极，用于限定沟道区域的第二外部区段；以及至少一个内部耗尽栅极，用于限定第一外部区段和第二内部区段之间的沟道区域的内部区段。该器件还包括：第一结，包括在至少一个第一外部耗尽栅极和至少一个内部耗尽栅极之间的第一间隔，以及用于选通第一间隔的第一辅助栅极；第二结，包括在至少一个第二外部耗尽栅极和至少一个内部耗尽栅极之间的第二间隔，以及用于选通第二间隔的第二辅助栅极。第一辅助栅极和第二辅助栅极各自可操作以将沟道区域电连接至相应的引线。
还提供了一种操作半导体-超导体混合器件的方法。该方法包括将器件冷却至超导体组件超导的温度；向一组耗尽栅极施加栅极电压，以通过沿着沟道区域的边缘耗尽来自半导体组件的区域的电荷载流子来限定沟道区域；至少向半导体组件的沟道区域施加磁场；以及向辅助栅极施加栅极电压以将沟道区域电连接至引线。
本概述旨在以简化的形式介绍下面在具体实施方式中进一步描述的概念选择。本发明内容不旨在识别所要求保护的主题的关键特征或基本特征，也不旨在用于限制所要求保护的主题的范围。所要求保护的主题也不限于解决本文中指出的任何或所有缺点的实现。
附图说明
为了帮助理解本公开的实施例并展示如何实施这些实施例，仅以示例的方式参考附图，其中：
图1是根据比较示例的半导体-超导体混合器件的示意性平面图；
图2是半导体-超导体混合器件的第一示例的示意性平面图；
图3是沿图2的B…B线的示意性横截面；
图4是半导体-超导体混合器件的第二示例的示意性平面图；
图5是示例侧面结的示意性平面图；
图6是显示图1所示类型的器件中电势作为沿A…A线的位置的函数的模拟图；
图7是显示图4所示类型的器件中电势作为沿C…C线的位置的函数的模拟图；
图8是显示图1所示类型的器件中作为能量和位置的函数的局部态密度的模拟结果的热图；
图9是显示在图2所示类型的器件中作为能量和位置的函数的局部态密度的模拟结果的热图；以及
图10是概述操作本文所描述类型的半导体-超导体混合器件的方法的流程图。
具体实施方式
如本文所用，动词“包括”用作“包括或由组成”的简写。换句话说，尽管动词“包括”旨在成为一个开放式术语，但明确考虑用封闭术语“由组成”替换该术语，特别是在与化学组合物有关的情况下。
诸如“顶部”、“底部”、“左侧”、“右侧”、“上方”、“下方”、“水平”和“垂直”的方向术语在本文中用于描述方便，并且涉及相关附图中所示的方向。为避免任何疑问，使用该术语并不旨在限制器件在外部参考系中的方向。
如本文所用，术语“超导体”是指当冷却到低于材料的临界温度Tc的温度时变得超导的材料。该术语的使用不旨在限制器件的温度。
“纳米线”是具有纳米级宽度和至少10，可选地至少100，或至少500，或至少1000的长宽比的细长构件。纳米线的典型示例具有的宽度范围为10至500nm，可选地，50至100nm或75至125nm。长度通常为微米量级，例如至少1μm，或至少10μm。本文所述的器件的沟道区域通常采用纳米线的形式，纳米线的边缘通过使用栅电极以静电方式限定。
缩写“2DEG”代表‘二维电子气’。“2DHG”代表‘二维空穴气’。
“半导体-超导体混合结构”包括半导体组件和超导体组件。超导体组件被配置为通过邻近效应在半导体组件中诱导超导性。特别地，该术语指的是能够显示拓扑行为的结构，诸如马约拉纳零模或其他对量子计算有用的激励。操作条件通常包括将结构冷却到超导体组件的Tc以下的温度，向该结构施加磁场，并向该结构施加静电选通。
已经发现，使用图1显示类型的器件检测拓扑行为是困难的。本文提供了可以更容易地执行拓扑相位测量的器件。
现在将参考图2和图3解释半导体-超导体混合器件的第一示例，图2是器件的示意性平面图。图3是沿图2的A…A线的示意性横截面。
器件200包括半导体组件220、超导体组件230、具有相邻的耗尽栅极之间的结的一组耗尽栅极252、254和256，以及用于选通这些结的辅助栅极270a和270b。
半导体组件220是半导体异质结构的形式。半导体异质结构包括被布置在下势垒222和上势垒226之间的量子阱224。该结构被称为异质结构，因为量子阱包括不同于下势垒和上势垒的(多种)材料的材料。下势垒和上势垒的材料可以各自独立选择。
下势垒222和上势垒226的配置没有特别的限制，前提是这些层允许电荷载流子(即电子或空穴)被俘获在量子阱224中。下势垒222可以包括由一种或多种不同材料组成的一个或多个层。上势垒226可以包括由一种或多种不同材料组成的一个或多个层。由多个层构造势垒可以提供缺陷过滤，即可以减少所用材料的晶体结构中位错的影响。
量子阱层224可包括半导体材料层，该半导体材料层与下势垒222和上势垒226的材料相比具有相对小的带隙。混合器件中拓扑相的质量强烈依赖于半导体组件和超导体组件之间的耦合程度。上势垒226也可用于调整量子阱中超导体和2DEG之间的耦合，如US2021/126181Al中所述。
可用于形成量子阱的说明性材料描述在例如Odoh和Njapba的“半导体量子阱器件综述(A Review of Semiconductor Quantum Well Devices)”(《物理理论和应用进展(Advances in Physics Theories and Applications)》，2015年第46版第26-32页)以及S.Kasap，P.Capper(Eds.)的“施普林格电子和光子材料手册(Springer HandbookofElectronics and Photonic Materials)”(DOI 10.1007/978-3-319-48933-9_40)中。
特别地，半导体异质结构可以包括Ⅲ-V半导体材料。Ⅲ-V半导体材料可以是各自包括选自铟、铝和镓的至少一种III族元素；以及选自砷、磷和锑的至少一种V族元素的化合物或合金。异质结构的材料例如可以各自独立地包括公式1的材料：
AlxlnyGazAs
其中x、y和z的值是独立选择的，并且是范围0到1。x、y和z的总和可以是1。特别有用的材料的示例包括砷化铟、砷化铝铟、砷化铟镓、砷化铝镓和砷化铝铟镓。如将理解的，异质结构的材料的电子性质可以通过改变它们的组成和化学计量来控制。
还可以考虑使用其他类别的半导体材料。例如，异质结构可以包括Ⅱ-VI半导体材料。Ⅱ-VI半导体材料的示例包括碲化镉、碲化汞、碲化铅和碲化锡。异质结构可以包括IV族半导体材料。例如，异质结构可以包括硅、锗和/或硅锗合金。包括IV族半导体材料的异质结构可以承载2DHG。
在操作中，电荷在量子阱224中局部化。更具体地说，量子阱224可以承载2DEG或2DHG。然后，可以通过使用耗尽栅极将2DEG或2DHG进一步约束到沟道区域224a，这将在下面更详细地讨论。沟道区域224a可以是以纳米线的形式被布置在超导体组件230下方。可以在这样的纳米线中产生感兴趣的激发，诸如马约拉纳零模。
图3进一步示出了器件200被布置在衬底210上。衬底可以是要在其上构建器件的任何结构。衬底通常包括晶片，即一片单晶材料。晶片材料的示例包括磷化铟、砷化镓、锑化铟、砷化铟和硅。衬底可以是更精细的工件，还包括被布置在晶片上或晶片上方的附加结构。衬底可以包括两种或更多种材料的层。
超导体组件230被布置在半导体组件220的上方。可选的电介质可以存在于半导体组件220和超导体组件230之间，超导体组件230呈在长度方向x上延伸的细长条带的形式。
超导体组件230可具有小于或等于250nm的宽度，可选地具有40至60nm，还可选地45至55nm的宽度。
超导体组件沿着器件的内部区段和外部区段的长度延伸，以下讨论。
超导体组件230是线性和无分支的。超导体组件的一个末端被连接到地，例如，被连接到接地平面或经由接触焊盘连接到外部接地。另一个末端也可以可选地被连接到地面。
可以适当地选择用于形成超导体组件的材料。超导体通常是s波超导体。可以使用本领域已知的各种s波超导体中的任何一种。示例包括铝、铟、锡和铅，在某些情况下铝是优选的。在使用铝的实现方式中，超导体组件230可以例如具有2到10nm范围内的厚度。
电介质240覆盖超导体组件230。可用作电介质的材料的示例包括氧化硅(SiOx)、亚硝酸硅(SiNx)、氧化铝(AIOx)、和氧化锆(HfOx)。
器件200还包括一组耗尽栅极252、254和256。该组耗尽栅极包括第一外部耗尽栅极252和第二外部耗尽栅极256，其中内部耗尽栅极254被布置在其间。该组耗尽栅极可以由任何适当的导电材料制成，通常是正常导电的金属，诸如金或钛。
耗尽栅极252、254和256与超导体组件230重叠，并且通过电介质240与超导体组件230分离。
当使用时，电压被施加到耗尽栅极，电压被选择以从半导体组件220的相应区域耗尽电荷载流子。超导体230从静电场中隔开半导体组件220的一部分。耗尽栅极和超导体组件因此共同限定了半导体组件220的沟道区域224a的边界。可以独立选择施加到耗尽栅极的个体电压。这可以允许有源区域的不同部分被调整到不同的电势。
限定有源区的两个边缘的单个耗尽栅极可被称为“接合栅极”。器件200的耗尽栅极252、254和256各自是接合栅极。
在内部耗尽栅极254与两个外部耗尽栅极252和256中的每一个之间提供相应的间隔，从而形成结。结将沟道区域224a分别划分为器件内部部分264中的内部区段以及外部部分262和266中的外部区段。在使用中，内部区段可被调整到拓扑状态，外部区段可被调整到平凡状态。内部区段可被称为“导线”，内部区段的长度可被称为"导线长度"。
内部区段的长度可以在1至50μm范围内、可选地在2至3μm范围内、还可选地在2.4至2.6μm的范围内。
可以选择外部区段的长度大于系统的最大超导相干长度(本文也称为“最大相干长度”)。最大相干长度ξ可以使用公式1计算：
其中是归约普朗克常数，vf是费米速度，Δ是诱导超导能隙。
例如，外部区段可以具有大于系统最大相干长度的至少5倍的长度。作为说明，每个外部区段可以具有至少2μm的长度。通常，每个外部区段具有等于内部区段的长度。
通过提供长度大于系统最大相干长度的外部区段并将这些区域调整到平凡状态，可以获得滤波效果。外部区段可以充当内部区段264和接地连接之间的准粒子滤波器。换句话说，平凡区域将导线264的拓扑区段与接地连接分开。接地连接可能会将准粒子引入拓扑区段264，这可能会破坏拓扑相。
每个结设置有相应的辅助栅极270a和270b。在使用中，将电压施加到辅助栅极以将半导体组件的对应区域调整为导电状态。在该示例中，辅助栅极使半导体组件的对应部分充当正常导电引线。也形成了引线和沟道区域224a之间的电连接。因此，通过沟道的非局部电导的测量可以通过测量通过引线的电流来执行。已经发现，使用这种辅助栅极可以允许连接到沟道，而对沟道中的电势的干扰非常小。
可以将引线连接到适当的放大器电路以允许测量电流。例如，引线可以延伸到接触焊盘，并且可以经由连接到接触焊盘的线键或类似物耦合到放大器电路。放大器电路可以是电流到电压转换器。合适的放大器的示例是可从巴塞尔精密仪器获得的SP938c电流到电压转换器。
由于引线被布置到纳米线的侧面，而不是在比较示例中的纳米线末端，可以允许引线更好地耦合到低动量状态，换句话说，可以更容易地检测低动量电子。这是有用的，因为拓扑相位由多模线中的最低动量模式形成。此外，由于超导体组件在其末端而不是通过分支连接到地，因此可以避免在马约拉纳零模之间的纳米线的本体中存在附加状态。
在其中半导体-超导体混合器件是量子位器件的组件的实现方式中，在混合器件上执行测量的能力可用于例如调整量子位。
现在将参考图4描述半导体-超导体混合器件400的第二示例。器件400具有耗尽栅极的不同布置和不同的结配置，并且包括金属引线而不是半导体引线。器件200本身可以被修改为包括金属引线。金属引线在器件200中可能特别有用，因为器件200包括用于调整结的较少栅极。
器件400包括半导体组件420、超导体组件430以及一组耗尽栅极452、454和456。电介质存在于超导体组件430上方，并且该组耗尽栅极被布置在电介质上方。
半导体组件和超导体组件如先前参考器件200所述。
器件400与器件200的不同之处在于，每个耗尽栅极都是分裂栅极。通过“分裂栅极”，指代一对间隔开的电极，这些电极被布置在器件的有源区的相对侧。该对中的每个电极可被独立操作。
耗尽栅极包括第一外部耗尽栅极对452a和452b、内部耗尽栅极对454a和454b以及第二外部耗尽栅极对456a和456b。这对耗尽栅极可操作以分别限定和调整第一外部区段462、内部区段464和第二外部区段466中的沟道区域。由于每个个体的耗尽栅极可被独立操作，因此与沟道区域的每个区段具有单个耗尽栅极的器件200相比，这可以允许对有源区和结区域中的电势进行更精细的控制。
如前面参考第一示例所描述的，在操作中，外部区段可被调整到平凡状态并且内部区段可被调整到拓扑状态。外部区段的长度可以被选择为大于系统的最大相干长度。
在该示例中，分裂耗尽栅极的边缘与超导体组件重叠，在每对分裂栅极之间提供间隔。提供重叠是有用的，因为这允许超导体组件容易地限定有源区的边缘：超导体组件从耗尽栅极施加的静电场中隔开有源区。在变体中，原则上可以省略重叠，但这可能会使器件更难操作。
考虑图4中所示的左手结，可以看出，该结包括外部栅极452a和内部栅极454a之间的第一间隔，以及外部栅极452b和内部栅极454b之间的第二间隔。
用于左侧结的辅助栅极470a被配置为在第二间隔的区域中选通半导体组件。由辅助栅极470a诱导的导电连接区在外部栅极452b和内部栅极454b之间延伸。因此，通过向栅极452b和454b施加栅极电压，可以修改连接的性质。这可以允许控制沟道区域和引线之间的耦合程度。有源区相对侧上的栅极452a和452b可操作以将沟道区域的本体中的化学势与连接区中的化学势分开控制。换句话说，使用分裂栅极可以允许部分独立于沟道区域的本体的性质来调整结的性质。
在该示例中，左金属引线472a被布置在用于左手结的辅助栅极470a下方，右金属引线472b被布置在用于右手结的辅助栅极470b下方。金属引线的使用是与第一示例中被调整到正常导电状态的半导体的使用的替代方案。金属引线可以与超导体组件430共面，并且可以与超导体组件430同时由超导体材料制造。引线472a和472b通过电介质240与相应的辅助栅极分离。金属引线的使用可以允许在器件操作期间更自由地选择辅助栅极电压，因为当存在金属引线时，辅助栅极不需要在半导体组件中诱导导电沟道。
取决于器件操作期间磁场的取向，金属引线472a和472b在器件操作期间可以相对于超导正常导电，这是由于超导体组件的临界磁场的各向异性。例如，可以平行于超导体组件430的长度施加磁场，引线可以垂直于超导体组件430延伸。引线在器件操作期间正常导电是有用的，因为这允许马约拉纳零模的电导光谱测量。
图4器件中的结是偏移结。参考左手结，第一和第二间隔彼此横向偏移距离d。距离d是从第一间隔的中点到第二间隔的中点在x方向上测量的。可以酌情选择偏移d。例如，偏移可以在100到500nm的范围内，可选地在180到220nm范围内，还可选地在为200nm。
通过提供具有偏移的结，可以减少结处的电势的不均匀性。不均匀的电势可以诱导局部态，这可以增加噪声并使拓扑信号更难测量。这可以允许更容易地检测拓扑态。
可以对所示的部件进行各种修改。
在所示的器件中，金属引线472被直接布置在半导体组件上。在变体中，半导体组件和金属引线之间可以存在电介质。这种电介质在超导体组件与半导体组件形成相对的肖特基欧姆接触的情况下是有用的。
所示的器件的超导体组件各自在一个末端处连接到地。在变体中，超导体组件的两个末端都可以连接到地。
在器件200中所有耗尽栅极为接合栅极，并且在器件400中所有耗尽栅极为分裂栅极。还设想到包括接合栅极和分裂栅极的组合的器件。例如，外部耗尽栅极可以各自为接合栅极，并且内部耗尽栅极可以为分裂栅极。
在包括分裂栅极的器件中，包括偏移是可选的。沟道区域相对侧上的电极之间的间隔可以彼此对齐。
所示的器件各自具有两个结。还设想到包括三个或更多结的器件。例如，一些变体可以具有拓扑区段中的另一结。一些变体可以具有多个由平凡区段分隔的拓扑区段。
可以使用各种结配置。一个示例在图5中示出。
图5示出了在一对外部耗尽栅极552a和552a以及一对内部耗尽栅极554a和554b之间相对布置的超导体组件530的结。
结包括在外部耗尽栅极552a和内部耗尽栅极554a之间的第一间隔s1，以及在外部耗尽栅极552b和内部耗尽栅极554b之间的第二间隔s2。辅助栅极570被布置在外部耗尽栅极552b和内部耗尽栅极554b之间，并且延伸到第二间隔s2中。
两个相邻耗尽栅极之间的间隔的大小可以被测量为x方向上耗尽栅极之间的最短距离。
第一间隔s1的大小没有特别限制，可以适当地选择，前提是内部耗尽栅极552a和外部耗尽栅极554b彼此电隔离。可能希望间隔s1尽可能窄。
第二间隔s2的大小没有特别限制，前提是存在用于辅助栅极570的间隔。在该示例中，间隔s2在100至200nm范围内，可选地在140至160nm范围内。
该示例的辅助栅极570被配置为在器件的引线和器件的沟道之间提供量子点接触。量子点接触是包含鞍点的静电势。理想地，量子点接触尽可能靠近沟道而不干扰沟道的静电。
辅助栅极570包括靠近沟道布置的尖端。辅助栅极的尖端提供量子点接触并允许调整连接区域。在该示例中，尖端具有在25至15nm范围内的宽度，可选地为30至40nm。
该示例的辅助栅极还包括远离尖端延伸的主体。主体通常比尖端宽，并且例如可以具有至少80nm的宽度。在该示例中，引线是半导体组件的区域，当使用时，使用辅助栅极调整到导电状态。主体用于限定该区域。主体下方的区域还可以充当电荷载流子的储存器，其可以充当正常导电引线。
图5还示出了耗尽栅极可以被配置为减少制造期间中错位的影响。半导体-超导体混合器件通常通过构建器件的层来制造。超导体组件和电极通常使用平版印刷制造。有时会发生用于制造超导体组件和电极的光刻掩模的错位。
为了减少错位的影响，耗尽栅极设有沿y方向延伸的倒角边缘。相邻电极的倒角边缘彼此成角度远离。倒角的角度可以约为45°。以此方式，电极之间的间隔最窄的点将接近纳米线，即使用于限定纳米线的掩模与用于限定栅极的掩模之间存在小的错位。
可以从图6和图7中理解在沟道一侧处布置引线的一个效果。
图6是显示在图1所示类型的比较器件中，电势作为沿着A…A线的位置的函数的模拟结果的曲线图。在这样的器件中，在超导体组件120和引线134之间存在电势势垒B。
图7是显示在图4所示类型的器件中，电势作为沿着C…C线的位置的函数的模拟结果的曲线图。在结处存在势阱W。
电势分布的差异影响可以使用两种类型的器件检测内容。
在半导体-超导体混合器件的沟道中，电子可以占据高动量态或低动量态。低动量电子的检测特别相关，因为这可能允许识别马约拉纳零模的存在。
在多模导线中，在导线x方向速度最低(动量k_x最低)的子带中形成拓扑模式。拓扑模式还具有导线y方向上的最高速度(动量k_y最高)。
具有较高动量k_x的模式处于平凡状态，并且在x方向上具有较大的速度。x方向上的大速度有助于克服势垒B。x方向上的低势垒或势阱W有利于测量低动量模式。这可以通过将引线布置到侧面来实现。低动量模式的y方向上的大速度有助于克服从侧面进入引线的潜在势垒。
因此，高动量电子能够克服或遂穿势垒B，而低动量电子则不能。因此，虽然可以使用比较器件测量平凡状态，但检测可能处于拓扑状态的低动量电子是困难的。
对于具有被布置到纳米线侧面的引线的器件，低动量态可以更容易地被检测到，这得益于它们相对较大的k_y。
可以从图8和9中理解与使用通过其末端连接到地的线性超导体组件相关的影响。
图8是显示图1所示类型的比较器件中作为能量和位置的函数的局部状态密度模拟结果的热图。特别感兴趣的状态是E≈0处的状态。马约拉纳零模将在E≈0处，并且将成对存在于纳米线的末端处。810a和810b处的状态与马约拉纳零模的存在一致。
在图8中，在可能的MZM之间的区域820中存在附加状态。该区域对应于‘T’的分支122的位置，其中超导体组件连接到地。这些额外状态的存在表明分支破坏了拓扑相行为：理想的拓扑系统将在沿着沟道的主体的单电子光谱中具有间隙，而在图8中并非如此。
图9是显示根据本公开的器件中作为能量和位置的函数的局部状态密度的模拟的结果的热图。
可以看出，在区域910a和910b中存在与马约拉纳零模一致的状态。在比较情况中存在的朝向沟道中间的附加状态不存在。这说明在其末端而不是通过分支接地超导体组件可以避免对拓扑相的破坏。
现在将参考图9描述操作如本文所述的半导体-超导体部件的方法。图9是概述该方法的流程图。
在框1001，将器件冷却至超导体组件超导的温度。典型地，在小于1K的温度下操作器件。已经描述了各种合适的低温系统，例如稀释制冷机。在操作期间将器件保持在其操作温度。
在框1002处，向一组耗尽栅极施加栅极电压，以通过耗尽来自有源区域的边界的电荷载流子来来限定有源区域。
在框1003，至少向半导体组件的沟道区域施加磁场。该磁场通常包括沿x方向施加的组件，即平行于纳米线。该磁场可具有1至2T量级的场强。该磁场提升器件中的自旋简并性，换句话说，引起不同的自旋状态，在没有施加的场的情况下，该自旋状态具有相等的能量以具有不同的能量。
在框1004，向辅助栅极施加栅极电压。施加到辅助栅极的栅极电压在沟道区域和相应的引线之间形成电连接。
如将理解的，框1002、1003和1004的操作在时间上重叠。当施加磁场时，施加到耗尽栅极的栅极电压可被选择以将沟道的外部区段调整到平凡状态，并且将沟道的内部区段调整到拓扑状态。
引线可以是金属引线。可替代地，引线可以是半导体组件的区域，这些区域被调整为通过施加到辅助栅极的栅极电压充当正常导体。
该方法还可以包括测量通过引线的电流。
可以理解的是，以上实施例仅通过示例的方式进行了描述。
更一般地，根据本文公开的一个方面，提供了一种半导体-超导体混合器件。该半导体-超导体混合器件包括半导体组件，被配置为承载二维电子气或二维空穴气；超导体组件，被布置在半导体组件上方，超导体组件能够通过邻近效应在半导体组件的沟道区域中诱导超导性；以及一组耗尽栅极，被布置在半导体组件上方，一组耗尽栅极被配置为通过沿沟道区域的边缘耗尽来自半导体组件的区域的电荷载流子来限定沟道区域的边界。该超导体组件包括具有两个末端的超导体材料的细长条带，末端中的至少一个末端被电接地。该组耗尽栅极包括：至少一个第一外部耗尽栅极，用于限定沟道区域的第一外部区段；至少一个第二外部耗尽栅极，用于限定沟道区域的第二外部区段；以及至少一个内部耗尽栅极，用于限定第一外部区段和第二内部区段之间的沟道区域的内部区段。该器件还包括：第一结，包括在至少一个第一外部耗尽栅极和至少一个内部耗尽栅极之间的第一间隔，以及用于选通第一间隔的第一辅助栅极；第二结，包括在至少一个第二外部耗尽栅极和至少一个内部耗尽栅极之间的第二间隔，以及用于选通第二间隔的第二辅助栅极。第一辅助栅极和第二辅助栅极各自可操作以将沟道区域电连接至相应的引线。
沟道区可以是纳米线的形式。
外部耗尽栅极可以被配置为将外部区段调整至平凡状态。至少一个内部耗尽栅极可以被配置为将内部区段调整至拓扑状态。将沟道的外部区段调整至平凡状态可以提供滤波效果，从而保护内部区段的拓扑相位。平凡末端区段将内部区段(拓扑导线区段)与接地的连接分开。接地的连接可能会损害拓扑相位。
第一外部区段和第二外部区段可以各自具有大于或等于半导体-超导混合器件的最大超导相干长度的长度。例如，第一外部区段和第二外部区段可以各自具有大于器件的超导相干长度的至少5倍的长度。第一外部区段和第二外部区段可以各自具有等于内部区段长度的长度。最大超导相干长度根据如上文所述的公式1计算。
例如，第一和第二外部区段可各自具有至少2μm的长度。
内部区段的长度可以在1至50μm的范围内、可选地在2至3μm的范围内、还可选地在2.4至2.6μm的范围内。第一和/或第二外部区段可以具有等于内部区段的长度的长度。
超导体组件的两个末端可以被电接地。
超导体组件实质上可以由细长条带组成。在这样的实现方式中，超导体组件可以与一个或多个用于将超导体连接到地的接触焊盘和/或一个或多个超导接地平面整体形成。
超导体组件可以具有小于或等于250nm的宽度，可选地具有40至60nm的宽度，还可选地具有45至55nm的宽度。
细长条带可以是无分支的。这可以允许更容易地诱导拓扑行为。细长条带通常是线性的。
半导体-超导体混合器件还可以包括被布置在一组耗尽栅极和超导体组件之间的电介质。电介质可以在一些实现方式中用于防止超导体组件和耗尽栅极之间的电流流动。
至少一个内部耗尽栅极可以是单个耗尽栅极。在这样的实现方式中，内部耗尽栅极在超导体组件的上方延伸，使得超导体组件将内部区段与内部耗尽栅极隔开。
在替代实现方式中，至少一个内部耗尽栅极是一对相对的耗尽栅极，该对的每个耗尽栅极沿着内部区段的相应边缘被布置。一对相对的耗尽栅极在本文中也被称为“分裂栅极”。分裂栅极的使用可以允许对沟道区域中的电势进行更大程度的控制。
至少一个第一和/或至少一个第二外耗尽栅极可以是成对的相对的耗尽栅极。特别地，第一和第二外部耗尽栅极可以各自是成对的相对的耗尽栅极。
在包括一个或多个分裂栅极的实现方式中，沟道区域的第一侧上的两个相邻耗尽栅极之间的间隔与沟道区域的与第一侧相对的第二侧上的两个相邻耗尽栅极之间的间隔横向偏移。换句话说，一个或多个结可以是偏移结。偏移结可以减少器件中的谐振数。
引线可以是半导体组件的区域，其中辅助栅极被配置为将引线调整至正常导电状态。
可选地，引线可以是金属引线。在这样的实现方式中，金属的性质没有特别限制。例如，金属可以是超导体材料；在这样的实现方式中，引线和超导体组件可以同时制造。
半导体组件通常是异质结构，包括被布置在上势垒和下势垒之间的量子阱。
辅助栅极可以被配置为在引线和沟道区域之间提供量子点接触。特别地，辅助栅极可以具有尖端，尖端被配置为提供量子点接触。尖端可以具有25至15nm范围内的宽度，可选地具有30至40nm范围内的宽度。使用量子点接触可以避免沟道的静电性质的改变。
引线被布置到细长条带的侧面。引线可以垂直于细长条带延伸。
在另一方面，本发明提供了一种操作如本文所描述的半导体-超导体混合器件的方法。该方法包括：将器件冷却至超导体组件超导的温度；向一组耗尽栅极施加栅极电压，以通过沿着沟道区域的边缘耗尽来自半导体组件的区域的电荷载流子来限定沟道区域；至少向半导体组件的沟道区域施加磁场；以及向辅助栅极施加栅极电压以将沟道区域电连接至引线。
向该组耗尽栅极施加栅极电压可包括将外部区段调整至平凡状态，以及将内部区段调整至拓扑状态。
该方法还可以包括测量通过引线的电流，可以基于这样的测量导出通过沟道区域的非局部电导。
在其中半导体组件的区域将充当引线的实现方式中，向辅助栅极施加栅极电压导致这些区域充当导体。
一旦给出本文的公开内容，所公开技术的其他变体或用例对于本领域技术人员来说可能变得显而易见。公开内容的范围不受所描述的实施例的限制，而仅受随附的权利要求的限制。

Claims (15)

1.一种半导体-超导体混合器件，包括：
半导体组件，被配置为承载二维电子气或二维空穴气；
超导体组件，被布置在所述半导体组件上方，所述超导体组件能够通过邻近效应在所述半导体组件的沟道区域中诱导超导性；以及
一组耗尽栅极，被布置在所述半导体组件上方，所述一组耗尽栅极被配置为通过沿所述沟道区域的边缘耗尽来自所述半导体组件的区域的电荷载流子来限定所述沟道区域的边界；
其中所述超导体组件包括具有两个末端的超导体材料的细长条带，所述末端中的至少一个末端被电接地；
其中所述一组耗尽栅极包括：
至少一个第一外部耗尽栅极，用于限定所述沟道区域的第一外部区段；
至少一个第二外部耗尽栅极，用于限定所述沟道区域的第二外部区段；以及
至少一个内部耗尽栅极，用于限定所述第一外部区段和所述第二内部区段之间的所述沟道区域的内部区段；
其中所述器件还包括：
第一结，包括在所述至少一个第一外部耗尽栅极和所述至少一个内部耗尽栅极之间的第一间隔，以及用于选通所述第一间隔的第一辅助栅极；
第二结，包括在所述至少一个第二外部耗尽栅极和所述至少一个内部耗尽栅极之间的第二间隔，以及用于选通所述第二间隔的第二辅助栅极；以及
其中所述第一辅助栅极和所述第二辅助栅极各自可操作以将所述沟道区域电连接至相应的引线。
2.根据权利要求1所述的半导体-超导体混合器件，其中：
所述外部耗尽栅极被配置为将所述外部区段调整至平凡状态；
所述至少一个内部耗尽栅极被配置为将所述内部区段调整至拓扑状态。
3.根据权利要求1或权利要求2所述的半导体-超导体混合器件，其中：
所述第一外部区段和所述第二外部区段各自具有大于或等于所述半导体-超导体混合器件的最大超导相干长度的长度；以及/或者
所述第一外部区段和所述第二外部区段各自具有至少2μm的长度。
4.根据前述权利要求中任一项所述的半导体-超导体混合器件，其中：
所述超导体组件的两个末端均被电接地；以及/或者所述超导体组件实质上由所述细长条带组成；以及/或者所述细长条带是无分支的。
5.根据前述权利要求中任一项所述的半导体-超导体混合器件，还包括被布置在所述一组耗尽栅极和所述超导体组件之间的电介质；
可选地，其中所述耗尽栅极中的至少一个耗尽栅极在所述超导体组件上方延伸，使得所述超导体组件将所述内部区段与所述内部耗尽栅极隔开。
6.根据前述权利要求中任一项所述的半导体-超导体混合器件，其中所述至少一个内部耗尽栅极是单个耗尽栅极。
7.根据权利要求1至5中任一项所述的半导体-超导体混合器件，其中所述至少一个内部耗尽栅极是一对相对的耗尽栅极，所述一对中的每个耗尽栅极沿着所述内部区段的相应边缘被布置。
8.根据前述权利要求中任一项所述的半导体-超导体混合器件，其中所述第一外部耗尽栅极和所述第二外部耗尽栅极各自是一对相对的耗尽栅极。
9.根据权利要求7或权利要求8所述的半导体-超导体混合器件，其中：
所述沟道区域的第一侧上的两个相邻耗尽栅极之间的间隔与所述沟道区域的与所述第一侧相对的第二侧上的两个相邻耗尽栅极之间的间隔横向偏移。
10.根据前述权利要求中任一项所述的半导体-超导体混合器件，其中：
所述引线是所述半导体组件的区域，所述辅助栅极被配置为将所述引线调整至正常导电状态；或者
所述引线是金属引线。
11.根据前述权利要求中任一项所述的半导体-超导体混合器件，其中所述引线垂直于所述细长条带延伸。
12.根据前述权利要求中任一项所述的半导体-超导体混合器件，其中所述半导体组件是异质结构，所述异质结构包括被布置在下势垒和上势垒之间的量子阱。
13.根据前述权利要求中任一项所述的半导体-超导体混合器件，其中所述辅助栅极具有相应的尖端，所述尖端被配置为在所述沟道区域和所述引线之间提供量子点接触。
14.一种操作根据前述权利要求中任一项所述的半导体-超导体混合器件的方法，所述方法包括：
将所述器件冷却至所述超导体组件超导的温度；
向所述一组耗尽栅极施加栅极电压，以通过沿着所述沟道区域的边缘耗尽来自所述半导体组件的区域的电荷载流子来限定所述沟道区域；
至少向所述半导体组件的所述沟道区域施加磁场；以及
向所述辅助栅极施加栅极电压以将所述沟道区域电连接至所述引线；
可选地，其中所述方法还包括测量通过所述引线的电流。
15.根据权利要求14所述的方法，其中：
向所述一组耗尽栅极施加所述栅极电压包括将所述外部区段调整至平凡状态，以及将所述内部区段调整至拓扑状态；以及/或者
所述引线是所述半导体组件的区域，通过向所述辅助栅极施加所述栅极电压而使所述区域导电。
CN202180101297.9A 2021-08-06 2021-08-06 具有侧面结的半导体-超导体混合器件 Pending CN117859419A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2021/045075 WO2023014376A1 (en) 2021-08-06 2021-08-06 Semiconductor-superconductor hybrid device having side-junctions

Publications (1)

Publication Number Publication Date
CN117859419A true CN117859419A (zh) 2024-04-09

Family

ID=77543670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180101297.9A Pending CN117859419A (zh) 2021-08-06 2021-08-06 具有侧面结的半导体-超导体混合器件

Country Status (8)

Country Link
US (1) US20240349628A1 (zh)
EP (1) EP4381919A1 (zh)
JP (1) JP2024531110A (zh)
KR (1) KR20240037951A (zh)
CN (1) CN117859419A (zh)
AU (1) AU2021459254A1 (zh)
CA (1) CA3227228A1 (zh)
WO (1) WO2023014376A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201718897D0 (en) * 2017-11-15 2017-12-27 Microsoft Technology Licensing Llc Superconductor-semiconductor fabrication
US20210126181A1 (en) 2019-10-24 2021-04-29 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device, its manufacture and uses

Also Published As

Publication number Publication date
WO2023014376A1 (en) 2023-02-09
KR20240037951A (ko) 2024-03-22
JP2024531110A (ja) 2024-08-29
AU2021459254A1 (en) 2024-01-18
EP4381919A1 (en) 2024-06-12
CA3227228A1 (en) 2023-02-09
US20240349628A1 (en) 2024-10-17

Similar Documents

Publication Publication Date Title
US9842921B2 (en) Direct tunnel barrier control gates in a two-dimensional electronic system
Stehno et al. Signature of a topological phase transition in the Josephson supercurrent through a topological insulator
US9748473B2 (en) Quantum well device with lateral electrodes
CN114600261A (zh) 半导体-超导体混合器件、其制造和用途
Zellekens et al. Hard-Gap Spectroscopy in a Self-Defined Mesoscopic In As/Al Nanowire Josephson Junction
Leblanc et al. From nonreciprocal to charge-4e supercurrent in Ge-based Josephson devices with tunable harmonic content
US20240341203A1 (en) Semiconductor-superconductor hybrid device including an electrode array
US12082512B2 (en) Semiconductor-superconductor hybrid device
US9164153B2 (en) Methods and apparatuses for low-noise magnetic sensors
CN117859419A (zh) 具有侧面结的半导体-超导体混合器件
US20230136676A1 (en) Superconductive qubit device and manufacturing method thereof
Bachsoliani et al. Mesoscopic Field-Effect-Induced Devices in Depleted Two-Dimensional Electron Systems
KR20240051931A (ko) 터널 배리어를 갖는 반도체-초전도체 하이브리드 디바이스
Vigneau et al. Revealing the band structure of InSb nanowires by high-field magnetotransport in the quasiballistic regime
CN117256212A (zh) 半导体器件以及用于制造和操作器件的方法
US20240284806A1 (en) Semiconductor device having an electrostatically-bounded active region
Schäpers et al. Control of interference effects in a two-dimensional-electron-gas/superconductor junction by the Josephson effect
Ando Quantum Transport in Mesoscopic Semiconductor Structures
Takahashi et al. Suppression of Andreev current due to transverse current flow in an InAs two-dimensional electrons
Fischer et al. Lateral electron tunnelling spectroscopy in etched GaAs/AlGaAs-based nanostructures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination