JPH07283304A - 分離酸化膜の形成方法 - Google Patents
分離酸化膜の形成方法Info
- Publication number
- JPH07283304A JPH07283304A JP9826194A JP9826194A JPH07283304A JP H07283304 A JPH07283304 A JP H07283304A JP 9826194 A JP9826194 A JP 9826194A JP 9826194 A JP9826194 A JP 9826194A JP H07283304 A JPH07283304 A JP H07283304A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- isolation oxide
- forming
- stop layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 分離酸化膜端の接合電界を緩和して、リーク
電流を小さくすることと同時に寄生ＭＯＳ型トランジス
タのしきい値電圧低下の防止して素子分離特性を向上で
きるようにした、ＬＯＣＯＳ法による分離酸化膜の形成
方法を提供することである。 【構成】 マスクとしてSi3 N4膜を使用し、ＬＯＣＯＳ
法により分離酸化膜を形成する方法において、酸化工程
において分離酸化膜を形成するに際し、酸化工程を複数
回に分けて実施して所定膜厚の分離酸化膜を形成する。
更に、酸化の各工間で不純物のイオン注入を実施してチ
ャネルストップ層を形成する。また、チャネルストップ
層の形成工程の後の酸化工程では、チャネルストップ層
の増速拡散を抑制するために酸化条件を緩和することも
できる。
電流を小さくすることと同時に寄生ＭＯＳ型トランジス
タのしきい値電圧低下の防止して素子分離特性を向上で
きるようにした、ＬＯＣＯＳ法による分離酸化膜の形成
方法を提供することである。 【構成】 マスクとしてSi3 N4膜を使用し、ＬＯＣＯＳ
法により分離酸化膜を形成する方法において、酸化工程
において分離酸化膜を形成するに際し、酸化工程を複数
回に分けて実施して所定膜厚の分離酸化膜を形成する。
更に、酸化の各工間で不純物のイオン注入を実施してチ
ャネルストップ層を形成する。また、チャネルストップ
層の形成工程の後の酸化工程では、チャネルストップ層
の増速拡散を抑制するために酸化条件を緩和することも
できる。
Description
【０００１】
【産業上の利用分野】本発明は、マスクとしてSi3 N4膜
を使用し、ＬＯＣＯＳ法により素子分離領域に分離酸化
膜を形成する方法に関し、更に詳細には、分離酸化膜端
での接合リーク電流の発生を抑制すると共に素子分離領
域での空乏層の延びを抑制して素子分離特性を向上でき
るようにした、ＬＯＣＯＳ法による分離酸化膜の形成方
法に関するものである。
を使用し、ＬＯＣＯＳ法により素子分離領域に分離酸化
膜を形成する方法に関し、更に詳細には、分離酸化膜端
での接合リーク電流の発生を抑制すると共に素子分離領
域での空乏層の延びを抑制して素子分離特性を向上でき
るようにした、ＬＯＣＯＳ法による分離酸化膜の形成方
法に関するものである。
【０００２】
【従来の技術】従来、一般に実施されているＬＯＣＯＳ
法による分離酸化膜の形成工程と、チャネルストップ層
形成のためのイオン注入工程は、以下のいずれかの方法
により実施されている。第１の方法は、図４（ａ）に示
すように、レジスト膜をマスクとしてパッド酸化膜及び
Si窒化膜（Si3 N4）を反応性イオンエッチングによりエ
ッチングしてポリシリコン膜を露出し、次いで不純物を
イオン注入してチャネルストップ層を形成し、続いてＬ
ＯＣＯＳ法により分離酸化膜を形成する工程を備えた分
離酸化膜の形成方法である。第２の方法は、図４（ｂ）
に示すように、ＬＯＣＯＳ法により分離酸化膜を形成
し、次いで不純物をイオン注入して分離酸化膜下にチャ
ネルストップ層を形成する工程を備えた分離酸化膜の形
成方法である。
法による分離酸化膜の形成工程と、チャネルストップ層
形成のためのイオン注入工程は、以下のいずれかの方法
により実施されている。第１の方法は、図４（ａ）に示
すように、レジスト膜をマスクとしてパッド酸化膜及び
Si窒化膜（Si3 N4）を反応性イオンエッチングによりエ
ッチングしてポリシリコン膜を露出し、次いで不純物を
イオン注入してチャネルストップ層を形成し、続いてＬ
ＯＣＯＳ法により分離酸化膜を形成する工程を備えた分
離酸化膜の形成方法である。第２の方法は、図４（ｂ）
に示すように、ＬＯＣＯＳ法により分離酸化膜を形成
し、次いで不純物をイオン注入して分離酸化膜下にチャ
ネルストップ層を形成する工程を備えた分離酸化膜の形
成方法である。
【０００３】ところで、不純物イオンを注入してチャネ
ルストップ層を形成するのは、ＬＯＣＯＳ法による分離
酸化膜（以下、簡単にＬＯＣＯＳ酸化膜と略称する）の
下側での接合電界分布を制御するためである。Si−SiO2
界面付近の不純物濃度がSiバルク中の濃度よりも極端に
高くなったり、低くなったりすると、素子分離特性が悪
くなる。即ち、Si−SiO2界面近傍の濃度が低いと、ＬＯ
ＣＯＳ酸化膜の下に空乏層が広がり易くなり、寄生ＭＯ
Ｓ型トランジスタのしきい値電圧が低下する。逆に、Si
−SiO2界面近傍の濃度が高いと、トランジスタ側からの
空乏層の伸びが抑えられ過ぎて電界の勾配が大きくなる
ため、接合リーク電流が大きくなる。従って、分離酸化
膜の形成に当たり、Si−SiO2界面付近とSiバルクとの間
で、不純物濃度があまり変化しないことが望ましい。
ルストップ層を形成するのは、ＬＯＣＯＳ法による分離
酸化膜（以下、簡単にＬＯＣＯＳ酸化膜と略称する）の
下側での接合電界分布を制御するためである。Si−SiO2
界面付近の不純物濃度がSiバルク中の濃度よりも極端に
高くなったり、低くなったりすると、素子分離特性が悪
くなる。即ち、Si−SiO2界面近傍の濃度が低いと、ＬＯ
ＣＯＳ酸化膜の下に空乏層が広がり易くなり、寄生ＭＯ
Ｓ型トランジスタのしきい値電圧が低下する。逆に、Si
−SiO2界面近傍の濃度が高いと、トランジスタ側からの
空乏層の伸びが抑えられ過ぎて電界の勾配が大きくなる
ため、接合リーク電流が大きくなる。従って、分離酸化
膜の形成に当たり、Si−SiO2界面付近とSiバルクとの間
で、不純物濃度があまり変化しないことが望ましい。
【０００４】
【発明が解決しようとする課題】一般的に言って、ボロ
ン（Ｂ）等の不純物が導入されているウェ−ハを酸化す
ると、Si−SiO2界面近傍の不純物濃度が低下し、逆にイ
オン注入によって不純物を導入したままの状態では、急
峻な不純物濃度のピークがSi−SiO2界面近傍に存在する
ことも良く知られた事実である。従って、第１の方法で
は、イオン注入の後にＬＯＣＯＳ酸化の工程が続くの
で、注入不純物の濃度ピークが緩和され、ＬＯＣＯＳ酸
化膜端でのリーク電流が少ない反面、ＬＯＣＯＳ酸化時
に注入不純物原子の増速拡散が起こり、Si−SiO2界面近
傍での不純物濃度が低下するので、挟チャネル効果及び
寄生ＭＯＳ型トランジスタのしきい値電圧が低下すると
言う欠点がある。他方、第２の方法では、酸化工程後に
イオン注入が実施され、酸化工程における注入不純物原
子の増速拡散現象は本来的に存在しないので、挟チャネ
ル効果及び寄生ＭＯＳ型トランジスタのしきい値電圧低
下は実際的には無視できるが、注入不純物原子の濃度ピ
ークがそのまま残るので、ＬＯＣＯＳ酸化膜端でのリー
ク電流が増大すると言う欠点を有する。
ン（Ｂ）等の不純物が導入されているウェ−ハを酸化す
ると、Si−SiO2界面近傍の不純物濃度が低下し、逆にイ
オン注入によって不純物を導入したままの状態では、急
峻な不純物濃度のピークがSi−SiO2界面近傍に存在する
ことも良く知られた事実である。従って、第１の方法で
は、イオン注入の後にＬＯＣＯＳ酸化の工程が続くの
で、注入不純物の濃度ピークが緩和され、ＬＯＣＯＳ酸
化膜端でのリーク電流が少ない反面、ＬＯＣＯＳ酸化時
に注入不純物原子の増速拡散が起こり、Si−SiO2界面近
傍での不純物濃度が低下するので、挟チャネル効果及び
寄生ＭＯＳ型トランジスタのしきい値電圧が低下すると
言う欠点がある。他方、第２の方法では、酸化工程後に
イオン注入が実施され、酸化工程における注入不純物原
子の増速拡散現象は本来的に存在しないので、挟チャネ
ル効果及び寄生ＭＯＳ型トランジスタのしきい値電圧低
下は実際的には無視できるが、注入不純物原子の濃度ピ
ークがそのまま残るので、ＬＯＣＯＳ酸化膜端でのリー
ク電流が増大すると言う欠点を有する。
【０００５】更に、図５及び図６を参照して上述のこと
を説明する。図５（ａ）及び（ｂ）は、上述した従来の
第１の方法を適用して不純物としてボロンをイオン注入
した場合のSi−SiO2界面近傍のボロン濃度及びＬＯＣＯ
Ｓ酸化膜端近傍の電界分布をそれぞれ模式的に図示した
ものであり、図５（ａ）は横軸に表面からの深さを縦軸
にボロン濃度を示し、図５（ｂ）はウェ−ハ断面の電界
分布を等高線で示したものである。図６（ａ）及び
（ｂ）は、それぞれ従来の第２の方法を適用した場合の
図５（ａ）及び（ｂ）と同様な図である。
を説明する。図５（ａ）及び（ｂ）は、上述した従来の
第１の方法を適用して不純物としてボロンをイオン注入
した場合のSi−SiO2界面近傍のボロン濃度及びＬＯＣＯ
Ｓ酸化膜端近傍の電界分布をそれぞれ模式的に図示した
ものであり、図５（ａ）は横軸に表面からの深さを縦軸
にボロン濃度を示し、図５（ｂ）はウェ−ハ断面の電界
分布を等高線で示したものである。図６（ａ）及び
（ｂ）は、それぞれ従来の第２の方法を適用した場合の
図５（ａ）及び（ｂ）と同様な図である。
【０００６】ＬＯＣＯＳ酸化膜の膜厚は、必要とされる
素子分離特性により決定される因子であって、所定膜厚
を形成するように酸化条件が設定される。従って、膜厚
を変えることによりボロン濃度を制御するようにするこ
とはできない。よって、イオン注入の後に所定の膜厚の
ＬＯＣＯＳ酸化膜を形成する従来の第１の方法では、酸
化条件は膜厚により一意的に定まり、Si−SiO2界面近傍
でのボロン濃度を制御することはできないので、図５
（ａ）に示すように、Si−SiO2界面でボロン濃度がSi層
より低下し、かつ不連続的であって、そのため寄生ＭＯ
Ｓ型トランジスタのしきい値電圧が低下する。よって、
素子分離特性の向上が難しい。また、ＬＯＣＯＳ酸化膜
端での電界分布が図５（ｂ）に示すようになり、ＬＯＣ
ＯＳ酸化膜下で寄生ＭＯＳ型トランジスタは、そのしき
い値電圧が低下し、ＯＮし易くなると言う欠点がある。
素子分離特性により決定される因子であって、所定膜厚
を形成するように酸化条件が設定される。従って、膜厚
を変えることによりボロン濃度を制御するようにするこ
とはできない。よって、イオン注入の後に所定の膜厚の
ＬＯＣＯＳ酸化膜を形成する従来の第１の方法では、酸
化条件は膜厚により一意的に定まり、Si−SiO2界面近傍
でのボロン濃度を制御することはできないので、図５
（ａ）に示すように、Si−SiO2界面でボロン濃度がSi層
より低下し、かつ不連続的であって、そのため寄生ＭＯ
Ｓ型トランジスタのしきい値電圧が低下する。よって、
素子分離特性の向上が難しい。また、ＬＯＣＯＳ酸化膜
端での電界分布が図５（ｂ）に示すようになり、ＬＯＣ
ＯＳ酸化膜下で寄生ＭＯＳ型トランジスタは、そのしき
い値電圧が低下し、ＯＮし易くなると言う欠点がある。
【０００７】一方、従来の第２の方法では、図６（ａ）
に示すように、Si−SiO2界面近傍でボロン濃度がピーク
を形成して高くなり過ぎる。その結果、図６（ｂ）に示
すように、ＬＯＣＯＳ酸化膜端で電界分布が急峻にな
り、そのため接合リーク電流が大きくなる。
に示すように、Si−SiO2界面近傍でボロン濃度がピーク
を形成して高くなり過ぎる。その結果、図６（ｂ）に示
すように、ＬＯＣＯＳ酸化膜端で電界分布が急峻にな
り、そのため接合リーク電流が大きくなる。
【０００８】上述のように、ＬＯＣＯＳ法による従来の
分離酸化膜の形成方法では、挟チャネル効果及び寄生Ｍ
ＯＳ型トランジスタのしきい値電圧低下の防止と、ＬＯ
ＣＯＳ酸化膜端でのリーク電流の増大の防止とはトレー
ドオフの関係にあり、同時に双方を満足させることはで
きなかった。
分離酸化膜の形成方法では、挟チャネル効果及び寄生Ｍ
ＯＳ型トランジスタのしきい値電圧低下の防止と、ＬＯ
ＣＯＳ酸化膜端でのリーク電流の増大の防止とはトレー
ドオフの関係にあり、同時に双方を満足させることはで
きなかった。
【０００９】以上の問題に鑑み、本発明は、分離酸化膜
端の接合電界を緩和して、リーク電流を小さくするよう
にし、同時に寄生ＭＯＳ型トランジスタのしきい値電圧
低下を防止して素子分離特性を向上できるようにした、
ＬＯＣＯＳ法による分離酸化膜の形成方法を提供するこ
とである。
端の接合電界を緩和して、リーク電流を小さくするよう
にし、同時に寄生ＭＯＳ型トランジスタのしきい値電圧
低下を防止して素子分離特性を向上できるようにした、
ＬＯＣＯＳ法による分離酸化膜の形成方法を提供するこ
とである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る分離酸化膜の形成方法は、マスクとし
てSi3 N4膜を使用し、ＬＯＣＯＳ法により素子分離領域
に分離酸化膜を形成する方法において、酸化工程にあっ
て前記分離酸化膜を形成するに際し、酸化工程を複数回
に分けて実施して所定膜厚の分離酸化膜を形成し、酸化
の各工程間で不純物のイオン注入を実施してチャネルス
トップ層を形成することを特徴としている。
に、本発明に係る分離酸化膜の形成方法は、マスクとし
てSi3 N4膜を使用し、ＬＯＣＯＳ法により素子分離領域
に分離酸化膜を形成する方法において、酸化工程にあっ
て前記分離酸化膜を形成するに際し、酸化工程を複数回
に分けて実施して所定膜厚の分離酸化膜を形成し、酸化
の各工程間で不純物のイオン注入を実施してチャネルス
トップ層を形成することを特徴としている。
【００１１】図３（ａ）及び（ｂ）は、本発明方法を適
用した場合のSi−SiO2界面近傍のボロン濃度及びＬＯＣ
ＯＳ酸化膜端近傍の電界分布を図５（ａ）及び（ｂ）と
同様にしてそれぞれ模式的に図示したものである。本発
明方法を適用した場合には、図３（ａ）に示すように、
ボロン濃度はSi−SiO2界面近傍でなだらかに変化し、図
３（ｂ）にしめすように電界分布は図５（ａ）と図６
（ａ）のほぼ中間の分布であって、上述の従来の第１及
び第２の方法の適用で生じたような問題は発生しない。
用した場合のSi−SiO2界面近傍のボロン濃度及びＬＯＣ
ＯＳ酸化膜端近傍の電界分布を図５（ａ）及び（ｂ）と
同様にしてそれぞれ模式的に図示したものである。本発
明方法を適用した場合には、図３（ａ）に示すように、
ボロン濃度はSi−SiO2界面近傍でなだらかに変化し、図
３（ｂ）にしめすように電界分布は図５（ａ）と図６
（ａ）のほぼ中間の分布であって、上述の従来の第１及
び第２の方法の適用で生じたような問題は発生しない。
【００１２】チャネルストップ層形成のために注入する
イオン種は、ｎチャネル領域（ｐタイプをドープ）であ
れば、BF2 + 、B + 、ｐチャネル領域（ｎタイプをドー
プ）であればP + 、As+ などであるが、本発明はｎチャ
ネル領域でB + を注入する場合に特に好適である。ま
た、酸化工程の回数は何回でも良いが、実際的には２回
で十分であって、２回の酸化工程の間で不純物のイオン
注入を実施する。Si3 N4をマスクとして素子分離領域に
熱酸化膜を形成する方法である限り、本発明方法を適用
でき、素子分離の構造はいかなる構造のものでもよい。
通常のＬＯＣＯＳ法、ＰＰＬ（Polysilicon Pad Locos)
法等による分離酸化膜の形成のみならず、素子分離領域
を熱酸化膜で形成するいかなる変形ＬＯＣＯＳ法にも適
用して、本発明の効果を奏することができる。
イオン種は、ｎチャネル領域（ｐタイプをドープ）であ
れば、BF2 + 、B + 、ｐチャネル領域（ｎタイプをドー
プ）であればP + 、As+ などであるが、本発明はｎチャ
ネル領域でB + を注入する場合に特に好適である。ま
た、酸化工程の回数は何回でも良いが、実際的には２回
で十分であって、２回の酸化工程の間で不純物のイオン
注入を実施する。Si3 N4をマスクとして素子分離領域に
熱酸化膜を形成する方法である限り、本発明方法を適用
でき、素子分離の構造はいかなる構造のものでもよい。
通常のＬＯＣＯＳ法、ＰＰＬ（Polysilicon Pad Locos)
法等による分離酸化膜の形成のみならず、素子分離領域
を熱酸化膜で形成するいかなる変形ＬＯＣＯＳ法にも適
用して、本発明の効果を奏することができる。
【００１３】更に、チャネルストップ層の形成工程の後
の酸化工程では、チャネルストップ層の増速拡散を抑制
するために酸化条件を緩和することにより、Si−SiO2界
面でのボロン濃度を最適な濃度に制御できる。酸化条件
の緩和とは、先の酸化工程より低い温度で酸化したり、
低い酸化剤濃度で酸化することを言う。
の酸化工程では、チャネルストップ層の増速拡散を抑制
するために酸化条件を緩和することにより、Si−SiO2界
面でのボロン濃度を最適な濃度に制御できる。酸化条件
の緩和とは、先の酸化工程より低い温度で酸化したり、
低い酸化剤濃度で酸化することを言う。
【００１４】
【実施例】以下、添付図面を参照し、実施例に基づいて
本発明をより詳細に説明する。実施例１ 図１は本発明に係るＬＯＣＯＳ（ＰＰＬ）法による分離
酸化膜の形成方法に適用した場合の各工程を示す工程
図、図２は図１に示す特定の段階での半導体素子の断面
図である。先ず、ステップ１としてｐ形基板上に膜厚１
０nmのパッド酸化膜（SiO2膜）を熱酸化方法により形成
し、ステップ２としてパッド酸化膜の上にに膜厚６０nm
のポリシリコン膜をＣＶＤ法により形成し、更にその上
に膜厚１００nmのSi窒化膜（Si3 N4膜）をＣＶＤ法によ
り形成する。
本発明をより詳細に説明する。実施例１ 図１は本発明に係るＬＯＣＯＳ（ＰＰＬ）法による分離
酸化膜の形成方法に適用した場合の各工程を示す工程
図、図２は図１に示す特定の段階での半導体素子の断面
図である。先ず、ステップ１としてｐ形基板上に膜厚１
０nmのパッド酸化膜（SiO2膜）を熱酸化方法により形成
し、ステップ２としてパッド酸化膜の上にに膜厚６０nm
のポリシリコン膜をＣＶＤ法により形成し、更にその上
に膜厚１００nmのSi窒化膜（Si3 N4膜）をＣＶＤ法によ
り形成する。
【００１５】次に、ホトリソグラフィ法を用いて素子分
離領域をエッチングする。即ち、ステップ４としてレジ
スト膜を塗布してマスクを作成し、次いでステップ５と
して図２（ａ）に示すように反応性イオンエッチング法
によりのSiO2膜１２及びSi3N4膜１６をエッチングして
ポリシリコン膜１４を露出させる。尚、図中、１０は基
板である。次いで、ステップ６として、図２（ｂ）に示
すように、H2／O2燃焼酸化法或いは高圧酸化法を用いて
露出したポリシリコン膜１４を酸化する。本実施例で
は、温度９５０°C 、H2／O2流量比１／１の下で酸化し
て２００nmのＬＯＣＯＳ酸化膜１８を形成する。この酸
化工程は、第１酸化工程である。この際、Si3 N4膜は酸
化剤をほとんど透過させないので、Si3 N4膜１６で覆わ
れた領域は、酸化されない。
離領域をエッチングする。即ち、ステップ４としてレジ
スト膜を塗布してマスクを作成し、次いでステップ５と
して図２（ａ）に示すように反応性イオンエッチング法
によりのSiO2膜１２及びSi3N4膜１６をエッチングして
ポリシリコン膜１４を露出させる。尚、図中、１０は基
板である。次いで、ステップ６として、図２（ｂ）に示
すように、H2／O2燃焼酸化法或いは高圧酸化法を用いて
露出したポリシリコン膜１４を酸化する。本実施例で
は、温度９５０°C 、H2／O2流量比１／１の下で酸化し
て２００nmのＬＯＣＯＳ酸化膜１８を形成する。この酸
化工程は、第１酸化工程である。この際、Si3 N4膜は酸
化剤をほとんど透過させないので、Si3 N4膜１６で覆わ
れた領域は、酸化されない。
【００１６】ステップ７として、図２（ｃ）に示すよう
に、膜厚２００nmのＬＯＣＯＳ酸化膜１８が形成された
素子分離領域に、ホウ素（B + ）をイオン注入してチャ
ネルストップ層２０を形成する。イオン注入の条件は、
加速電圧が８０KeV 、ドーズ量は４×１０12／cm2 であ
る。次いで、ステップ８として第２酸化工程を施す。即
ち、第１酸化工程で形成された膜厚２００nmのＬＯＣＯ
Ｓ酸化膜１８を更に９５０°C 下で酸化して、図２
（ｄ）に示すように膜厚２８０nmのＬＯＣＯＳ酸化膜１
８にする。更に、ステップ９としてSi3 N4膜を剥離して
分離酸化膜形成工程を完了し、次の工程に入る。
に、膜厚２００nmのＬＯＣＯＳ酸化膜１８が形成された
素子分離領域に、ホウ素（B + ）をイオン注入してチャ
ネルストップ層２０を形成する。イオン注入の条件は、
加速電圧が８０KeV 、ドーズ量は４×１０12／cm2 であ
る。次いで、ステップ８として第２酸化工程を施す。即
ち、第１酸化工程で形成された膜厚２００nmのＬＯＣＯ
Ｓ酸化膜１８を更に９５０°C 下で酸化して、図２
（ｄ）に示すように膜厚２８０nmのＬＯＣＯＳ酸化膜１
８にする。更に、ステップ９としてSi3 N4膜を剥離して
分離酸化膜形成工程を完了し、次の工程に入る。
【００１７】第２酸化工程において、チャネルストップ
層２０が拡大し、ボロンイオンが拡散することにより、
Si−SiO2界面でのボロン濃度のピークが緩和され、ＬＯ
ＣＯＳ酸化膜端での接合リーク電流が小さくなる。ま
た、酸化工程を分けることにより、Si−SiO2界面でのボ
ロン濃度が低くなり過ぎることも無くなるので、寄生Ｍ
ＯＳ型トランジスタのしきい値電圧は低下せず、よって
素子分離特性が低下するようなことはない。よって、接
合リーク電流の減少と素子分離特性の向上を両立させる
ことができる。
層２０が拡大し、ボロンイオンが拡散することにより、
Si−SiO2界面でのボロン濃度のピークが緩和され、ＬＯ
ＣＯＳ酸化膜端での接合リーク電流が小さくなる。ま
た、酸化工程を分けることにより、Si−SiO2界面でのボ
ロン濃度が低くなり過ぎることも無くなるので、寄生Ｍ
ＯＳ型トランジスタのしきい値電圧は低下せず、よって
素子分離特性が低下するようなことはない。よって、接
合リーク電流の減少と素子分離特性の向上を両立させる
ことができる。
【００１８】実施例２ 実施例１では、第１酸化工程と第２酸化工程において、
温度、ガス流量比等の酸化条件を同じように設定した。
ところで、Si−SiO2界面のボロン濃度を低下させるため
に第２酸化工程での酸化量を大きくし過ぎると、ボロン
の拡散が進行して実効的なチャネル幅が減少したり、チ
ャネルストップ層のボロン濃度自体が不足する問題があ
る。よって、チャネルストップ層の拡散長を抑制するこ
とが望ましい。このために、ボロンの拡散を抑制しつつ
Si−SiO2界面でのボロン濃度のみを低下させるような酸
化条件で第２酸化工程を実施する。
温度、ガス流量比等の酸化条件を同じように設定した。
ところで、Si−SiO2界面のボロン濃度を低下させるため
に第２酸化工程での酸化量を大きくし過ぎると、ボロン
の拡散が進行して実効的なチャネル幅が減少したり、チ
ャネルストップ層のボロン濃度自体が不足する問題があ
る。よって、チャネルストップ層の拡散長を抑制するこ
とが望ましい。このために、ボロンの拡散を抑制しつつ
Si−SiO2界面でのボロン濃度のみを低下させるような酸
化条件で第２酸化工程を実施する。
【００１９】本実施例は、かかる酸化条件で第２酸化工
程を実施した実施例である。本実施例では、先ず、図１
に示すステップ７のイオン注入までの工程を実施例１と
同様にして実施する。次いで、温度を８５０°C 、H2／
O2流量比をH2：O2＝３：２にして第２酸化工程を実施し
た。温度を第１酸化工程で設定した９５０°C から下げ
て８５０°C に変更することにより、チャネルストップ
層の拡散長が抑制される。また、H2の流量を増大してH2
／O2流量比を大きくすることにより、Si−SiO2界面のボ
ロン濃度を低下させることができる。酸化膜中のH2O 分
子はボロンのSiO2中での拡散速度を大きくするため、Si
−SiO2界面でのボロン濃度を更に低下し易くする。
程を実施した実施例である。本実施例では、先ず、図１
に示すステップ７のイオン注入までの工程を実施例１と
同様にして実施する。次いで、温度を８５０°C 、H2／
O2流量比をH2：O2＝３：２にして第２酸化工程を実施し
た。温度を第１酸化工程で設定した９５０°C から下げ
て８５０°C に変更することにより、チャネルストップ
層の拡散長が抑制される。また、H2の流量を増大してH2
／O2流量比を大きくすることにより、Si−SiO2界面のボ
ロン濃度を低下させることができる。酸化膜中のH2O 分
子はボロンのSiO2中での拡散速度を大きくするため、Si
−SiO2界面でのボロン濃度を更に低下し易くする。
【００２０】本実施例方法により最適化された条件で酸
化工程を実施すれば、接合リーク電流と素子分離特性の
双方において優れた性質を有するＬＯＣＯＳ酸化膜とチ
ャネルストップ層を一層容易に形成することができる。
化工程を実施すれば、接合リーク電流と素子分離特性の
双方において優れた性質を有するＬＯＣＯＳ酸化膜とチ
ャネルストップ層を一層容易に形成することができる。
【００２１】尚、実施例１及び２に挙げた酸化工程の回
数、膜厚、条件設定の数値等は、例示的なものであっ
て、本発明方法を限定するものではない。
数、膜厚、条件設定の数値等は、例示的なものであっ
て、本発明方法を限定するものではない。
【００２２】
【発明の効果】本発明方法によれば、ＬＯＣＯＳ法によ
る分離酸化膜を形成するに際し、酸化工程を複数回に分
けて実施して所定膜厚の分離酸化膜を形成し、酸化の各
工程間で不純物のイオン注入を実施してチャネルストッ
プ層を形成することにより、Si−SiO2界面の不純物濃度
を制御することができる。その結果、ＬＯＣＯＳ法によ
る分離酸化膜端での接合リーク電流を抑制し、同時に素
子分離下での空乏層の伸びを抑制して素子分離特性の向
上を図ることができる。本発明方法は、通常のＬＯＣＯ
Ｓ法、ＰＰＬ（Polysilicon Pad Locos)法等による分離
酸化膜の形成のみならず、素子分離領域を熱酸化膜で形
成するいかなる変形ＬＯＣＯＳ法にも適用して、同様の
効果を奏することができる。
る分離酸化膜を形成するに際し、酸化工程を複数回に分
けて実施して所定膜厚の分離酸化膜を形成し、酸化の各
工程間で不純物のイオン注入を実施してチャネルストッ
プ層を形成することにより、Si−SiO2界面の不純物濃度
を制御することができる。その結果、ＬＯＣＯＳ法によ
る分離酸化膜端での接合リーク電流を抑制し、同時に素
子分離下での空乏層の伸びを抑制して素子分離特性の向
上を図ることができる。本発明方法は、通常のＬＯＣＯ
Ｓ法、ＰＰＬ（Polysilicon Pad Locos)法等による分離
酸化膜の形成のみならず、素子分離領域を熱酸化膜で形
成するいかなる変形ＬＯＣＯＳ法にも適用して、同様の
効果を奏することができる。
【図１】本発明に係るＬＯＣＯＳ（ＰＰＬ）法による分
離酸化膜の形成方法を実施した工程を示す工程図であ
る。
離酸化膜の形成方法を実施した工程を示す工程図であ
る。
【図２】図１に示す特定の段階での半導体素子の断面図
である。
である。
【図３】本発明方法を実施して得たSi−SiO2界面近傍で
のボロン濃度の変化を示す模式図である。
のボロン濃度の変化を示す模式図である。
【図４】図４（ａ）及び（ｂ）はそれぞれ従来のＬＯＣ
ＯＳ法による分離酸化膜の形成方法を説明するための模
式図である。
ＯＳ法による分離酸化膜の形成方法を説明するための模
式図である。
【図５】図５（ａ）及び（ｂ）はそれぞれ従来方法を適
用してＬＯＣＯＳ酸化膜とチャネルストップ層を形成し
た場合のSi−SiO2界面近傍でのボロン濃度の変化を示す
模式図である。
用してＬＯＣＯＳ酸化膜とチャネルストップ層を形成し
た場合のSi−SiO2界面近傍でのボロン濃度の変化を示す
模式図である。
【図６】図６（ａ）及び（ｂ）はそれぞれ別の従来方法
を適用してＬＯＣＯＳ酸化膜とチャネルストップ層を形
成した場合のSi−SiO2界面近傍でのボロン濃度の変化を
示す模式図である。
を適用してＬＯＣＯＳ酸化膜とチャネルストップ層を形
成した場合のSi−SiO2界面近傍でのボロン濃度の変化を
示す模式図である。
１０ 基板 １２ SiO2膜 １４ ポリシリコン膜 １６ Si3 N4膜 １８ 酸化膜 ２０ チャネルストップ層
Claims (2)
- 【請求項１】 マスクとしてSi3 N4膜を使用し、ＬＯＣ
ＯＳ法により素子分離領域に分離酸化膜を形成する方法
において、 酸化工程にあって前記分離酸化膜を形成するに際し、酸
化工程を複数回に分けて実施して所定膜厚の分離酸化膜
を形成し、 酸化の各工程間で不純物のイオン注入を実施してチャネ
ルストップ層を形成することを特徴とする分離酸化膜の
形成方法。 - 【請求項２】 チャネルストップ層の形成工程の後の酸
化工程では、チャネルストップ層の増速拡散を抑制する
ために酸化条件を緩和することを特徴とする請求項１に
記載の分離酸化膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9826194A JPH07283304A (ja) | 1994-04-12 | 1994-04-12 | 分離酸化膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9826194A JPH07283304A (ja) | 1994-04-12 | 1994-04-12 | 分離酸化膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283304A true JPH07283304A (ja) | 1995-10-27 |
Family
ID=14215015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9826194A Pending JPH07283304A (ja) | 1994-04-12 | 1994-04-12 | 分離酸化膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283304A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258640B1 (en) | 1998-07-14 | 2001-07-10 | Nec Corporation | Semiconductor device manufacturing method |
| JP2011530161A (ja) * | 2008-08-01 | 2011-12-15 | エーリコン・ソーラー・アーゲー・トリューバッハ | 光電池構造体の製造方法 |
-
1994
- 1994-04-12 JP JP9826194A patent/JPH07283304A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258640B1 (en) | 1998-07-14 | 2001-07-10 | Nec Corporation | Semiconductor device manufacturing method |
| JP2011530161A (ja) * | 2008-08-01 | 2011-12-15 | エーリコン・ソーラー・アーゲー・トリューバッハ | 光電池構造体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554726A (en) | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well | |
| US20010051417A1 (en) | Spot-implant method for MOS transistor applications | |
| JPH07283304A (ja) | 分離酸化膜の形成方法 | |
| JP3462886B2 (ja) | 半導体装置 | |
| JP3101516B2 (ja) | 半導体装置の製造方法 | |
| JPH05235346A (ja) | 半導体装置及びその製造方法 | |
| JPH097967A (ja) | 半導体装置の製造方法 | |
| KR930004301B1 (ko) | 소이 구조의 트랜지스터 제조방법 | |
| JPH04297055A (ja) | 半導体装置の製造方法 | |
| JPH01137645A (ja) | 半導体装置の製造方法 | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| JP3035996B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3309529B2 (ja) | 半導体装置の製造方法 | |
| KR100225383B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| JPH0555204A (ja) | 半導体装置の製造方法 | |
| KR960013502B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| JP3260485B2 (ja) | 半導体装置の製造方法 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPH0590574A (ja) | 半導体装置 | |
| JPH04350953A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| JPH0227760A (ja) | 半導体装置の製造方法 | |
| JPH06196642A (ja) | 半導体装置及びその製造方法 | |
| JPH0831946A (ja) | 半導体製造方法 |