JPH0728113B2 - プリント基板のスルーホール検査方法 - Google Patents
プリント基板のスルーホール検査方法Info
- Publication number
- JPH0728113B2 JPH0728113B2 JP63190409A JP19040988A JPH0728113B2 JP H0728113 B2 JPH0728113 B2 JP H0728113B2 JP 63190409 A JP63190409 A JP 63190409A JP 19040988 A JP19040988 A JP 19040988A JP H0728113 B2 JPH0728113 B2 JP H0728113B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- holes
- hole
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔概要〕 多層プリント基板のスルーホール内導体の導通検査方法
に関し、 簡単な方法で高価な検査治具を用いずに多層プリント基
板に設けたスルーホールの導通検査方法を目的とし、 プリント基板に形成されたスルーホール間を直列に表面
導体層で接続するとともに、該導体層の開放端部間の導
通状態を検知して基板に設けた全てのスルーホール内導
体の導通状態を検査することで構成する。
に関し、 簡単な方法で高価な検査治具を用いずに多層プリント基
板に設けたスルーホールの導通検査方法を目的とし、 プリント基板に形成されたスルーホール間を直列に表面
導体層で接続するとともに、該導体層の開放端部間の導
通状態を検知して基板に設けた全てのスルーホール内導
体の導通状態を検査することで構成する。
本発明はセラミック多層プリント基板に設けたスルーホ
ールの検査方法に関する。
ールの検査方法に関する。
ガラス粉末とアルミナとを有機溶媒に混練して泥状に
し、この泥状の材料を成形してシート状にしてグリーン
シートに成形後、孔開けパンチング治具等を用いてスル
ーホールを形成し、金属粉末をバインダに混練した導電
性ペーストをスルーホール内に充填するとともに、印刷
法によりグリーンシート上に前記導電性ペーストを塗布
することで導電体パターンを形成する。このようなグリ
ーンシートを多層構造に焼成治具上に積層した後、不活
性ガス雰囲気内で加熱焼成して多層プリント基板を形成
している。
し、この泥状の材料を成形してシート状にしてグリーン
シートに成形後、孔開けパンチング治具等を用いてスル
ーホールを形成し、金属粉末をバインダに混練した導電
性ペーストをスルーホール内に充填するとともに、印刷
法によりグリーンシート上に前記導電性ペーストを塗布
することで導電体パターンを形成する。このようなグリ
ーンシートを多層構造に焼成治具上に積層した後、不活
性ガス雰囲気内で加熱焼成して多層プリント基板を形成
している。
ところでこのようなスルーホール内に形成されるスルー
ホール内導体は焼成過程で欠落することが多く、そのた
めスルーホール内導体が確実に形成されているか否かの
検査が必要となる。
ホール内導体は焼成過程で欠落することが多く、そのた
めスルーホール内導体が確実に形成されているか否かの
検査が必要となる。
従来の多層プリント基板のスルーホールの検査方法に付
いて述べると、第５図に示すように多層プリント基板11
の表裏両面を貫通するスルーホール12の導通状態を検査
する場合、テスタ13の端子14Aをプリント基板11の表面
側に、テスタ13の端子14Bをプリント基板11の裏面側に
設置して該スルーホール12を１個づつ検査する方法をと
っている。
いて述べると、第５図に示すように多層プリント基板11
の表裏両面を貫通するスルーホール12の導通状態を検査
する場合、テスタ13の端子14Aをプリント基板11の表面
側に、テスタ13の端子14Bをプリント基板11の裏面側に
設置して該スルーホール12を１個づつ検査する方法をと
っている。
またその他の方法として、第６図に示すようにスプリン
グ（図示せず）を押圧することでチェッカーピン16がス
ルホール12内に導入されるような検査治具17を２個用い
てプリント基板11の表裏両面よりスルーホール12内に各
々の治具17のチェッカーピン16を挿入した後、前記検査
治具17に接続されるテスタでスルーホール内導体を導通
状態を検査する方法を採っている。
グ（図示せず）を押圧することでチェッカーピン16がス
ルホール12内に導入されるような検査治具17を２個用い
てプリント基板11の表裏両面よりスルーホール12内に各
々の治具17のチェッカーピン16を挿入した後、前記検査
治具17に接続されるテスタでスルーホール内導体を導通
状態を検査する方法を採っている。
然し、前記した従来の方法のうち、前者の方法ではスル
ーホールの導通検査をするのに多大の手間を必要とす
る。例えば1000ホールのスルーホールを検査するのに２
時間の検査工数を必要とする。
ーホールの導通検査をするのに多大の手間を必要とす
る。例えば1000ホールのスルーホールを検査するのに２
時間の検査工数を必要とする。
また後者の方法であると、プリント基板のスルーホール
のパターンが変動する毎に、該スルーホールのパターン
に対応した別個の検査治具17を必要とし、この検査治具
17が高価であるため、検査に要する設備費用が嵩む等の
問題がある。
のパターンが変動する毎に、該スルーホールのパターン
に対応した別個の検査治具17を必要とし、この検査治具
17が高価であるため、検査に要する設備費用が嵩む等の
問題がある。
またチェッカーピンとスルーホール内導体の間に接触抵
抗を生じ、精度良く導通検査が出来ない問題がある。
抗を生じ、精度良く導通検査が出来ない問題がある。
本発明は上記した問題点を除去し、検査に要する時間が
少なく、且つ高価な検査治具を必要とせず、プリント基
板のスルーホールの簡単な導通検査方法の提供を目的と
する。
少なく、且つ高価な検査治具を必要とせず、プリント基
板のスルーホールの簡単な導通検査方法の提供を目的と
する。
上記目的を達成する本発明の多層プリント基板基板のス
ルーホールの検査方法は、プリント基板に形成されたス
ルーホール間を直列に表面導体層で接続し、該表面導体
層の開放端部間の導通状態を検知して基板に設けた全て
のスルーホール内導体の導通状態を検査し、前記プリン
ト基板の表面導体層を一括して除去し、その後、プリン
ト基板の表面に回路パターンを形成したことを特徴とし
ている。
ルーホールの検査方法は、プリント基板に形成されたス
ルーホール間を直列に表面導体層で接続し、該表面導体
層の開放端部間の導通状態を検知して基板に設けた全て
のスルーホール内導体の導通状態を検査し、前記プリン
ト基板の表面導体層を一括して除去し、その後、プリン
ト基板の表面に回路パターンを形成したことを特徴とし
ている。
本発明の方法はプリント基板に形成されたスルーホール
間を表面導体層を用いて直列に接続する。そしてこの表
面導体層の開放端部間の導通状態を測定することで、一
回の測定で全てのスルーホール内導体が欠落なく、正常
に形成されているか否かが高価な検査治具を用いずに短
時間で容易に検知できる。
間を表面導体層を用いて直列に接続する。そしてこの表
面導体層の開放端部間の導通状態を測定することで、一
回の測定で全てのスルーホール内導体が欠落なく、正常
に形成されているか否かが高価な検査治具を用いずに短
時間で容易に検知できる。
以下、図面を用いながら本発明の一実施例につき詳細に
説明する。
説明する。
第１図は本発明の検査方法に於けるプリント基板の表面
より見た平面図、第２図は本発明の検査方法に於けるプ
リント基板の裏面より見た平面図、第３図は第１図のＩ
−Ｉ′線に沿った断面図、第４図は第１図のII−II′線
に沿った断面図である。
より見た平面図、第２図は本発明の検査方法に於けるプ
リント基板の裏面より見た平面図、第３図は第１図のＩ
−Ｉ′線に沿った断面図、第４図は第１図のII−II′線
に沿った断面図である。
第１図および第２図に図示するように、プリント基板11
の表面11Aおよび裏面11Bに導出された第１行のスルーホ
ール１−1,1−2,……１−８、第２行のスルーホール２
−1,2−2,…２−８、第３行のスルーホール３−1,3−2,
…３−８、第４行のスルーホール４−1,4−2,…４−８
および第５行のスルーホール５−1,5−2,……５−８
は、両側に隣接するスルーホールのうち、片側のスルー
ホール同志が印刷法を用いて表面導体層23により接続さ
れている。
の表面11Aおよび裏面11Bに導出された第１行のスルーホ
ール１−1,1−2,……１−８、第２行のスルーホール２
−1,2−2,…２−８、第３行のスルーホール３−1,3−2,
…３−８、第４行のスルーホール４−1,4−2,…４−８
および第５行のスルーホール５−1,5−2,……５−８
は、両側に隣接するスルーホールのうち、片側のスルー
ホール同志が印刷法を用いて表面導体層23により接続さ
れている。
つまり第１図に図示するようにプリント基板11の表面側
11Aでは、第１行のスルーホールの内、１−２のスルー
ホールは１−３のスルーホールと１−１のスルーホール
が隣接しているが、その片側のスルーホール１−３との
み表面導体層23を用いて接続する。
11Aでは、第１行のスルーホールの内、１−２のスルー
ホールは１−３のスルーホールと１−１のスルーホール
が隣接しているが、その片側のスルーホール１−３との
み表面導体層23を用いて接続する。
このようにして１−２と１−３、１−４と１−５、１−
６と１−７のスルーホール同志が表面導体層23で接続さ
れる。また第２行のスルーホールの内、２−２と２−
３、２−４と２−５、２−６と２−７のスルーホール同
志が表面導体層23で接続される。
６と１−７のスルーホール同志が表面導体層23で接続さ
れる。また第２行のスルーホールの内、２−２と２−
３、２−４と２−５、２−６と２−７のスルーホール同
志が表面導体層23で接続される。
更に第２図に図示するように、プリント基板11の裏面11
B側では、第１行のスルーホールの内、１−２のスルー
ホールは１−３のスルーホールと１−１のスルーホール
が隣接しているが、その片側のスルーホール１−１との
み表面導体層23を用いて接続されている。このようにし
て１−１と１−２、１−３と１−41−５と１−６、１−
７と１−８のスルーホールが接続された形となる。
B側では、第１行のスルーホールの内、１−２のスルー
ホールは１−３のスルーホールと１−１のスルーホール
が隣接しているが、その片側のスルーホール１−１との
み表面導体層23を用いて接続されている。このようにし
て１−１と１−２、１−３と１−41−５と１−６、１−
７と１−８のスルーホールが接続された形となる。
また第２行のスルーホールの内、２−１と２−２、２−
３と−24、２−５と２−６、２−７と２−８のスルーホ
ールが接続された形となる。
３と−24、２−５と２−６、２−７と２−８のスルーホ
ールが接続された形となる。
また第１図に図示するように、第１行の端部のスルーホ
ール１−８と第２行の端部のスルーホール２−８間はプ
リント基板11の表面11Aで表面導体層23がＹ列方向に沿
って形成されて接続されている。
ール１−８と第２行の端部のスルーホール２−８間はプ
リント基板11の表面11Aで表面導体層23がＹ列方向に沿
って形成されて接続されている。
また第２行の端部のスルーホール２−１と第３行の端部
のスルーホール３−１とは表面導体層23がＹ方向に沿っ
て形成されて接続されている。
のスルーホール３−１とは表面導体層23がＹ方向に沿っ
て形成されて接続されている。
このようにして各行のスルーホールは隣接するスルーホ
ール間を１つづつ飛ばした状態で表面胴体層23で接続さ
れ、各行の端部のスルーホールは列方向に沿った表面導
体層23で接続されることで、全てのスルーホールが直列
に接続されたことになる。このように接続したプリント
基板の四隅のスルーホールの内、該プリント基板の対角
線上の二隅のスルーホール１−１と５−８に形成された
表面導体層23A,23Bは開放端に成っており、この開放端
部間をテスタでチェックすることで、該プリント基板11
に１個でもスルーホールの導通不良があると容易に短時
間で高価な検査治具を用いることなく検査される。
ール間を１つづつ飛ばした状態で表面胴体層23で接続さ
れ、各行の端部のスルーホールは列方向に沿った表面導
体層23で接続されることで、全てのスルーホールが直列
に接続されたことになる。このように接続したプリント
基板の四隅のスルーホールの内、該プリント基板の対角
線上の二隅のスルーホール１−１と５−８に形成された
表面導体層23A,23Bは開放端に成っており、この開放端
部間をテスタでチェックすることで、該プリント基板11
に１個でもスルーホールの導通不良があると容易に短時
間で高価な検査治具を用いることなく検査される。
このようにしてスルーホールの導通状態を検査した後、
このスルーホールの導通検査に用いた表面導体層23を研
磨して除去すれば、スルーホール内に確実に導体が形成
されたプリント基板が容易に得られる。このスルーホー
ル内に導体が確実に形成されたプリント基板の表面導体
層23を研磨した後、該基板の両面に回路パターンを印刷
法、或いは蒸着法を用いて形成すると容易に多層プリン
ト基板が得られる。
このスルーホールの導通検査に用いた表面導体層23を研
磨して除去すれば、スルーホール内に確実に導体が形成
されたプリント基板が容易に得られる。このスルーホー
ル内に導体が確実に形成されたプリント基板の表面導体
層23を研磨した後、該基板の両面に回路パターンを印刷
法、或いは蒸着法を用いて形成すると容易に多層プリン
ト基板が得られる。
なおプリント基板の両面はスルーホール内に導体を形成
した後、スパッタ法、蒸着法等を用いて細密なパターン
を形成しているため、本発明の方法はその方法を利用す
れば、煩雑な作業ではない。
した後、スパッタ法、蒸着法等を用いて細密なパターン
を形成しているため、本発明の方法はその方法を利用す
れば、煩雑な作業ではない。
〔発明の効果〕 以上の説明から明らかなように、本発明の多層プリント
基板のスルーホールの検査方法によれば、スルーホール
の導通状態を１個づつ検査するような煩雑な方法をとる
必要がなく、また高価な検査治具を必要としないため、
プリント基板の検査工数が低下し、低コストで高信頼度
の多層プリント基板が容易に得られる効果がある。
基板のスルーホールの検査方法によれば、スルーホール
の導通状態を１個づつ検査するような煩雑な方法をとる
必要がなく、また高価な検査治具を必要としないため、
プリント基板の検査工数が低下し、低コストで高信頼度
の多層プリント基板が容易に得られる効果がある。
第１図は本発明の方法に於けるプリント基板の表面より
見た平面図、 第２図は本発明の方法に於けるプリント基板の裏面より
見た平面図、 第３図は第１図のＩ−Ｉ′線に沿った断面図、 第４図は第１図のII−II′線に沿った断面図、 第５図および第６図は従来の方法の説明図である。 図において、 １−１〜１−８、２−１〜２−８、３−１〜３−８、４
−１〜４−８、５−１〜５−８はスルーホール、11はプ
リント基板、11Aはプリント基板表面、11Bはプリント基
板裏面、23,23A,23Bは表面導体層を示す。
見た平面図、 第２図は本発明の方法に於けるプリント基板の裏面より
見た平面図、 第３図は第１図のＩ−Ｉ′線に沿った断面図、 第４図は第１図のII−II′線に沿った断面図、 第５図および第６図は従来の方法の説明図である。 図において、 １−１〜１−８、２−１〜２−８、３−１〜３−８、４
−１〜４−８、５−１〜５−８はスルーホール、11はプ
リント基板、11Aはプリント基板表面、11Bはプリント基
板裏面、23,23A,23Bは表面導体層を示す。
Claims (1)
- 【請求項１】プリント基板に形成されたスルーホール間
を直列に表面導体層で接続し、該表面導体層の開放端部
間の導通状態を検知して基板に設けた全てのスルーホー
ル内導体の導通状態を検査し、前記プリント基板の表面
導体層を一括して除去し、その後、プリント基板の表面
に回路パターンを形成したことを特徴とするプリント基
板のスルーホール検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190409A JPH0728113B2 (ja) | 1988-07-28 | 1988-07-28 | プリント基板のスルーホール検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190409A JPH0728113B2 (ja) | 1988-07-28 | 1988-07-28 | プリント基板のスルーホール検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239496A JPH0239496A (ja) | 1990-02-08 |
| JPH0728113B2 true JPH0728113B2 (ja) | 1995-03-29 |
Family
ID=16257663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63190409A Expired - Fee Related JPH0728113B2 (ja) | 1988-07-28 | 1988-07-28 | プリント基板のスルーホール検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728113B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012121146A (ja) * | 2010-12-06 | 2012-06-28 | Brother Industries Ltd | 圧電アクチュエータの製造方法 |
| CN103675583A (zh) * | 2013-09-10 | 2014-03-26 | 镇江华印电路板有限公司 | 单面印刷电路板开路和短路测试装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6340391A (ja) * | 1986-08-05 | 1988-02-20 | 日本電気株式会社 | 表面実装プリント配線板 |
-
1988
- 1988-07-28 JP JP63190409A patent/JPH0728113B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239496A (ja) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5263240A (en) | Method of manufacturing printed wiring boards for motors | |
| US6040530A (en) | Versatile printed circuit board for testing processing reliability | |
| JPH0728113B2 (ja) | プリント基板のスルーホール検査方法 | |
| US6664794B1 (en) | Apparatus and method for evaluating the surface insulation resistance of electronic assembly manufacture | |
| US5198778A (en) | Method for inspecting printed circuit boards with through-holes | |
| US6326797B2 (en) | Apparatus and method for evaluating printed circuit board assembly manufacturing processes | |
| EP0909117A2 (en) | Method of making thick film circuits | |
| JP2000009755A (ja) | プリント基板検査用治具基板およびプリント基板検査方法 | |
| JP2892474B2 (ja) | セラミック基板のビア検査方法 | |
| US5266904A (en) | Printed circuit board with through-holes including a test land having two current measuring lands and two resistance measuring lands | |
| JPH09113567A (ja) | プリント基板のパターンショート・オープン検査装置 | |
| WO2022062198A1 (zh) | 堆叠印刷电路板 | |
| JPH01268191A (ja) | セラミック基板の配線ネット検査方法 | |
| KR101454924B1 (ko) | 평가용 샘플 인쇄회로기판 | |
| JPS63142693A (ja) | プリント配線板 | |
| JPH02198186A (ja) | プリント配線板シールド層検査方法と検査手段 | |
| JPH02295194A (ja) | パターンショート検査治具 | |
| JPH02230799A (ja) | グリーンシート上のパターンショート検査方法 | |
| JPS60242379A (ja) | プロ−ブカ−ド | |
| JPS634960B2 (ja) | ||
| JPS62250375A (ja) | 電気回路網の接続関係調査方法 | |
| JPS6116029B2 (ja) | ||
| JPH03219694A (ja) | 多層配線基板の検査方法 | |
| JPH08110362A (ja) | 微細パターンを含むプリント配線板の導通検査方法 | |
| JPS626182A (ja) | 配線パタ−ンの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |