JPH0728098B2 - 半導体レ−ザの製造方法 - Google Patents
半導体レ−ザの製造方法Info
- Publication number
- JPH0728098B2 JPH0728098B2 JP13795287A JP13795287A JPH0728098B2 JP H0728098 B2 JPH0728098 B2 JP H0728098B2 JP 13795287 A JP13795287 A JP 13795287A JP 13795287 A JP13795287 A JP 13795287A JP H0728098 B2 JPH0728098 B2 JP H0728098B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- current confinement
- substrate
- confinement layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
- H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体レーザの製造方法に関する。
（ロ）従来の技術 現在、書替え可能な光デイスク装置の光源として、消
去、読出、書込の各用途別の各ビームを個々に出力可能
な半導体レーザチツプを整列配置させた３ビーム型の半
導体レーザや、また消去及び書込のためのビーム出力が
共に20mW以上であり、読出用のためのビーム出力が5mW
程度で良いという観点から消去及び書込用の高出力タイ
プの半導体レーザチツプと読出用の低出力タイプの半導
体レーザチツプとを整列配置させた２ビーム型の半導体
レーザ（1986年春季応用物理学会予稿集2p−Ｋ−12）を
採用することが提案されている。
去、読出、書込の各用途別の各ビームを個々に出力可能
な半導体レーザチツプを整列配置させた３ビーム型の半
導体レーザや、また消去及び書込のためのビーム出力が
共に20mW以上であり、読出用のためのビーム出力が5mW
程度で良いという観点から消去及び書込用の高出力タイ
プの半導体レーザチツプと読出用の低出力タイプの半導
体レーザチツプとを整列配置させた２ビーム型の半導体
レーザ（1986年春季応用物理学会予稿集2p−Ｋ−12）を
採用することが提案されている。
また、斯る半導体レーザでは各チツプから出力されるビ
ーム間距離を100μｍ以下とする必要があり、このため
従来は上記先行文献にも開示されているように例えばBT
RS型半導体レーザ等の高出力タイプの半導体レーザチツ
プを基板の一主面上に２個モノリシツクに形成すると共
に上記各チツプの端面反射率を異ならせることにより一
方を高出力タイプとし、他方を低出力タイプとしてい
た。
ーム間距離を100μｍ以下とする必要があり、このため
従来は上記先行文献にも開示されているように例えばBT
RS型半導体レーザ等の高出力タイプの半導体レーザチツ
プを基板の一主面上に２個モノリシツクに形成すると共
に上記各チツプの端面反射率を異ならせることにより一
方を高出力タイプとし、他方を低出力タイプとしてい
た。
（ハ）発明が解決しようとする問題点 然るに、半導体レーザチツプの端面反射率を高めて低出
力タイプとした場合、デイスク等からの戻り光により生
じる相対雑音強度が大きくなるという問題があった。
力タイプとした場合、デイスク等からの戻り光により生
じる相対雑音強度が大きくなるという問題があった。
斯る問題点を解決する方法としては端面反射率が10％と
低くとも20mW地上の発振が可能な高出力タイプの半導体
レーザチツプと端面反射率が10％と低くとも5mW程度の
発振が可能でかつその発振モードがマルチモードとなる
低雑音低出力タイプの半導体レーザチツプとを基板の一
主面上にモノリシツクに形成すれば良い。
低くとも20mW地上の発振が可能な高出力タイプの半導体
レーザチツプと端面反射率が10％と低くとも5mW程度の
発振が可能でかつその発振モードがマルチモードとなる
低雑音低出力タイプの半導体レーザチツプとを基板の一
主面上にモノリシツクに形成すれば良い。
しかしながら、上記高出力タイプの半導体レーザチツプ
と低出力タイプの半導体レーザチツプとでは根本的にそ
の活性層厚みが異なるため、このような半導体レーザを
形成することは困難とされていた。
と低出力タイプの半導体レーザチツプとでは根本的にそ
の活性層厚みが異なるため、このような半導体レーザを
形成することは困難とされていた。
（ニ）問題点を解決するための手段 本発明は斯る点に鑑みてなされたもので、その構成的特
徴は基板の一主面に実質的に高抵抗の電流狭窄層を形成
する第１工程、上記電流狭窄層表面より上記基板に達す
る深さを有し互いに平行に延在する第１、第２の深溝及
び上記電流狭窄層表面より上記基板に達しない深さを有
し夫々上記第１の深溝に沿ってその両側に延在する第
１、第２の浅溝を形成する第２工程、上記電流狭窄層上
に液相エピタキシヤル成長法を用いてダブルヘテロ接合
を形成する第３工程からなることにある。
徴は基板の一主面に実質的に高抵抗の電流狭窄層を形成
する第１工程、上記電流狭窄層表面より上記基板に達す
る深さを有し互いに平行に延在する第１、第２の深溝及
び上記電流狭窄層表面より上記基板に達しない深さを有
し夫々上記第１の深溝に沿ってその両側に延在する第
１、第２の浅溝を形成する第２工程、上記電流狭窄層上
に液相エピタキシヤル成長法を用いてダブルヘテロ接合
を形成する第３工程からなることにある。
（ホ）作用 斯る構成によれば、基板の一主面上に高出力タイプの半
導体レーザチツプと低出力タイプの半導体レーザチツプ
とを同時に形成できる。
導体レーザチツプと低出力タイプの半導体レーザチツプ
とを同時に形成できる。
（ヘ）実施例 第１図（ａ）〜（ｅ）は本発明の実施例を示す工程別断
面図である。
面図である。
第１図（ａ）は第１工程を示し、ｐ型GaAs基板（１）上
にｎ型GaAsからなる層厚１μｍの電流狭窄層（２）を成
長させる。
にｎ型GaAsからなる層厚１μｍの電流狭窄層（２）を成
長させる。
第１図（ｂ）は第２工程を示し、電流狭窄層（２）表面
より基板（１）に達する深さを有し、紙面垂直方向に延
在するＶ字型の第１、第２の深溝（３）（４）及び電流
狭窄層（２）表面より基板（１）に達しない深さを有
し、上記第１の深溝（３）に沿ってその両側に夫々延在
する第１、第２の浅溝（５）（６）とをフオトリングラ
フイ技術により形成する。
より基板（１）に達する深さを有し、紙面垂直方向に延
在するＶ字型の第１、第２の深溝（３）（４）及び電流
狭窄層（２）表面より基板（１）に達しない深さを有
し、上記第１の深溝（３）に沿ってその両側に夫々延在
する第１、第２の浅溝（５）（６）とをフオトリングラ
フイ技術により形成する。
具体的には上記第１、第２の深溝（３）（４）は共に開
口幅b1が５μｍで深さが1.5μｍであると共に上記溝
（３）（４）は互いに40〜50μｍ離間している。また、
上記第１、第２の浅溝（５）（６）は共に幅b2が15μｍ
で深さが約0.7μｍであると共に上記溝（５）（６）は
第１の深溝（３）より夫々５μｍ程度離間している。
口幅b1が５μｍで深さが1.5μｍであると共に上記溝
（３）（４）は互いに40〜50μｍ離間している。また、
上記第１、第２の浅溝（５）（６）は共に幅b2が15μｍ
で深さが約0.7μｍであると共に上記溝（５）（６）は
第１の深溝（３）より夫々５μｍ程度離間している。
第１図（ｃ）は第３工程を示し、電流狭窄層（２）上に
ｐ型Ga0.55Al0.45Asからなる第１クラツド層（７）を液
相エピタキシヤル成長させる。
ｐ型Ga0.55Al0.45Asからなる第１クラツド層（７）を液
相エピタキシヤル成長させる。
具体的には、820℃に保持され、１℃の過飽和度を有す
るｐ型Ga0.55Al0.45As成長用メルトを電流狭窄層（２）
表面に接触させ、かつ0.5℃/minで徐冷させながら40秒
間保持する。これにより、深溝（３）（４）上では層厚
1.6μｍ、浅溝（５）（６）上では層厚0.7μｍ、その他
の部分では層厚0.1μｍとなる第１クラツド層（７）が
成長する。従って、第１クラツド層（７）の表面形状は
浅溝（５）（６）上で凹型状となる他は平坦となる。
るｐ型Ga0.55Al0.45As成長用メルトを電流狭窄層（２）
表面に接触させ、かつ0.5℃/minで徐冷させながら40秒
間保持する。これにより、深溝（３）（４）上では層厚
1.6μｍ、浅溝（５）（６）上では層厚0.7μｍ、その他
の部分では層厚0.1μｍとなる第１クラツド層（７）が
成長する。従って、第１クラツド層（７）の表面形状は
浅溝（５）（６）上で凹型状となる他は平坦となる。
第１図（ｄ）は第４工程を示し、第１クラツド層（７）
上にノンドープGa0.9Al0.1Asからなる活性層（８）を液
相成長させる。
上にノンドープGa0.9Al0.1Asからなる活性層（８）を液
相成長させる。
具体的には、819.7℃に保持され、過飽和度０℃のノン
ドープGa0.9Al0.1As成長用メルトを第１クラツド層
（７）表面に接触させ、かつ0.5℃/minで徐冷させなが
ら約0.5秒間保持する。これにより、第１の深溝（３）
上では層厚が0.05μｍ、第１、第２の浅溝（５）（６）
上では層厚が約0.1μｍ、その他の部分では層厚が0.09
μｍとなる活性層（８）が成長する。
ドープGa0.9Al0.1As成長用メルトを第１クラツド層
（７）表面に接触させ、かつ0.5℃/minで徐冷させなが
ら約0.5秒間保持する。これにより、第１の深溝（３）
上では層厚が0.05μｍ、第１、第２の浅溝（５）（６）
上では層厚が約0.1μｍ、その他の部分では層厚が0.09
μｍとなる活性層（８）が成長する。
第１図（ｅ）は最終工程を示し、活性層（８）上にｐ型
Ga0.55Al0.45Asからなる層厚約１μｍの第２クラツド層
（９）及びｐ型GaAsからなる層厚約１μｍのキヤツプ層
（10）を順次積層し、その後第２の深溝（４）と第２の
浅溝（６）との間においてキヤツプ層（10）表面より基
板（１）達する深さを有し、紙面垂直方向に延在する分
離溝（11）を形成し、第１、第２の半導体レーザチツプ
（12）（13）に分離する。
Ga0.55Al0.45Asからなる層厚約１μｍの第２クラツド層
（９）及びｐ型GaAsからなる層厚約１μｍのキヤツプ層
（10）を順次積層し、その後第２の深溝（４）と第２の
浅溝（６）との間においてキヤツプ層（10）表面より基
板（１）達する深さを有し、紙面垂直方向に延在する分
離溝（11）を形成し、第１、第２の半導体レーザチツプ
（12）（13）に分離する。
上記第１の半導体レーザチツプ（12）は第１の深溝
（３）直上の活性層（８）の層厚が0.05μｍと薄くなっ
ているため、第２図に実線Ｉで示す如く駆動電流50mA以
下で20mW以上の出力が可能な高出力タイプとなると共に
その発振スペクトルは第３図に示す如く単一発振モード
となる。また、上記第２の半導体レーザチツプ（13）は
第２の深溝（４）直上の活性層（８）の層厚が0.09μｍ
となっているため、第２図に実線IIで示す如く駆動電流
50mA程度で5mW程度の出力しか得られない低出力タイプ
となると共にその発振スペクトルは第４図に示す如く多
重発振モードとなる。尚、上記各チツプ（12）（13）の
多面反射率は共に10％としてある。
（３）直上の活性層（８）の層厚が0.05μｍと薄くなっ
ているため、第２図に実線Ｉで示す如く駆動電流50mA以
下で20mW以上の出力が可能な高出力タイプとなると共に
その発振スペクトルは第３図に示す如く単一発振モード
となる。また、上記第２の半導体レーザチツプ（13）は
第２の深溝（４）直上の活性層（８）の層厚が0.09μｍ
となっているため、第２図に実線IIで示す如く駆動電流
50mA程度で5mW程度の出力しか得られない低出力タイプ
となると共にその発振スペクトルは第４図に示す如く多
重発振モードとなる。尚、上記各チツプ（12）（13）の
多面反射率は共に10％としてある。
次に、本実施例の第２の半導体レーザチツプ（13）にお
ける戻り光量と相対雑音強度との関係を調べたところ、
第５図中実線Ａで示す如き結果が得られた。尚、上記戻
り光量とは上記チツプから出射されたレーザ光のうちデ
イスク等により反射され斯るチツプ内に戻る反射レーザ
光の相対値である。
ける戻り光量と相対雑音強度との関係を調べたところ、
第５図中実線Ａで示す如き結果が得られた。尚、上記戻
り光量とは上記チツプから出射されたレーザ光のうちデ
イスク等により反射され斯るチツプ内に戻る反射レーザ
光の相対値である。
また、本実施例の第１の半導体レーザチツプ（12）の端
面反射率を約75％と高反射率とすると、その電流−高出
力特性は第２図に破線IIで示す如く、第２の半導体レー
ザチツプ（13）と同様に駆動電流50mA程度で5mW程度の
出力しか得られない低出力タイプとなるが、このような
チツプにおける戻り光量と相対雑音強度との関係を調べ
たところ、第５図中実線Ｂで示す如き結果となった。
面反射率を約75％と高反射率とすると、その電流−高出
力特性は第２図に破線IIで示す如く、第２の半導体レー
ザチツプ（13）と同様に駆動電流50mA程度で5mW程度の
出力しか得られない低出力タイプとなるが、このような
チツプにおける戻り光量と相対雑音強度との関係を調べ
たところ、第５図中実線Ｂで示す如き結果となった。
第５図より明らかな如く、端面反射率が10％程度で低出
力となる半導体レーザチツプでは、端面反射率が10％程
度で高出力となる半導体レーザチツプの端面反射率を高
くして低出力タイプとしたチツプに較べて、戻り光によ
り生じる相対雑音を低減できる。
力となる半導体レーザチツプでは、端面反射率が10％程
度で高出力となる半導体レーザチツプの端面反射率を高
くして低出力タイプとしたチツプに較べて、戻り光によ
り生じる相対雑音を低減できる。
（ト）発明の効果 本発明によれば、高出力タイプの半導体レーザチツプと
低雑音低出力タイプの半導体レーザチツプとを基板の一
主面上にモノリシツクに形成することが可能となる。
低雑音低出力タイプの半導体レーザチツプとを基板の一
主面上にモノリシツクに形成することが可能となる。
第１図（ａ）〜（ｅ）は本発明の実施例を示す工程別断
面図、第２図は電流−光出力特性を示す特性図、第３図
及び第４図は発振スペクトルを示す特性図、第５図は戻
り光量と相対雑音強度との関係を示す特性図である。 （１）…基板、（２）…電流狭窄層、（３）（４）…第
１、第２の深溝、（５）（６）…第１、第２の浅溝、
（７）…第１クラツド層、（８）…活性層、（９）…第
２クラツド層。
面図、第２図は電流−光出力特性を示す特性図、第３図
及び第４図は発振スペクトルを示す特性図、第５図は戻
り光量と相対雑音強度との関係を示す特性図である。 （１）…基板、（２）…電流狭窄層、（３）（４）…第
１、第２の深溝、（５）（６）…第１、第２の浅溝、
（７）…第１クラツド層、（８）…活性層、（９）…第
２クラツド層。
Claims (1)
- 【請求項１】基板の一主面に実質的に高抵抗の電流狭窄
層を形成する第１工程、上記電流狭窄層表面より上記基
板に達する深さを有し互いに平行に延在する第１、第２
の深溝及び上記電流狭窄層表面より上記基板に達しない
深さを有し夫々上記第１の深溝に沿って延在する第１、
第２の浅溝を形成する第２工程、上記電流狭窄層上に液
相エピタキシヤル成長法を用いてダブルヘテロ接合を形
成する第３工程からなることを特徴とする半導体レーザ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13795287A JPH0728098B2 (ja) | 1987-06-01 | 1987-06-01 | 半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13795287A JPH0728098B2 (ja) | 1987-06-01 | 1987-06-01 | 半導体レ−ザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63301581A JPS63301581A (ja) | 1988-12-08 |
| JPH0728098B2 true JPH0728098B2 (ja) | 1995-03-29 |
Family
ID=15210549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13795287A Expired - Fee Related JPH0728098B2 (ja) | 1987-06-01 | 1987-06-01 | 半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728098B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69031401T2 (de) * | 1989-04-28 | 1998-03-19 | Sharp Kk | Halbleiterlaser, Halbleiter-Wafer und Verfahren zur Herstellung derselben |
-
1987
- 1987-06-01 JP JP13795287A patent/JPH0728098B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63301581A (ja) | 1988-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11135893A (ja) | エッジエミッティングレーザアレイ | |
| JP5133052B2 (ja) | 多段一体型の光デバイス | |
| US6647042B2 (en) | Nitride semiconductor laser device and method for manufacturing the same | |
| US20060067375A1 (en) | Semiconductor laser array and semiconductor laser device having semiconductor laser array | |
| JPS5940592A (ja) | 半導体レ−ザ素子 | |
| KR940007605B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JP4244058B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0728098B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH10215031A (ja) | 半導体レーザ素子 | |
| JPH0685456B2 (ja) | 半導体レーザ装置の製造方法 | |
| US5365537A (en) | Method of producing a semiconductor laser | |
| JP3642711B2 (ja) | 半導体レーザ素子 | |
| JP2686133B2 (ja) | 半導体レーザの製造方法 | |
| US4393504A (en) | High power semiconductor laser | |
| JP2708796B2 (ja) | 多機能マルチビーム半導体レーザの製造方法 | |
| JPS63318183A (ja) | 半導体レ−ザ | |
| JP2664388B2 (ja) | 半導体レーザ素子 | |
| JP3049916B2 (ja) | 半導体レーザ | |
| JPS62140488A (ja) | 半導体レ−ザ装置 | |
| JP2001244572A (ja) | 半導体レーザ発光装置の製造方法 | |
| JP2002076512A (ja) | 半導体レーザ装置及び光システム装置 | |
| JP2780307B2 (ja) | 半導体レーザ | |
| JPH07312462A (ja) | 面発光レーザダイオードの製造方法，及び面発光レーザダイオード | |
| JPS62269388A (ja) | 半導体発光装置 | |
| JP4839497B2 (ja) | 半導体発光装置及び半導体発光装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |