JPH07274133A

JPH07274133A - デコーダ回路

Info

Publication number: JPH07274133A
Application number: JP6057428A
Authority: JP
Inventors: Shunji Ui; 俊司宇井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-03-28
Filing date: 1994-03-28
Publication date: 1995-10-20

Abstract

(57)【要約】【目的】フレーム間内挿を行う回路を簡単な構成により
実現する。【構成】入力端子１には、４フィールドで１巡するサブ
サンプルにより帯域圧縮され、かつ動き補正用の動きベ
クトル情報とサンプルの位相情報を含んだＭＵＳＥ信号
が入力される。セレクタ３は、外部からのＭＵＳＥ信号
を一方の入力とする。フレームメモリ５は、セレクタ３
の出力信号をおおよそ１フレーム期間遅延させる。フレ
ームメモリ５の出力は、セレクタ３の他方の入力信号と
される。このような単位回路が、カスケード接続され、
フレームメモリ５の入出力、フレームメモリ１１の入出
力はそれぞれ加算器７、１３で加算され、さらに加算器
７、１３の出力が加算器１５で加算される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、帯域圧縮された高品
位テレビ信号を元の広帯域の高品位テレビ信号に復調し
て再成する高品位テレビ受信機に関し、特に、帯域圧縮
された信号に対しテンポラル処理を施した後、復調処理
を行うことで良好な画像を得るようにする際に好適な動
き補正を行う機能を有したデコーダ回路。

【０００２】

【従来の技術】広帯域なテレビ信号を伝送上実用的なレ
ベルに帯域圧縮する方法として、元の高品位テレビ信号
に４フィールドで一巡するサブサンプルを施す、ＭＵＳ
Ｅ（Multiple Sub-Nyquist Sampling Encoding）方式
（“高品位テレビの新しい伝送方式−ＭＵＳＥ−”，Ｎ
ＨＫ技研月報，二宮著，２７巻７号，昭和５９年）があ
る。

【０００３】このＭＵＳＥ方式では、静止している領域
と動いている領域は、異なった方法を用いて帯域圧縮が
施されている。このため、デコーダでの復調処理も、静
止画処理を行った信号と動画処理を行った信号とを、動
きの程度を示す動き検出信号によって混合することによ
り行う。

【０００４】図４に示すように、ＭＵＳＥ信号は、静止
画処理部１００、動画処理部１０１、動き検出部１０２
に入力される。静止画処理された信号と、動画処理され
た信号とは混合器１０３に入力され、動き検出部１０２
からの動き検出信号に応じて混合されて出力される。

【０００５】静止画処理部１００においては、まずフレ
ーム間の内挿処理が行われる。このフレーム間の内挿処
理は、入力されたサンプリングレート１６．２ＭＨｚの
現信号と、これに対しオフセット関係にある１フレーム
前の信号を内挿することによって、フレーム間オフセッ
トサブサンプリングによる欠落点を補完し、３２．４Ｍ
Ｈｚレートのデータを得るための処理である。

【０００６】またここではフレーム間内挿用のメモリを
利用して雑音低減を行うことができる。すなわちＭＵＳ
Ｅ信号は２フレーム（４フィールド）で一巡するサブサ
ンプルが施されているため、２Ｎ（Ｎ＝１，２，３，・
・・）フレーム前の信号は現信号との相関が強く、この
信号を用いてテンポラルフィルタを構成することによ
り、雑音低減を行うことができる。

【０００７】ところで、ＭＵＳＥ方式では、カメラがパ
ンやチルトした場合など画面が均一に動いた場合でも、
過去の信号をずらして内挿することによって静止画とし
て処理できるように、エンコーダで算出された水平及び
垂直の動きベクトル信号がコントロール信号として伝送
されている。つまり現フレームに対してＮフレーム前の
信号は、伝送される動きベクトル信号により遅延量を制
御することによって動きベクトル補正をしなければなら
ない。

【０００８】図４は、上記フレーム間内挿回路の従来の
構成例を示したブロック図で、以下にこれを説明する。
この回路は、現フレーム，２フレーム前、４フレーム前
の信号をそれぞれ1/4，1/2,1/4 のレベルで加算し雑音
低減した信号と、１フレーム前、３フレーム前の信号を
それぞれ1/2,1/2 のレベルで加算し雑音低減した信号を
フレーム間内挿する回路で、１〜４フレーム前の信号は
現フレームに合うように動きベクトル補正をかけてい
る。

【０００９】入力端子１より入力されたＭＵＳＥ信号
（現フレーム信号）２は、カスケードに接続された１
６．２ＭＨｚで動作するフレームメモリ５０，５２，５
４，５６により遅延され、それぞれの出力には、１フレ
ーム前の信号５１，２フレーム前の信号５３，３フレー
ム前の信号５５，４フレーム前の信号５７が得られる。
また、このフレームメモリ５０，５２，５４，５６に
は、入力端子８７より入力された、フレーム間の垂直方
向の動きベクトル補正を行うためのメモリコントロール
信号が供給され、これによってフィールド毎にフレーム
メモリの遅延量を１ライン単位で調整することにより、
１〜４フレーム前の信号５１，５３，５５，５７は、現
フレームに合うように垂直方向の動きベクトル補正が施
される。

【００１０】さらに、これらの１〜４フレーム前の信号
５１，５３，５５，５７はそれぞれ水平ベクトル補正回
路５８，６０，６２，６４に入力される。一方、入力端
子９０には、フレーム間の水平方向の動きベクトル補正
信号が入力され、水平ベクトル補正回路５８に供給され
るとともに、１フレーム遅延回路７５及び、加算器７
７，８１，８５の一方の入力に供給される。１フレーム
遅延回路７５の出力信号７６は加算器７７の他方の入力
に供給される。加算器７７の出力信号７８は、水平ベク
トル補正回路６０に供給されるとともに、１フレーム遅
延回路７９に供給される。１フレーム遅延回路７９の出
力信号８０は、加算器８１の他方の入力に供給される。
加算器８１の出力信号８２は、水平ベクトル補正回路６
２に供給されるとともに、１フレーム遅延回路８３に供
給される。１フレーム遅延回路８３の出力信号８４は加
算器８５の他方の入力に供給される。加算器８５の出力
信号８６は、水平ベクトル補正回路６４に供給される。

【００１１】今、１フレーム前の信号を現フレームに合
わせるための水平動きベクトル補正値、すなわち前フィ
ールドのＭＵＳＥ信号中に挿入されているコントロール
信号より得られる水平動きベクトル補正値をＶ０とし、
そのｎフレーム前に得られる動きベクトル補正値をＶｎ
とすると、水平ベクトル補正回路５８，６０，６２，６
４では、それぞれＶ０，Ｖ０＋Ｖ１，Ｖ０＋Ｖ１＋Ｖ
２，Ｖ０＋Ｖ１＋Ｖ２＋Ｖ３の値により、３２．４ＭＨ
ｚ単位の遅延調整で動き補正が行われる。

【００１２】これにより、水平ベクトル補正回路５８，
６０，６２，６４の各出力信号５９，６１，６３，６５
には、それぞれ現フレーム信号に合わせて動きベクトル
補正された１，２，３，４フレーム前の信号が得られ
る。

【００１３】動きベクトル補正された４フレーム前の信
号６５と現フレームの信号２は、加算器６６において加
算後1/2 レベルとされ、３２．４ＭＨｚレートの出力信
号６７となる。この信号６７と動きベクトル補正された
２フレーム前の信号６１は、加算器６８において加算後
1/2 レベルとされ３２．４ＭＨｚレートの出力信号６９
となる。この信号６９は、雑音低減された現フレームの
信号６９としてセレクタ７２の一方の入力に供給され
る。また、それぞれ動きベクトル補正された１フレーム
前の信号５９と、３フレーム前の信号６３は、加算器７
０において加算後1/2 レベルとされ、３２．４ＭＨｚレ
ートの出力信号７１となり、この信号７１は、雑音低減
された１フレーム前の信号として、セレクタ７２の他方
の入力に供給される。

【００１４】セレクタ７２では、入力端子１８より入力
される、フレーム間オフセットサブサンプル位相情報に
基づいた、現フレームの各サンプルの１６．２ＭＨｚ周
期内の位相が右・左のどちらであるかを示す信号１９に
より、それぞれ雑音低減された現フレームの信号６９
と、１フレーム前の信号７１を選択して出力する。すな
わちセレクタ７２の出力信号７３は、フレーム間内挿さ
れた３２．４ＭＨｚレートの信号として出力端子１７よ
り出力される。

【００１５】

【発明が解決しようとする課題】上記のように、２フレ
ームで一巡するオフセットサブサンプリングにより帯域
圧縮され伝送された高品位テレビ信号を元の広帯域な信
号に復調する際、現フレーム及び２Ｎフレーム前の各信
号を用いてテンポラル処理を施した信号と、１フレーム
前及び２Ｎ＋１フレーム前の各信号を用いてテンポラル
処理を施した信号を用いてフレーム間内挿を行う回路
は、注目フレームに対しＭ（Ｍ＝１，２，３・・・）フ
レーム離れた信号に、注目フレームに合わせる水平方向
の動きベクトル補正を伝送サンプリング周波数の1/2 周
期単位で施している。このように伝送サンプリング周波
数と同じ周波数で動作するフレームメモリをカスケード
に接続し、Ｎフレーム前の信号を得る構成であると、メ
モリでの遅延調整は伝送サンプリング周波数単位でしか
行えない。このため従来の回路は、複雑な回路構成と処
理が必要であった。

【００１６】そこでこの発明は、伝送サンプリング周波
数の1/2 周期単位での動きベクトル補正を行う際の複雑
な処理を解消したデコーダ回路を提供することを目的と
するものである。

【００１７】

【課題を解決するための手段】この発明は、４フィール
ドで１巡するサブサンプルにより帯域圧縮され、かつ動
き補正用の動きベクトル情報とサンプルの位相情報を含
んだ高品位テレビ信号を、元の広帯域なテレビジョン信
号に復調する高品位テレビジョン受信機において、外部
からの入力信号を一方の入力とする第１の選択手段と、
前記第１の選択手段の出力信号を、おおよそ１フレーム
期間遅延させる第１のフレーム遅延手段と、前記第１の
フレーム遅延手段の出力信号を、前記第１の選択手段の
他方の入力信号とする手段とを有する単位回路を構成
し、前記第１のフレーム遅延手段の出力信号を外部への
出力信号とするように、少なくとも２つ以上カスケード
に前記単位回路を接続した構成とすることを特徴とす
る。あるいは、４フィールドで１巡するサブサンプルに
より帯域圧縮され、かつ動き補正用の動きベクトル情報
とサンプルの位相情報を含んだ高品位テレビ信号を、元
の広帯域なテレビジョン信号に復調する高品位テレビジ
ョン受信機において、外部からの入力信号を一方の入力
とする第３の選択手段と、前記第３の選択手段の出力信
号を、おおよそ１フレーム期間遅延させる第２のフレー
ム遅延手段と、前記第２のフレーム遅延手段の出力信号
を、前記第３の選択手段の他方の入力信号とする手段
と、前記第２のフレーム遅延手段の出力信号と、前記第
３の選択手段の出力信号を加算する第４の加算手段とを
有し、前記第４の加算手段の出力信号を外部への出力信
号とする単位回路を、少なくとも２つ以上カスケードに
接続して構成している。

【００１８】

【作用】上記の構成をとることにより、入力信号と、伝
送サンプリング周波数の倍の周波数で動作するフレーム
メモリの出力信号とを、各サンプルの位相が伝送サンプ
リング周波数の１周期の中で右・左どちらであるかを示
す信号によって選択し、前記フレームメモリの入力に供
給するようにしている。そしてフレームメモリの遅延量
を制御するだけで、伝送サンプリング周波数の1/2 周期
単位での動きベクトル補正を行うことができる。

【００１９】

【実施例】以下、この発明の実施例を図面を参照して説
明する。図１はこの発明の一実施例のブロック図を示し
ている。入力端子１より入力されたＭＵＳＥ信号２は、
セレクタ３の一方の入力に供給される。このセレクタの
出力信号４は、３２．４ＭＨｚで動作するフレームメモ
リ５を介してセレクタ３の他方の入力に供給されるとと
もに、セレクタ９の一方の入力に供給される。セレクタ
９の出力信号１０は、３２．４ＭＨｚで動作するフレー
ムメモリ１１を介してセレクタ９の他方の入力に供給さ
れる。

【００２０】セレクタ３及びセレクタ９では、入力端子
１８より入力される、フレーム間オフセットサブサンプ
ル位相情報に基づいた、現フレームの各サンプルの１
６．２ＭＨｚ周期内の位相が右・左のどちらであるかを
示す信号１９により、２つの入力信号を交互に選択す
る。

【００２１】また、フレームメモリ５，１１には入力端
子２０より入力された、フレーム間の垂直方向及び水平
方向の動きベクトル補正を行うためのメモリコントロー
ル信号２１が供給され、これによってフィールド毎にフ
レームメモリの遅延量を１ライン単位及び３２．４ＭＨ
ｚ単位で調整する。

【００２２】これにより、セレクタ３の出力信号４とし
ては、現フレームの信号と、現フレームに合わせて動き
ベクトル補正された１フレーム前の信号が内挿された信
号が得られ、フレームメモリ５の出力信号６には、それ
ぞれ現フレームに合わせて動きベクトル補正された１フ
レーム前の信号と２フレーム前の信号が内挿された信号
が得られる。またセレクタ９の出力信号１０には、それ
ぞれ現フレームに合わせて動きベクトル補正された２フ
レーム前の信号と３フレーム前の信号が内挿された信号
が得られ、フレームメモリ１１の出力信号１２には、そ
れぞれ現フレームに合わせて動きベクトル補正された３
フレーム前の信号と４フレーム前の信号が内挿された信
号が得られる。

【００２３】さらにこの、現フレームの信号と１フレー
ム前の信号が内挿された信号４と、１フレーム前の信号
と２フレーム前の信号が内挿された信号６は、加算器７
によって加算され1/2 レベルとされる。また、２フレー
ム前の信号と３フレーム前の信号が内挿された信号１０
と、３フレーム前の信号と４フレーム前の信号が内挿さ
れた信号１２は、加算器１３により加算され1/2 レベル
とされる。

【００２４】この加算器７の出力信号８と加算器１３の
出力信号１４はさらに加算器１５によって加算され1/2
レベルとされる。ここで現フレームの信号と、現フレー
ムに合わせて動きベクトル補正された２Ｎフレーム前の
信号とはサンプリング位相が同じであり、また現フレー
ムに合わせて動きベクトル補正された２Ｎ−１フレーム
前の信号はオフセット関係にあるので、加算器１５の出
力信号１６は現フレーム、２フレーム前、４フレーム前
の信号がそれぞれ1/4,1/2,1/4 のレベルで加算された信
号と、１フレーム前、３フレーム前の信号がそれぞれ1/
2,1/2 のレベルで加算された信号が内挿された信号とな
る。

【００２５】すなわち先に述べた、図４に示す従来の回
路構成で得られるものと同じフレーム間内挿信号が出力
端子１７に得られる。図２は、１６．２Ｍｚレートであ
って、４フィールドで一巡するオフセットサブサンプリ
ングのＭＵＳＥ信号を示している。白丸は第１フィール
ドのサンプリング画素の位置、黒丸は第２フィールド、
白四角は第３フィールド、黒四角は第４フィールドのサ
ンプリング画素の位置を示している。動きベクトルに応
じて、これらのサンプリング画素の位置、つまりフレー
ムメモリ５あるいは１１に対する書き込み位置が制御さ
れる。

【００２６】図３（Ａ）は、本発明の第２の実施例を示
したブロック図である。この図中第１図と同一の部分に
は同一の番号を付しており、説明を省略する。セレクタ
４の出力信号４と、フレームメモリ１１の出力信号は、
加算器２２によって加算され1/2 レベルとされる。さら
にこの加算器２２の出力信号２３と、フレームメモリ５
の出力信号６は、加算器２４によって加算され1/2 レベ
ルとされる。

【００２７】すなわち加算器２２の出力信号２３には、
現フレームの信号と４フレーム前の信号が加算され、1/
2 レベルとされた信号と、１フレーム前の信号と３フレ
ーム前の信号が加算され1/2 レベルとされた信号とが内
挿された信号が得られる。また、加算器２４の出力信号
２５には、現フレーム、２フレーム前、４フレーム前の
信号がそれぞれ1/4,1/2,1/4 のレベルで加算された信号
と、１フレーム前、３フレーム前の信号がそれぞれ3/4,
1/4 のレベルで加算された信号が内挿された信号とな
る。

【００２８】この加算器２２の出力信号２３と加算器２
４の出力信号２５は、セレクタ２６に供給される。セレ
クタ２６では、セレクタ３，９と同様に入力端子１８よ
り入力される、フレーム間オフセットサブサンプル位相
情報に基づいた、現フレームの各サンプルの１６．２Ｍ
Ｈｚ周期内の位相が右・左のどちらであるかを示す信号
１９により、２つの入力信号を交互に選択することによ
り、現フレーム、２フレーム前、４フレーム前の信号が
それぞれ1/4,1/2,1/4 のレベルで加算された信号と、１
フレーム前、３フレーム前の信号がそれぞれ1/2,1/2 の
レベルで計算された信号が内挿された信号２７がセレク
タ２６の出力信号として得られる。

【００２９】すなわち先に述べた、図４に示す従来の回
路構成、あるいは図１に示した第１の実施例の回路構成
で得られるものと同じフレーム間内挿信号が出力端子１
７に得られる。

【００３０】図３（Ｂ）は、この発明の第３の実施例を
示したブロック図である。この図中第１図と同一の部分
には同一の番号を付しており、説明を省略する。加算器
７の出力信号８には、現フレームの信号と２フレーム前
の信号が加算され、1/2 レベルとされた信号と、１フレ
ーム前の信号とが内挿された信号が得られており、この
信号８がセレクタ３０の一方の入力に供給される。

【００３１】セレクタ３０の出力信号３１は、３２．４
ＭＨｚで動作するフレームメモリ３２を介してセレクタ
３０の他方の入力に供給される。セレクタ３０では、セ
レクタ３と同様に入力端子１８より入力される、フレー
ム間オフセットサブサンプル位相情報に基づいた、現フ
レームの各サンプルの１６．２ＭＨｚ周期内の位相が右
・左のどちらであるかを示す信号１９により、２つの入
力信号を交互に選択する。

【００３２】またフレームメモリ３２には、フレームメ
モリ５と同様に入力端子２０より入力された、フレーム
間の垂直方向及び水平方向の動きベクトル補正を行うた
めのメモリコントロール信号２１が供給され、これによ
ってフィールド毎にフレームメモリの遅延量を１ライン
単位及び３２．４ＭＨｚ単位で調整する。

【００３３】すなわちセレクタ３０の出力信号３１に
は、それぞれ現フレームに合わせて動きベクトル補正さ
れた、１フレーム前の信号と３フレーム前の信号が加算
され、1/2 レベルとされた信号と、現フレームの信号と
２フレーム前の信号が加算され、1/2 レベルとされた信
号とが内挿された信号が得られる。またフレームメモリ
３２の出力信号３３には、同じくそれぞれ現フレームに
合わせて動きベクトル補正された、１フレーム前の信号
と３フレーム前の信号が加算され、1/2 レベルとされた
信号と、２フレーム前の信号と４フレーム前の信号が加
算され、1/2 レベルとされた信号とが内挿された信号が
得られる。

【００３４】このセレクタ３０の出力信号３１とフレー
ムメモリ３２の出力信号３３は、加算器３４により加算
後1/2 レベルとされ、現フレーム、２フレーム前、４フ
レーム前の信号がそれぞれ1/4,1/2,1/4 のレベルで加算
された信号と、１フレーム前、３フレーム前の信号がそ
れぞれ1/2,1/2 のレベルで加算された信号が内挿された
信号３５が加算器３４の出力信号として得られる。

【００３５】すなわち先に述べた、図４に示す従来の回
路構成、図１に示した第１の実施例の回路構成で得られ
るものと同じフレーム間内挿信号が出力端子１７に得ら
れる。

【００３６】

【発明の効果】上記のように、本発明によって、２フレ
ームで一巡するオフセットサブサンプリングにより帯域
圧縮され伝送された高品位テレビ信号を元の広帯域な信
号に復調する際、現フレーム及び２Ｎフレーム前の各信
号を用いてテンポラル処理を施した信号と、１フレーム
前及び２Ｎ＋１フレーム前の各信号を用いてテンポラル
処理を施した信号を用いてフレーム間内挿を行う回路を
簡単な構成により実現することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示すブロック図。

【図２】ＭＵＳＥ信号のサンプリング位相を示す説明
図。

【図３】この発明の第２の実施例及び第３の実施例を示
すブロック図。

【図４】この発明に係る従来のデコーダ及びフレーム内
挿回路を示すブロック図。

【符号の説明】

１、１８、２０…入力端子、３、９、２６、３０…セレ
クタ、５、１１、３２…フレームメモリ、７、１３、１
５、２２、２４、３４…加算器、１７…出力端子。

Claims

【特許請求の範囲】

【請求項１】４フィールドで１巡するサブサンプルによ
り帯域圧縮され、かつ動き補正用の動きベクトル情報と
サンプルの位相情報を含んだ高品位テレビ信号を、元の
広帯域なテレビジョン信号に復調する高品位テレビジョ
ン受信機において、外部からの入力信号を一方の入力とする第１の選択手段
と、前記第１の選択手段の出力信号を、おおよそ１フレ
ーム期間遅延させる第１のフレーム遅延手段と、前記第
１のフレーム遅延手段の出力信号を、前記第１の選択手
段の他方の入力信号とする手段とを有する単位回路を構
成し、前記第１のフレーム遅延手段の出力信号を外部への出力
信号とするように、少なくとも２つ以上カスケードに前
記単位回路を接続した構成とすることを特徴とするデコ
ーダ回路。
【請求項２】前記第１のフレーム遅延手段の遅延量は、
前記動きベクトル情報に基づき制御されることを特徴と
する請求項１記載のデコーダ回路。
【請求項３】前記第１の選択手段は、前記サンプルの位
相情報に基づき制御されることを特徴とする、請求項１
又は請求項２記載のデコーダ回路。
【請求項４】前記単位回路を、少なくとも２つ以上カス
ケードに接続した回路で、前記第１の選択手段の出力信
号及び前記各単位回路の出力信号を、所定の比率で加算
する第１の加算手段を有することを特徴とする請求項１
又は請求項２又は請求項３記載のデコーダ回路。
【請求項５】前記単位回路を、少なくとも２つ以上カス
ケードに接続した回路で、前記第１の選択手段の出力信
号及び前記各単位回路の出力信号を、所定の比率で加算
する第２の加算手段と、前記第１の選択手段の出力信号
及び最終段の前記単位回路の出力信号を、前記第２の加
算手段とは異なった所定の比率で加算する第３の加算手
段と、前記第２の加算手段の出力信号と前記第３の出力
信号を選択して出力する第２の選択手段を有し、前記第
２の選択手段を、前記サンプルの位相情報に基づき制御
することを特徴とする、請求項１又は請求項２又は請求
項３記載のデコーダ回路。
【請求項６】４フィールドで１巡するサブサンプルによ
り帯域圧縮され、かつ動き補正用の動きベクトル情報と
サンプルの位相情報を含んだ高品位テレビ信号を、元の
広帯域なテレビジョン信号に復調する高品位テレビジョ
ン受信機において、外部からの入力信号を一方の入力とする第３の選択手段
と、前記第３の選択手段の出力信号を、おおよそ１フレ
ーム期間遅延させる第２のフレーム遅延手段と、前記第
２のフレーム遅延手段の出力信号を、前記第３の選択手
段の他方の入力信号とする手段と、前記第２のフレーム
遅延手段の出力信号と、前記第３の選択手段の出力信号
を加算する第４の加算手段とを有し、前記第４の加算手
段の出力信号を外部への出力信号とする単位回路を、少
なくとも２つ以上カスケードに接続して構成したことを
特徴とするデコーダ回路。
【請求項７】前記第２のフレーム遅延手段の遅延量を、
前記動きベクトル情報に基づき制御することを特徴とす
る請求項６記載のデコーダ回路。
【請求項８】前記第３の選択手段を、前記サンプルの位
相情報に基づき制御することを特徴とする、請求項６又
は請求項７記載のデコーダ回路。