JPH07273147A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH07273147A JPH07273147A JP6471094A JP6471094A JPH07273147A JP H07273147 A JPH07273147 A JP H07273147A JP 6471094 A JP6471094 A JP 6471094A JP 6471094 A JP6471094 A JP 6471094A JP H07273147 A JPH07273147 A JP H07273147A
- Authority
- JP
- Japan
- Prior art keywords
- resin liquid
- bump
- chip
- bumps
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】バンプと配線電極との接合性を悪化させること
なく樹脂液の注入の容易化を実現可能な半導体装置の実
装方法を提供する。 【構成】半導体チップ２のバンプ３を配線基板１の接続
電極１０上に当接させた後、半導体チップ２と配線基板
１の間の隙間に樹脂液４を注入し、その後、熱圧着によ
りバンプ３を配線電極１０に接合するとともにチップ２
と配線基板１との間の隙間を樹脂液で充満させる。樹脂
液４はその後、硬化してチップ２と配線基板１とを接着
するとともにバンプ３や電極１０などを封止する。
なく樹脂液の注入の容易化を実現可能な半導体装置の実
装方法を提供する。 【構成】半導体チップ２のバンプ３を配線基板１の接続
電極１０上に当接させた後、半導体チップ２と配線基板
１の間の隙間に樹脂液４を注入し、その後、熱圧着によ
りバンプ３を配線電極１０に接合するとともにチップ２
と配線基板１との間の隙間を樹脂液で充満させる。樹脂
液４はその後、硬化してチップ２と配線基板１とを接着
するとともにバンプ３や電極１０などを封止する。
Description
【０００１】
【産業上の利用分野】この発明は、フェイスダウンで実
装される半導体装置の実装方法に関する。
装される半導体装置の実装方法に関する。
【０００２】
【従来の技術】特開平３−１０８７３４号公報号公報
は、半導体チップのバンプを配線基板の配線電極に接合
するフェィスダウンのフリップチップ実装方法の例を開
示している。前記公報によれば、バンプを配線基板の配
線電極に接合した後に半導体チップと配線基板との間の
隙間に樹脂液を注入し、この樹脂液を硬化させて電極表
面などの保護、及び両者の接合強度の向上を図ることを
開示している。更に、前者の公報は、バンプを配線基板
の配線電極に接合する前に半導体チップと配線基板との
間の隙間となる予定の領域に樹脂液を予め付着させてお
き、バンプ接合時により生じた上記隙間をこの樹脂液で
満たし、この樹脂液を硬化させて電極表面などの保護、
及び両者の接合強度の向上を図ることを開示している。
は、半導体チップのバンプを配線基板の配線電極に接合
するフェィスダウンのフリップチップ実装方法の例を開
示している。前記公報によれば、バンプを配線基板の配
線電極に接合した後に半導体チップと配線基板との間の
隙間に樹脂液を注入し、この樹脂液を硬化させて電極表
面などの保護、及び両者の接合強度の向上を図ることを
開示している。更に、前者の公報は、バンプを配線基板
の配線電極に接合する前に半導体チップと配線基板との
間の隙間となる予定の領域に樹脂液を予め付着させてお
き、バンプ接合時により生じた上記隙間をこの樹脂液で
満たし、この樹脂液を硬化させて電極表面などの保護、
及び両者の接合強度の向上を図ることを開示している。
【０００３】
【発明が解決しようとする課題】しかしながら上記した
従来の樹脂液充填方式は、以下の問題点を有していた。
まず、バンプの熱圧着後の樹脂液注入では、半導体チッ
プと配線基板との間の隙間が狭小であるので樹脂液の注
入が容易でなく、注入時間が長くなったり、内部に気泡
（ボイド）を巻き込むという問題があった。
従来の樹脂液充填方式は、以下の問題点を有していた。
まず、バンプの熱圧着後の樹脂液注入では、半導体チッ
プと配線基板との間の隙間が狭小であるので樹脂液の注
入が容易でなく、注入時間が長くなったり、内部に気泡
（ボイド）を巻き込むという問題があった。
【０００４】一方、予め、配線基板又は半導体チップに
樹脂液を付着させておき、バンプの熱圧着時にこの樹脂
液を押し広げて、上記隙間に樹脂液を充満させる方法で
は、バンプと配線基板の配線電極との間に樹脂液が回り
込み、バンプの接合不良を招く可能性があった。特に、
通常は樹脂液にガラスの小片からなるフィラーを樹脂液
に混入するために、このフィラーがバンプと配線電極と
の間に噛み込んで接合不良を生じる可能性があった。
樹脂液を付着させておき、バンプの熱圧着時にこの樹脂
液を押し広げて、上記隙間に樹脂液を充満させる方法で
は、バンプと配線基板の配線電極との間に樹脂液が回り
込み、バンプの接合不良を招く可能性があった。特に、
通常は樹脂液にガラスの小片からなるフィラーを樹脂液
に混入するために、このフィラーがバンプと配線電極と
の間に噛み込んで接合不良を生じる可能性があった。
【０００５】本発明は上記問題点に鑑みなされたもので
あり、バンプと配線電極との接合性を悪化させることな
く樹脂液の注入の容易化を実現可能な半導体装置の実装
方法を提供することを、その目的としている。
あり、バンプと配線電極との接合性を悪化させることな
く樹脂液の注入の容易化を実現可能な半導体装置の実装
方法を提供することを、その目的としている。
【０００６】
【課題を解決するための手段】本発明の半導体装置の実
装方法は、半導体チップの接続電極表面に形成された軟
質突起電極を配線基板の接続電極上に当接させるチップ
載置工程と、その後、前記半導体チップ及び前記配線基
板の間の隙間に樹脂液を注入する樹脂液注入工程と、少
なくとも前記樹脂液注入工程の後で、前記軟質突起電極
をその融点未満の温度条件下の圧接により塑性変形させ
て前記配線基板の接続電極と接合する接合工程とを備え
ることを特徴としている。
装方法は、半導体チップの接続電極表面に形成された軟
質突起電極を配線基板の接続電極上に当接させるチップ
載置工程と、その後、前記半導体チップ及び前記配線基
板の間の隙間に樹脂液を注入する樹脂液注入工程と、少
なくとも前記樹脂液注入工程の後で、前記軟質突起電極
をその融点未満の温度条件下の圧接により塑性変形させ
て前記配線基板の接続電極と接合する接合工程とを備え
ることを特徴としている。
【０００７】第１の態様において、前記接合工程は、前
記チップ載置工程と前記樹脂液注入工程との間と前記樹
脂液注入工程後とに二段階に分けて実施される。第２の
態様において、前記接合工程の開始後、前記樹脂液注入
工程が実施され、前記樹脂液注入工程の終了後、前記接
合工程が終了する。
記チップ載置工程と前記樹脂液注入工程との間と前記樹
脂液注入工程後とに二段階に分けて実施される。第２の
態様において、前記接合工程の開始後、前記樹脂液注入
工程が実施され、前記樹脂液注入工程の終了後、前記接
合工程が終了する。
【０００８】
【作用及び発明の効果】本発明は、半導体チップの軟質
突起電極（以下、バンプともいう）を配線基板の接続電
極上に当接させた後、半導体チップと配線基板の間の隙
間に樹脂液を注入し、その後、熱圧着によりバンプを配
線電極に接合するとともにチップと配線基板との間の隙
間を樹脂液で充満させる。樹脂液はその後、硬化してチ
ップと配線基板とを接着するとともにバンプや電極など
を封止する。
突起電極（以下、バンプともいう）を配線基板の接続電
極上に当接させた後、半導体チップと配線基板の間の隙
間に樹脂液を注入し、その後、熱圧着によりバンプを配
線電極に接合するとともにチップと配線基板との間の隙
間を樹脂液で充満させる。樹脂液はその後、硬化してチ
ップと配線基板とを接着するとともにバンプや電極など
を封止する。
【０００９】この発明はバンプの熱圧着が終了する前に
樹脂液を注入するので、樹脂液が注入される上記隙間を
従来より格段に幅広とすることができ、樹脂液注入が容
易となり気泡の巻き込みを防止することができ、注入時
間も短縮することができる。また、この発明は、樹脂液
の注入前に配線基板の配線電極上にバンプを当接するの
で、バンプと配線電極との間に樹脂液が介在することが
少なく、両者の接合性を向上することができる。特に、
樹脂液が硬質のフィラーを含む場合でも、このフィラー
がバンプと配線電極との間に噛み込むことが殆どない。
これは、たとえ、バンプと配線電極との当接領域の近傍
空間にフィラーがあっても、バンプの塑性変形の過程で
この近傍空間の塑性変形方向の断面が略三角形状となっ
ており、この近傍空間が上記当接領域側から滅失してい
くので、フィラーや樹脂が自然にこの近傍空間から外部
に押し出されるためである。これに比較して、バンプを
配線電極に当接させる前に樹脂液をバンプ又は配線電極
に塗布する場合、バンプの頂点付近ではこのような押出
し力が充分に作用せず、樹脂液やフィラーが残留して接
合を妨害する場合が生じてしまう。
樹脂液を注入するので、樹脂液が注入される上記隙間を
従来より格段に幅広とすることができ、樹脂液注入が容
易となり気泡の巻き込みを防止することができ、注入時
間も短縮することができる。また、この発明は、樹脂液
の注入前に配線基板の配線電極上にバンプを当接するの
で、バンプと配線電極との間に樹脂液が介在することが
少なく、両者の接合性を向上することができる。特に、
樹脂液が硬質のフィラーを含む場合でも、このフィラー
がバンプと配線電極との間に噛み込むことが殆どない。
これは、たとえ、バンプと配線電極との当接領域の近傍
空間にフィラーがあっても、バンプの塑性変形の過程で
この近傍空間の塑性変形方向の断面が略三角形状となっ
ており、この近傍空間が上記当接領域側から滅失してい
くので、フィラーや樹脂が自然にこの近傍空間から外部
に押し出されるためである。これに比較して、バンプを
配線電極に当接させる前に樹脂液をバンプ又は配線電極
に塗布する場合、バンプの頂点付近ではこのような押出
し力が充分に作用せず、樹脂液やフィラーが残留して接
合を妨害する場合が生じてしまう。
【００１０】第１の態様によれば、接合工程が樹脂液注
入前後に二段階に分けて実施されるので、バンプ接合完
了後の樹脂液注入よりは注入が簡単で気泡巻き込みも低
減でき、バンプ接合開始前の樹脂液付着よりは樹脂液や
そのフィラーによりバンプ接合不良の発生が低減でき
る。第２の態様によれば、第１の態様と同様の効果を奏
することができる。
入前後に二段階に分けて実施されるので、バンプ接合完
了後の樹脂液注入よりは注入が簡単で気泡巻き込みも低
減でき、バンプ接合開始前の樹脂液付着よりは樹脂液や
そのフィラーによりバンプ接合不良の発生が低減でき
る。第２の態様によれば、第１の態様と同様の効果を奏
することができる。
【００１１】接合工程が樹脂液注入前後に二段階に分け
て実施される程の開始後、前記樹脂液注入工程が実施さ
れ、前記樹脂液注入工程の終了後、前記接合工程が終了
する。第３の態様によれば、第１、第２態様の両作用効
果をバランス良く奏することができる。
て実施される程の開始後、前記樹脂液注入工程が実施さ
れ、前記樹脂液注入工程の終了後、前記接合工程が終了
する。第３の態様によれば、第１、第２態様の両作用効
果をバランス良く奏することができる。
【００１２】
（実施例１）以下、この発明を具体化した一実施例を図
面に従って説明する。本実施例の半導体装置の実装方法
を図１を参照して説明する。図１（ａ）は、ガラス基板
１上に半導体チップ（ＩＣチップ）２のバンプ３を熱圧
着する前を示し、図１（ｂ）は、ガラス基板１上の所定
位置に半導体チップ２のバンプ３を当接し、バンプ３の
熱圧着を一部実施した後、樹脂液４を注入している状態
を示し、図１（ｃ）は、上記樹脂液注入後、バンプ３の
熱圧着を完了した後の状態を示している。
面に従って説明する。本実施例の半導体装置の実装方法
を図１を参照して説明する。図１（ａ）は、ガラス基板
１上に半導体チップ（ＩＣチップ）２のバンプ３を熱圧
着する前を示し、図１（ｂ）は、ガラス基板１上の所定
位置に半導体チップ２のバンプ３を当接し、バンプ３の
熱圧着を一部実施した後、樹脂液４を注入している状態
を示し、図１（ｃ）は、上記樹脂液注入後、バンプ３の
熱圧着を完了した後の状態を示している。
【００１３】図１（ａ）において、バンプ３ははんだバ
ンプであり、めっきにより形成しているが、金や銅や錫
などを含む軟質の金属からなるバンプであればよく、ま
た、印刷やウエハの表面を金属浴に濡らしてバンプを形
成してもよい。図２に、熱圧着前のバンプ３の断面図を
示す。ＩＣチップ２の表面（図２では下面）にはチップ
側の接続電極としてアルミ電極２３が形成されており、
その表面はパッシベーション層２４にて覆われている。
又、アルミ電極２３の一部が露出され、この露出部分に
おいて、アルミ電極２３上にはクロムやチタンよりなる
バリアメタル２５が形成されている。バリアメタル２５
上には銅バンプ３１が形成され、銅バンプ３１の表面に
ははんだバンプ３２が形成されている。はんだバンプ３
２としては、Ｐｂー６３Ｓｎ（共晶ハンダ）が用いられ
ており、このはんだの融点は１８３℃である。バンプ３
の高さすなわち銅バンプ３１＋はんだバンプ３２の合計
の高さＨｏは熱圧着前で１００μｍとした。
ンプであり、めっきにより形成しているが、金や銅や錫
などを含む軟質の金属からなるバンプであればよく、ま
た、印刷やウエハの表面を金属浴に濡らしてバンプを形
成してもよい。図２に、熱圧着前のバンプ３の断面図を
示す。ＩＣチップ２の表面（図２では下面）にはチップ
側の接続電極としてアルミ電極２３が形成されており、
その表面はパッシベーション層２４にて覆われている。
又、アルミ電極２３の一部が露出され、この露出部分に
おいて、アルミ電極２３上にはクロムやチタンよりなる
バリアメタル２５が形成されている。バリアメタル２５
上には銅バンプ３１が形成され、銅バンプ３１の表面に
ははんだバンプ３２が形成されている。はんだバンプ３
２としては、Ｐｂー６３Ｓｎ（共晶ハンダ）が用いられ
ており、このはんだの融点は１８３℃である。バンプ３
の高さすなわち銅バンプ３１＋はんだバンプ３２の合計
の高さＨｏは熱圧着前で１００μｍとした。
【００１４】製造工程としては、バリアメタル２５を蒸
着後、銅及びはんだの連続メッキを行い、さらに、不活
性ガス雰囲気炉中にて２５０℃ではんだバンプ３２をリ
フローすることによりこの軟質突起電極（バンプ）３の
はんだバンプ３２を半球状とすればよい。ボンディング
前のガラス基板（配線基板）１を図３に示す。
着後、銅及びはんだの連続メッキを行い、さらに、不活
性ガス雰囲気炉中にて２５０℃ではんだバンプ３２をリ
フローすることによりこの軟質突起電極（バンプ）３の
はんだバンプ３２を半球状とすればよい。ボンディング
前のガラス基板（配線基板）１を図３に示す。
【００１５】ガラス基板１には、チップ側の接続電極と
しての導電パタ−ン１０が形成されている。導電パタ−
ン１０は三層構造をなし、ソーダガラス上にＩＴＯ（イ
ンジウム・スズ・オキサイド）層１１とニッケル層１２
と金層１３とが順に積層されている。この積層構造は、
ＩＴＯ／Ｎｉ／Ａｕを蒸着又はメッキすることにより形
成される。ここで、表面の金層１３は、配線母材として
のＩＴＯ層１１とニッケル層１２の酸化防止材となって
いる。
しての導電パタ−ン１０が形成されている。導電パタ−
ン１０は三層構造をなし、ソーダガラス上にＩＴＯ（イ
ンジウム・スズ・オキサイド）層１１とニッケル層１２
と金層１３とが順に積層されている。この積層構造は、
ＩＴＯ／Ｎｉ／Ａｕを蒸着又はメッキすることにより形
成される。ここで、表面の金層１３は、配線母材として
のＩＴＯ層１１とニッケル層１２の酸化防止材となって
いる。
【００１６】次に、工程を説明する。 （チップ載置工程）まず、ガラス基板（配線基板）１を
所定位置に置き、吸着ヘッド（図示せず）によりＩＣチ
ップ２をガラス基板１の上方に搬送し、位置合わせを行
う（図１（ａ）参照）。次に、ＩＣチップ２をガラス基
板１上の所定位置に載置する。これにより、バンプ３を
ガラス基板１上の導電パターン１０に当接させる。 （前期接合工程）その後、タングステン（Ｗ）製の加熱
ヘッド（図示せず）にてＩＣチップ２の裏面（図１の上
面）から１つのバンプ３当たり所定荷重をかけるととも
に、加熱ヘッドの温度を１２０〜１７５℃として５〜１
０秒間保持する。つまり、バンプ３のはんだバンプ３２
の融点の１８３℃よりも低い温度で、ＩＣチップ２とガ
ラス基板１との間を加圧してはんだバンプ３２を塑性変
形させながら接合する。このとき、加熱温度がはんだバ
ンプ３２の融点以下なのではんだバンプ３２は溶融して
いないが柔らかくなっており、接合部は変形し面接触と
なっており、その分、バンプ３の高さは図１（ｂ）に示
すように元の高さＨｏからＨ１まで減る。
所定位置に置き、吸着ヘッド（図示せず）によりＩＣチ
ップ２をガラス基板１の上方に搬送し、位置合わせを行
う（図１（ａ）参照）。次に、ＩＣチップ２をガラス基
板１上の所定位置に載置する。これにより、バンプ３を
ガラス基板１上の導電パターン１０に当接させる。 （前期接合工程）その後、タングステン（Ｗ）製の加熱
ヘッド（図示せず）にてＩＣチップ２の裏面（図１の上
面）から１つのバンプ３当たり所定荷重をかけるととも
に、加熱ヘッドの温度を１２０〜１７５℃として５〜１
０秒間保持する。つまり、バンプ３のはんだバンプ３２
の融点の１８３℃よりも低い温度で、ＩＣチップ２とガ
ラス基板１との間を加圧してはんだバンプ３２を塑性変
形させながら接合する。このとき、加熱温度がはんだバ
ンプ３２の融点以下なのではんだバンプ３２は溶融して
いないが柔らかくなっており、接合部は変形し面接触と
なっており、その分、バンプ３の高さは図１（ｂ）に示
すように元の高さＨｏからＨ１まで減る。
【００１７】ここでは、Ｈ１はＨｏの約７５％の値とさ
れる。 （樹脂液注入工程）その後、ＩＣチップ２とガラス基板
１との間の隙間にディスペンサのノズル５から樹脂液４
を注入する（図１（ｂ）参照）。樹脂液４はエポキシ樹
脂を主材料とした液であって、ガラスなどからなるフィ
ラーすなわち小片を約４０〜７０ｗｔ％含有している。
もちろん、フィラーを含有しなくてもよい。 （後期接合工程）その後、タングステン（Ｗ）製の加熱
ヘッド（図示せず）にてＩＣチップ２の裏面（図１の上
面）から１つのバンプ３当たり前期接合工程のときより
も大きな所定荷重をかけるとともに、加熱ヘッドの温度
を１２０〜１７５℃として５〜１０秒間保持する。つま
り、バンプ３のはんだバンプ３２の融点の１８３℃より
も低い温度で、ＩＣチップ２とガラス基板１との間を加
圧してはんだバンプ３２を塑性変形させながら接合す
る。これにより、はんだバンプ３２が更に塑性変形して
ガラス基板１上の導電パターン１０との接合が完了す
る。
れる。 （樹脂液注入工程）その後、ＩＣチップ２とガラス基板
１との間の隙間にディスペンサのノズル５から樹脂液４
を注入する（図１（ｂ）参照）。樹脂液４はエポキシ樹
脂を主材料とした液であって、ガラスなどからなるフィ
ラーすなわち小片を約４０〜７０ｗｔ％含有している。
もちろん、フィラーを含有しなくてもよい。 （後期接合工程）その後、タングステン（Ｗ）製の加熱
ヘッド（図示せず）にてＩＣチップ２の裏面（図１の上
面）から１つのバンプ３当たり前期接合工程のときより
も大きな所定荷重をかけるとともに、加熱ヘッドの温度
を１２０〜１７５℃として５〜１０秒間保持する。つま
り、バンプ３のはんだバンプ３２の融点の１８３℃より
も低い温度で、ＩＣチップ２とガラス基板１との間を加
圧してはんだバンプ３２を塑性変形させながら接合す
る。これにより、はんだバンプ３２が更に塑性変形して
ガラス基板１上の導電パターン１０との接合が完了す
る。
【００１８】この時、バンプ３の高さは図１（ｃ）に示
すように高さＨ１からＨ２まで減る。ここでは、Ｈ２は
Ｈｏの約５０％の値とされる。また、この後期接合工程
により、ＩＣチップ２とガラス基板１との間に充填され
ていた余分の樹脂液４は外部に押し出される。その後、
樹脂液４が重合又は熱で硬化し、作業を終了する。な
お、樹脂液４の硬化は前述した熱圧着接合時の加熱によ
って硬化するものであってもよい。また上記した加熱
は、加熱ヘッドによらずに、レーザをバンプ部分に照射
することにより行ってもよい。
すように高さＨ１からＨ２まで減る。ここでは、Ｈ２は
Ｈｏの約５０％の値とされる。また、この後期接合工程
により、ＩＣチップ２とガラス基板１との間に充填され
ていた余分の樹脂液４は外部に押し出される。その後、
樹脂液４が重合又は熱で硬化し、作業を終了する。な
お、樹脂液４の硬化は前述した熱圧着接合時の加熱によ
って硬化するものであってもよい。また上記した加熱
は、加熱ヘッドによらずに、レーザをバンプ部分に照射
することにより行ってもよい。
【００１９】ここで、接合条件について詳細に説明す
る。加熱時間（５〜１０秒）は、加熱ヘッドから基板側
へ熱伝導が行われるに十分な時間であれば変更可能であ
る。また、この実施例では、バンプ１個当たりの荷重を
後期接合工程より増加することにより、バンプ３の高さ
を変えたが、その他、荷重印加時間又は加熱ヘッドの下
降速度を調節してバンプ３の高さを制御してもよい。す
なわち、前記接合工程において、バンプ３の高さがＨ１
となる時点で荷重印加を中止すればよい。
る。加熱時間（５〜１０秒）は、加熱ヘッドから基板側
へ熱伝導が行われるに十分な時間であれば変更可能であ
る。また、この実施例では、バンプ１個当たりの荷重を
後期接合工程より増加することにより、バンプ３の高さ
を変えたが、その他、荷重印加時間又は加熱ヘッドの下
降速度を調節してバンプ３の高さを制御してもよい。す
なわち、前記接合工程において、バンプ３の高さがＨ１
となる時点で荷重印加を中止すればよい。
【００２０】また、接合工程すなわちはんだバンプ３２
の塑性変形をゆっくりと行い、塑性変形が終了する前に
樹脂液４の注入を完了することも可能である。また、前
記接合工程である程度の塑性変形を実施後、そのまま加
熱ヘッドを押しつけてもっと低速で塑性変形を持続しつ
つ樹脂液注入工程を実施し、樹脂液注入完了後、後期接
合工程により塑性変形を高速で実施してもよい。
の塑性変形をゆっくりと行い、塑性変形が終了する前に
樹脂液４の注入を完了することも可能である。また、前
記接合工程である程度の塑性変形を実施後、そのまま加
熱ヘッドを押しつけてもっと低速で塑性変形を持続しつ
つ樹脂液注入工程を実施し、樹脂液注入完了後、後期接
合工程により塑性変形を高速で実施してもよい。
【００２１】また、加熱ヘッドは前記接合工程の開始
後、後期接合工程の終了まで荷重の変更は行うか又は荷
重も一定のままずっとＩＣチップ２に接触させてもよ
く、その他、樹脂液注入工程時に加熱ヘッドは離脱させ
てもよい。更に、チップ載置工程終了後、すぐに樹脂液
注入工程に進み、前期接合工程を省略することもでき
る。
後、後期接合工程の終了まで荷重の変更は行うか又は荷
重も一定のままずっとＩＣチップ２に接触させてもよ
く、その他、樹脂液注入工程時に加熱ヘッドは離脱させ
てもよい。更に、チップ載置工程終了後、すぐに樹脂液
注入工程に進み、前期接合工程を省略することもでき
る。
【００２２】なお上記実施例では導電パタ−ン１０（配
線材）をＡｕ／Ｎｉ／ＩＴＯとしたが、Ａｕ，Ｎｉ，Ｓ
ｎ，Ａｇ，ＡｇーＰｄ，ＡｇーＰｔ，Ｃｕなどはんだが
付くものであればよく、又、はんだバンプ３２もＰｂー
６３Ｓｎ以外の組成のはんだを使用してもよい。また、
前記実施例では銅バンプ３１上にはんだバンプ３２を設
けたが、銅バンプ３１の省略も可能である。
線材）をＡｕ／Ｎｉ／ＩＴＯとしたが、Ａｕ，Ｎｉ，Ｓ
ｎ，Ａｇ，ＡｇーＰｄ，ＡｇーＰｔ，Ｃｕなどはんだが
付くものであればよく、又、はんだバンプ３２もＰｂー
６３Ｓｎ以外の組成のはんだを使用してもよい。また、
前記実施例では銅バンプ３１上にはんだバンプ３２を設
けたが、銅バンプ３１の省略も可能である。
【図１】（ａ）は、バンプ３の接合開始の状態を示す模
式側面図である。（ｂ）は、樹脂液注入工程を示す模式
側面図である。（ｃ）は、後期接合工程（本発明でいう
接合工程）終了後を示す模式側面図である。
式側面図である。（ｂ）は、樹脂液注入工程を示す模式
側面図である。（ｃ）は、後期接合工程（本発明でいう
接合工程）終了後を示す模式側面図である。
【図２】図１のバンプ３の拡大断面図である。
【図３】図１のガラス基板１の拡大側面図である。
１ ガラス基板（配線基板） ２ ＩＣ（半導体）チップ ３ バンプ １０ 導電パタ−ン（配線基板の接続電極）
Claims (3)
- 【請求項１】半導体チップの接続電極表面に形成された
軟質突起電極を配線基板の接続電極上に当接させるチッ
プ載置工程と、 その後、前記半導体チップ及び前記配線基板の間の隙間
に樹脂液を注入する樹脂液注入工程と、 少なくとも前記樹脂液注入工程の後で、前記軟質突起電
極をその融点未満の温度条件下の圧接により塑性変形さ
せて前記配線基板の接続電極と接合する接合工程とを備
えることを特徴とする半導体装置の実装方法。 - 【請求項２】前記接合工程は、前記チップ載置工程と前
記樹脂液注入工程との間と前記樹脂液注入工程後とに二
段階に分けて実施される請求項１記載の半導体装置の実
装方法。 - 【請求項３】前記接合工程の開始後、前記樹脂液注入工
程が実施され、前記樹脂液注入工程の終了後、前記接合
工程が終了する請求項１記載の半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6471094A JP3351091B2 (ja) | 1994-04-01 | 1994-04-01 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6471094A JP3351091B2 (ja) | 1994-04-01 | 1994-04-01 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273147A true JPH07273147A (ja) | 1995-10-20 |
| JP3351091B2 JP3351091B2 (ja) | 2002-11-25 |
Family
ID=13265985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6471094A Expired - Fee Related JP3351091B2 (ja) | 1994-04-01 | 1994-04-01 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3351091B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1950801A1 (en) * | 2005-10-20 | 2008-07-30 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounting method |
| WO2017195517A1 (ja) * | 2016-05-09 | 2017-11-16 | 日立化成株式会社 | 半導体装置の製造方法 |
-
1994
- 1994-04-01 JP JP6471094A patent/JP3351091B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1950801A1 (en) * | 2005-10-20 | 2008-07-30 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounting method |
| EP1950801A4 (en) * | 2005-10-20 | 2011-05-25 | Panasonic Corp | ATTACHING METHOD FOR ELECTRONIC COMPONENTS |
| US8025205B2 (en) | 2005-10-20 | 2011-09-27 | Panasonic Corporation | Electronic component mounting method |
| TWI392034B (zh) * | 2005-10-20 | 2013-04-01 | Panasonic Corp | 電子零件安裝方法 |
| WO2017195517A1 (ja) * | 2016-05-09 | 2017-11-16 | 日立化成株式会社 | 半導体装置の製造方法 |
| JPWO2017195517A1 (ja) * | 2016-05-09 | 2018-11-22 | 日立化成株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3351091B2 (ja) | 2002-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829325B2 (ja) | 半導体素子およびその製造方法並びに半導体装置の製造方法 | |
| KR100846270B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7501337B2 (en) | Dual metal stud bumping for flip chip applications | |
| KR101592044B1 (ko) | 열 기계 플립 칩 다이 본딩 | |
| US20070040248A1 (en) | Semiconductor device | |
| US8119450B2 (en) | Interconnecting a chip and a substrate by bonding pure metal bumps and pure metal spots | |
| JPH11219984A (ja) | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 | |
| JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN102254869A (zh) | 集成电路装置 | |
| JP2003133508A (ja) | 半導体装置 | |
| JP5008832B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08213425A (ja) | 半導体装置およびその製造方法 | |
| JPH07273147A (ja) | 半導体装置の実装方法 | |
| JP3176028B2 (ja) | フリップチップ実装方法及びフリップチップ実装構造 | |
| JPH10112476A (ja) | 半導体装置の製造方法 | |
| JPH05109820A (ja) | 半導体装置の実装方法 | |
| JP2003297874A (ja) | 電子部品の接続構造及び接続方法 | |
| JP5065657B2 (ja) | 電子装置およびその製造方法 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JP3827442B2 (ja) | 半導体パッケージの製造方法 | |
| CN1512566A (zh) | 用于倒装焊的基板 | |
| JP2006352175A (ja) | 半導体集積回路装置 | |
| JP2848373B2 (ja) | 半導体装置 | |
| JP3308060B2 (ja) | 半導体装置の実装方法 | |
| JPH1098077A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |