JPH07271629A

JPH07271629A - マイクロコンピュータ

Info

Publication number: JPH07271629A
Application number: JP6058393A
Authority: JP
Inventors: Yukihisa Hisanaga; 幸久尚永
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-03-29
Filing date: 1994-03-29
Publication date: 1995-10-20
Also published as: KR0171488B1; US5566300A

Abstract

(57)【要約】【目的】少数のピン数追加でマイクロコンピュータ内
部のプログラムカウンタ、レジスタ、ＲＯＭ、ＲＡＭ等
の内容を外部に出力できるようにし、マイクロコンピュ
ータ内部の状態を知りたいような場合に対応する。【構成】監視したい例えばＲＡＭ５の指定された部分
の内部状態のアドレスを、デバッグ指示手段としてのデ
バッグ指示プログラムＸを作動させることにより、ラッ
チ内容設定レジスタ２０を介して選択する。選択された
アドレスはラッチタイミング制御器１８に与えられ、ア
ドレスバス９及びバスタイミング制御信号１２の情報よ
りＲＡＭ５の指定部分の内部状態を表示内容ラッチ器７
に与える。表示内容ラッチ器７は指定部分の内部状態を
ラッチする。この記憶内容を出力することによりＲＡＭ
５の内部状態を知ることができ、デバッグ指示プログラ
ムＸで指定されて出力された内容を後にデバッグでき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＬＳＩ等の内部動
作，内部記憶装置等の状態を外部へ出力するようにした
マイクロコンピュータに関するものである。

【０００２】

【従来の技術】一般に、マイクロコンピュータのＲＯＭ
には、マイクロコンピュータ自体を駆動するための重要
なプログラムが格納されており、このプログラムの内容
をモニタに表示して目視できれば、このプログラムの内
容をモニタ上で検証したり、あるいはデバッグしたりす
ることができる。また、ＲＡＭに格納されたアプリケー
ションプログラムや、レジスタに格納されているデータ
についてもモニタに表示できれば、正規なプログラム，
データとして格納できているかどうかを検証できる。そ
こで、このように、ＲＯＭ，ＲＡＭ，レジスタなどの記
憶装置の内容をモニタに表示できるものとして、従来、
図２５に示すような、ＯＳＤ（On ScreenDisplay テ
レビ画面表示コントローラ）内蔵シングルチップマイク
ロコンピュータがある。図において、１Ａはシングルチ
ップマイクロコンピュータ（以下マイコンという）の全
体を示し、その内部には、プログラムカウンタ２、レジ
スタ３、プログラム等を記憶したＲＯＭ４、処理に必要
なデータを記憶するＲＡＭ５、アドレスバス９及びデー
タバス８上に現れたデジタル値を取り込む複数のラッチ
回路を含む表示内容ラッチ器７、及び表示内容ラッチ器
７の内容を文字図形データに変換し外部の表示装置に出
力する表示コントローラ６が内蔵され、これら表示内容
ラッチ器７等はデータバス８及びアドレスバス９に接続
されている。データバス８とアドレスバス９で示す矢印
の向きは、バス上信号（アドレスデータ，データ）の入
力及び出力の方向を示している。１１はマイコン内部の
バス８，９の制御等を行う中央処理装置（ＣＰＵ）で、
一部のタイミングはマイコン外部にバスタイミング制御
信号１２として用いて出力される。プログラムカウンタ
（ＰＣ）２は、ＣＰＵ１１に接続され、現在の命令実行
アドレスを記憶する。１３は表示コントローラ６の表示
出力、１４はマイコン内部のアドレスバス９の内容をマ
イコン外部に出力するアドレスバス出力信号、１５はマ
イコン内部のデータバス８の内容をマイコン外部に出力
するデータバス出力信号である。１６はテレビ画面の同
期信号で、マイコン１Ａの外部より表示コントローラ６
に入力される。各出力信号１２，１４，１５は並列出
力のため多軸ケーブルを使用し、マイコン１の端子とし
ては多数のピンが設けられている。

【０００３】次に動作について説明する。レジスタ３，
ＲＯＭ４，ＲＡＭ５はデータバス８，アドレスバス９に
それぞれ接続され、ＣＰＵ１１の制御の下に情報の伝送
が行われる。図２６に動作の一例のタイミングチャート
を示す。プログラムカウンタ２，レジスタ３，ＲＯＭ
４，ＲＡＭ５のアドレス及び書き込み／読み出し内容は
アドレスバス９，データバス８上に時分割で現れ、タイ
ミング制御信号１２により指定される。ＣＰＵ１１から
はタイミング制御信号１２として図２６の基本クロック
φ信号１２ａ，ＳＹＮＣ信号１２ｂ，ＷＲ（バー）信号
１２ｃ（以下、バーは負アクティブを示す），ＲＤ（バ
ー）信号１２ｄが出力されている。アドレスバス９上に
現れる命令コードの先頭番地２３ａはＳＹＮＣ信号１２
ｂの立ち下がりで示され、ＣＰＵ１１から出力されるプ
ログラムカウンタの内容である。図３２のプログラムカ
ウンタの命令ＯＰコード＝ＬＤＭは図３２の最下に示す
命令であり、この場合、アドレスバス９に現われるアド
レス２４のＲＡＭ５に書き込まれるデータ２５はＷＲ
（バー）信号１２ｃの立ち上がりでＤＡＴＡｘが書き込
まれる。

【０００４】なお、ＡＤＬはアドレス下位、ＡＤＨはア
ドレス上位のそれぞれ８ビットである。また、クロック
φ信号は命令の基本クロック、ＳＹＮＣ信号は命令コー
ド先頭番地タイミング、ＷＲ（バー）はレジスタ３，Ｒ
ＡＭ５への書き込みタイミング信号、ＲＤ（バー）はレ
ジスタ３，ＲＯＭ４，ＲＡＭ５からの読み出しタイミン
グ信号である。表示内容ラッチ器７はＲＡＭ５と同様に
アドレスバス９，データバス８に接続され、ＣＰＵ１１
により、データのデータバス８からの書き込み、データ
バス８への読み出しが行われる。書き込まれた（ラッチ
された）表示内容ラッチ器７の内容は表示コントローラ
６に入力される。表示コントローラ６は表示内容ラッチ
器７の出力データを文字図形データに変換し、同期信号
１６のタイミングに合わせ、表示出力１３としてマイコ
ン外部に出力する。

【０００５】一方、マイコン内部のプログラムカウンタ
２，レジスタ３，ＲＯＭ４，ＲＡＭ５の内容やＣＰＵ１
１により出力されるプログラムカウンタ２の内容２３ａ
を外部に出力するには２つの方法がある。１つ目はマイ
コン外部にバスタイミング制御信号１２，アドレスバス
出力信号１４，データバス出力信号１５を出力し、３つ
のタイミング関係により内容を知る第１の方法である。
この第１の方法では、図２７に示すようにマイコン１Ａ
のピン数が多くなり、デバッグしようとする場合、線の
引回しが大変である。さらにデバッグを行うデバッカｄ
に接続する別のモニタｃが必要となる。この場合、デバ
ッグを指示するプログラムは図２８に示すようなアプリ
ケーションプログラムＬとなる。尚、図２７のａはマイ
コン１Ａを接続したＴＶモニタであり、上記デバッガｄ
には、マイコン１Ａに設けた多数の出力信号ピンからの
タイミング出力線１２，表示出力線１３，アドレス出力
線１４，データ出力線１５が接続されるものである。

【０００６】２つ目は、ソフトウェアにより表示内容ラ
ッチ器７にデータバス８を介して、プログラムカウンタ
２３ａ，レジスタ３，ＲＯＭ４，ＲＡＭ５の内容を転送
し、表示出力１３として内容を知る方法である。図２９
にこの第２の方法を用いるマイコン１Ａを接続したＴＶ
モニタａを示す。この場合、マイコン１Ａの出力信号ピ
ンの数は増えないが、図３０に示すように、デバッグ指
示のために、テストスイッチ（テストＳＷ）を読み込む
ためのプログラムＷとＲＡＭの内容を表示ラッチ器に転
送するための転送プログラムｉ〜ｋとから成るデバッグ
指示プログラムが必要となり、プログラム容量が増え
る。このことは、例えば基板ｆ上に上記デバッグ指示プ
ログラムを格納する外部記憶装置ｇが必要になったり、
あるいはデバッグ指示プログラムを格納するためにＲＯ
Ｍが占有されてしまう。また、ＣＰＵは、転送プログラ
ムｉ〜ｋによる転送処理Ｚ（テストスイッチで指定され
たＲＡＭの内容を表示内容ラッチ器に転送する処理）を
行なわなくてはならず、ＣＰＵの負担が大きくなる。

【０００７】すなわち、各信号出力ピンをデバッガに接
続する方法では、ハード的な処理のため、デバッグのた
めには特別なソフトウエアを必要としないが、線の引き
回し等、観測準備段階での手間が大変である。また、ソ
フトウエアで処理するためには、転送プログラムｉ〜ｋ
が必要となってプログラム容量が増えてしまい、また、
転送プログラムｉ〜ｋによるＣＰＵの負担（転送処理
Ｚ）も大きくなってしまうという問題点がある。

【０００８】尚、図３０のテストスイッチ読み込みＷと
は、例えば、ＴＶの電源スイッチ，チャンネルスイッ
チ，ボリュームスイッチを３つ同時に押したときにＴＶ
モニタａの画面を通常モードからテストモードに切り換
えるようなプログラムと、その後、チャンネルスイッチ
を押すとＲＡＭ（Ａ）を、ボリュームスイッチを押すと
ＲＡＭ（Ｂ）を指定できるように設定するプログラムと
を読み込むことである。従って、テストスイッチにより
見たいＲＡＭを指定して、デバッグしたい内容をＣＰＵ
により表示内容ラッチ器に転送させれば、デバッグを指
示できる。

【０００９】また、上述のように表示コントローラ内蔵
マイクロコンピュータの他にＤ／Ａコンバータを内蔵し
たマイクロコンピュータが公知である。以下、このＤ／
Ａコンバータ内蔵マイクロコンピュータの一例を図３１
〜図３６を用いて説明する。図３１はＤ／Ａ変換器内蔵
シングルチップのマイクロコンピュータの内部構成を示
すブロック図である。同図において、マイコン１Ｂには
プログラムカウンタ２、レジスタ３、ＲＯＭ４、ＲＡＭ
５が内蔵されＲＡＭ５等はデータバス８及びアドレスバ
ス９に接続されている。データバス８とアドレスバス９
で示す矢印の向きは、バス上の信号（アドレスデータ，
データ）の入力及び出力の方向を示している。１１１は
マイコン１内部のバス８，９の制御を行うバスタイミン
グ制御器である。１１６は外部からの割り込み入力１７
に従って、マイコン内部の割り込み処理制御を行う割り
込み制御器である。

【００１０】また１６ａ，１６ｂはマイコン１Ｂに内蔵
される２つのＤ／Ａ変換器で、Ｄ／Ａ変換器入力１０
ａ，１０ｂを入力し、マイコン外部へＤ／Ａ変換器出力
１３ａ，１３ｂを出力する。１１８はマイコンの内部状
態のうち監視したいものを選択し、一時記憶する内部状
態ラッチ器、１９は選択された複数の内部状態を出力す
る内部状態ラッチ器出力、１２０は監視したい内部状態
を選択する内部状態監視選択器で、その出力２１は上記
内部状態ラッチ器１１８及び下記Ｄ／Ａ入力選択器２２
に出力される。１２はバスタイミング制御器１１１の出
力で内部状態ラッチ器１１８に与えられる。２２は複数
の内部状態ラッチ器出力１９のうち２つをＤ／Ａ変換器
１６ａ，１６ｂに選択入力するＤ／Ａ入力選択器であ
る。

【００１１】図３３にＤ／Ａ変換器１６ａ，１６ｂ、内
部状態監視選択器１２０、内部状態ラッチ器１１８の具
体的な回路の一例を示す。次に動作について説明する。
監視したい内部状態のうちの２つを内部状態監視選択器
１２０によって選択する。選択制御信号は内部状態監視
選択器出力２１を通じて内部状態ラッチ器１１８を制御
する。内部状態ラッチ器１１８はアドレスバス９，デー
タバス８及びバスタイミング制御信号１２の情報よりプ
ログラムカウンタ２，レジスタ３，ＲＯＭ４，ＲＡＭ５
のうち指定の部分の状態を選択，一時記憶する。指定の
方法はプログラムカウンタ２，レジスタ３，ＲＯＭ４，
ＲＡＭ５の異なるブロックから、２つの特定番地（アド
レス）状態を選択することもできるし、また、１つのブ
ロック（例えばＲＡＭ）の中の２つの特定番地（アドレ
ス）状態を選択することもできる。

【００１２】内部状態ラッチ器１１８の動作例を図３２
で説明する。図において、φ，ＳＹＮＣ，ＷＲ（バ
ー），ＲＤ（バー）はバスタイミング制御信号１２ａ〜
１２ｄ、ＡＤＤＲはアドレスバス９の内容、ＤＡＴＡは
データバス８の内容である。この例では内部状態監視選
択器１２０により、プログラムカウンタ２の内容と、ア
ドレスＡＤＬ番地（下位アドレス）のＲＡＭ５の内容
（書き込み内容）が選択されている。内部状態ラッチ器
１１８はＳＹＮＣ信号の立ち下がりエッジでアドレスバ
ス９に出現するプログラムカウンタ２の値（（ＰＣ）の
内容２７ａ，（ＰＣ＋３）の内容２７ｂ）をラッチし、
内部状態ラッチ器出力１９のうちの１つとしてＬＡＴＣ
ＨＳＹＮＣを一時記憶／出力する。また、アドレスバ
ス９の値がＡＤＬ番地になった時のデータバス８に出現
するＡＤＬ番地のＲＡＭ５に書込まれる内容ＤＡＴＡｘ
２６をＷＲ（バー）信号の立ち上がりエッジでラッチ
し、内部状態ラッチ器出力１９のうちのもう１つの出力
として、ＬＡＴＣＨＤＡＴＡを一時記憶／出力する。
Ｄ／Ａ入力選択器２２は内部状態監視選択器出力２１の
制御により上記２つ及び他の内部状態ラッチ器出力１９
の状態群の中から本従来例においてはプログラムカウン
タ２の状態（ＬＡＴＣＨＳＹＮＣ）とＡＤＬ番地のＲ
ＡＭの状態（ＬＡＴＣＨＤＡＴＡ）を選択し、それぞ
れを２つのＤ／Ａ変換器入力１０ａ，１０ｂに分けて出
力する。２つのＤ／Ａ変換器１６ａ，１６ｂはこのＤ／
Ａ変換器１０ａ，１０ｂ（デジタル値）をアナログ値に
変換し、マイコン外部にＤ／Ａ変換器出力１３ａ，１３
ｂとして出力する。

【００１３】次に実際にプログラムを実行させた場合の
動作例を説明する。図３４はサンプルプログラムのフロ
ーチャートである。同図（ａ）のメインルーチン（ＭＡ
ＩＮ）においては、まずプログラムカウンタ２の状態を
Ｄ／Ａ変換器出力１３ａに、また００００番地のＲＡＭ
５の内容をＤ／Ａ変換器出力１３ｂにそれぞれ出力する
ように、内部状態監視選択器１２０を設定する（手順２
８）。その後、一定の時間ウエイトする（手順２９）、
００００番地のＲＡＭ５内容（ＣＯＵＮＴＥＲとラベル
をつける）を１つずつインクレメントする処理（手順３
０）を永久ループさせる（手順２９→手順３０→手順２
９・・・・）。一方、同図（ｂ）の一般の割り込み処理
（ＩＮＴ）においては、図３４（ｂ）に示すように外部
割り込み入力１７が検知される毎にＣＯＵＮＴＥＲの内
容を０にクリアする処理（手順３１）を設ける。以上の
プログラム及びＣＯＵＮＴＥＲデータを図３５に示すＭ
ＥＭＯＲＹＭＡＰ上の番地に割り当て、プログラムを
実行させるとＤ／Ａ変換器出力１３ａ，１３ｂには図３
６のような波形が出力される。３２はＣＯＵＮＴＥＲの
変化する範囲（アドレス００００＋ｉ）、３３はメイン
ルーチンのアドレス範囲（Ｆ０００〜Ｆ０２０）、３４
は割り込み処理のアドレス範囲（ＦＦ００〜ＦＦ２０）
である。割り込みの発生毎にアドレスがジャンプし、Ｃ
ＯＵＮＴＥＲの内容がクリアされているのが、Ｄ／Ａ変
換器１６ａ，１６ｂの出力１３ａ，１３ｂとしてオシロ
スコープ上で容易に観測できる。

【００１４】

【発明が解決しようとする課題】従来の表示コントロー
ラ内蔵シングルチップマイクロコンピュータは以上のよ
うに構成されているので、プログラムカウンタをはじめ
とするマイコン内部の状態を外部へ出力するためには、
アドレスバスの信号，データバスの信号，バスタイミン
グ制御信号をすべて出力する第１の方法と、ソフトウェ
ア命令により知りたいデータを表示内容ラッチ器に転送
し、表示コントローラの出力により知る第２の方法があ
った。

【００１５】しかしながら第１の方法では、多数の信号
ピン数が必要でマイコン全部のピン数が制限されること
の多い高密度小型のシングルチップマイクロコンピュー
タでは容積上で問題点があった。また、表示コントロー
ラの出力ではなく、アドレスバスの信号，データバスの
信号，バスタイミング制御信号の出力信号ピンから直接
データを取り出して観測するので、測定信号は２進数の
パルス信号であり、パルスの列を観測しなければならな
いため認識が困難である。すなわち、表示コントーラの
利点を全く利用できないので、マイコンを効果的に使用
できないという問題点があった。

【００１６】また第２の方法は、ソフトウェアが介する
ため、常に内容を定期的に外部へ出力しようとすると、
そのためのプログラム容量が大きくなる問題点があっ
た。すなわち、デバッグを指示するためには、ＣＰＵに
より内容を表示内容ラッチ器に転送する必要があり、こ
のため図３０の転送処理Ｚを行うための転送プログラム
プログラムｉ〜ｋを増やさなくてはならず、プログラム
容量が膨大になり、転送処理ＺのためＣＰＵの負担が大
きくなってしまうという問題点があった。

【００１７】また、図３１〜図３６に示すＤ／Ａコンバ
ータ内蔵のマイクロコンピュータでは、デバッグを指示
する手段は備えていない。この手段は、図３０の転送プ
ログラムｉ〜ｋは必要ないが、その代わりに、内部状態
監視選択器１２０にデバッグしたい内容を設定するため
の手段が必要である。さらには、出力がアナグロ信号の
ため、モニタ内容が文字，正確な数値である場合、オシ
ロスコープや電圧計等を用いても観測し難い。また、観
測のためには大容積を取るＤ／Ａコンバータが必要であ
った。また、アプリケーションプログラムをデバッグす
る際、観測表示は、アプリケーション機器とは別の機器
（オシロスコープ、電圧計等）を用いるため、アプリケ
ーション機器の動作状態と、内部の状態（ＲＡＭ値等）
を同時に観測するのが困難であり、また、観測のために
は別に計測器を準備しなければならない。また出力は、
１つの観測データに対し最低１本必要なため、観測デー
タが多い場合多くのＤ／Ａコンバータや出力端子等が必
要となる。また、Ｄ／Ａコンバータは半導体技術上、マ
イクロコンピュータに内蔵するには１０ビット程度が限
度であり、内部データが多ビット（複数バイト）である
場合、観測が困難である等の問題点があった。

【００１８】この発明は上記のような問題点を解消する
ためになされたもので、第１の目的は、少数のピン数追
加でマイコン内部のプログラムカウンタ，レジスタ，Ｒ
ＯＭ，ＲＡＭ等の内容をマイコン外部に出力でき、モニ
タデータが文字や正確な数値である場合でもデータを観
測しやすくて、観測用の機器も少なくて済み、さらに
は、内部データが多ビットのデータである場合でも、デ
ータ観測が容易に行える表示コントローラ内蔵のマイク
ロコンピュータを得ることを目的とする。また第２の目
的は、上記第１の目的に加えて、デバッグを指示できる
表示コントローラ内蔵のマイクロコンピュータを得るこ
とを目的とする。

【００１９】

【課題を解決するための手段】請求項１のマイクロコン
ピュータは、表示コントローラ６を備え、アドレスバス
９及びデータバス８に接続され上記表示内容ラッチ器７
に監視したい内容が指定されるラッチ内容設定レジスタ
２０と、このラッチ内容設定レジスタ２０に基づき制御
され上記表示内容ラッチ器７に対してラッチタイミング
信号を出力するラッチタイミング制御器１８とを備えて
いるものである。

【００２０】請求項２のマイクロコンピュータは、表示
コントローラ６を備え、アドレスバス９及びデータバス
８に接続され上記表示内容ラッチ器７にデバッグしたい
内容が指定されるラッチ内容設定レジスタ２０と、この
ラッチ内容設定レジスタ２０に基づき制御され上記表示
内容ラッチ器７に対してラッチタイミング信号を出力す
るラッチタイミング制御器１８と、上記ラッチ内容設定
レジスタ２０を作動させてデバッグを指示するデバッグ
指示手段を備えたものである。

【００２１】請求項３のマイクロコンピュータは、上記
デバック指示手段を、デバッグしたい内容を持つ記憶装
置を指定できるようにテストスイッチを設定するスイッ
チ設定プログラムと、上記ラッチ内容設定レジスタに上
記内容の格納アドレスを設定するモニタプログラムとを
含むデバッグ指示プログラムＸで構成した。

【００２２】請求項４のマイクロコンピュータは、上記
デバック指示手段を、デバッグしたい内容を持つ記憶装
置を指定できるようにテストスイッチを設定するための
スイッチ設定プログラムと、表示内容ラッチ器にプログ
ラム内容を直接書き込むための命令とを含むアプリケー
ションプログラムで構成し、このアプリケーションプロ
グラムにより、上記表示内容ラッチ器に、アプリケーシ
ョンプログラムの内容を直接書き込むようにしたもので
ある。

【００２３】請求項５のマイクロコンピュータは、ラッ
チタイミング制御器１８と表示内容ラッチ器７との間
に、上記デバッグ指示手段で設定される選択信号（ＳＥ
Ｌ１〜ｎ）とラッチタイミング制御器１８から出力され
るラッチタイミング信号とに基づいて、表示内容ラッチ
器７に対してラッチトリガ信号を出力するラッチ制御手
段（１Ｃ２，４，１２，２０）を設けたものである。

【００２４】請求項６のマイクロコンピュータは、表示
内容ラッチ器７とアドレスバス９およびデータバス８と
の間に、ラッチタイミング制御器１８の出力信号に基づ
きアドレスバス９またはデータバス８の複数のビットの
うちのいくつかを選択出力し、他のビットは固定値にて
出力を行なうエンコーダＥ１，Ｅ２を設けた。

【００２５】請求項７のマイクロコンピュータは、表示
コントローラ６を、表示内容ラッチ器７に含まれる複数
のラッチ回路のうちの１つを選択出力するラッチ選択ス
イッチ６ａと、このラッチ選択スイッチ６ａの出力信号
である多ビットのデジタルデータのうちのいくつかのビ
ットを選択し出力する上位下位選択スイッチ６ｅと、こ
の上位下位選択スイッチ６ｅの出力信号をアドレスの一
部として使用するフォントＲＯＭ６ｂと、上記ラッチ選
択スイッチ６ａ，上位下位選択スイッチ６ｅ，フォント
ＲＯＭ６ｂのタイミングを制御して表示出力を行なうた
めの画面表示タイミング制御装置６ｄとにより構成した
ものである。

【００２６】請求項８のマイクロコンピュータは、表示
コントローラとして、テレビ画面に表示を行なうオンス
クリーンディスプレイコントローラを用い、表示内容ラ
ッチ器７の複数のラッチ回路のうちの１つを選択出力す
るラッチ選択スイッチ６ａと、このラッチ選択スイッチ
６ａの出力信号を入力しパラレルデータとして出力する
フォントＲＯＭ６ｂと、このフォントＲＯＭ６ｂの出力
信号であるパラレルデータを入力しシリアルデータに変
換して出力するパラレルシリアル変換器６ｃと、上記ラ
ッチ選択スイッチ６ａの内容をロードしカウントダウン
を行ないアンダーフローするまで有意パルスを出力する
棒表示カウンタ６ｆと、外部から入力される同期信号に
同期し上記棒表示カウンタ６ｆに対する制御およびカウ
ントダウンクロックの供給，上記パラレルシリアル変換
器６ｃに対する制御およびシフトクロックの供給，上記
ラッチ選択スイッチ６ａの制御，および上記フォントＲ
ＯＭ６ｂの制御を行なう画面表示タイミング制御装置６
ｄと、上記パラレルシリアル変換器６ｃの出力信号と上
記棒表示カウンタ６ｆの出力信号との論理和を取り外部
へ表示出力として出力を行なう論理和ゲート６ｇとを含
む表示コントローラ６を備えたものである。

【００２７】

【作用】請求項１においては、プログラムカウンタ，レ
ジスタ，ＲＯＭ，ＲＡＭ等記憶装置の内で監視したいい
くつか任意のアドレスをラッチ内容設定レジスタにソフ
トウエア的に指示する。これにより、表示内容ラッチ器
にはプログラムカウンタの内容と監視したい記憶装置の
内容がラッチされ、これら内容は、表示コントローラに
より文字図形データに変換されて表示装置に出力され
る。

【００２８】請求項２では、デバッグ指示手段により、
デバッグしたい内容が表示内容ラッチ器にラッチされ
る。この内容を、表示コントローラにより文字図形デー
タに変換して表示装置に出力し、後にデバッグする。

【００２９】請求項３では、スイッチ設定プログラムに
より、テストスイッチを設定し、スイッチを操作してデ
バッグしたい内容を持つ記憶装置を指定できるように
し、また、モニタプログラムにより、ラッチ内容設定レ
ジスタにデバッグしたい内容の格納アドレスを設定する
ことで、デバッグしたい内容が表示内容ラッチ器にラッ
チされる。このラッチされた内容を表示コントローラに
より文字図形データに変換して表示装置に出力し、後に
デバッグする。

【００３０】請求項４では、スイッチ設定プログラム
と、表示内容ラッチ器にプログラム内容を直接書き込む
ための命令とを含むアプリケーションプログラムにより
デバッグ指示手段を構成し、このアプリケーションプロ
グラムにより、アプリケーションプログラムのプログラ
ム内容を表示内容ラッチ器に直接書き込む。

【００３１】請求項５では、デバッグ指示手段で設定さ
れる選択信号とラッチタイミング制御器から出力される
タイミング信号とでラッチ制御手段を作動させラッチト
リガ信号を出力させる。このラッチトリガ信号により表
示内容ラッチ器にデバッグしたい内容をラッチする。

【００３２】請求項６では、エンコーダはアドレスバス
またはデータバスの複数のビットのうちのいくつかを選
択出力し、他のビットは固定値にて出力する。

【００３３】請求項７では、表示コントローラは、ラッ
チ選択スイッチにより表示内容ラッチ器の例えばプログ
ラムカウンタの内容をラッチしたラッチ回路の出力を選
択し、その出力の例えば下位ビットを上位下位選択スイ
ッチで選択し、フォントＲＯＭに与える。このフォント
ＲＯＭ６ｂの内容を読み出すことによりプログラムカウ
ンタの内容を見ることが可能になる。

【００３４】請求項８では表示コントローラにおいて、
ラッチ選択スイッチは表示内容ラッチ器の複数のラッチ
回路のうちの１つを選択出力し、フォントＲＯＭ６はそ
の選択した信号を入力しパラレルデータとして出力し、
パラレルシリアル変換器はそのパラレルデータをシリア
ルデータに変換して出力する。棒表示カウンタはラッチ
選択スイッチの内容をロードしカウントダウンを行ない
アンダーフローするまで有意パルスを出力する。画面表
示タイミング制御装置は、外部から入力される同期信号
に同期し棒表示カウンタに対する制御およびカウントダ
ウンクロックの供給、パラレルシリアル変換器に対する
制御およびシフトクロックの供給、ラッチ選択スイッチ
の制御、およびフォントＲＯＭの制御を行なう。論理和
ゲートはパラレルシリアル変換器の出力信号と棒表示カ
ウンタの出力信号との論理和を取り外部へ表示出力とし
て出力を行なう。

【００３５】

【実施例】

実施例１．（請求項１〜５に対応）以下この発明の実施例１を図について説明する。図１は
この発明の実施例１によるＯＳＤ内蔵シングルチップの
マイクロコンピュータの内部構成を示すブロック図であ
る。同図において、マイコン１にはプログラムカウンタ
２、レジスタ３、ＲＯＭ４、及びＲＡＭ５が内蔵され、
レジスタ３，ＲＯＭ４，ＲＡＭ５等はデータバス８とア
ドレスバス９に接続されている。データバス８とアドレ
スバス９で示す矢印の向きは、バス上の信号（アドレス
データ，データ）の入力及び出力の方向を示している。
１１はマイコン１内部のバス８，９の制御を行う中央処
理装置（ＣＰＵ）である。２はＣＰＵ１１に接続される
プログラムカウンタである。

【００３６】６はマイコン１に内蔵される表示コントロ
ーラで、表示内容ラッチ器７の出力信号を入力し、マイ
コン外部へ表示出力１３をテレビ画面の同期信号入力１
６に同期し出力する。７はマイコンの内部状態のうち監
視（あるいはデバッグ）したいものを取り込む表示内容
ラッチ器、１８は選択された内部状態がアドレスバス
９，データバス８に現れるタイミングを表示内容ラッチ
器７に指示するラッチタイミング制御器、２０は監視
（あるいはデバッグ）したい内部状態を選択するラッチ
内容設定レジスタである。１２はＣＰＵ１１からのバス
タイミング制御信号であり、ラッチタイミング制御器１
８に与えられる。

【００３７】また、ＲＯＭ４には、テストスイッチを設
定するスイッチ設定プログラムとモニタプログラムとを
含むデバッグ指示プログラムＸ（デバッグ指示手段）を
格納するための格納領域４ａが設けられている。従っ
て、本実施例では図２に示すデバッグ指示プログラムＸ
により、プログラムカウンタや、レジスタ，ＲＡＭ，Ｒ
ＯＭの内容をデバッグ指示できる。従って、アプリケー
ションプログラムとしては、既存のアプリケーションプ
ログラムＬ（図２８）にデバッグ指示プログラムＸが増
えるだけである。このデバッグ指示プログラムＸ中のモ
ニタプログラムは、図３０の転送プログラムｉ〜ｋに比
べて簡単なプログラムなので、アプリケーションプログ
ラムとしては、図３０のアプリケーションプログラムに
比べてプログラム容量を少なくできる。また、モニタプ
ログラムは、ラッチ内容設定レジスタを直接作動させる
プログラムなので、従来のようにＣＰＵの転送処理Ｚの
負担もなくなる。

【００３８】上記スイッチ設定プログラムは、デバッグ
したいＲＡＭ（例えばＲＡＭ（Ａ），（Ｂ）・・・等）
を順次指定できるようにテストスイッチを設定するプロ
グラムである。例えば、ＴＶモニタａの電源スイッチ，
チャンネルスイッチ，ボリュームスイッチを３つ同時に
押したときにＴＶモニタａの画面を通常モードからテス
トモードに切り換えるようなプログラムと、テストモー
ドに入ったら、その後、チャンネルスイッチを押す毎に
監視したいＲＡＭを、ＲＡＭ（Ａ），ＲＡＭ（Ｂ）・・
・のように順次指定できるようにするためのプログラム
である。上記モニタプログラムは、デバッグしたい内容
が格納されている記憶装置の格納アドレスを、ラッチ内
容設定レジスタ２０に設定するプログラムである。

【００３９】上記デバッグ指示プログラムＸにより、記
憶装置及び格納アドレスを指定してデバッグしたい内容
を表示内容ラッチ器に次々と出力させるための指示をデ
バッグ指示と言い、デバッグ指示された内容は後にデバ
ッグされる。

【００４０】要するにデバッグ指示プログラムＸはラッ
チ内容設定レジスタを作動させてデバッグ指示を与える
ものである。従って、デバッグ指示プログラムＸによ
り、完成製品の形でデバッグでき、また、デバッグ指示
のために増えるプログラムも小さくなり、ＣＰＵに負担
がかからないようにできる。尚、上記説明では、デバッ
グ指示のために増加するデバッグ指示プログラムＸをＲ
ＯＭに格納したが、このデバッグ指示プログラムＸを、
マイコン外部に設けた記憶装置に格納してもよい。

【００４１】図３にラッチ内容設定レジスタ２０ａ，２
０ｂ、ラッチタイミング制御器１８、表示内容ラッチ器
７の具体的な回路の一例を示す。次に動作について説明
する。監視したい内部状態のアドレスをラッチ内容設定
レジスタ２０ａ，２０ｂによって選択する。選択された
アドレスはラッチタイミング制御器１８に与えられる。
ラッチタイミング制御器１８はアドレスバス９及びバス
タイミング制御信号１２の情報よりプログラムカウンタ
２，レジスタ３，ＲＯＭ４，ＲＡＭ５のうち指定された
部分の内部状態がアドレスバス９、データバス８に現れ
るタイミングを表示内容ラッチ器７に与える。表示内容
ラッチ器７は指定された部分の内部状態を一時記憶す
る。

【００４２】ラッチタイミング制御器１８の動作例を図
４で説明する。図において、φ，ＳＹＮＣ，ＷＲ（バ
ー），ＲＤ（バー）はバスタイミング制御信号１２ａ〜
１２ｄ、ＡＤＤＲはアドレスバス９の内容、ＤＡＴＡは
データバス８の内容である。この例ではラッチ内容設定
レジスタ２０により、プログラムカウンタ２の内容と、
アドレスＡＤＬ番地（下位アドレス）のＲＡＭ５の内容
（書き込み内容）が選択されている。表示内容ラッチ器
７はその複数のラッチ回路のうちのひとつ（ＬＡＴＣＨ
ＳＹＮＣと示したラッチ回路）にＳＹＮＣ信号の立ち
下がりエッジでアドレスバス９に出現するプログラムカ
ウンタ２の値（（ＰＣ）の内容２７ａ，（ＰＣ＋３）の
内容２７ｂ）をラッチし、一時記憶／出力する。また、
アドレスバス９の値がＡＤＬ番地になった時のデータバ
スに出現するＡＤＬ番地のＲＡＭ５に書き込まれる内容
ＤＡＴＡｘ２６をＷＲ（バー）信号の立ち上がりエッジ
でＬＡＴＣＨＤＡＴＡと示したラッチ回路にラッチす
る。表示コントローラ６はマイコン１の外部より入力さ
れる同期信号１６に同期し、表示内容ラッチ器７から出
力される２つの選択された内部状態（デジタルデータ）
を文字図形データに変換し、マイコン外部に表示出力１
３として出力する。表示出力中は表示内容ラッチ器７の
中の該当データ更新は禁止されるので表示出力文字図形
データが表示途中に壊れることはない。なお、上記２つ
の選択された内部状態とは、プログラムカウンタの内容
（ＬＡＴＣＨＳＹＮＣの出力（１６ビット））と、Ａ
ＤＬ番地のＲＡＭに書き込まれるデータ（ＬＡＴＣＨ
ＤＡＴＡの出力（８ビット））との事を言う。

【００４３】さらに図３の回路の動作を詳細に説明す
る。（１）命令実行プログラムカウンタのラッチプロセス
（チャート１）（図５）。・通常はＳＥＬ５＝ＳＥＬ６＝「Ｌ」にて使用。・ＩＣ１（ＮＡＮＤ）にてＳＹＮＣ１とφよりＳＹＮＣ
（バー）（バーは負アクティブの意味）を作る。・ＳＹＮＣ（バー）の立ち上りは実行されている命令の
先頭アドレス（ＰＣ）を示す。・ＳＥＬ５（バー）＝ＳＥＬ６（バー）＝「Ｌ」なので
ＩＣ２，ＩＣ４（負ＯＲ）はスルーパスされ、ＳＹＮＣ
（バー）の立ち上りで常に、実行されている命令先頭ア
ドレス（ＰＣ）の上位８ビットがＩＣ３（Ｄタイプフリ
ップフロップの８ビットラッチ）に、下位８ビットがＩ
Ｃ５（同ＩＣ３のタイプ）にそれぞれラッチされる。

【００４４】（２）モニタしたいＲＡＭのアドレスを設
定するプロセス（チャート２）（図６）。次に、ラッチ内容設定レジスタ２０ａ（ＩＣ８，ＩＣ
９）に見たいＲＡＭのアドレス（ＲＡＭＡＤＨ，ＲＡＭ
ＡＤＬ）を設定するプロセスを説明する。・デバッグ用に挿入するモニタプログラム内で次の命令
を実行する。ＬＤＭ＃ＲＡＭＡＤＨ，ＩＣ８ＡＤＬここでＬＤＭ（ＬｏａｄＭｅｍｏｒｙ）はオペコード
ニーモニックで続く第１オペランドの即値を第２オペラ
ンドのアドレス（下位８ビット，上位８ビットは００に
固定）のＲＡＭ（またはレジスタ）にロードする機能を
持つ。＃ＲＡＭＡＤＨの＃は即値を示す記号、ＲＡＭＡ
ＤＨはＩＣ８に設定する見たいＲＡＭアドレスの上位８
ビットである。またＩＣ８ＡＤＬはＩＣ８のアドレスの
下位８ビットで、ＩＣ８の真のアドレス（上位８ビット
＝００16）（下位８ビット＝ＩＣ８ＡＤＬ）はＣＰＵで
作成され、指定される。なお、図６中の信号ＳＥＬ１
（バー）は図７に示すようなアドレスデコーダ７１と論
理回路７２により作成される。

【００４５】・チャート２において、ＣＰＵは基本バス
サイクルクロックφに同期し、以下の様にシーケンスを
進める（図８参照）。ＰＣはＲＯＭを示し、命令ＯＰコード＝ＬＤＭを読
む。ＰＣをひとつ進めＲＡＭＡＤＨを読む。ＰＣをひとつ進めＩＣ８ＡＤＬを読む。ＩＣ８ＡＤＬに上位８ビット００（１６進）を加え、
ＩＣ８をアドレス指定する。ＤＡＴＡバス上にＲＡＭＡＤＨを出力し、信号ＲＤ／
ＷＲ（バー）により書き込みタイミングを発生する。上記読むタイミングは基本バスサイクルクロックφと信
号ＲＤ／ＷＲ（バー）より作成された信号ＲＤ（バー）
により指定される。・ＩＣ８のラッチタイミングＴに入力される信号ＳＥＬ
１（バー）は、アドレスＡＤＤＲφ〜１５と、ＩＣ８固
有アドレス（ＩＣ８ＡＤＬ，φφ）が一致し、かつ信号
ＷＲ（バー）が発生した時にアクティブになる。従って
上記によりデータバス上のＲＡＭＡＤＨの値がＩＣ
８ラッチにラッチされる。・同様の過程でＬＤＭ＃ＲＡＭＡＤＬ，ＩＣ９ＡＤＬの命令により、ＩＣ９に、見たいＲＡＭのアドレス下位
８ビットを設定する。

【００４６】（３）モニタしているＲＡＭの内容が表示
内容ラッチ器に自動的にラッチされるプロセス（チャー
ト３）（図９）。次に、ＩＣ８，ＩＣ９に設定したアドレスのＲＡＭの内
容がＩＣ１３にラッチされるプロセスを述べる。・ＩＣ６，ＩＣ７のディジタルコンパレータはＩＣ８，
ＩＣ９の内容とアドレスバスが一致するのを常に監視す
る。・もし一致すればＡ＝Ｂ（バー）より「Ｌ」を出力す
る。・ＩＣ１０（負ＡＮＤ）はＡ＝Ｂ（バー）出力＝「Ｌ」
かつＲ／Ｗ（バー）＝「Ｌ」のとき「Ｌ」を出力し、指
定された番地に書き込みが行われたことを検出する。・ＩＣ１１（負ＡＮＤ）はＩＣ１０の出力をクロックφ
により波形の整形を行うためのものである。・ＳＥＬ７は通常「Ｈ」であるので，ＩＣ１１出力がＩ
Ｃ１３Ｔ入力にスルーパスされる。・従ってＩＣ８，ＩＣ９に設定したアドレスに書き込み
が行われたタイミングで、ＩＣ１３のＴ入力が立ち上
り、そのときのＤＡＴＡバスの内容（＝ＲＡＭ（レジス
タ）に書き込まれた内容と同じもの）がＩＣ１３にラッ
チされる。

【００４７】ラッチタイミング制御器１８中の上記ディ
ジタルコンパレータＩＣ６，７（１４，１５）は、ラッ
チ内容設定レジスタ２０を構成するＩＣ８，９（１６，
１７）より出力される記憶装置のアドレスとアドレスバ
ス上に現われれるアドレスとを比較して、表示内容ラッ
チ器７を構成するＩＣ１３（２１，２２・・２３）にラ
ッチタイミング信号を出力する比較手段として機能す
る。また、上述した例の場合、ＳＥＬ（バー）信号は、
モニタプログラムで設定されるライト信号として機能
し、ラッチ制御手段としてのＩＣ２，４，１２の一方の
入力端子に出力される。ＩＣ２，４に出力されるライト
信号はモニタアドレス設定プログラムの命令で「Ｌ」に
設定され、ＳＹＮＣ（バー）をラッチトリガ信号として
ＩＣ３，５にプログラムカウンタの内容をラッチさせ
る。また、ラッチ制御手段としてのＩＣ１２に出力され
るライト信号はモニタプログラムで「Ｈ」に設定され、
ＩＣ１１の出力をラッチトリガ信号としてＩＣ１３にＲ
ＡＭの内容をラッチさせる。

【００４８】（４）表示内容ラッチ器に直接データを書
き込むプロセス（チャート４）（図１０）。尚、表示内容ラッチ器をアプリケーションで使う場合
（すなわちアプリケーションプログラムのプログラム内
容をデバッグする場合）はラッチ回路に命令で直接書き
込む必要がある。・図３の例ではＩＣ３，ＩＣ５，ＩＣ１３，ＩＣ２１，
ＩＣ２２，ＩＣ２３のラッチ回路のうち、ＩＣ３，ＩＣ
５は直接書き込めず、アプリケーションには使えない。・ここではＩＣ１３に命令で書き込むプロセスを説明す
る。・アプリケーションプログラムの中で次の命令を実行す
る。ＬＤＭ＃ＯＳＤＤＡＴＡ，ＩＣ１３ＡＤＬこれで、ＩＣ１２のＳＥＬ７が「Ｌ」→「Ｈ」に変化
し、ＤＡＴＡバス上に現れたＯＳＤＤＡＴＡ（８ビッ
ト）がＩＣ１３にラッチされる。・その時、ＩＣ１２（負ＯＲ）のもう一方の入力が
「Ｌ」になるといけないので、あらかじめ、ＩＣ８，Ｉ
Ｃ９に、絶対に書き込みとしては出現しないアドレス
（ＲＯＭアドレス等）をラッチしておく。

【００４９】この場合、ラッチ制御手段としてのＩＣ１
２に出力されるライト信号（ＳＥＬ（バー）７）はアプ
リケーションプログラムの中の命令で「Ｌ」から「Ｈ」
に状態変化するように設定される。また、ＩＣ１１の出
力は「Ｈ」に設定される。従って、ライト信号（ＳＥＬ
（バー）７）の状態変化によりラッチトリガ信号が出力
され、これによりＩＣ１３にＲＡＭの内容を直接ラッチ
させる。すなわち、アプリケーションプログラムのプロ
グラム内容をデバッグする場合の、デバッグ指示プログ
ラムは、スイッチ設定プログラムと、表示内容ラッチ器
にプログラム内容を直接書き込むための命令とを含むア
プリケーションプログラムそのものである。また、上記
ＩＣ８に、データを書き込めないＲＯＭアドレス等を設
定する方法としては、このための専用プログラムを設け
ておいたり、あるいは指示によりＩＣ８にＲＯＭアドレ
スを出力させるようなハード回路を別途設けるようにす
ればよい。また、ＩＣ１２（ラッチ制御手段）は、ラッ
チタイミング信号とＳＥＬ（バー）信号とに基づいて、
プログラムカウンタや記憶装置の内容をモニタプログラ
ムにより書き込む場合と、アプリケーションプログラム
の内容をアプリケーションプログラムにより直接書き込
む場合とで、表示内容ラッチ器を使い分けるための手段
として機能する。

【００５０】次に表示コントローラ６の詳細構成を図１
２に示し、その動作につき図１３及び図１４で説明す
る。図１２において、６ａは表示ラッチ器７の中のＬＡ
ＴＣＨＳＹＮＣ，ＬＡＴＣＨＤＡＴＡ等の各ラッチ
回路のうちいずれか１つ（８ビット分）を選択するラッ
チ選択スイッチ、６ｂは選択されたラッチ回路の出力信
号（８ビット）に従い、表示出力をパラレルデータとし
て出力するフォントＲＯＭ、６ｃはそのパラレルデータ
をシリアルデータである表示出力１３に変換して出力す
るパラレルシリアル変換器、６ｄはマイコン１外部から
入力されるテレビ画面同期信号１６に同期し、上記ラッ
チ選択スイッチ６ａ，フォントＲＯＭ６ｂ、パラレルシ
リアル変換器６ｃを制御する画面表示タイミング制御装
置である。

【００５１】次に上記表示コントローラ６の動作につい
て説明する。図１３において（ａ）はテレビ画面への表
示例で、プログラムカウンタ（ＬＡＴＣＨＳＹＮＣの
ラッチ回路Ａ，ラッチ回路Ｂ）を４ケタの数字キャラク
タ、ＲＡＭ（ＬＡＴＣＨＤＡＴＡのラッチＣ）を２ケ
タの数字キャラクタでそれぞれ別の行に表示する場合を
想定する。（ｂ）は表示内容ラッチ器７の内容で、ラッ
チ回路Ａ，Ｂ，Ｃにはそれぞれ００（１６進），０１
（１６進），００（１６進）のデジタルデータが、ラッ
チ内容設定レジスタ２０およびラッチタイミング制御器
１８により、前述の過程を経て、ラッチされているもの
とする。（ｃ）はフォントＲＯＭ６ｂの内容で、２ケタ
の数字キャラクタが１フォント（８×８ドット）で構成
され、１フォント＝８バイト、合計２５６フォント＝２
Ｋバイトの容量を持つ。フォントＲＯＭ６ｂはラッチ選
択スイッチ６ａの出力信号８ビットを上位，画面表示タ
イミング制御装置６ｄの出力信号３ビットを下位、合計
１１ビットのアドレスを入力信号とし、８ビットの出力
信号をパラレルシリアル変換器６ｃに与える。

【００５２】次に上記表示コントローラ６の動作タイミ
ングを図１４で説明する。画面表示タイミング制御装置
６ｄはマイコンプログラムによりあらかじめ、図１３
（ａ）のテレビ画面表示例で示すような位置にラッチ回
路Ａ，Ｂ，Ｃの内容を表示するよう設定されている。画
面表示タイミング制御装置６ｄは同期信号１６および画
面表示タイミング制御装置６ｄの内部で発生される同期
信号１６に位相ロックした表示クロックをカウントし、
表示を開始するテレビ走査線および横方向の表示位置タ
イミングを待つ。このタイミングが来れば、まずラッチ
選択スイッチ６ａにより、表示内容ラッチ器７の中のラ
ッチ回路Ａを選択、フォントＲＯＭ６ｂのアドレス下位
３ビットを０００（２進）に設定し、フォントＲＯＭ６
ｂよりフォントの第１ラインデータを読み出す。読み出
された第１ラインデータはパラレルシリアル変換器６ｃ
に書き込まれ、上述の表示クロックにより、表示出力１
３へシリアル出力される。引き続きラッチ選択スイッチ
６ａをラッチ回路Ｂに切り換え、第１ラインデータを同
様の手順で出力し、テレビ画面１走査線分の出力処理を
完了する。次の走査線では、フォントＲＯＭ６ｂのアド
レス下位３ビットは００１（２進）を設定し、ラッチ回
路Ａ，Ｂで指定するフォントＲＯＭ６ｂの第２ラインデ
ータを読み出し、シリアル変換後表示出力を行う。以下
同様にラッチ回路Ａ，Ｂの内容を８走査線を用いて表示
する。その後ラッチ回路Ｃの内容を同様に８走査線を用
いて表示する。

【００５３】上記実施例１においては、ソフトウェアに
より監視したいアドレスを一度指定すれば付加したラッ
チタイミング制御器と表示内容ラッチ器が継続して自動
的に内容を外部に出力するため、プログラムの増加が少
なくてすむ。また、上記実施例１の構成においては、表
示内容ラッチ器を従来の通りソフトウェアで直接内容を
制御できるため、内部状態を外部で監視する必要がない
場合でも、従来どおりのテレビ画面へのアプリケーショ
ン情報表示のためのＯＳＤ内蔵シングルチップマイクロ
コンピュータとしても使用できる。上記実施例１を要約
すると、ソフトウエア的に、ラッチ内容設定レジスタに
プログラムカウンタや、ＲＡＭ，ＲＯＭ，レジスタなど
の記憶装置の内容を設定して、表示内容ラッチ器に内容
を書き込み、表示コントロ−ラにより内容を文字図形デ
−タに変換して出力するマイクロコンピュ−タにおいて
（請求項１の構成）、上記ソフトウエアとしてモニタプ
ログラムを備え、さらにスイッチ設定プログラムを備え
たデバッグ指示プログラムＸを設けて、デバッグを指示
できるようにしたものである。さらに、アプリ−ション
プログラムの内容を表示内容ラッチ器に直接書き込む命
令を含むアプリケ−ションプログラムそのものでデバッ
グを指示するようにしたものである。また、ラッチタイ
ミング信号とＳＥＬ（バー）信号とに基づいて、ＩＣ１
２（ラッチ制御手段）を作動させ、プグラムカウンタや
記憶装置の内容をモニタプログラムにより書き込む場合
と、アプリケーションプログラムの内容をアプリケーシ
ョンプログラムにより直接書き込む場合とで、表示内容
ラッチ器を使い分けるようにしている。

【００５４】実施例２．（請求項７に対応）以下この発明の実施例２について説明する。図１５はこ
の実施例２の表示コントローラ６等の構成を示すブロッ
ク図、図１６はその動作タイミングを示すタイミングチ
ャートである。前記実施例１においては、表示内容ラッ
チ器中の１つのラッチ回路は８ビットの出力信号を持
ち、表示デバイス上に１６進数２桁で表示するためには
２５６種類のフォントを持つフォントＲＯＭが必要であ
った。この実施例２では、表示コントローラ６内におい
て、ラッチ選択スイッチ６ａの出力８ビットのうち、上
位４ビットまたは下位４ビットを選択する上位下位選択
スイッチ６ｅをフォントＲＯＭ６ｂの入力に介装し、フ
ォントＲＯＭ６ｂの入力アドレスとしては、下位３ビッ
トは画面表示タイミング制御装置６ｄから出力される走
査線に応じ更新されるライン番号、上位４ビットは上記
上位下位選択スイッチ６ｅの出力信号、以上合計７ビッ
トにより構成される。従ってフォントＲＯＭ６ｂの容量
は１６文字×８バイト＝１２８バイトで充分で、前記実
施例１に比べ１６分の１で済み、マイコンのコストを低
減できる効果がある。

【００５５】次にこの実施例２の動作につき、プログラ
ムカウンタ（ラッチ回路Ａ，ラッチ回路Ｂ）の表示を例
にとって説明を行う。画面表示タイミング制御装置６ｄ
はまずラッチ選択スイッチ６ａによりラッチ回路Ａを選
択し、同時に上位下位選択スイッチ６ｅにより上位４ビ
ットを選択する。これによりフォントＲＯＭ６ｂにはラ
ッチ回路Ａの内容である１６進数２桁のうち上位１桁の
フォントに対応するアドレスが入力される。以降ラッチ
回路Ａの下位ラッチ回路Ｂの上位，ラッチ回路Ｂの下位
を順次選択し、一走査線分の表示を終わる。以降合計８
走査線分表示を行うことにより、プログラムカウンタ
（ラッチ回路Ａ，ラッチ回路Ｂ）の全表示が完了する。

【００５６】実施例３．（請求項６に対応）以下この発明の実施例３について説明する。図１７はこ
の実施例３の特徴とするエンコーダ及びその周辺の回路
図である。図１８（ａ），（ｂ）は図１７中のエンコー
ダの入出力を示す回路図である。前記実施例１において
は、表示内容ラッチ器中の１つのラッチ回路は８ビット
の出力を持ち、表示デバイス上に１６進数２桁で表示す
るためには、２５６種類のフォントを持つフォントＲＯ
Ｍが必要であった。この実施例３では、アドレスバス上
位８ビット，アドレスバス下位８ビット，データバス８
ビットと、表示内容ラッチ器７中の各８ビットラッチと
の間にデータを変換するエンコーダＥ１（図８の
（ａ）），Ｅ２（図８の（ｂ））を介装するとともに、
実施例１の表示内容ラッチ器中のラッチ回路を倍の個数
に増やし、フォントＲＯＭの種類を１６分の１の１６種
類に減らせるようにしたものである。

【００５７】次にこの実施例３の動作について説明す
る。アドレスバス上位８ビットは前記実施例１では１つ
の８ビットラッチに接続されていたが、本実施例３では
エンコーダＥ１，エンコーダＥ２をそれぞれ介し、２つ
の８ビットラッチ回路Ｌ１，Ｌ２に接続される。エンコ
ーダＥ１では入力のアドレスバス上位８ビットのうち上
位４ビットは“０”に固定し、下位４ビットはそのまま
出力している。エンコーダＥ２では入力のアドレスバス
上位８ビットのうち、上位４ビットを、エンコーダＥ２
出力の下位４ビットとしてそのまま出力し、エンコーダ
Ｅ２出力の上位４ビットは“０”を出力する。従って、
ラッチ回路Ｌ１，Ｌ２にはアドレスバス上位８ビットを
１６進数に現した場合の２桁の数字のうち、それぞれ下
位の１桁，上位の１桁がラッチされることになる。アド
レスバス下位８ビットやデータバス８ビットに対応する
各ラッチ回路Ｌ１，Ｌ２に関しても同等のエンコーダＥ
１，Ｅ２を介装する。以上のように構成すれば、各ラッ
チ回路Ｌ１，Ｌ２は０〜１５までの値をとるので、フォ
ントＲＯＭには０〜１５（１６進数で０〜Ｆ）のフォン
トを備えていれば充分であり、フォントＲＯＭの容量を
減らせるので、マイコンのコストを低減できる効果があ
る。

【００５８】実施例４．（請求項８に対応）図１９はこの発明の実施例４を示す表示コントローラ６
等の構成ブロック図である。この実施例４は、前記実施
例１の構成に追加して、ラッチ選択スイッチ６ａの出力
信号を入力とし、表示出力１３を出力とする棒表示カウ
ンタ６ｆと、パラレルシリアル変換器６ｃの出力信号と
棒表示カウンタ６ｆの出力信号との論理和を取る論理和
ゲート６ｇとを備えることを特徴とする。本実施例４で
は、全体把握をやり易くするために、各ラッチ回路の内
容をグラフ状に表示し、監視するデータの変化が速い場
合（数字が早く変化する場合）にも対応できるように、
アナログ的な認識を可能にしたものである。

【００５９】図２０はテレビ画面への表示例を示す。図
２０に示すようにラッチ回路Ａ，Ｂ，Ｃの８ビットデジ
タルデータが画面上で、横棒状のグラフで表示される。
図２１はその動作を示すタイミングチャートである。図
１９の画面表示タイミング制御装置６ｄは同期信号入力
１６，およびそれに位相ロックした表示クロックをカウ
ントし、表示を行う走査線、および表示を開始する横方
向のタイミングを待つ。これらはあらかじめマイコンの
プログラムで設定されている。そのタイミングが来れ
ば、まず、ラッチ選択スイッチ６ａで表示内容ラッチ器
７のラッチ回路Ａを選択し、棒表示カウンタ６ｆにその
内容をロードする。棒表示カウンタ６ｆはロードされた
瞬間より表示出力１３に「Ｈ」レベルを出力し、以後表
示クロックによりカウントダウンを行い、アンダーフロ
ーした瞬間に表示出力１３へ「Ｌ」レベルを出力する。
以降４走査線分、同じ動作を繰返した後、次の４走査線
期間は棒の間隔を開けるため、表示は行わない（「Ｌ」
出力をする）。以降、ラッチ選択スイッチ６ａをラッチ
回路Ｂに選択し、４走査線表示、４走査線非表示を行
い、最後にラッチ回路Ｃに対しても同様の動作を行う。
表示出力１３は棒表示カウンタ６ｆの出力信号とパラレ
ルシリアル変換器６ｃの出力信号の論理和出力となって
いるので、実施例１と同等の動作も行えるし、また必要
に応じ数字文字表示とグラフ表示を同時に行うことも可
能である。

【００６０】実施例５．（請求項１〜５に対応）図２２はこの発明の実施例５における表示コントローラ
部等の構成を示すブロック図である。上記実施例１で
は、表示コントローラとしてテレビ画面上に表示を行う
表示コントローラを内蔵したが、本実施例５ではＬＥ
Ｄ，ＦＬＤ（蛍光表示管）、ＬＣＤ等の面発光素子を用
いた表示デバイスへ表示を行う表示コントローラ内蔵マ
イコンの例を示す。本実施例５では、表示コントローラ
６以外は実施例１と全く同一である。表示コントローラ
６は表示内容ラッチ器７の出力信号を入力とし、表示内
容ラッチ器７内の各ラッチ回路を選択するラッチ選択ス
イッチ６ａを持つ。ラッチ選択スイッチ６ａの出力信号
（８ビット）は上位下位選択スイッチ６ｅにより４ビッ
トデータに時分割され、フォントＲＯＭ６ｂに入力され
る。フォントＲＯＭ６ｂの出力信号は、マイコン外部へ
セグメント出力１６ａとして出力される。画面表示タイ
ミング制御装置６ｄは上記ラッチ選択スイッチ６ａ、上
位下位選択スイッチ６ｅ及びフォントＲＯＭ６ｂへの制
御を行うとともに、マイコン外部にディジット（コモ
ン）出力１６ｂを出力する。

【００６１】図２３（ｉ）は本実施例５における表示例
を示す。７セグメントの多桁表示デバイスに対し、下４
桁でラッチ回路Ａ，ラッチ回路Ｂ（ＬＡＴＣＨＳＹＮ
Ｃ）を、その上位２桁でラッチ回路Ｃ（ＬＡＴＣＨＤ
ＡＴＡ）を表示している。図２３（ｉｉ）はフォントＲ
ＯＭ６ｂの内容で、このフォントＲＯＭ６ｂは図１４の
上位下位選択スイッチ６ｅの出力信号４ビットをアドレ
スとし、７ビットのフォントデータを出力信号とする１
６×７ビットの容量を持つＲＯＭである。

【００６２】図２４は本実施例５の動作を示すタイミン
グチャートである。図２２の画面表示タイミング制御装
置６ｄは、ディジット（コモン）出力１６ｂを、１本ず
つ順番にスキャン出力する。各スキャンの直前に、該当
ディジット（コモン）に出力する表示内容ラッチ器７中
の該当ラッチ回路およびその上位／下位データをラッチ
選択スイッチ６ａおよび上位下位選択スイッチ６ｅで選
択する。選択された４ビットデータはフォントＲＯＭ６
ｂにより即座にセグメント出力信号７ビットに変換され
マイコン外部に出力される。

【００６３】

【発明の効果】以上のように請求項１によれば、表示内
容ラッチ器に監視したい内容が指定されるラッチ内容設
定レジスタと、このラッチ内容設定レジスタに基づき制
御されて上記表示内容ラッチ器に対しラッチタイミング
信号を出力するラッチタイミング制御器とを備えたの
で、ＲＡＭ等の内容をマイクロコンピュータの外部に自
由に文字や図形の形で出力して観測することができ、既
に完成したプログラムの解析，評価が容易に行える。ま
た、マイクロコンピュータの限られたサイズを殆ど変更
することなく、数少ないピン数で内部の動作状態をテレ
ビ画面等の表示装置上に表示できる。また、Ｄ／Ａコン
バータ内蔵マイクロコンピュータと比較すると、複数の
内部データが表示コントローラの同じ出力端より時分割
で出力されるので、Ｄ／Ａコンバータ内蔵マイクロコン
ピュータに比べて観測データが多い場合でも比較的少な
い端子で観測可能である。特に、テレビ画面表示の場合
には１端子で例えば１００バイト以上のデータが観測可
能となる。また、多バイトのデータであっても、表示数
字の桁が増えるだけで、容易に観測できる。また、出力
が表示装置に文字，数字を表示する信号であるため、観
測が容易となる。

【００６４】請求項２では、上記請求項１の構成，効果
に加え、上記ラッチ内容設定レジスタを作動させてデバ
ッグ指示を与えるデバッグ指示手段を備えているので、
ソフトウェアのデバッグ時にアプリケーションの表示遷
移と同時進行の形で内部状態をモニターでき、ＶＴＲ等
でこの画面を録画し、後でコマ送り等で解析すれば、デ
バッグが行える。

【００６５】また請求項３では、デバッグしたい内容を
持つ記憶装置を指定できるようにテストスイッチを設定
するためのプログラムと、ラッチ内容設定レジスタに上
記内容の格納アドレスを設定するモニタプログラムとを
含むデバッグ指示手段を備えているので、少ないプログ
ラムでＣＰＵに負担をかけることなくデバッグを指示で
きる。

【００６６】請求項４によれば、デバッグしたい内容を
持つ記憶装置を指定できるようにテストスイッチを設定
するためのスイッチ設定プログラムと、表示内容ラッチ
器にプログラム内容を直接書き込む命令とを含むアプリ
ケーションプログラムをデバッグ指示手段として備えて
おり、アプリケーションプログラムのプログラム内容を
デバッグする場合、表示内容ラッチ器にプログラム内容
を直接書き込めるようにしたので、アプリケーションで
使用できる。

【００６７】請求項５では、ラッチタイミング信号と、
デバッグ指示手段で設定される選択信号とに基づいて、
ラッチ制御手段により、プログラムカウンタや記憶装置
の内容を書き込む場合と、アプリケーションでプログラ
ム内容を書き込む場合とで、表示内容ラッチ器を使い分
けることができる。

【００６８】請求項６によれば、表示内容ラッチ器とア
ドレスバスおよびデータバスとの間に、上記ラッチタイ
ミング制御器の出力信号に基づきアドレスバスまたはデ
ータバスの複数のビットのうちのいくつかを選択して出
力し、他のビットは固定値にて出力を行うエンコーダを
介装したので、フォントＲＯＭの種類を減らすことがで
き、これによりマイクロコンピュータのコストを低減で
きる効果がある。

【００６９】請求項７によれば、複数のラッチ回路のう
ちの１つを選択出力するラッチ選択スイッチと、このラ
ッチ選択スイッチの出力信号である多ビットのデジタル
データのうちのいくつかのビットを選択して出力する上
位下位選択スイッチと、この上位下位選択スイッチの出
力信号をアドレスの一部として使用するフォントＲＯＭ
と、上記ラッチ選択スイッチ，上位下位選択スイッチ，
フォントＲＯＭのタイミングを制御して表示出力を行う
ための画面表示タイミング制御装置とにより構成したの
で、マイクロコンピュータの限られたサイズを殆ど変更
することなく、数少ないピン数で内部の動作状態をテレ
ビ画面等の表示デバイス上に表示することが実現できる
という効果が得られる。

【００７０】請求項８によれば、表示コントローラとし
て、テレビ画面に表示を行うオンスクリーンディスプレ
イコントローラを用い、このオンスクリーンディスプレ
イコントローラは表示内容ラッチ器の複数のラッチ回路
のうちの１つを選択出力するラッチ選択スイッチと、こ
のラッチ選択スイッチの出力信号を入力しパラレルデー
タとして出力するフォントＲＯＭと、このフォントＲＯ
Ｍの出力信号であるパラレルデータを入力しシリアルデ
ータに変換して出力するパラレルシリアル変換器と、上
記ラッチ選択スイッチの内容をロードしカウントダウン
を行いアンダーフローするまで有意パルスを出力する棒
表示カウンタと、外部から入力される同期信号に同期し
上記棒表示カウンタに対する制御およびカウントダウン
クロックの供給，上記パラレルシリアル変換器に対する
制御およびシフトクロックの供給，上記ラッチ選択スイ
ッチの制御，および上記フォントＲＯＭの制御を行う画
面表示タイミング制御装置と、上記パラレルシリアル変
換器の出力信号と上記棒表示カウンタの出力信号との論
理和を取り外部へ表示出力として出力を行う論理和ゲー
トにより構成したので、上記第１の発明と同様な効果が
得られるとともに、Ｄ／Ａコンバータを追加しなくて
も、観測が実現できる。また、観測表示は、アプリケー
ション機器の表示装置の一部に行われるため、アプリケ
ーション機器の動作状態と内部の状態（ＲＡＭ値等）が
同時に観測できる。また、特にテレビ画面表示の場合、
ビデオ信号をＶＴＲで記録すれば、機器動作と内部状態
の相関関係がコマ送り再生で効率的に解析できる。ま
た、観測のために、アプリケーション機器以外の計測器
は必要なくなる。

【図面の簡単な説明】

【図１】この発明の実施例１によるＯＳＤ内蔵シングル
チップのマイクロコンピュータの内部構成を示すブロッ
ク図である。

【図２】実施例１においてデバッグのために増えるソフ
トウェアを説明するためのフローチャトである。

【図３】図１中のラッチ内容設定レジスタ、ラッチタイ
ミング制御器、表示内容ラッチ器の回路図である。

【図４】図１中のラッチタイミング制御器の動作を示す
タイミングチャートである。

【図５】実施例１において命令実行プログラムカウンタ
のラッチプロセスを示すタイミングチャートである。

【図６】実施例１においてモニタしたいＲＡＭのアドレ
スを設定するプロセスを示すタイミングチャートであ
る。

【図７】図６中の信号ＳＥＬ１（バー）を発生する回路
を示す図である。

【図８】図６のチャート２においてＣＰＵが行うシーケ
ンスを説明するための図である。

【図９】実施例１においてモニタしているＲＡＭの内容
が表示内容ラッチ器に自動的にラッチされるプロセスを
示すタイミングチャートである。

【図１０】実施例１において表示内容ラッチ器に直接デ
ータを書き込むプロセスを示すタイミングチャートであ
る。

【図１１】図１０中の信号ＳＥＬ７（バー）を発生する
回路を示す図である。

【図１２】図１中の表示コントローラ等の構成を示すブ
ロック図である。

【図１３】上記表示コントローラの動作を説明するため
の図である。

【図１４】上記表示コントローラの動作を説明するため
のタイミングチャートである。

【図１５】この発明の実施例２における表示コントロー
ラ等の構成を示すブロック図である。

【図１６】上記表示コントローラの動作を説明するため
のタイミングチャートである。

【図１７】この発明の実施例３におけるエンコーダ及び
その周辺の回路図である。

【図１８】図１７中のエンコーダの入出力を示す回路図
である。

【図１９】この発明の実施例４における表示コントロー
ラ等の構成を示すブロック図である。

【図２０】実施例４においてテレビ画面への表示例を示
す図である。

【図２１】上記表示コントローラの動作を説明するため
のタイミングチャートである。

【図２２】この発明の実施例５における表示コントロー
ラ等の構成を示すブロック図である。

【図２３】実施例５における表示例及びフォントＲＯＭ
の内容を示す図である。

【図２４】実施例５における動作を示すタイミングチャ
ートである。

【図２５】従来のＯＳＤシングルチップマイクロコンピ
ュータの内部構成を示すブロック図である。

【図２６】従来例の動作を示すタイミングチャートであ
る。

【図２７】従来例においてＲＡＭ等の内容を知る第１の
方法を説明するための図である。

【図２８】上記第１の方法のソフトウェアを示すフロー
チャートである。

【図２９】従来例においてＲＡＭ等の内容を知る第２の
方法を説明するための図である。

【図３０】上記第２の方法のソフトウェアを示すフロー
チャートである。

【図３１】従来のＤ／Ａ変換器内蔵シングルチップのマ
イクロコンピュータの内部構成を示すブロック図であ
る。

【図３２】図３１中の内部状態ラッチ器の動作を説明す
るためのタイミングチャートである。

【図３３】図３１中のＤ／Ａ変換器、内部状態監視選択
器、内部状態ラッチ器、Ｄ／Ａ入力選択器の回路図であ
る。

【図３４】上記従来のマイクロコンピュータにおけるサ
ンプルプログラムのフローチャートである。

【図３５】従来例においてメモリマップを示す図であ
る。

【図３６】従来例におけるプログラムを実行させたとき
のタイミングチャートである。

【符号の説明】

１マイクロコンピュータ２プログラムカウンタ３レジスタ４ＲＯＭ５ＲＡＭ６表示コントローラ６ａラッチ選択スイッチ６ｂフォントＲＯＭ６ｃパラレルシリアル変換器６ｄ画面表示タイミング制御装置６ｅ上位下位選択スイッチ６ｆ棒表示カウンタ６ｇ論理和ゲート７表示内容ラッチ器８データバス９アドレスバス１１ＣＰＵ１８ラッチタイミング制御器２０，２０ａ，２０ｂラッチ内容設定レジスタＬ１，Ｌ２ラッチ回路Ｅ１，Ｅ２エンコーダＸデバッグ指示プログラム（デバッグ指示手段）

Claims

【特許請求の範囲】

【請求項１】共通のアドレスバス及びデータバスで互
いに接続されたレジスタ，ＲＯＭ，ＲＡＭ等の記憶装置
及び中央処理装置と、この中央処理装置に接続されたプ
ログラムカウンタと、アドレスバス及びデータバス上に
現れたデジタル値を取り込む複数のラッチ回路を含む表
示内容ラッチ器と、この表示内容ラッチ器の内容を文字
図形データに変換して外部の表示装置に出力する表示コ
ントローラとを備えたマイクロコンピュータであって、上記表示内容ラッチ器に監視したい内容を指定するため
のラッチ内容設定レジスタと、このラッチ内容設定レジ
スタに基づいて制御され上記表示内容ラッチ器に対して
ラッチタイミング信号を出力するラッチタイミング制御
器とを備えていることを特徴とするマイクロコンピュー
タ。
【請求項２】共通のアドレスバス及びデータバスで互
いに接続されたレジスタ，ＲＯＭ，ＲＡＭ等の記憶装置
及び中央処理装置と、この中央処理装置に接続されたプ
ログラムカウンタと、アドレスバス及びデータバス上に
現れたデジタル値を取り込む複数のラッチ回路を含む表
示内容ラッチ器と、この表示内容ラッチ器の内容を文字
図形データに変換して外部の表示装置に出力する表示コ
ントローラとを備えたマイクロコンピュータであって、上記表示内容ラッチ器にデバッグしたい内容を指定する
ためのラッチ内容設定レジスタと、このラッチ内容設定
レジスタに基づいて制御され上記表示内容ラッチ器に対
してラッチタイミング信号を出力するラッチタイミング
制御器と、上記ラッチ内容設定レジスタを作動させてデ
バッグを指示するデバッグ指示手段とを備えていること
を特徴とするマイクロコンピュータ。
【請求項３】上記デバック指示手段は、デバッグした
い内容を持つ記憶装置を指定できるようにテストスイッ
チを設定するスイッチ設定プログラムと、上記ラッチ内
容設定レジスタに上記デバッグしたい内容の格納アドレ
スを設定するモニタプログラムとを含むプログラムで構
成されていることを特徴とする請求項第２項記載のマイ
クロコンピュータ。
【請求項４】上記デバック指示手段は、デバッグした
い内容を持つ記憶装置を指定できるようにテストスイッ
チを設定するためにスイッチ設定プログラムと、上記表
示内容ラッチ器にプログラム内容を直接書き込むための
命令とを含むアプリケーションプログラムで構成され、
このアプリケーションプログラムにより、上記表示内容
ラッチ器に、アプリケーションプログラムのプログラム
内容を直接書き込むようにしたことを特徴とする請求項
第２項記載のマイクロコンピュータ。
【請求項５】ラッチタイミング制御器と表示内容ラッ
チ器との間に、上記ラッチタイミング信号と上記デバッ
グ指示手段で設定される選択信号とに基づいて上記表示
内容ラッチ器に対するラッチトリガ信号を生成するラッ
チ制御手段を備えていることを特徴とする請求項第２項
記載のマイクロコンピュータ。
【請求項６】上記表示内容ラッチ器とアドレスバスお
よびデータバスとの間に、上記ラッチタイミング制御器
の出力信号に基づきアドレスバスまたはデータバスの複
数のビットのうちのいくつかを選択して出力し、他のビ
ットは固定値にて出力を行なうエンコーダを介装したこ
とを特徴とする請求項第１項または第２項記載のマイク
ロコンピュータ。
【請求項７】上記表示コントローラは、表示内容ラッ
チ器に含まれる複数のラッチ回路のうちの１つを選択出
力するラッチ選択スイッチと、このラッチ選択スイッチ
の出力信号である多ビットのデジタルデータのうちのい
くつかのビットを選択して出力する上位下位選択スイッ
チと、この上位下位選択スイッチの出力信号をアドレス
の一部として使用するフォントＲＯＭと、上記ラッチ選
択スイッチ，上位下位選択スイッチ，フォントＲＯＭの
タイミングを制御して表示出力を行なうための画面表示
タイミング制御装置とにより構成したことを特徴とする
請求項第１項または第２項記載のマイクロコンピュー
タ。
【請求項８】表示コントローラとして、テレビ画面に
表示を行なうオンスクリーンディスプレイコントローラ
を用い、このオンスクリーンディスプレイコントローラ
は、表示内容ラッチ器の複数のラッチ回路のうちの１つ
を選択出力するラッチ選択スイッチと、このラッチ選択
スイッチの出力信号を入力しパラレルデータとして出力
するフォントＲＯＭと、このフォントＲＯＭの出力信号
であるパラレルデータを入力しシリアルデータに変換し
て出力するパラレルシリアル変換器と、上記ラッチ選択
スイッチの内容をロードしカウントダウンを行ないアン
ダーフローするまで有意パルスを出力する棒表示カウン
タと、外部から入力される同期信号に同期し上記棒表示
カウンタに対する制御およびカウントダウンクロックの
供給，上記パラレルシリアル変換器に対する制御および
シフトクロックの供給，上記ラッチ選択スイッチの制
御，および上記フォントＲＯＭの制御を行なう画面表示
タイミング制御装置と、上記パラレルシリアル変換器の
出力信号と上記棒表示カウンタの出力信号との論理和を
取り、外部へ表示出力として出力を行なう論理和ゲート
手段とにより構成したことを特徴とする請求項第１項ま
たは第２項記載のマイクロコンピュータ。