JP2009157874A - 情報処理装置、及びソフトウェアのデバッグ方法 - Google Patents
情報処理装置、及びソフトウェアのデバッグ方法 Download PDFInfo
- Publication number
- JP2009157874A JP2009157874A JP2007338725A JP2007338725A JP2009157874A JP 2009157874 A JP2009157874 A JP 2009157874A JP 2007338725 A JP2007338725 A JP 2007338725A JP 2007338725 A JP2007338725 A JP 2007338725A JP 2009157874 A JP2009157874 A JP 2009157874A
- Authority
- JP
- Japan
- Prior art keywords
- debug
- access
- processing apparatus
- information processing
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【課題】正式リリース用実行イメージにデバッグコードを埋め込んでおき、必要に応じて正式リリース用実行イメージのデバッグ情報の出力を制御する。
【解決手段】CPU11は、デバッグコードを含むプログラムを実行する命令実行部111と、命令実行部111から出力されるアクセス信号を入力し、アクセス信号に含まれる論理アドレスに基づいて外部バス13にアクセス設定するバス切替部115とを備える。バス切替部115は、デバッグコードの実行に応じて、命令実行部111から出力されるアクセス信号をデバッグ設定に基づいて外部バス13へアクセス設定するか否かを切り替える。
【選択図】図2
【解決手段】CPU11は、デバッグコードを含むプログラムを実行する命令実行部111と、命令実行部111から出力されるアクセス信号を入力し、アクセス信号に含まれる論理アドレスに基づいて外部バス13にアクセス設定するバス切替部115とを備える。バス切替部115は、デバッグコードの実行に応じて、命令実行部111から出力されるアクセス信号をデバッグ設定に基づいて外部バス13へアクセス設定するか否かを切り替える。
【選択図】図2
Description
本発明は、情報処理装置、及びソフトウェアのデバッグ方法に関し、特にデバッグ設定に応じて外部バスへのアクセス設定の切り替えを行う情報処理装置、及び当該情報処理装置の外部バスへの出力を監視することによるソフトウェアのデバッグ方法に関する。
近年、通信機器分野において、組み込みソフトウェアの需要が高まっている。また、組み込みソフトウェアのデバッグにおいては、バスモニタの利用が進んでいる。バスモニタとは、組み込みソフトウェアを動作させる情報処理機器におけるデータの伝送路であるバスを監視し、バスに流れるデータを取得、表示する装置である。バスモニタは、ハードウェアへのアクセスに関するログと、ソフトウェアのデバッグ情報出力との両方が取り扱えるという利点がある。
通信機器分野では、実際の通信処理は速度が速すぎるため、通信処理を実施後にログでその内容を確認し、不具合を調査することが当然となっている。また、通常、ソフトウェアからのデバッグ出力は何らかのデバッグ用インタフェースへのデータ書き込み等によって外部へ出力する必要があった。
そこで、組み込みソフトウェアのデバッグをバスモニタで行う場合、特定のメモリへのアクセスをデバッグ情報のデータと見なしてデータを抽出することで必要なデバッグ情報を得ることが出来る。この場合、ソフトウェアはハードウェアの状態は気にすることなくデータの書き込みのみに専念できる。
ここで、ソフトウェアでデバッグ情報を出力する処理のプログラム上の記述をデバッグコードと呼ぶ。デバッグコードは、ソフトウェアが製品として出荷される正式リリース後の通常動作時に影響を与える可能性がある。そのため、ソフトウェアの開発、正式リリースの流れとして、開発時はデバッグコードを含めて実行形式プログラム(実行イメージ)を生成し、動作を検証し、正式リリース時にはデバッグコードを除いた実行イメージを再度生成する、ということが一般的にされている。このようなソフトウェアの開発、正式リリースの流れにおいて、デバッグコードを取り除くためのデバッグ行削除装置が特許文献1に開示されている。
特許文献1は、開発時に、ソースコード上のデバッグコード箇所にラベルを挿入し、デバッグコード自体は、末尾へ配置したデバッグ用実行イメージを生成する。その後、正式リリースのために、デバッグ行削除装置は、デバッグ用実行イメージから、当該ラベルを動作への影響の少ないNOP命令に置き換え、末尾のデバッグコードを除くことで正式リリース用実行イメージを生成するものである。
特開平06−119203号公報
しかしながら、特許文献1では、正式リリース用実行イメージに発生した不具合を調査することが困難であるという問題点がある。それは、正式リリース用実行イメージ自体には、調査のためのデバッグコードが含まれていないため、デバッグ用実行イメージを再作成するか、又は、開発時のデバッグ用実行イメージを再使用する必要がある。ところが、厳密には、正式リリース用実行イメージとデバッグ用実行イメージとは同一性が保障されない。そして、デバッグ用実行イメージは、正式リリース用実行イメージと比べてデバッグコードが含まれることにより、動作が変化し、正式リリース用実行イメージで発生していた不具合が発生しない可能性がある。
本発明の第1の態様にかかる情報処理装置(例えば、本発明の実施の形態1におけるCPU11)は、デバッグコードを含むプログラムを実行する命令実行部(例えば、本発明の実施の形態1における命令実行部111)と、前記命令実行部から出力されるアクセス信号を入力し、前記アクセス信号に含まれる論理アドレスに基づいて外部バスにアクセスを切り替えるアクセス切替部(例えば、本発明の実施の形態1におけるバス切替部115)とを備える。前記アクセス切替部は、デバッグ設定に基づいて、前記デバッグコードの実行に応じて前記命令実行部から出力されるアクセス信号を外部バス(例えば、本発明の実施の形態1における外部バス13)へアクセスするか否かを切り替える。
このように、本発明の第1の態様にかかる情報処理装置は、デバッグコードの実行時に、デバッグ設定に基づいて、外部バスへアクセスするか否かを切り替えることができる。これにより、正式リリース用実行イメージについても、必要に応じてデバッグ設定を変更することにより、デバッグ情報が外部バスへ出力され、デバッグを行うことができる。
本発明の第2の態様にかかるソフトウェアのデバッグ方法は、請求項1に記載の情報処理装置に対してデバッグ設定を行うステップと、前記情報処理装置における前記デバッグコードの実行に応じた外部バスへの出力情報を取得するステップとを備える。
本発明の第2の態様にかかる方法は、デバッグ設定により、外部バスへ出力されるデバッグ情報を取得することができる。これにより、情報処理装置の外部からデバッグ設定を変更することができ、デバッグ情報の出力を制御し、必要な場合にデバッグを行うことができる。
本発明により、正式リリース用実行イメージにデバッグコードを埋め込んでおき、必要に応じて正式リリース用実行イメージのデバッグ情報の出力を制御することができる情報処理装置と、当該情報処理装置におけるソフトウェアのデバッグ実行を行うデバッグ方法を提供することができる。
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。
<発明の実施の形態1>
図1は、本発明の実施の形態1にかかるデバッグ方法が適用されるシステムの主要な部分の構成を示すブロック図である。情報処理装置1は、通信機器などの組み込み機器に用いられる組み込みソフトウェアが動作可能なものである。情報処理装置1は、CPU(Central Processing Unit)11と、メモリ12と、外部バス13と、バスモニタインタフェース(I/F)14、デバッグ設定端子15とを含む。
図1は、本発明の実施の形態1にかかるデバッグ方法が適用されるシステムの主要な部分の構成を示すブロック図である。情報処理装置1は、通信機器などの組み込み機器に用いられる組み込みソフトウェアが動作可能なものである。情報処理装置1は、CPU(Central Processing Unit)11と、メモリ12と、外部バス13と、バスモニタインタフェース(I/F)14、デバッグ設定端子15とを含む。
CPU11は、外部バス13を介して、メモリ12、バスモニタI/F14その他と接続され、外部のI/Oポートを介してデバッグ設定端子15と接続されている。CPU11は、命令フェッチアクセスによってメモリ12から命令を読み出し、読み出した命令をデコードし、デコードされた命令に応じた処理、例えば、算術演算及び論理演算等の演算処理、並びに、メモリ12及びその他外部バス13に接続されたペリフェラル(周辺機器)に対するリードアクセス及びライトアクセスを実行する。CPU11は、本発明の実施の形態1でデバッグ対象となるデバッグコードが記載された実行形式プログラムの命令を実行する。CPU11は、起動時にデバッグ設定端子15から端子の値を読み出すことができる。さらに、CPU11は、内部の論理アドレス空間のメモリマップにて、予めデバッグ情報の出力用の特定のメモリ領域(ダミーライト領域)が定義されているものとする。また、上述したデバッグコードは、デバッグ情報をダミーライト領域へ書き込む命令であるとする。
メモリ12は、外部バス13を介して、CPU11、バスモニタI/F14等と接続されている。メモリ12は、CPU11に読み出されて実行される実行形式プログラムを格納するための命令コード格納領域、並びに実行形式プログラムによって使用されるデータを格納するためのデータ格納領域として使用される。つまり、メモリ12は、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ等の組合せである。
外部バス13は、アドレスバス及びデータバスの総称である。バスモニタI/F14は、外部バス13を介して、CPU11、メモリ12等と接続されている。また、バスモニタI/F14は、バスモニタ2との接続インタフェースであり、外部バス13に流れるデータを取得し、バスモニタ2へ送ることができる。デバッグ設定端子15は、情報処理装置1の外部に取り付けられた切替スイッチであり、外部から切替可能である。
バスモニタ2は、バスモニタI/F14と接続され、情報処理装置1の外部バス13を監視し、バスモニタI/F14を経由して外部バス13に流れるデータを取得し、表示する装置である。ここで、バスモニタ2は、CPU11のダミーライト領域へ出力され、外部バス13に流れるデータを取得できるように設定済みとする。これにより、バスモニタ2は、デバッグ情報を取得することができる。また、バスモニタ2は、端末3と接続され、取得したデータを端末3へ送ることができる。
端末3は、バスモニタ2と接続され、バスモニタ2から送られる外部バス13に流れるデータを取得し、画面に表示するものである。端末3は、一般的なコンピュータシステムであればよく、例えば、パーソナルコンピュータであればよい。
つまり、本発明の実施の形態1にかかる情報処理装置1に格納されたソフトウェアのデバッグを行う者は、デバッグ設定端子15をONにした状態で、実行形式プログラムを実行することにより、デバッグ情報がバスモニタ2を通じて、端末3に表示され、デバッグ情報の確認をすることができる。
図2は、本発明の実施の形態1にかかるCPU11の構成と周辺の概略を示すブロック図である。CPU11は、命令実行部111と、判定レジスタ112と、CPU内部メモリ113と、論理・物理アドレス変換機構114と、バス切替部115と、内部バス116とを含む。尚、図1と同様のものについては同一の符号を付けており、詳細な説明は省略する。
命令実行部111は、メモリ12から命令を読み出し、読み出した命令をデコードし、命令に応じた処理を実行する。このとき、命令実行部111は、命令に指定された論理アドレスに基づき動作をするが、メモリ12やその他ペリフェラルへのアクセスが発生する場合には、命令及び論理アドレスを論理・物理アドレス変換機構114へ供給する。命令実行部111は、論理・物理アドレス変換機構114により論理アドレスから変換された物理アドレス宛へ、外部バス13を介して、メモリ12やその他ペリフェラルに対するリードアクセス及びライトアクセスを実行する。
判定レジスタ112は、デバッグ設定の有効無効の情報を格納するレジスタである。判定レジスタ112の値は、例えば、デバッグ設定が有効である場合、"1"で表し、デバッグ設定が無効である場合、"0"で表す。判定レジスタ112は、CPU11の起動時にデバッグ設定端子15の値に応じて、値が格納される。
論理・物理アドレス変換機構114は、命令実行部111から送られる論理アドレスを物理アドレスへ変換する機構であり、バス切替部115を含む。論理・物理アドレス変換機構114は、命令実行部111から送られる論理アドレスが、ダミーライト領域であるかを判定し、ダミーライト領域へのアクセスである場合、バス切替部115により、物理アドレスを決定する。バス切替部115は、アクセス設定のバスを切り替えることで、物理アドレスを決定する。具体的には、バス切替部115は、判定レジスタ112を参照し、デバッグ設定が有効である場合、アクセス設定を外部バス13へ、デバッグ設定が無効である場合、アクセス設定を内部バス116へ切り替えを行う。
CPU内部メモリ113は、内部バス116を介して、論理・物理アドレス変換機構114と接続されている。CPU内部メモリ113は、CPU11内に設けられた高速な記憶装置であり、例えば、キャッシュメモリである。CPU内部メモリ113には、使用頻度の高いデータが格納される。また、CPU内部メモリ113は、ダミーライト領域へのアクセス用領域を備えているものとする。内部バス116は、CPU内部メモリ113及び論理・物理アドレス変換機構114等に接続され、アドレスバス及びデータバスの総称である。
図3は、本発明の実施の形態1にかかるCPU11における判定レジスタ設定処理の流れを示すフローチャート図である。まず、CPU11は、起動時に、外部のI/Oポートを介して、デバッグ設定端子15の値を読み出す(S11)。次に、CPU11は、デバッグ設定が有効か否かを判定する(S12)。具体的には、CPU11は、デバッグ設定端子15の値がONかOFFかを判定する。デバッグ設定端子15の値がONである場合、デバッグ設定が有効であり、ステップS13へ進む。デバッグ設定端子15の値がOFFである場合、デバッグ設定が無効であり、ステップS14へ進む。デバッグ設定が有効である場合、CPU11は、判定レジスタ112に"1"を設定する(S13)。デバッグ設定が無効である場合、CPU11は、判定レジスタ112に"0"を設定する(S14)。尚、当該判定レジスタ設定処理は、CPU11内の判定レジスタ更新部(不図示)により実行される。
図4は、本発明の実施の形態1にかかるバス切替処理の流れを示すフローチャート図である。上述したように、バス切替処理は、ダミーライト領域へのアクセスである場合に実行される。まず、バス切替部115は、判定レジスタ112を参照し、デバッグ設定の値を読み出す(S21)。次に、バス切替部115は、デバッグ設定が有効か否かを判定する(S22)。具体的には、バス切替部115は、判定レジスタ112の値が"1"か"0"かを判定する。判定レジスタ112の値が"1"である場合、デバッグ設定が有効であり、ステップS23へ進む。判定レジスタ112の値が"0"である場合、デバッグ設定が無効であり、ステップS24へ進む。
デバッグ設定が有効である場合、バス切替部115は、外部バス13へアクセス設定する(S23)。すなわち、ダミーライト領域へ出力されるデバッグ情報は、外部バス13を介してメモリ12又はその他ペリフェラルへ書き込まれ、同時に、バスモニタ2にて取得可能となる。
また、デバッグ設定が無効である場合、バス切替部115は、内部バス116へアクセス設定する(S24)。すなわち、ダミーライト領域へ出力されるデバッグ情報は、内部バス116を介して、CPU内部メモリ113へ書き込まれる。これにより、デバッグ設定が無効である正式リリース用実行イメージの通常動作のときは、バスモニタ2では取得不可能となる。また、このとき、内部バス116を介したCPU内部メモリ113への書き込み処理は、外部バス13を介したCPU11外部への出力と比べ、処理の負荷は無視できる。尚、このとき、書き込まれるCPU内部メモリ113の領域は、ダミーライト領域専用の領域であり、ステップS24による書き込みによって、CPU11の他の動作には影響は与えない。
図5は、本発明の実施の形態1にかかるバス切替処理の概念図である。図5(a)は、デバッグ設定が有効である場合を示す。図5(a)に示される論理アドレス空間のメモリマップ40は、CPU11内の論理アドレスを定義したメモリマップである。本発明の実施の形態1では、予め、論理アドレス空間のメモリマップ40内に、ダミーライト領域41が定義されているものとする。ダミーライト領域41は、デバッグ情報の書き込み用に定義された領域であり、論理・物理アドレス変換機構114により物理アドレスへ変換された後、外部バス13に出力されることにより、バスモニタ2は、デバッグ情報を取得することができる。また、図5(a)において、判定レジスタ112aは、"1"が値として格納された判定レジスタである。
ここで、CPU11によりデバッグコードが実行される流れを説明する。まず、命令実行部111は、当該デバッグコードにおける書き込み命令と、書き込み先の論理アドレスとから、論理アドレス空間のメモリマップ40を参照する(S1)。その後、命令実行部111は、書き込み命令及び論理アドレスを論理・物理アドレス変換機構114へ供給する(S2)。ここでは、当該論理アドレスがダミーライト領域41であるため、論理・物理アドレス変換機構114は、バス切替部115により、バス切替処理を実行させる。バス切替部115は、判定レジスタ112aの値を取得する(S21)。ここでは、判定レジスタ112aの値が"1"であると判定される(S22)ため、バス切替部115は、外部バス13へアクセス設定する(S23)。これにより、デバッグ設定が有効である場合、デバッグ情報が外部バス13を介して、CPU11の外部へ書き込まれる。
図5(b)は、デバッグ設定が無効である場合を示す。図5(b)において、判定レジスタ112bは、"0"が値として格納された判定レジスタである。ここで、CPU11によりデバッグコードが実行される流れを説明する。尚、ステップS1及びS2については、図5(a)と同様のため、説明を省略する。バス切替部115は、判定レジスタ112bの値を取得する(S21)。ここでは、判定レジスタ112aの値が"0"であると判定される(S22)ため、バス切替部115は、内部バス116へアクセス設定する(S24)。これにより、デバッグ設定が無効である場合、デバッグ情報は、内部バス116を介してCPU内部メモリ113へ書き込まれるため、不要にデバッグ情報が外部へ出力されることはない。
このように、本発明の実施の形態1にかかるCPUを使用することにより、デバッグコードを含めた正式リリース用実行イメージを用いて、次のような効果がある。まず、デバッグコードを含めた正式リリース用実行イメージを生成し、当該正式リリース用実行イメージをメモリ12に格納し、デバッグ設定を無効にして、情報処理装置1を出荷することができる。そして、通常動作時は、デバッグ設定が無効なため、デバッグコードの処理負荷は小さいため、動作への影響は無視できる。また、出荷後に不具合発生した場合、デバッグ設定を有効にして、正式リリース用実行イメージを実行させることで、バスモニタ2によりデバッグ情報を取得可能となる。この時、正式リリース用実行イメージは、デバッグコードを含めるための再生成等をしていないため、不具合の発生時と条件がほぼ一致している。そのため、不具合の再現が可能となり、解析を行うことができる。
<その他の発明の実施の形態>
尚、正式リリース用実行イメージでデバッグを行うために従来から考えられている手法としては、図7にあるような処理をソフトウェアに実装することが挙げられる。図7は、ソフトウェアの処理内でデバッグ設定の有効無効を判定し、判定結果に応じた処理を行うものである。前提として、デバッグ設定が有効か無効かを表わす情報が不揮発性メモリに格納済みとする。また、当該ソフトウェアが上述した情報処理装置1に格納されたものとする。
尚、正式リリース用実行イメージでデバッグを行うために従来から考えられている手法としては、図7にあるような処理をソフトウェアに実装することが挙げられる。図7は、ソフトウェアの処理内でデバッグ設定の有効無効を判定し、判定結果に応じた処理を行うものである。前提として、デバッグ設定が有効か無効かを表わす情報が不揮発性メモリに格納済みとする。また、当該ソフトウェアが上述した情報処理装置1に格納されたものとする。
図7において、まず、CPU11は、不揮発性メモリを参照し、デバッグ設定を表わす情報を読み出す(S41)。次に、CPU11は、デバッグ設定が有効か無効かを判定する(S42)。デバッグ設定が有効と判定された場合、CPU11は、デバッグ情報をログ出力する(S43)。デバッグ設定が無効と判定された場合、当該処理を終了する。
本発明の実施の形態1にかかるデバッグ方法は、図7の処理が実装されたソフトウェアにも適用可能である。しかしながら、この方法では、デバッグ箇所が多い場合には、デバッグ判定を行う処理自体の負荷が高くなるという問題がある。
そこで、図6に、本発明の実施の形態1にかかるデバッグコードをソフトウェアに実装した際のログ出力処理を示すフローチャート図である。図6において、CPU11は、ログ出力箇所において、ダミーライト領域へログ出力する(S31)。ここで、デバッグコードは、ダミーライト領域へ書き込むように記述されているものとする。
このように、本発明の実施の形態1にかかるCPUを用いることにより、ソフトウェアの記述は、より簡潔にすることができる。
尚、本発明の実施の形態1にかかる判定レジスタ設定処理は、CPU11の起動時に行われるものとしたが、これに限定されない。例えば、CPU11は、動作中に定期的に、ポートを監視し、端子の値が変更されたことを検知し、判定レジスタに反映するようにすればよい。
尚、本発明の実施の形態1にかかるCPU11は、デバッグ設定をデバッグ設定端子15により行うものとしたが、これに限定されない。例えば、デバッグ設定は、端末3を介して、ソフトウェアによりメモリ12などの不揮発性メモリに格納されてもよい。その場合、判定レジスタ設定処理は、ステップS11にて、当該不揮発性メモリから読み出すようにすればよい。
尚、本発明の実施の形態1にかかるバス切替部115は、デバッグ設定が無効である場合、アクセス設定を内部バス116へ切り替えるものとしたが、これに限定されない。例えば、バス切替部115は、デバッグ設定が無効である場合、アクセス設定を行わないようにしてもよい。すなわち、デバッグ設定が無効である場合、当該ダミーライト領域への出力は、保存されない。そのため、内部バス116へのアクセス処理も発生しないことにより、通常動作時におけるデバッグコードの処理負荷を軽減することができる。
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
1 情報処理装置
11 CPU
12 メモリ
13 外部バス
14 バスモニタI/F
15 デバッグ設定端子
2 バスモニタ
3 端末
111 命令実行部
112 判定レジスタ
112a 判定レジスタ
112b 判定レジスタ
113 CPU内部メモリ
114 論理・物理アドレス変換機構
115 バス切替部
116 内部バス
40 論理アドレス空間のメモリマップ
41 ダミーライト領域
11 CPU
12 メモリ
13 外部バス
14 バスモニタI/F
15 デバッグ設定端子
2 バスモニタ
3 端末
111 命令実行部
112 判定レジスタ
112a 判定レジスタ
112b 判定レジスタ
113 CPU内部メモリ
114 論理・物理アドレス変換機構
115 バス切替部
116 内部バス
40 論理アドレス空間のメモリマップ
41 ダミーライト領域
Claims (10)
- デバッグコードを含むプログラムを実行する命令実行部と、
前記命令実行部から出力されるアクセス信号を入力し、前記アクセス信号に含まれる論理アドレスに基づいて外部バスにアクセスを切り替えるアクセス切替部とを備え、
前記アクセス切替部は、デバッグ設定に基づいて、前記デバッグコードの実行に応じて前記命令実行部から出力されるアクセス信号を外部バスへアクセスするか否かを切り替える、情報処理装置。 - 前記アクセス切替部は、前記デバッグ設定が有効な場合、前記外部バスへアクセスを切り替える、請求項1に記載の情報処理装置。
- 前記アクセス切替部は、前記デバッグ設定が無効な場合、内部バスへアクセスを切り替える、請求項2に記載の情報処理装置。
- 前記アクセス切替部は、前記デバッグ設定が無効な場合、アクセスをしない、請求項2に記載の情報処理装置。
- 前記デバッグ設定の有効無効が格納される判定レジスタをさらに備え、
前記アクセス切替部は、前記判定レジスタを参照して、前記デバッグ設定が有効か否かを判定し、前記デバッグ設定が有効と判定された場合、アクセスを切り替える、請求項1乃至4のいずれか1項に記載の情報処理装置。 - 外部の値を読み出し、前記判定レジスタを更新する判定レジスタ更新部をさらに備える、請求項1乃至5のいずれか1項に記載の情報処理装置。
- 前記判定レジスタ更新部は、前記情報処理装置の入出力ポートから端子の値を読み出し、前記判定レジスタを更新する、請求項6に記載の情報処理装置。
- 前記判定レジスタ更新部は、前記情報処理装置の不揮発性記憶部からデバッグ設定値を読み出し、前記判定レジスタを更新する、請求項6に記載の情報処理装置。
- 前記アクセス切替部は、前記アクセス信号に含まれる論理アドレスが特定の領域である場合に、実行される、請求項1乃至8のいずれか1項に記載の情報処理装置。
- 請求項1に記載の情報処理装置に対してデバッグ設定を行うステップと、
前記情報処理装置における前記デバッグコードの実行に応じた外部バスへの出力情報を取得するステップとを備える、ソフトウェアのデバッグ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007338725A JP2009157874A (ja) | 2007-12-28 | 2007-12-28 | 情報処理装置、及びソフトウェアのデバッグ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007338725A JP2009157874A (ja) | 2007-12-28 | 2007-12-28 | 情報処理装置、及びソフトウェアのデバッグ方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009157874A true JP2009157874A (ja) | 2009-07-16 |
Family
ID=40961778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007338725A Pending JP2009157874A (ja) | 2007-12-28 | 2007-12-28 | 情報処理装置、及びソフトウェアのデバッグ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009157874A (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02186794A (ja) * | 1989-01-13 | 1990-07-23 | Nec Corp | デバッグタスク制御管理装置 |
JPH07200352A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | データプロセッサ、プログラム翻訳方法、及びデバッグツール |
JPH07271629A (ja) * | 1994-03-29 | 1995-10-20 | Mitsubishi Electric Corp | マイクロコンピュータ |
JP2000099366A (ja) * | 1998-09-21 | 2000-04-07 | Fujitsu Ltd | 演算処理装置および演算処理装置のデバッグ方法 |
JP2000276370A (ja) * | 1999-03-23 | 2000-10-06 | Seiko Epson Corp | マイクロコンピュータ、電子機器及びエミュレーション方法 |
JP2001051874A (ja) * | 1999-08-12 | 2001-02-23 | Hitachi Ltd | マイクロコンピュータ |
JP2002108647A (ja) * | 2000-09-29 | 2002-04-12 | Ricoh Co Ltd | トレースメモリを内蔵した半導体装置及びプロセッサ開発支援装置 |
JP2006521637A (ja) * | 2003-03-25 | 2006-09-21 | フリースケール セミコンダクター インコーポレイテッド | データ処理システムにおけるメモリ管理 |
JP2007213396A (ja) * | 2006-02-10 | 2007-08-23 | Nec Corp | デバッグシステム、オペレーションシステム、デバッグ方法、プログラム |
JP2007213131A (ja) * | 2006-02-07 | 2007-08-23 | Toshiba Corp | マイクロプロセッサおよびメモリアクセスシステム |
-
2007
- 2007-12-28 JP JP2007338725A patent/JP2009157874A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02186794A (ja) * | 1989-01-13 | 1990-07-23 | Nec Corp | デバッグタスク制御管理装置 |
JPH07200352A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | データプロセッサ、プログラム翻訳方法、及びデバッグツール |
JPH07271629A (ja) * | 1994-03-29 | 1995-10-20 | Mitsubishi Electric Corp | マイクロコンピュータ |
JP2000099366A (ja) * | 1998-09-21 | 2000-04-07 | Fujitsu Ltd | 演算処理装置および演算処理装置のデバッグ方法 |
JP2000276370A (ja) * | 1999-03-23 | 2000-10-06 | Seiko Epson Corp | マイクロコンピュータ、電子機器及びエミュレーション方法 |
JP2001051874A (ja) * | 1999-08-12 | 2001-02-23 | Hitachi Ltd | マイクロコンピュータ |
JP2002108647A (ja) * | 2000-09-29 | 2002-04-12 | Ricoh Co Ltd | トレースメモリを内蔵した半導体装置及びプロセッサ開発支援装置 |
JP2006521637A (ja) * | 2003-03-25 | 2006-09-21 | フリースケール セミコンダクター インコーポレイテッド | データ処理システムにおけるメモリ管理 |
JP2007213131A (ja) * | 2006-02-07 | 2007-08-23 | Toshiba Corp | マイクロプロセッサおよびメモリアクセスシステム |
JP2007213396A (ja) * | 2006-02-10 | 2007-08-23 | Nec Corp | デバッグシステム、オペレーションシステム、デバッグ方法、プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4846493B2 (ja) | デバッグシステム及びデバッグ回路 | |
KR20140013005A (ko) | 단일 스텝 실행을 이용한 코드 진단 | |
JP6341795B2 (ja) | マイクロコンピュータ及びマイクロコンピュータシステム | |
US20120110383A1 (en) | Method and apparatus for off-line analyzing crashed programs | |
JP2010117813A (ja) | デバッグシステム、デバッグ方法、デバッグ制御方法及びデバッグ制御プログラム | |
US6615368B1 (en) | System and method for debugging highly integrated data processors | |
JP6433966B2 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
JP2009157874A (ja) | 情報処理装置、及びソフトウェアのデバッグ方法 | |
JP2013050839A (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
JP2009223714A (ja) | 演算回路及び演算回路の異常解析方法 | |
US8990624B2 (en) | Emulator verification system, emulator verification method | |
JP2007304972A (ja) | マイクロプロセッサシステム | |
JP4635993B2 (ja) | 起動診断方式、起動診断方法およびプログラム | |
JP2006331391A (ja) | データ処理装置及びデータ処理方法 | |
JP2008140124A (ja) | データ処理装置 | |
JP4976817B2 (ja) | プログラム処理装置及びプログラム処理方法 | |
JPH0816420A (ja) | 小型情報処理装置のエラー処理方法 | |
JP2005284329A (ja) | 端末フェールセーフシステム、端末フェールセーフ方法および端末フェールセーフプログラム | |
JP2013080386A (ja) | 情報処理装置、アドレス管理方法 | |
JP2003263340A (ja) | デバッグ装置 | |
JP2010039622A (ja) | 情報処理装置、及び、ソフトウェアのデバッグ方法 | |
JP2006227668A (ja) | メモリモデルとプログラムと論理回路検証方法 | |
JP2006171962A (ja) | コンピュータシステムの試験診断方法 | |
JP2006155098A (ja) | マイクロコンピュータの評価方法、マイクロコンピュータの評価システム、マイクロコンピュータ | |
JP2005292899A (ja) | マイクロプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120313 |