JPH07270827A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH07270827A JPH07270827A JP6318925A JP31892594A JPH07270827A JP H07270827 A JPH07270827 A JP H07270827A JP 6318925 A JP6318925 A JP 6318925A JP 31892594 A JP31892594 A JP 31892594A JP H07270827 A JPH07270827 A JP H07270827A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- circuit preventing
- color filter
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】アクティブマトリクス型カラー液晶表示装置に
おいて、最適な上下ショート防止膜の形成法および上下
ショート防止膜のパターニング方法を提案するものであ
る 【構成】一方の該絶縁基板上にカラーフィルタを形成す
る工程、該カラーフィルタ上に透明導電膜を形成する工
程、該透明導電膜上に低温マグネトロンスパッタ法によ
って絶縁膜を形成する工程、とを有する。 【効果】カラーフィルタにダメージを与えることなく、
特性の高い上下ショート防止膜を形成することができ
る。
おいて、最適な上下ショート防止膜の形成法および上下
ショート防止膜のパターニング方法を提案するものであ
る 【構成】一方の該絶縁基板上にカラーフィルタを形成す
る工程、該カラーフィルタ上に透明導電膜を形成する工
程、該透明導電膜上に低温マグネトロンスパッタ法によ
って絶縁膜を形成する工程、とを有する。 【効果】カラーフィルタにダメージを与えることなく、
特性の高い上下ショート防止膜を形成することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、上下ショートを防止す
る構造を有する絶縁膜層付きアクティブマトリクス型液
晶表示装置の製造方法に関する。
る構造を有する絶縁膜層付きアクティブマトリクス型液
晶表示装置の製造方法に関する。
【０００２】
【従来の技術】近年、単結晶シリコン基板上にＭＯＳト
ランジスタアレイを形成したアクティブマトリクス基
板、あるいは透明基板上に薄膜ＭＯＳトランジスタアレ
イを形成したアクティブマトリクス基板を用いてカラー
液晶表示装置、特にカラー液晶画像表示装置を制作する
試みが盛んに行われており、液晶によるカラー画像表示
装置の開発が活発になってきている。
ランジスタアレイを形成したアクティブマトリクス基
板、あるいは透明基板上に薄膜ＭＯＳトランジスタアレ
イを形成したアクティブマトリクス基板を用いてカラー
液晶表示装置、特にカラー液晶画像表示装置を制作する
試みが盛んに行われており、液晶によるカラー画像表示
装置の開発が活発になってきている。
【０００３】アクティブマトリクス型液晶表示装置にお
いては、どれだけ欠陥の少ないアクティブマトリクス基
板が作れるかということが重要な問題となる。そのため
には次の事が必要となる。
いては、どれだけ欠陥の少ないアクティブマトリクス基
板が作れるかということが重要な問題となる。そのため
には次の事が必要となる。
【０００４】（１）均一な特性を持つＭＯＳトランジス
タアレイを製造すること。
タアレイを製造すること。
【０００５】（２）アクティブマトリクス基板と共通電
極との上下ショートを防止する。
極との上下ショートを防止する。
【０００６】（１）は、均一な画像表示特性を得るため
に要求される項目であり、この項目を満たすためにはバ
ラツキの少ない均一な成膜技術が必要である。
に要求される項目であり、この項目を満たすためにはバ
ラツキの少ない均一な成膜技術が必要である。
【０００７】（２）は、アクティブマトリクス型液晶表
示装置における画素欠陥または線欠陥の発生確立に関す
るものであり非常に重要な問題となる。上下ショートを
防止するために、アクティブマトリクス基板の表面ある
いは上側共通電極表面に絶縁膜層（以下、上下ショート
防止膜と呼ぶ）を形成する技術が用いられている。以下
薄膜ＭＯＳトランジスタをアクティブマトリクス基板に
応用した場合を例にとって説明する。
示装置における画素欠陥または線欠陥の発生確立に関す
るものであり非常に重要な問題となる。上下ショートを
防止するために、アクティブマトリクス基板の表面ある
いは上側共通電極表面に絶縁膜層（以下、上下ショート
防止膜と呼ぶ）を形成する技術が用いられている。以下
薄膜ＭＯＳトランジスタをアクティブマトリクス基板に
応用した場合を例にとって説明する。
【０００８】薄膜トランジスタをアクティブマトリクス
基板に応用した場合の液晶表示装置は、透明な共通電極
を有する上側ガラス基板と、薄膜トランジスタ基板と、
その間に封入された液晶とから構成されている。前記薄
膜トランジスタ基板上にマトリクス状に配置された液晶
駆動素子を外部選択回路により選択し、前記液晶駆動素
子に接続された液晶駆動電極に電圧を印加することによ
り、任意の文字・図形・画像の表示を行うものである。
前記薄膜トランジスタ基板の一般的な回路図を図１に示
す。
基板に応用した場合の液晶表示装置は、透明な共通電極
を有する上側ガラス基板と、薄膜トランジスタ基板と、
その間に封入された液晶とから構成されている。前記薄
膜トランジスタ基板上にマトリクス状に配置された液晶
駆動素子を外部選択回路により選択し、前記液晶駆動素
子に接続された液晶駆動電極に電圧を印加することによ
り、任意の文字・図形・画像の表示を行うものである。
前記薄膜トランジスタ基板の一般的な回路図を図１に示
す。
【０００９】図１（ａ）は薄膜トランジスタ基板上に液
晶駆動素子がマトリクス状に配置された図である。図中
の１で囲まれた領域が表示領域であり、その中に液晶駆
動素子２がマトリクス状に配置されている。３は液晶駆
動素子２へデータ信号を供給するデータ信号ライン。４
は液晶駆動素子２へタイミング信号を供給するタイミン
グ信号ラインである。液晶駆動素子２の回路図を図１
（ｂ）に示す。５は薄膜トランジスタでデータのスイッ
チングを行う。６はコンデンサでデータ信号を保持す
る。７は液晶パネル、７−１は各液晶駆動素子に対応し
て形成された液晶駆動電極、７−２は共通電極である。
カラー液晶表示装置の概略図を図２に示す。８は上側ガ
ラス基板で、その上にカラー表示用のカラーフィルタ９
を形成する。カラーフィルタは赤、緑、青のフィルタが
交互に並んでいる。さらにカラーフィルタ上に共通電極
１０を形成する。共通電極には一般に透明導電膜（ＩＴ
Ｏ）を用いる。１１は下側の薄膜トランジスタアレイ基
板を、１２は液晶パネルのスペーサーを示す。１３は液
晶駆動電極で、これを駆動するスイッチング素子として
薄膜トランジスタが設けられている。１４は液晶であ
る。薄膜トランジスタの切断面を図３に示す。１５はゲ
ート電極、１６はソース・ドレイン領域、１７はデータ
信号ライン、１８は液晶駆動電極である。１９は透明導
電基板（石英板あるいはガラス基板）、２０は層間絶縁
膜である。図２と比較すればわかるように、液晶駆動電
極及びデータ信号ラインはむき出しになっており、液晶
と直接接触している。薄膜トランジスタの平面図を図４
に示す。２１が薄膜トランジスタ、１８は液晶駆動電
極、２２はタイミング信号ライン、１７はデータ信号ラ
インである。これが、カラー液晶表示装置のひとつの画
素に相当する薄膜トランジスタアレイ基板においては、
図４で示した画素が図１（ａ）のように配置されてい
る。
晶駆動素子がマトリクス状に配置された図である。図中
の１で囲まれた領域が表示領域であり、その中に液晶駆
動素子２がマトリクス状に配置されている。３は液晶駆
動素子２へデータ信号を供給するデータ信号ライン。４
は液晶駆動素子２へタイミング信号を供給するタイミン
グ信号ラインである。液晶駆動素子２の回路図を図１
（ｂ）に示す。５は薄膜トランジスタでデータのスイッ
チングを行う。６はコンデンサでデータ信号を保持す
る。７は液晶パネル、７−１は各液晶駆動素子に対応し
て形成された液晶駆動電極、７−２は共通電極である。
カラー液晶表示装置の概略図を図２に示す。８は上側ガ
ラス基板で、その上にカラー表示用のカラーフィルタ９
を形成する。カラーフィルタは赤、緑、青のフィルタが
交互に並んでいる。さらにカラーフィルタ上に共通電極
１０を形成する。共通電極には一般に透明導電膜（ＩＴ
Ｏ）を用いる。１１は下側の薄膜トランジスタアレイ基
板を、１２は液晶パネルのスペーサーを示す。１３は液
晶駆動電極で、これを駆動するスイッチング素子として
薄膜トランジスタが設けられている。１４は液晶であ
る。薄膜トランジスタの切断面を図３に示す。１５はゲ
ート電極、１６はソース・ドレイン領域、１７はデータ
信号ライン、１８は液晶駆動電極である。１９は透明導
電基板（石英板あるいはガラス基板）、２０は層間絶縁
膜である。図２と比較すればわかるように、液晶駆動電
極及びデータ信号ラインはむき出しになっており、液晶
と直接接触している。薄膜トランジスタの平面図を図４
に示す。２１が薄膜トランジスタ、１８は液晶駆動電
極、２２はタイミング信号ライン、１７はデータ信号ラ
インである。これが、カラー液晶表示装置のひとつの画
素に相当する薄膜トランジスタアレイ基板においては、
図４で示した画素が図１（ａ）のように配置されてい
る。
【００１０】以上述べたように、液晶駆動電極及びデー
タ信号ラインと対向共通電極とは液晶を挟んで対向して
いることになる。従って、液晶に導電性の不純物が含ま
れていると画素欠陥の発生確立が非常に大きくなる。例
えば、液晶駆動電極上に導電性不純物が存在すると、該
液晶駆動電極と共通電極は上下ショートを起こし同電位
となってしまう。そのため液晶を駆動することは不可能
となり、画素欠陥となる。あるいは、データ信号ライン
上に導電性不純物が存在すると、該データ信号ラインと
共通電極がショートし同電位となる。従って、該データ
信号ラインでつながれている画素の液晶はすべて駆動不
可能となって、線欠陥となる。
タ信号ラインと対向共通電極とは液晶を挟んで対向して
いることになる。従って、液晶に導電性の不純物が含ま
れていると画素欠陥の発生確立が非常に大きくなる。例
えば、液晶駆動電極上に導電性不純物が存在すると、該
液晶駆動電極と共通電極は上下ショートを起こし同電位
となってしまう。そのため液晶を駆動することは不可能
となり、画素欠陥となる。あるいは、データ信号ライン
上に導電性不純物が存在すると、該データ信号ラインと
共通電極がショートし同電位となる。従って、該データ
信号ラインでつながれている画素の液晶はすべて駆動不
可能となって、線欠陥となる。
【００１１】
【発明が解決しようとする課題】上下ショート防止のた
めに、アクティブマトリクス基板表面あるいは共通電極
表面に絶縁膜を形成し、上下ショート防止膜とする技術
が用いられている。アクティブマトリクス基板表面に上
下ショート防止膜を付けた場合の一例を図５に示す。ア
クティブマトリクス基板の表面に上下ショート防止膜２
３を形成してから液晶パネルを作成する。上下ショート
防止膜を形成する方法としては、ＲＦスパッタ法・常圧
ＣＶＤ法（Chemical vapor deposition)など考えられ
る。ＲＦスパッタ法では基板がダメージを受けるため適
していない。常圧ＣＶＤ法では基板温度をある程度高く
する必要がある。しかし、アクティブマトリクス基板を
加熱すると薄膜トランジスタの特性が影響を受けるため
この方法も適していない。一方、アクティブマトリクス
基板ではなく、上側ガラス基板表面に上下ショート防止
膜を形成する方法も考えられる。カラー液晶パネルの場
合、上側ガラス基板にはカラーフィルタを形成しなけれ
ばならない。カラーフィルタにはゼラチンなどの材料が
用いられており熱による劣化があるため、上側ガラス基
板の構造により、最適な上下ショート防止膜の形成法を
選択しなければならない。
めに、アクティブマトリクス基板表面あるいは共通電極
表面に絶縁膜を形成し、上下ショート防止膜とする技術
が用いられている。アクティブマトリクス基板表面に上
下ショート防止膜を付けた場合の一例を図５に示す。ア
クティブマトリクス基板の表面に上下ショート防止膜２
３を形成してから液晶パネルを作成する。上下ショート
防止膜を形成する方法としては、ＲＦスパッタ法・常圧
ＣＶＤ法（Chemical vapor deposition)など考えられ
る。ＲＦスパッタ法では基板がダメージを受けるため適
していない。常圧ＣＶＤ法では基板温度をある程度高く
する必要がある。しかし、アクティブマトリクス基板を
加熱すると薄膜トランジスタの特性が影響を受けるため
この方法も適していない。一方、アクティブマトリクス
基板ではなく、上側ガラス基板表面に上下ショート防止
膜を形成する方法も考えられる。カラー液晶パネルの場
合、上側ガラス基板にはカラーフィルタを形成しなけれ
ばならない。カラーフィルタにはゼラチンなどの材料が
用いられており熱による劣化があるため、上側ガラス基
板の構造により、最適な上下ショート防止膜の形成法を
選択しなければならない。
【００１２】上下ショート防止膜のパターニングには、
フォトレジストを形成し、パターン露光、エッチングレ
ジスト剥離の工程を通さなければならなく非常に複雑で
ある。本発明は、従来の上下ショート防止膜の欠点を取
り除くものであり、アクティブマトリクス型カラー液晶
表示装置の構造により、それぞれ最適な上下ショート防
止膜の形成法および上下ショート防止膜のパターニング
方法を提案するものである。さらに、より安定した信頼
性の高い高品質なアクティブマトリクス型カラー液晶表
示装置を、簡単に制作する方法を提案するものである。
フォトレジストを形成し、パターン露光、エッチングレ
ジスト剥離の工程を通さなければならなく非常に複雑で
ある。本発明は、従来の上下ショート防止膜の欠点を取
り除くものであり、アクティブマトリクス型カラー液晶
表示装置の構造により、それぞれ最適な上下ショート防
止膜の形成法および上下ショート防止膜のパターニング
方法を提案するものである。さらに、より安定した信頼
性の高い高品質なアクティブマトリクス型カラー液晶表
示装置を、簡単に制作する方法を提案するものである。
【００１３】
【課題を解決するための手段】本発明の液晶表示装置の
製造方法は、一対の絶縁基板間に液晶を挟持してなる液
晶表示装置の製造方法において、一方の該絶縁基板上に
カラーフィルタを形成する工程、該カラーフィルタ上に
透明導電膜を形成する工程、該透明導電膜上に低温マグ
ネトロンスパッタ法によって絶縁膜を形成する工程、と
を有することを特徴とする。
製造方法は、一対の絶縁基板間に液晶を挟持してなる液
晶表示装置の製造方法において、一方の該絶縁基板上に
カラーフィルタを形成する工程、該カラーフィルタ上に
透明導電膜を形成する工程、該透明導電膜上に低温マグ
ネトロンスパッタ法によって絶縁膜を形成する工程、と
を有することを特徴とする。
【００１４】
【実施例】以下いくつかのアクティブマトリクス型カラ
ー液晶表示装置の構造を図６に示し、それに従いそれぞ
れの構造について本発明の内容を説明する。
ー液晶表示装置の構造を図６に示し、それに従いそれぞ
れの構造について本発明の内容を説明する。
【００１５】アクティブマトリクス型カラー液晶表示装
置の構造は図６に示す４種類である。図６（ａ）は、カ
ラーフィルタがガラス基板上に形成された構造である。
上側ガラス基板８の上にカラーフィルタ９を形成し、そ
の上に共通電極１０を形成し、さらにその上に上下ショ
ート防止膜２３を形成する。
置の構造は図６に示す４種類である。図６（ａ）は、カ
ラーフィルタがガラス基板上に形成された構造である。
上側ガラス基板８の上にカラーフィルタ９を形成し、そ
の上に共通電極１０を形成し、さらにその上に上下ショ
ート防止膜２３を形成する。
【００１６】図６（ｂ）は、カラーフィルタが、共通電
極と上下ショート防止膜との間に挟まれている構造であ
る。上側ガラス基板８上に共通電極１０を形成し、その
上にカラーフィルタ９を形成し、最後に上下ショート防
止膜２３を形成する。
極と上下ショート防止膜との間に挟まれている構造であ
る。上側ガラス基板８上に共通電極１０を形成し、その
上にカラーフィルタ９を形成し、最後に上下ショート防
止膜２３を形成する。
【００１７】図６（ｃ）は、カラーフィルタが上下ショ
ート防止膜上に存在する構造である。上側ガラス基板８
上にまず共通電極１０を形成し、その上に上下ショート
防止膜２３を形成する。そして最後にカラーフィルタ９
を形成する。
ート防止膜上に存在する構造である。上側ガラス基板８
上にまず共通電極１０を形成し、その上に上下ショート
防止膜２３を形成する。そして最後にカラーフィルタ９
を形成する。
【００１８】図６（ｄ）は、上下ショート防止膜を薄膜
トランジスタアレイ基板上の表面に形成する構造であ
る。
トランジスタアレイ基板上の表面に形成する構造であ
る。
【００１９】図６（ａ）の構造では、カラーフィルタが
最初に形成されるため、その後の工程である共通電極の
形成および上下ショート防止膜の形成はできるだけ低温
で行わなければならない。上下ショート防止膜として二
酸化珪素（ＳｉＯ２）を用い、低温マグネトロンスパッ
タ法・ＥＢ蒸着法（電子ビーム蒸着法）などの低温形成
法により形成する。また上側ガラス基板表面は上下ショ
ート防止膜で覆われているため、カラーフィルタや共通
電極が直接液晶と触れることが防止され、上下ショート
防止膜が保護膜としての役割も果たす。図７にＳｉＯ２
の抵抗値の膜厚依存性を示す。抵抗値は、一画素に４Ｖ
の電圧を印加したときの値で示してある。２４はマグネ
トロンスパッタ法、２５は常圧ＣＶＤ法、２６はＥＢ蒸
着法、２７はＯＣＤのスピン塗布法によって作製したＳ
ｉＯ２膜の値をそれぞれ示している。低温マグネトロン
スパッタ法によるＳｉＯ２膜の抵抗値は１０００ 以上
の膜厚で充分高い値を示している。ＥＢ蒸着法によるＳ
ｉＯ２膜では少なくとも１５００ 以上の膜厚が必要で
あるが、液晶パネル組立の際の問題から３０００以下と
しなければならない。以上述べたように、上下ショート
防止膜の膜厚は低温マグネトロンスパッタ法を用いる場
合は１０００ 、ＥＢ蒸着法を用いる場合は１５００〜
３０００ とする。
最初に形成されるため、その後の工程である共通電極の
形成および上下ショート防止膜の形成はできるだけ低温
で行わなければならない。上下ショート防止膜として二
酸化珪素（ＳｉＯ２）を用い、低温マグネトロンスパッ
タ法・ＥＢ蒸着法（電子ビーム蒸着法）などの低温形成
法により形成する。また上側ガラス基板表面は上下ショ
ート防止膜で覆われているため、カラーフィルタや共通
電極が直接液晶と触れることが防止され、上下ショート
防止膜が保護膜としての役割も果たす。図７にＳｉＯ２
の抵抗値の膜厚依存性を示す。抵抗値は、一画素に４Ｖ
の電圧を印加したときの値で示してある。２４はマグネ
トロンスパッタ法、２５は常圧ＣＶＤ法、２６はＥＢ蒸
着法、２７はＯＣＤのスピン塗布法によって作製したＳ
ｉＯ２膜の値をそれぞれ示している。低温マグネトロン
スパッタ法によるＳｉＯ２膜の抵抗値は１０００ 以上
の膜厚で充分高い値を示している。ＥＢ蒸着法によるＳ
ｉＯ２膜では少なくとも１５００ 以上の膜厚が必要で
あるが、液晶パネル組立の際の問題から３０００以下と
しなければならない。以上述べたように、上下ショート
防止膜の膜厚は低温マグネトロンスパッタ法を用いる場
合は１０００ 、ＥＢ蒸着法を用いる場合は１５００〜
３０００ とする。
【００２０】図６（ｂ）の構造では共通電極が最初に形
成される。共通電極として透明導電膜（ＩＴＯ）を用い
れば、その透過率が導電率が向上する温度で熱処理する
ことが可能であり、カラー液晶表示装置表示特性の向上
が期待される。上下ショート防止膜はカラーフィルタの
上に形成されるので、前述したように、低温マグネトロ
ンスパッタ法やＥＢ蒸着法など低温形成法によらなけれ
ばならない。同図（ａ）と同様に上下ショート防止膜は
保護膜としても働く。またその膜厚は同図（ａ）の場合
と同様に低温マグネトロンスパッタ法では１０００ 、
ＥＢ蒸着法では１５００〜３０００ とする。
成される。共通電極として透明導電膜（ＩＴＯ）を用い
れば、その透過率が導電率が向上する温度で熱処理する
ことが可能であり、カラー液晶表示装置表示特性の向上
が期待される。上下ショート防止膜はカラーフィルタの
上に形成されるので、前述したように、低温マグネトロ
ンスパッタ法やＥＢ蒸着法など低温形成法によらなけれ
ばならない。同図（ａ）と同様に上下ショート防止膜は
保護膜としても働く。またその膜厚は同図（ａ）の場合
と同様に低温マグネトロンスパッタ法では１０００ 、
ＥＢ蒸着法では１５００〜３０００ とする。
【００２１】図６（ｃ）の構造ではカラーフィルタが最
後に形成される。従ってガラス基板に共通電極、上下シ
ョート防止膜を形成し、その特性を適当な温度で熱処理
することにより向上させることができる。また上下ショ
ート防止膜形成にも比較的高温の方法を用いることがで
きる。低温マグネトロンスパッタ法やＥＢ蒸着法の他に
常圧ＣＶＤ法や加熱スパッタ法も可能である。その他Ｏ
ＣＤ（東京応化製のＳｉＯ２溶液）をスピン塗布し、そ
れをある程度の温度で熱焼成することにより酸化膜を形
成する方法も使える。ＯＣＤは焼成温度が高いほどＳｉ
Ｏ２の膜特性は良くなる。カラーフィルタは上下ショー
ト防止膜の後に形成されるので熱による劣化はまったく
無い。上下ショート防止膜の膜厚は、低温マグネトロン
スパッタ法および常圧ＣＶＤ法では１０００ 、ＥＢ蒸
着法では熱処理すれば膜質が良くなるので２０００ で
よい。またＯＣＤのスピン塗布法によるＳｉＯ２は３０
００ は必要である。なお、図７においてＯＣＤスピン
塗布による結果２７は、焼成温度が３００℃の時のもの
である。１０００℃で焼成すれば、その比抵抗は１０１
５程度になることは知られている。
後に形成される。従ってガラス基板に共通電極、上下シ
ョート防止膜を形成し、その特性を適当な温度で熱処理
することにより向上させることができる。また上下ショ
ート防止膜形成にも比較的高温の方法を用いることがで
きる。低温マグネトロンスパッタ法やＥＢ蒸着法の他に
常圧ＣＶＤ法や加熱スパッタ法も可能である。その他Ｏ
ＣＤ（東京応化製のＳｉＯ２溶液）をスピン塗布し、そ
れをある程度の温度で熱焼成することにより酸化膜を形
成する方法も使える。ＯＣＤは焼成温度が高いほどＳｉ
Ｏ２の膜特性は良くなる。カラーフィルタは上下ショー
ト防止膜の後に形成されるので熱による劣化はまったく
無い。上下ショート防止膜の膜厚は、低温マグネトロン
スパッタ法および常圧ＣＶＤ法では１０００ 、ＥＢ蒸
着法では熱処理すれば膜質が良くなるので２０００ で
よい。またＯＣＤのスピン塗布法によるＳｉＯ２は３０
００ は必要である。なお、図７においてＯＣＤスピン
塗布による結果２７は、焼成温度が３００℃の時のもの
である。１０００℃で焼成すれば、その比抵抗は１０１
５程度になることは知られている。
【００２２】上記３構造は、上側ガラス基板に上下ショ
ート防止膜を設けたのに対し、図５（ｄ）の構図では薄
膜トランジスタ基板表面に上下ショート防止膜を形成す
る。上下ショート防止膜は低温マグネトロンスパッタ
法、ＥＢ蒸着法など比較的低温の方法で形成する。その
膜厚は、同図（ａ）、（ｂ）の場合と同様にマグネトロ
ンスパッタ法では１０００ 、ＥＢ蒸着法では１５００
〜３０００ とする。この構造では、薄膜トランジスタ
アレイ及びカラーフィルタが液晶から遮断されている。
ート防止膜を設けたのに対し、図５（ｄ）の構図では薄
膜トランジスタ基板表面に上下ショート防止膜を形成す
る。上下ショート防止膜は低温マグネトロンスパッタ
法、ＥＢ蒸着法など比較的低温の方法で形成する。その
膜厚は、同図（ａ）、（ｂ）の場合と同様にマグネトロ
ンスパッタ法では１０００ 、ＥＢ蒸着法では１５００
〜３０００ とする。この構造では、薄膜トランジスタ
アレイ及びカラーフィルタが液晶から遮断されている。
【００２３】上下ショート防止膜を、上側ガラス基板ま
たは薄膜トランジスタ基板上全面に形成した後、表示装
置の駆動回路との接続を取るために上下ショート防止膜
のパターニングをしなくてはならない。そのマスクとし
てスクリーン印刷インクを用いる。スクリーン印刷イン
クは、大きなパターンだと筆などで塗布することも可能
であり非常に簡単である。焼成温度は８０℃前後で充分
であり、上側ガラス基板や薄膜トランジスタ基板にまっ
たく影響を与えない。またスクリーン印刷インクは、耐
酸性が大きくＩＴＯやアルミなどのエッチング用レジス
トとしても使える。精度のあまり要求されないパターニ
ングには非常に有効な方法である。アクティブマトリク
ス基板上の上下ショート膜は、表示領域を残してパッド
部のみをエッチングすればよいのでパターニング精度は
それほど要求されない。よって、この方法を用いれば非
常に簡単に上下ショート防止膜をパターニングできる。
たは薄膜トランジスタ基板上全面に形成した後、表示装
置の駆動回路との接続を取るために上下ショート防止膜
のパターニングをしなくてはならない。そのマスクとし
てスクリーン印刷インクを用いる。スクリーン印刷イン
クは、大きなパターンだと筆などで塗布することも可能
であり非常に簡単である。焼成温度は８０℃前後で充分
であり、上側ガラス基板や薄膜トランジスタ基板にまっ
たく影響を与えない。またスクリーン印刷インクは、耐
酸性が大きくＩＴＯやアルミなどのエッチング用レジス
トとしても使える。精度のあまり要求されないパターニ
ングには非常に有効な方法である。アクティブマトリク
ス基板上の上下ショート膜は、表示領域を残してパッド
部のみをエッチングすればよいのでパターニング精度は
それほど要求されない。よって、この方法を用いれば非
常に簡単に上下ショート防止膜をパターニングできる。
【００２４】以上ＳｉＯ２を上下ショート防止膜に応用
した場合の本発明の実施例を述べてきた。以下には、感
光性ポリイミドを上下ショート防止膜として応用した実
施例について述べる。
した場合の本発明の実施例を述べてきた。以下には、感
光性ポリイミドを上下ショート防止膜として応用した実
施例について述べる。
【００２５】感光性ポリイミドは、フォトレジストと絶
縁膜の機能を合せ持つ有機系絶縁材膜であり近年急速に
開発研究が進んでいる。絶縁膜はスピン塗布による形成
ができ、膜の平坦化が容易である。焼成温度１００℃前
後で１０１５程度の高い比抵抗が得られている。また、
感光性も持っているため、あらためてレジスト形成する
必要がなく、膜形成後すぐ露光して上下ショート防止膜
のパターニングができる。すなわち、感光性ポリイミド
を用いれば１工程省略することができ、コストを低減化
できる。さらに歩留まりも向上するためその効果は大き
い。また前述したように、１００℃の焼成温度で非常に
高い比抵抗が得られるため、感光性ポリイミドを形成後
でも、カラーパネルあるいはアクティブマトリクス基板
はまったく影響を受けない。このように感光性ポリイミ
ドを上下ショート防止膜に用いると、レジスト形成工程
を省くことができ、熱的な影響をまったく考慮する必要
がなくなり、工程の簡略化及び低コスト化さらには歩留
まりの向上が実現できる。
縁膜の機能を合せ持つ有機系絶縁材膜であり近年急速に
開発研究が進んでいる。絶縁膜はスピン塗布による形成
ができ、膜の平坦化が容易である。焼成温度１００℃前
後で１０１５程度の高い比抵抗が得られている。また、
感光性も持っているため、あらためてレジスト形成する
必要がなく、膜形成後すぐ露光して上下ショート防止膜
のパターニングができる。すなわち、感光性ポリイミド
を用いれば１工程省略することができ、コストを低減化
できる。さらに歩留まりも向上するためその効果は大き
い。また前述したように、１００℃の焼成温度で非常に
高い比抵抗が得られるため、感光性ポリイミドを形成後
でも、カラーパネルあるいはアクティブマトリクス基板
はまったく影響を受けない。このように感光性ポリイミ
ドを上下ショート防止膜に用いると、レジスト形成工程
を省くことができ、熱的な影響をまったく考慮する必要
がなくなり、工程の簡略化及び低コスト化さらには歩留
まりの向上が実現できる。
【００２６】
【発明の効果】以上の如く、本発明の液晶表示装置は、
以下のような顕著な効果を示すものである。
以下のような顕著な効果を示すものである。
【００２７】（ａ）低温マグネトロンスパッタ法は、低
温で、かつ早い成膜速度を有し、基板等に与える衝撃が
小さいので、基板が非晶質ガラス等の耐性の低いもので
あっても、また、絶縁膜形成前に、耐熱性が小さいカラ
ーフィルタ等が形成されていても、これら既存の膜等に
ダメージを与えることなく、特性の高い絶縁膜を形成で
きる。
温で、かつ早い成膜速度を有し、基板等に与える衝撃が
小さいので、基板が非晶質ガラス等の耐性の低いもので
あっても、また、絶縁膜形成前に、耐熱性が小さいカラ
ーフィルタ等が形成されていても、これら既存の膜等に
ダメージを与えることなく、特性の高い絶縁膜を形成で
きる。
【００２８】（ｂ）カラーフィルタ上に絶縁膜が形成さ
れているので、液晶等に対して耐久性の低いカラーフィ
ルタが絶縁膜によって保護されるため、カラーフィルタ
材の液晶内への溶出を防止でき、信頼性の高い液晶表示
装置が得られる。
れているので、液晶等に対して耐久性の低いカラーフィ
ルタが絶縁膜によって保護されるため、カラーフィルタ
材の液晶内への溶出を防止でき、信頼性の高い液晶表示
装置が得られる。
【００２９】（ｃ）透明導電膜上に絶縁膜が形成されて
いるので、駆動波形の対称性が悪く直流電圧成分が発生
しても、この直流電圧成分が液晶に印加されることを防
止でき、液晶の電気分解等が発生せず、高品質な液晶表
示が可能となる。
いるので、駆動波形の対称性が悪く直流電圧成分が発生
しても、この直流電圧成分が液晶に印加されることを防
止でき、液晶の電気分解等が発生せず、高品質な液晶表
示が可能となる。
【００３０】（ｄ）絶縁膜は、液晶の配向膜としての兼
用が可能であるため、別の配向膜を設ける必要がなく、
液晶層への直列抵抗を最小限にでき、また歩留まりの向
上・コストの低減等が実現できる。ただし、必ずしも配
向膜として兼用する必要はない。
用が可能であるため、別の配向膜を設ける必要がなく、
液晶層への直列抵抗を最小限にでき、また歩留まりの向
上・コストの低減等が実現できる。ただし、必ずしも配
向膜として兼用する必要はない。
【図１】図１（ａ）（ｂ）は、薄膜トランジスタをアク
ティブマトリクスパネルに応用した場合の一般的な回路
図。
ティブマトリクスパネルに応用した場合の一般的な回路
図。
【図２】薄膜トランジスタ基板を用いたアクティブマト
リクス型カラー液晶表示装置の断面図。
リクス型カラー液晶表示装置の断面図。
【図３】薄膜トランジスタ基板の一画素分の断面図。
【図４】薄膜トランジスタ基板の一画素分の平面図。
【図５】上下ショート防止膜を形成した従来のアクティ
ブマトリクス型カラー液晶表示装置の断面図。
ブマトリクス型カラー液晶表示装置の断面図。
【図６】図６（ａ）〜（ｄ）は、本発明の上下ショート
防止膜の製造方法を説明した図。
防止膜の製造方法を説明した図。
【図７】上下ショート防止膜の抵抗値の膜厚依存性を示
す図。
す図。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項２】該アクティブマトリクス基板の最上面また
は該上側基板の最上面のどちらか一方に、感光性ポリイ
ミドによって絶縁膜を形成する工程を有してなることを
特徴とする請求項１記載の液晶表示装置の製造方法。
は該上側基板の最上面のどちらか一方に、感光性ポリイ
ミドによって絶縁膜を形成する工程を有してなることを
特徴とする請求項１記載の液晶表示装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【課題を解決するための手段】本発明の液晶表示装置の
製造方法は、一対の基板間に液晶が挟持されてなり、該
基板の一方の基板は少なくともマトリクス状に配置され
たスイッチング素子が配置されたアクティブマトリクス
基板を形成してなり、該基板の他方の基板は少なくとも
カラーフィルタが配置された上側基板を形成してなる液
晶表示装置の製造方法において、該アクティブマトリク
ス基板の最上面には、低温マグネトロンスパッタ法また
はＥＢ蒸着法により形成されてなる絶縁膜が形成されて
なることを特徴とする。
製造方法は、一対の基板間に液晶が挟持されてなり、該
基板の一方の基板は少なくともマトリクス状に配置され
たスイッチング素子が配置されたアクティブマトリクス
基板を形成してなり、該基板の他方の基板は少なくとも
カラーフィルタが配置された上側基板を形成してなる液
晶表示装置の製造方法において、該アクティブマトリク
ス基板の最上面には、低温マグネトロンスパッタ法また
はＥＢ蒸着法により形成されてなる絶縁膜が形成されて
なることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】図６（ａ）の構造では、カラーフィルタが
最初に形成されるため、その後の工程である共通電極の
形成および上下ショート防止膜の形成はできるだけ低温
で行わなければならない。上下ショート防止膜として二
酸化珪素（ＳｉＯ２）を用い、低温マグネトロンスパッ
タ法・ＥＢ蒸着法（電子ビーム蒸着法）などの低温形成
法により形成する。また上側ガラス基板表面は上下ショ
ート防止膜で覆われているため、カラーフィルタや共通
電極が直接液晶と触れることが防止され、上下ショート
防止膜が保護膜としての役割も果たす。図７にＳｉＯ２
の抵抗値の膜厚依存性を示す。抵抗値は、一画素に４Ｖ
の電圧を印加したときの値で示してある。２４はマグネ
トロンスパッタ法、２５は常圧ＣＶＤ法、２６はＥＢ蒸
着法、２７はＯＣＤのスピン塗布法によって作製したＳ
ｉＯ２膜の値をそれぞれ示している。低温マグネトロン
スパッタ法によるＳｉＯ２膜の抵抗値は１０００Å上の
膜厚で充分高い値を示している。ＥＢ蒸着法によるＳｉ
Ｏ２膜では少なくとも１５００Å以上の膜厚が必要であ
るが、液晶パネル組立の際の問題から３０００Å以下と
しなければならない。以上述べたように、上下ショート
防止膜の膜厚は低温マグネトロンスパッタ法を用いる場
合は１０００Å、ＥＢ蒸着法を用いる場合は１５００〜
３０００Åとする。
最初に形成されるため、その後の工程である共通電極の
形成および上下ショート防止膜の形成はできるだけ低温
で行わなければならない。上下ショート防止膜として二
酸化珪素（ＳｉＯ２）を用い、低温マグネトロンスパッ
タ法・ＥＢ蒸着法（電子ビーム蒸着法）などの低温形成
法により形成する。また上側ガラス基板表面は上下ショ
ート防止膜で覆われているため、カラーフィルタや共通
電極が直接液晶と触れることが防止され、上下ショート
防止膜が保護膜としての役割も果たす。図７にＳｉＯ２
の抵抗値の膜厚依存性を示す。抵抗値は、一画素に４Ｖ
の電圧を印加したときの値で示してある。２４はマグネ
トロンスパッタ法、２５は常圧ＣＶＤ法、２６はＥＢ蒸
着法、２７はＯＣＤのスピン塗布法によって作製したＳ
ｉＯ２膜の値をそれぞれ示している。低温マグネトロン
スパッタ法によるＳｉＯ２膜の抵抗値は１０００Å上の
膜厚で充分高い値を示している。ＥＢ蒸着法によるＳｉ
Ｏ２膜では少なくとも１５００Å以上の膜厚が必要であ
るが、液晶パネル組立の際の問題から３０００Å以下と
しなければならない。以上述べたように、上下ショート
防止膜の膜厚は低温マグネトロンスパッタ法を用いる場
合は１０００Å、ＥＢ蒸着法を用いる場合は１５００〜
３０００Åとする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】図６（ｂ）の構造では共通電極が最初に形
成される。共通電極として透明導電膜（ＩＴＯ）を用い
れば、その透過率が導電率が向上する温度で熱処理する
ことが可能であり、カラー液晶表示装置表示特性の向上
が期待される。上下ショート防止膜はカラーフィルタの
上に形成されるので、前述したように、低温マグネトロ
ンスパッタ法やＥＢ蒸着法など低温形成法によらなけれ
ばならない。同図（ａ）と同様に上下ショート防止膜は
保護膜としても働く。またその膜厚は同図（ａ）の場合
と同様に低温マグネトロンスパッタ法では１０００Å、
ＥＢ蒸着法では１５００〜３０００Åとする。
成される。共通電極として透明導電膜（ＩＴＯ）を用い
れば、その透過率が導電率が向上する温度で熱処理する
ことが可能であり、カラー液晶表示装置表示特性の向上
が期待される。上下ショート防止膜はカラーフィルタの
上に形成されるので、前述したように、低温マグネトロ
ンスパッタ法やＥＢ蒸着法など低温形成法によらなけれ
ばならない。同図（ａ）と同様に上下ショート防止膜は
保護膜としても働く。またその膜厚は同図（ａ）の場合
と同様に低温マグネトロンスパッタ法では１０００Å、
ＥＢ蒸着法では１５００〜３０００Åとする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】図６（ｃ）の構造ではカラーフィルタが最
後に形成される。従ってガラス基板に共通電極、上下シ
ョート防止膜を形成し、その特性を適当な温度で熱処理
することにより向上させることができる。また上下ショ
ート防止膜形成にも比較的高温の方法を用いることがで
きる。低温マグネトロンスパッタ法やＥＢ蒸着法の他に
常圧ＣＶＤ法や加熱スパッタ法も可能である。その他Ｏ
ＣＤ（東京応化製のＳｉＯ２溶液）をスピン塗布し、そ
れをある程度の温度で熱焼成することにより酸化膜を形
成する方法も使える。ＯＣＤは焼成温度が高いほどＳｉ
Ｏ２の膜特性は良くなる。カラーフィルタは上下ショー
ト防止膜の後に形成されるので熱による劣化はまったく
無い。上下ショート防止膜の膜厚は、低温マグネトロン
スパッタ法および常圧ＣＶＤ法では１０００Å、ＥＢ蒸
着法では熱処理すれば膜質が良くなるので２０００Åで
よい。またＯＣＤのスピン塗布法によるＳｉＯ２は３０
００Åは必要である。なお、図７においてＯＣＤスピン
塗布による結果２７は、焼成温度が３００℃の時のもの
である。１０００℃で焼成すれば、その比抵抗は１０15
程度になることは知られている。
後に形成される。従ってガラス基板に共通電極、上下シ
ョート防止膜を形成し、その特性を適当な温度で熱処理
することにより向上させることができる。また上下ショ
ート防止膜形成にも比較的高温の方法を用いることがで
きる。低温マグネトロンスパッタ法やＥＢ蒸着法の他に
常圧ＣＶＤ法や加熱スパッタ法も可能である。その他Ｏ
ＣＤ（東京応化製のＳｉＯ２溶液）をスピン塗布し、そ
れをある程度の温度で熱焼成することにより酸化膜を形
成する方法も使える。ＯＣＤは焼成温度が高いほどＳｉ
Ｏ２の膜特性は良くなる。カラーフィルタは上下ショー
ト防止膜の後に形成されるので熱による劣化はまったく
無い。上下ショート防止膜の膜厚は、低温マグネトロン
スパッタ法および常圧ＣＶＤ法では１０００Å、ＥＢ蒸
着法では熱処理すれば膜質が良くなるので２０００Åで
よい。またＯＣＤのスピン塗布法によるＳｉＯ２は３０
００Åは必要である。なお、図７においてＯＣＤスピン
塗布による結果２７は、焼成温度が３００℃の時のもの
である。１０００℃で焼成すれば、その比抵抗は１０15
程度になることは知られている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】上記３構造は、上側ガラス基板に上下ショ
ート防止膜を設けたのに対し、図５（ｄ）の構図では薄
膜トランジスタ基板表面に上下ショート防止膜を形成す
る。上下ショート防止膜は低温マグネトロンスパッタ
法、ＥＢ蒸着法など比較的低温の方法で形成する。その
膜厚は、同図（ａ）、（ｂ）の場合と同様にマグネトロ
ンスパッタ法では１０００Å、ＥＢ蒸着法では１５００
〜３０００Åとする。この構造では、薄膜トランジスタ
アレイ及びカラーフィルタが液晶から遮断されている。
ート防止膜を設けたのに対し、図５（ｄ）の構図では薄
膜トランジスタ基板表面に上下ショート防止膜を形成す
る。上下ショート防止膜は低温マグネトロンスパッタ
法、ＥＢ蒸着法など比較的低温の方法で形成する。その
膜厚は、同図（ａ）、（ｂ）の場合と同様にマグネトロ
ンスパッタ法では１０００Å、ＥＢ蒸着法では１５００
〜３０００Åとする。この構造では、薄膜トランジスタ
アレイ及びカラーフィルタが液晶から遮断されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】感光性ポリイミドは、フォトレジストと絶
縁膜の機能を合せ持つ有機系絶縁材膜であり近年急速に
開発研究が進んでいる。絶縁膜はスピン塗布による形成
ができ、膜の平坦化が容易である。焼成温度１００℃前
後で１０15 程度の高い比抵抗が得られている。また、感
光性も持っているため、あらためてレジスト形成する必
要がなく、膜形成後すぐ露光して上下ショート防止膜の
パターニングができる。すなわち、感光性ポリイミドを
用いれば１工程省略することができ、コストを低減化で
きる。さらに歩留まりも向上するためその効果は大き
い。また前述したように、１００℃の焼成温度で非常に
高い比抵抗が得られるため、感光性ポリイミドを形成後
でも、カラーパネルあるいはアクティブマトリクス基板
はまったく影響を受けない。このように感光性ポリイミ
ドを上下ショート防止膜に用いると、レジスト形成工程
を省くことができ、熱的な影響をまったく考慮する必要
がなくなり、工程の簡略化及び低コスト化さらには歩留
まりの向上が実現できる。
縁膜の機能を合せ持つ有機系絶縁材膜であり近年急速に
開発研究が進んでいる。絶縁膜はスピン塗布による形成
ができ、膜の平坦化が容易である。焼成温度１００℃前
後で１０15 程度の高い比抵抗が得られている。また、感
光性も持っているため、あらためてレジスト形成する必
要がなく、膜形成後すぐ露光して上下ショート防止膜の
パターニングができる。すなわち、感光性ポリイミドを
用いれば１工程省略することができ、コストを低減化で
きる。さらに歩留まりも向上するためその効果は大き
い。また前述したように、１００℃の焼成温度で非常に
高い比抵抗が得られるため、感光性ポリイミドを形成後
でも、カラーパネルあるいはアクティブマトリクス基板
はまったく影響を受けない。このように感光性ポリイミ
ドを上下ショート防止膜に用いると、レジスト形成工程
を省くことができ、熱的な影響をまったく考慮する必要
がなくなり、工程の簡略化及び低コスト化さらには歩留
まりの向上が実現できる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】（ａ）低温マグネトロンスパッタ法は、低
温で、かつ早い成膜速度を有し、基板等に与える衝撃が
小さいので、基板が非晶質ガラス等の耐性の低いもので
あっても、基板にダメージを与えることなく、特性の高
い絶縁膜を形成できる。
温で、かつ早い成膜速度を有し、基板等に与える衝撃が
小さいので、基板が非晶質ガラス等の耐性の低いもので
あっても、基板にダメージを与えることなく、特性の高
い絶縁膜を形成できる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】（ｂ）基板の最上面に絶縁膜が形成されて
いるので、駆動波形の対称性が悪く直流電圧成分が発生
しても、この直流電圧成分が液晶に印加されることを防
止でき、液晶の電気分解等が発生せず、高品質な液晶表
示が可能となる。
いるので、駆動波形の対称性が悪く直流電圧成分が発生
しても、この直流電圧成分が液晶に印加されることを防
止でき、液晶の電気分解等が発生せず、高品質な液晶表
示が可能となる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】（ｃ）絶縁膜は、液晶の配向膜としての兼
用が可能であるため、別の配向膜を設ける必要がなく、
液晶層への直列抵抗を最小限にでき、また歩留まりの向
上・コストの低減等が実現できる。ただし、必ずしも配
向膜として兼用する必要はない。
用が可能であるため、別の配向膜を設ける必要がなく、
液晶層への直列抵抗を最小限にでき、また歩留まりの向
上・コストの低減等が実現できる。ただし、必ずしも配
向膜として兼用する必要はない。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】（ｄ）絶縁膜を感光性ポリイミドで形成す
ることにより、フォトレジストを塗布する工程が不要と
なり、工程の短縮化が計れる。また、感光性ポリイミは
１００℃前後の焼成温度で高い比抵抗が得られるため、
アクティブマトリクス基板や上側基板やカラーフィルタ
を損傷することもなく、非晶質ガラス等の耐性の低い基
板へも適用する事ができる。 ─────────────────────────────────────────────────────
ることにより、フォトレジストを塗布する工程が不要と
なり、工程の短縮化が計れる。また、感光性ポリイミは
１００℃前後の焼成温度で高い比抵抗が得られるため、
アクティブマトリクス基板や上側基板やカラーフィルタ
を損傷することもなく、非晶質ガラス等の耐性の低い基
板へも適用する事ができる。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年５月２５日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
Claims (1)
- 【請求項１】一対の絶縁基板間に液晶を挟持してなる液
晶表示装置の製造方法において、 一方の該絶縁基板上にカラーフィルタを形成する工程、 該カラーフィルタ上に透明導電膜を形成する工程、 該透明導電膜上に低温マグネトロンスパッタ法によって
絶縁膜を形成する工程、とを有することを特徴とする液
晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6318925A JPH07270827A (ja) | 1994-12-21 | 1994-12-21 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6318925A JPH07270827A (ja) | 1994-12-21 | 1994-12-21 | 液晶表示装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58170631A Division JPH0617953B2 (ja) | 1983-09-16 | 1983-09-16 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07270827A true JPH07270827A (ja) | 1995-10-20 |
Family
ID=18104518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6318925A Pending JPH07270827A (ja) | 1994-12-21 | 1994-12-21 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07270827A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105158937A (zh) * | 2015-08-28 | 2015-12-16 | 武汉华星光电技术有限公司 | 液晶显示面板和电子装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544767A (en) * | 1978-09-26 | 1980-03-29 | Seiko Instr & Electronics Ltd | Formation of electrode pattern |
| JPS577129A (en) * | 1980-06-17 | 1982-01-14 | Fujitsu Ltd | Treating method and device for sputtering |
| JPS5781234A (en) * | 1980-11-10 | 1982-05-21 | Matsushita Electric Ind Co Ltd | Production of liquid crystal display element |
| JPS57124983A (en) * | 1981-01-28 | 1982-08-04 | Hitachi Ltd | Color solid-state image pickup element |
| JPS57172320A (en) * | 1981-04-17 | 1982-10-23 | Taizo Ebara | Orientation treatment of glass for liquid crystal display |
| JPS5862622A (ja) * | 1981-10-09 | 1983-04-14 | Seiko Instr & Electronics Ltd | 液晶表示パネル |
-
1994
- 1994-12-21 JP JP6318925A patent/JPH07270827A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544767A (en) * | 1978-09-26 | 1980-03-29 | Seiko Instr & Electronics Ltd | Formation of electrode pattern |
| JPS577129A (en) * | 1980-06-17 | 1982-01-14 | Fujitsu Ltd | Treating method and device for sputtering |
| JPS5781234A (en) * | 1980-11-10 | 1982-05-21 | Matsushita Electric Ind Co Ltd | Production of liquid crystal display element |
| JPS57124983A (en) * | 1981-01-28 | 1982-08-04 | Hitachi Ltd | Color solid-state image pickup element |
| JPS57172320A (en) * | 1981-04-17 | 1982-10-23 | Taizo Ebara | Orientation treatment of glass for liquid crystal display |
| JPS5862622A (ja) * | 1981-10-09 | 1983-04-14 | Seiko Instr & Electronics Ltd | 液晶表示パネル |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105158937A (zh) * | 2015-08-28 | 2015-12-16 | 武汉华星光电技术有限公司 | 液晶显示面板和电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| KR100804378B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US7754541B2 (en) | Display device and method of producing the same | |
| US6831318B2 (en) | Thin film transistor array | |
| EP0411726B1 (en) | A method of manufacturing flat panel display backplanes | |
| US7947525B2 (en) | Manufacturing method for a liquid crystal display | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| KR100193311B1 (ko) | 그레이 스케일을 사용한 액티브 매트릭스형 액정 디스플레이 및 그 제조방법 | |
| JPH0854649A (ja) | 液晶表示装置及びその製造方法 | |
| US8093596B2 (en) | Pixel structure | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| US5123847A (en) | Method of manufacturing flat panel backplanes, display transistors | |
| JPH07270827A (ja) | 液晶表示装置の製造方法 | |
| JPH0617953B2 (ja) | 液晶表示装置の製造方法 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| KR100243813B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH0235420A (ja) | 非晶質シリコン薄膜トランジスタマトリクスによってアドレス指定された液晶表示装置用の同一平面内にない電極構造物およびその製造方法 | |
| JP2001337619A (ja) | アレイ基板の製造方法 | |
| JPH0527261A (ja) | アクテイブマトリクス基板の製造方法 | |
| JPH05326953A (ja) | アクティブマトリックス型画像表示パネルの製造方法 | |
| JPH0254577A (ja) | 薄膜トランジスタの製造方法 | |
| KR100640985B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH04309927A (ja) | アクティブマトリクス基板の製造方法とこれを用いた液晶表示素子 |