JPH07264437A - テレビジョン信号再生装置 - Google Patents
テレビジョン信号再生装置Info
- Publication number
- JPH07264437A JPH07264437A JP5216794A JP5216794A JPH07264437A JP H07264437 A JPH07264437 A JP H07264437A JP 5216794 A JP5216794 A JP 5216794A JP 5216794 A JP5216794 A JP 5216794A JP H07264437 A JPH07264437 A JP H07264437A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- maximum value
- circuit
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 複数ラインの水平同期信号からそれぞれの同
期信号前縁の位相の比較多数決をとり、もっとも正確な
水平同期信号の位相を検出する。 【構成】 クランプ回路１０１により直流再生されたビ
デオ信号から、比較器１０２により同期信号の振幅の１
／２を閾値として２値化する。２値信号は１Ｔ遅延回路
１０４、インバータ１０５、ＡＮＤ回路１０６により前
縁微分され１Ｔ幅のパルスとなる。この１Ｔパルスを複
数の水平ラインにわたって、集計メモリ（ラインメモ
リ）１０８に加算器１０７により累積加算する。集計メ
モリ１０８に集計された結果は、比較器１０９及び最大
値保持回路１１０により最大値及び最大値が現れる基準
クロック信号に対する位相が検索される。この最大値が
現出する位相は、複数の水平ラインからえられた最も確
からしい水平同期信号の位相である。
期信号前縁の位相の比較多数決をとり、もっとも正確な
水平同期信号の位相を検出する。 【構成】 クランプ回路１０１により直流再生されたビ
デオ信号から、比較器１０２により同期信号の振幅の１
／２を閾値として２値化する。２値信号は１Ｔ遅延回路
１０４、インバータ１０５、ＡＮＤ回路１０６により前
縁微分され１Ｔ幅のパルスとなる。この１Ｔパルスを複
数の水平ラインにわたって、集計メモリ（ラインメモ
リ）１０８に加算器１０７により累積加算する。集計メ
モリ１０８に集計された結果は、比較器１０９及び最大
値保持回路１１０により最大値及び最大値が現れる基準
クロック信号に対する位相が検索される。この最大値が
現出する位相は、複数の水平ラインからえられた最も確
からしい水平同期信号の位相である。
Description
【０００１】
【産業上の利用分野】本発明はテレビジョン信号のディ
ジタル信号処理に係り、特に高精度な水平同期信号の検
出処理に関する。
ジタル信号処理に係り、特に高精度な水平同期信号の検
出処理に関する。
【０００２】
【従来の技術】従来、テレビジョン信号をディジタル処
理する場合、同期分離後の水平同期信号を基にしてテレ
ビジョン信号の画素カウンタのリセット信号を初めとす
る各種基準信号を発生していた。
理する場合、同期分離後の水平同期信号を基にしてテレ
ビジョン信号の画素カウンタのリセット信号を初めとす
る各種基準信号を発生していた。
【０００３】このような従来の水平同期信号処理回路の
構成を図４（ａ）に示す。同図において、入力端子４０
０と４０１には、それぞれビデオ信号とクロック信号
（例えば、４ＦSC，ＦSC＝３.５８ＭＨｚ）とが入力さ
れる。ビデオ信号はローパスフィルタ４０２で帯域制限
後、クランプ回路４０３にて直流再生され、同期分離回
路４０４にて、水平同期信号を検出する閾値と大小比較
され、比較結果が２値信号として出力される。ここで、
同期分離回路４０４の閾値の例を図４（ｂ）に示す。こ
の例では、同期信号尖頭値ｄと黒レベルｅの５０％レベ
ルｃを同期信号か否かを判定する閾値としている。
構成を図４（ａ）に示す。同図において、入力端子４０
０と４０１には、それぞれビデオ信号とクロック信号
（例えば、４ＦSC，ＦSC＝３.５８ＭＨｚ）とが入力さ
れる。ビデオ信号はローパスフィルタ４０２で帯域制限
後、クランプ回路４０３にて直流再生され、同期分離回
路４０４にて、水平同期信号を検出する閾値と大小比較
され、比較結果が２値信号として出力される。ここで、
同期分離回路４０４の閾値の例を図４（ｂ）に示す。こ
の例では、同期信号尖頭値ｄと黒レベルｅの５０％レベ
ルｃを同期信号か否かを判定する閾値としている。
【０００４】上記２値信号は、ＡＦＣ回路４０５におい
て、水平期間ごとにＰＬＬ（位相比較並びにロックルー
プ）がかけられ、水平同期信号として出力される。ま
た、ドットカウンタ４０６は、上記水平同期信号をスタ
ート点としてクロック信号を分周し、水平のアドレス信
号を発生する。このアドレス信号は出力端子４０７から
出力される。
て、水平期間ごとにＰＬＬ（位相比較並びにロックルー
プ）がかけられ、水平同期信号として出力される。ま
た、ドットカウンタ４０６は、上記水平同期信号をスタ
ート点としてクロック信号を分周し、水平のアドレス信
号を発生する。このアドレス信号は出力端子４０７から
出力される。
【０００５】
【発明が解決しようとする課題】上記従来の水平同期信
号の分離方式では、同期分離前のローパスフィルタの影
響により、同期分離前の水平同期信号の前縁の波形がな
まり、同期分離する際に各ラインの位相が数クロックの
範囲で変動するという問題点があった。特に、弱電界に
おけるテレビジョン放送の受信等のノイズが重畳する条
件では、波形歪みが発生し、上記問題点が顕著に現れ
た。以上の問題点に鑑み、本発明の課題は、複数ライン
の水平同期信号からそれぞれの同期信号前縁の位相の比
較多数決をとり、もっとも正確な水平同期信号の位相を
検出することである。
号の分離方式では、同期分離前のローパスフィルタの影
響により、同期分離前の水平同期信号の前縁の波形がな
まり、同期分離する際に各ラインの位相が数クロックの
範囲で変動するという問題点があった。特に、弱電界に
おけるテレビジョン放送の受信等のノイズが重畳する条
件では、波形歪みが発生し、上記問題点が顕著に現れ
た。以上の問題点に鑑み、本発明の課題は、複数ライン
の水平同期信号からそれぞれの同期信号前縁の位相の比
較多数決をとり、もっとも正確な水平同期信号の位相を
検出することである。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を有する。すなわち、請求項１記
載の本発明は、基準クロック信号を発生するクロック発
生手段と、テレビジョン信号中の水平同期信号の前縁を
検出する前縁検出手段と、前記基準クロック信号に対す
る前記水平同期信号の前縁の位相を複数水平ラインにわ
たって集計する集計手段と、前記集計値を検索して最大
値を有する位相を検出する最大検出手段と、を備えるこ
とを特徴とするテレビジョン信号再生装置である。
め、本発明は次の構成を有する。すなわち、請求項１記
載の本発明は、基準クロック信号を発生するクロック発
生手段と、テレビジョン信号中の水平同期信号の前縁を
検出する前縁検出手段と、前記基準クロック信号に対す
る前記水平同期信号の前縁の位相を複数水平ラインにわ
たって集計する集計手段と、前記集計値を検索して最大
値を有する位相を検出する最大検出手段と、を備えるこ
とを特徴とするテレビジョン信号再生装置である。
【０００７】また、請求項２記載の本発明は、請求項１
記載の発明に、前記検出された最大値の位相に基づいて
テレビジョン信号の画素カウンタをリセットするリセッ
ト手段をさらに備えたことを特徴とするテレビジョン信
号再生装置である。
記載の発明に、前記検出された最大値の位相に基づいて
テレビジョン信号の画素カウンタをリセットするリセッ
ト手段をさらに備えたことを特徴とするテレビジョン信
号再生装置である。
【０００８】
【作用】本発明は上記構成により、１水平ライン毎に検
出された水平同期信号の前縁の位相を、複数の水平ライ
ン分について、基準クロックに対するそれぞれの位相毎
に集計し、この集計結果から最大値を有する位相を検索
し、この位相に基づいてテレビジョン信号のディジタル
処理の各種基準信号を発生させるものである。
出された水平同期信号の前縁の位相を、複数の水平ライ
ン分について、基準クロックに対するそれぞれの位相毎
に集計し、この集計結果から最大値を有する位相を検索
し、この位相に基づいてテレビジョン信号のディジタル
処理の各種基準信号を発生させるものである。
【０００９】
【実施例】次に図面を参照して、本発明の実施例を詳細
に説明する。図１は、本発明の第１実施例の構成を示す
ブロック図であり、請求項１に対応するものである。同
図において、１００は映像入力端子、１０１はクランプ
回路、１０２は比較器、１０３は比較用閾値、１０４は
１Ｔ遅延回路、１０５はインバータ、１０６はＡＮＤ回
路、１０７は加算回路、１０８はラインメモリ、１０９
は比較器、１１０は最大値保持回路、１１１は出力端
子、１１２は画素カウンタ、１１３はラインカウンタを
それぞれ示す。以上の構成要素を請求項１との対応で言
えば、１０２〜１０６が水平同期信号の前縁を検出する
前縁検出手段であり、１０７及び１０８が集計手段であ
り、１０９及び１１０が検索手段である。
に説明する。図１は、本発明の第１実施例の構成を示す
ブロック図であり、請求項１に対応するものである。同
図において、１００は映像入力端子、１０１はクランプ
回路、１０２は比較器、１０３は比較用閾値、１０４は
１Ｔ遅延回路、１０５はインバータ、１０６はＡＮＤ回
路、１０７は加算回路、１０８はラインメモリ、１０９
は比較器、１１０は最大値保持回路、１１１は出力端
子、１１２は画素カウンタ、１１３はラインカウンタを
それぞれ示す。以上の構成要素を請求項１との対応で言
えば、１０２〜１０６が水平同期信号の前縁を検出する
前縁検出手段であり、１０７及び１０８が集計手段であ
り、１０９及び１１０が検索手段である。
【００１０】図１において、クランプ回路１０１は従来
のクランプ回路と同様に直流分が再生された映像信号を
出力し、次の比較器１０２において、図４（ｂ）に示す
同期信号尖頭値ｄと黒レベルｅとの中間電位であるｃと
同じ電位の閾値１０３と比較され、ｃレベル以下の水平
同期信号の期間だけ“１”となりその他の期間は“０”
となる２値信号が比較結果として出力される。なお、こ
の比較回路にヒステリシス特性を持たせて、耐ノイズ性
を向上させてもよい。この比較結果信号は、１Ｔ遅延回
路１０４、インバータ１０５及びＡＮＤ回路１０６によ
り前縁微分され、水平同期信号の前縁の位相を示す１Ｔ
幅のパルス信号となる。
のクランプ回路と同様に直流分が再生された映像信号を
出力し、次の比較器１０２において、図４（ｂ）に示す
同期信号尖頭値ｄと黒レベルｅとの中間電位であるｃと
同じ電位の閾値１０３と比較され、ｃレベル以下の水平
同期信号の期間だけ“１”となりその他の期間は“０”
となる２値信号が比較結果として出力される。なお、こ
の比較回路にヒステリシス特性を持たせて、耐ノイズ性
を向上させてもよい。この比較結果信号は、１Ｔ遅延回
路１０４、インバータ１０５及びＡＮＤ回路１０６によ
り前縁微分され、水平同期信号の前縁の位相を示す１Ｔ
幅のパルス信号となる。
【００１１】次いで、上記の１Ｔ幅のパルス信号は、加
算回路１０７により複数の水平ラインにわたって集計さ
れる。加算回路１０７のＡ入力には上記パルス信号が接
続され、加算結果は次の水平ラインと加算するためにラ
インメモリ１０８により１Ｈ遅延されて加算回路１０７
のＢ入力（ビット幅は後述されるｎビット）に戻され
る。つまりラインメモリ１０８が、加算結果の累積を保
持するアキュームレータとして動作する。これにより、
複数個の水平同期信号の前縁の位相が基準クロックに対
してどのような分布となっているかを示すヒストグラム
が形成される。
算回路１０７により複数の水平ラインにわたって集計さ
れる。加算回路１０７のＡ入力には上記パルス信号が接
続され、加算結果は次の水平ラインと加算するためにラ
インメモリ１０８により１Ｈ遅延されて加算回路１０７
のＢ入力（ビット幅は後述されるｎビット）に戻され
る。つまりラインメモリ１０８が、加算結果の累積を保
持するアキュームレータとして動作する。これにより、
複数個の水平同期信号の前縁の位相が基準クロックに対
してどのような分布となっているかを示すヒストグラム
が形成される。
【００１２】ラインメモリ１０８に複数ライン分の水平
同期信号の前縁の位相が集計されると、次いで、比較器
１０９と最大値保持回路１１０により、ラインメモリ１
０８に保持された最大値及び最大値が保持されている位
相が検索される。この検索には２Ｈの期間が使用され、
この間はラインメモリ１０８は単純にデータを循環させ
るため、加算回路１０７はラインメモリ１０８から与え
られるデータをそのまま出力するモードとされる。
同期信号の前縁の位相が集計されると、次いで、比較器
１０９と最大値保持回路１１０により、ラインメモリ１
０８に保持された最大値及び最大値が保持されている位
相が検索される。この検索には２Ｈの期間が使用され、
この間はラインメモリ１０８は単純にデータを循環させ
るため、加算回路１０７はラインメモリ１０８から与え
られるデータをそのまま出力するモードとされる。
【００１３】上記比較器１０９による１Ｈ目の最大値検
索は、ラインメモリ１０８の１Ｔ毎の出力が最大値保持
回路１１０に保持された１Ｔ前までの最大値（初期値を
０とする）と比較され、１Ｔ前までの最大値よりライン
メモリ１０８の出力が大きければ、その出力を最大値保
持回路１１０に取り込むことにより行われる。次の１Ｈ
において、最大値の位相の検索が行われる。これは、最
大値保持回路１１０に保持された最大値とラインメモリ
１０８に保持された値とが比較器１０９により比較され
ることにより行われ、比較結果の一致信号が発生する位
相を検出することにより行われる。
索は、ラインメモリ１０８の１Ｔ毎の出力が最大値保持
回路１１０に保持された１Ｔ前までの最大値（初期値を
０とする）と比較され、１Ｔ前までの最大値よりライン
メモリ１０８の出力が大きければ、その出力を最大値保
持回路１１０に取り込むことにより行われる。次の１Ｈ
において、最大値の位相の検索が行われる。これは、最
大値保持回路１１０に保持された最大値とラインメモリ
１０８に保持された値とが比較器１０９により比較され
ることにより行われ、比較結果の一致信号が発生する位
相を検出することにより行われる。
【００１４】この一致信号は、複数の水平同期信号の前
縁の集計結果から、最も確からしい前縁の位相を示す信
号であり、これが出力端子１１１より出力される。出力
端子１１１から出力される信号は、映像信号の水平方向
の位置決め、水平方向の画素をカウントするカウンタの
リセット信号等の各種水平方向の位相基準として使用さ
れる。
縁の集計結果から、最も確からしい前縁の位相を示す信
号であり、これが出力端子１１１より出力される。出力
端子１１１から出力される信号は、映像信号の水平方向
の位置決め、水平方向の画素をカウントするカウンタの
リセット信号等の各種水平方向の位相基準として使用さ
れる。
【００１５】なお、上記第１実施例において、ラインメ
モリ１０８は、その全容量を必要とするものではなく、
処理対象となる水平同期信号の前縁の近傍だけ使用可能
であればよいので、Ｙ／Ｃ分離等の目的で使用されてい
るラインメモリと共用が可能である。また上記ラインメ
モリにおいて、本発明の為に使用されるビット幅ｎは、
集計対象の水平ライン数をＭとしたとき、Ｍ＜２n とな
るように選べばよく、同様に加算回路１０７のビット幅
もｎビットとする。
モリ１０８は、その全容量を必要とするものではなく、
処理対象となる水平同期信号の前縁の近傍だけ使用可能
であればよいので、Ｙ／Ｃ分離等の目的で使用されてい
るラインメモリと共用が可能である。また上記ラインメ
モリにおいて、本発明の為に使用されるビット幅ｎは、
集計対象の水平ライン数をＭとしたとき、Ｍ＜２n とな
るように選べばよく、同様に加算回路１０７のビット幅
もｎビットとする。
【００１６】次に、本発明の第２実施例の構成を図２の
ブロック図で示す。第２実施例は、請求項２に対応する
ものである。同図において、１００は映像入力端子、１
０１はクランプ回路、１０２は比較器、１０３は比較用
閾値、１０４は１Ｔ遅延回路、１０５はインバータ、１
０６はＡＮＤ回路、１０７は加算回路、１０８はライン
メモリ、１０９は比較器、１１０は最大値保持回路、２
１２は画素カウンタ、１１３はラインカウンタ、２１４
は位相記憶回路、２１５は位相比較器をそれぞれ示す。
以上の構成要素を請求項２との対応で言えば、１０２〜
１０６が水平同期信号の前縁を検出する前縁検出手段で
あり、１０７及び１０８が集計手段であり、１０９及び
１１０が検索手段であり、２１４及び２１５がリセット
手段である。
ブロック図で示す。第２実施例は、請求項２に対応する
ものである。同図において、１００は映像入力端子、１
０１はクランプ回路、１０２は比較器、１０３は比較用
閾値、１０４は１Ｔ遅延回路、１０５はインバータ、１
０６はＡＮＤ回路、１０７は加算回路、１０８はライン
メモリ、１０９は比較器、１１０は最大値保持回路、２
１２は画素カウンタ、１１３はラインカウンタ、２１４
は位相記憶回路、２１５は位相比較器をそれぞれ示す。
以上の構成要素を請求項２との対応で言えば、１０２〜
１０６が水平同期信号の前縁を検出する前縁検出手段で
あり、１０７及び１０８が集計手段であり、１０９及び
１１０が検索手段であり、２１４及び２１５がリセット
手段である。
【００１７】図２において、クランプ回路１０１は従来
のクランプ回路と同様に直流分が再生された映像信号を
出力し、次の比較器１０２において、図４（ｂ）に示す
同期信号尖頭値ｄと黒レベルｅとの中間電位であるｃと
同じ電位の閾値１０３と比較され、ｃレベル以下の水平
同期信号の期間だけ“１”となりその他の期間は“０”
となる２値信号が比較結果として出力される。この比較
結果信号は、１Ｔ遅延回路１０４、インバータ１０５及
びＡＮＤ回路１０６により前縁微分され、水平同期信号
の前縁の位相を示す１Ｔ幅のパルス信号となる。
のクランプ回路と同様に直流分が再生された映像信号を
出力し、次の比較器１０２において、図４（ｂ）に示す
同期信号尖頭値ｄと黒レベルｅとの中間電位であるｃと
同じ電位の閾値１０３と比較され、ｃレベル以下の水平
同期信号の期間だけ“１”となりその他の期間は“０”
となる２値信号が比較結果として出力される。この比較
結果信号は、１Ｔ遅延回路１０４、インバータ１０５及
びＡＮＤ回路１０６により前縁微分され、水平同期信号
の前縁の位相を示す１Ｔ幅のパルス信号となる。
【００１８】次いで、上記の１Ｔ幅のパルス信号は、加
算回路１０７により複数の水平ラインにわたって集計さ
れる。加算回路１０７のＡ入力には上記パルス信号が接
続され、加算結果は次の水平ラインと加算するためにラ
インメモリ１０８により１Ｈ遅延されて加算回路１０７
のＢ入力（ｎビット）に戻される。つまりラインメモリ
１０８が、加算結果の累積を保持するアキュームレータ
として動作する。これにより、複数個の水平同期信号の
前縁の位相が基準クロックに対してどのような分布とな
っているかを示すヒストグラムが形成される。
算回路１０７により複数の水平ラインにわたって集計さ
れる。加算回路１０７のＡ入力には上記パルス信号が接
続され、加算結果は次の水平ラインと加算するためにラ
インメモリ１０８により１Ｈ遅延されて加算回路１０７
のＢ入力（ｎビット）に戻される。つまりラインメモリ
１０８が、加算結果の累積を保持するアキュームレータ
として動作する。これにより、複数個の水平同期信号の
前縁の位相が基準クロックに対してどのような分布とな
っているかを示すヒストグラムが形成される。
【００１９】ラインメモリ１０８に複数ライン分の水平
同期信号の前縁の位相が集計されると、次いで、比較器
１０９と最大値保持回路１１０により、ラインメモリ１
０８に保持された最大値及び最大値が保持されている位
相が検索される。この検索には２Ｈの期間が使用され、
この間はラインメモリ１０８は単純にデータを循環させ
るため、加算回路１０７はラインメモリ１０８から与え
られるデータをそのまま出力するモードとされる。
同期信号の前縁の位相が集計されると、次いで、比較器
１０９と最大値保持回路１１０により、ラインメモリ１
０８に保持された最大値及び最大値が保持されている位
相が検索される。この検索には２Ｈの期間が使用され、
この間はラインメモリ１０８は単純にデータを循環させ
るため、加算回路１０７はラインメモリ１０８から与え
られるデータをそのまま出力するモードとされる。
【００２０】上記比較器１０９による１Ｈ目の最大値検
索は、ラインメモリ１０８の１Ｔ毎の出力が最大値保持
回路１１０に保持された１Ｔ前までの最大値（初期値を
０とする）と比較され、１Ｔ前までの最大値よりライン
メモリ１０８の出力が大きければ、その出力を最大値保
持回路１１０に取り込むことにより行われる。次の１Ｈ
において、最大値の位相の検索が行われる。これは、最
大値保持回路１１０に保持された最大値とラインメモリ
１０８に保持された値とが比較器１０９により比較され
ることにより行われ、比較結果の一致信号が発生する位
相を検出することにより行われる。
索は、ラインメモリ１０８の１Ｔ毎の出力が最大値保持
回路１１０に保持された１Ｔ前までの最大値（初期値を
０とする）と比較され、１Ｔ前までの最大値よりライン
メモリ１０８の出力が大きければ、その出力を最大値保
持回路１１０に取り込むことにより行われる。次の１Ｈ
において、最大値の位相の検索が行われる。これは、最
大値保持回路１１０に保持された最大値とラインメモリ
１０８に保持された値とが比較器１０９により比較され
ることにより行われ、比較結果の一致信号が発生する位
相を検出することにより行われる。
【００２１】この一致信号は、複数の水平同期信号の前
縁の集計結果から、最も確からしい前縁の位相を示す信
号であり、この信号が出力された時点の２１２のカウン
ト値を２１４に記憶させる。そして位相記憶回路２１４
に記憶された前回の最大値の位相と今回検出された最大
値の位相とを位相比較器２１５により比較する。この２
つの位相差が著しく異なる場合には、画素カウンタ２１
２を新しく検出した最大値の位相で再びリセットする。
尚、画素カウンタ２１２のリセットは、上記最大値の位
相とラインカウンタ１１３によりゲートをかけて発生し
てもよい。
縁の集計結果から、最も確からしい前縁の位相を示す信
号であり、この信号が出力された時点の２１２のカウン
ト値を２１４に記憶させる。そして位相記憶回路２１４
に記憶された前回の最大値の位相と今回検出された最大
値の位相とを位相比較器２１５により比較する。この２
つの位相差が著しく異なる場合には、画素カウンタ２１
２を新しく検出した最大値の位相で再びリセットする。
尚、画素カウンタ２１２のリセットは、上記最大値の位
相とラインカウンタ１１３によりゲートをかけて発生し
てもよい。
【００２２】
【発明の効果】以上説明したように、本発明によれば次
に示す効果がある。請求項１記載の発明によれば、弱電
界におけるテレビジョン放送の受信等のノイズが重畳す
る条件下でも、水平同期信号の最も確からしい位相を精
度よく検出することが可能となり、これにより、テレビ
ジョン信号をディジタル処理する際の画素カウンタ等の
基準位相を正確に保ち美しい映像を再生することができ
る。また、請求項２記載の発明によれば、上記検出され
た水平同期信号の位相が前回検出された位相と著しく異
なる場合には、新しく検出された位相に基づいて基準位
相を自動的にリセットし再調整することが可能となる。
に示す効果がある。請求項１記載の発明によれば、弱電
界におけるテレビジョン放送の受信等のノイズが重畳す
る条件下でも、水平同期信号の最も確からしい位相を精
度よく検出することが可能となり、これにより、テレビ
ジョン信号をディジタル処理する際の画素カウンタ等の
基準位相を正確に保ち美しい映像を再生することができ
る。また、請求項２記載の発明によれば、上記検出され
た水平同期信号の位相が前回検出された位相と著しく異
なる場合には、新しく検出された位相に基づいて基準位
相を自動的にリセットし再調整することが可能となる。
【図１】本発明に係るテレビジョン信号再生装置の第１
実施例の要部構成を示すブロック図である。
実施例の要部構成を示すブロック図である。
【図２】本発明に係るテレビジョン信号再生装置の第２
実施例の要部構成を示すブロック図である。
実施例の要部構成を示すブロック図である。
【図３】水平同期信号の前縁を示す波形図である。
【図４】従来の水平同期信号分離回路の構成を示すブロ
ック図（ａ）及び波形説明図（ｂ）である。
ック図（ａ）及び波形説明図（ｂ）である。
１００ 映像入力端子 １０１ クランプ回路 １０２ 比較器 １０３ 比較用閾値 １０４ １Ｔ遅延回路 １０５ インバータ １０６ ＡＮＤ回路 １０７ 加算回路 １０８ ラインメモリ １０９ 比較器 １１０ 最大値保持回路 １１１ 出力端子 １１２、２１２ 画素カウンタ １１３ ラインカウンタ ２１４ 位相記憶回路 ２１５ 位相比較器
Claims (2)
- 【請求項１】 基準クロック信号を発生するクロック発
生手段と、 テレビジョン信号中の水平同期信号の前縁を検出する前
縁検出手段と、 前記基準クロック信号に対する前記水平同期信号の前縁
の位相を複数水平ラインにわたって集計する集計手段
と、 前記集計値を検索して最大値を有する位相を検出する最
大検出手段と、 を備えることを特徴とするテレビジョン信号再生装置。 - 【請求項２】 請求項１において、 前記検出された最大値の位相に基づいて、テレビジョン
信号の画素カウンタをリセットするリセット手段をさら
に備えたことを特徴とするテレビジョン信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06052167A JP3140629B2 (ja) | 1994-03-23 | 1994-03-23 | テレビジョン信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06052167A JP3140629B2 (ja) | 1994-03-23 | 1994-03-23 | テレビジョン信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07264437A true JPH07264437A (ja) | 1995-10-13 |
| JP3140629B2 JP3140629B2 (ja) | 2001-03-05 |
Family
ID=12907278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06052167A Expired - Fee Related JP3140629B2 (ja) | 1994-03-23 | 1994-03-23 | テレビジョン信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3140629B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103822A (ja) * | 2006-10-17 | 2008-05-01 | Denso Corp | 車載用映像機器の接続検知装置 |
-
1994
- 1994-03-23 JP JP06052167A patent/JP3140629B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103822A (ja) * | 2006-10-17 | 2008-05-01 | Denso Corp | 車載用映像機器の接続検知装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3140629B2 (ja) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3657710B2 (ja) | ノイズ検出装置 | |
| JPH0761148B2 (ja) | ビデオ信号情報付加装置及びビデオ信号の付加情報検知装置 | |
| US5253061A (en) | Method and apparatus for controlling television image processing based upon television program detection | |
| JP2814039B2 (ja) | クランプ回路 | |
| JPH04368071A (ja) | 映像信号における雑音検出アルゴリズム | |
| US6462782B1 (en) | Data extraction circuit used for reproduction of character data | |
| JP3877180B2 (ja) | 適応型同期信号分離器 | |
| US6731711B1 (en) | Signal recovery system | |
| US7372932B2 (en) | Locking-status judging circuit for digital PLL circuit | |
| JPH07264437A (ja) | テレビジョン信号再生装置 | |
| JPH0588023B2 (ja) | ||
| EP0281169B1 (en) | Line synchronising circuit in a picture display device | |
| US5053869A (en) | Digital circuit arrangement detecting synchronizing pulses | |
| JPH05268545A (ja) | テレビジョン信号種類判別装置 | |
| US5854660A (en) | Method and apparatus for decoding an analog extended video signal having signalling information included therein for controlling the decoding operations | |
| JP3358432B2 (ja) | クロック信号発生装置及び方法 | |
| JP2548920B2 (ja) | テレビジョン信号の波形歪検出方式及び受信装置 | |
| JP2563402B2 (ja) | 非標準信号検出回路 | |
| JP3957387B2 (ja) | 映像信号処理回路 | |
| JP3133288B2 (ja) | タイムベースコレクタ | |
| KR950014337B1 (ko) | 동(動)화상 검출방법 및 그 장치 | |
| JP2507325B2 (ja) | テレビジョン信号処理装置 | |
| JP3014791B2 (ja) | 垂直同期信号正規化装置 | |
| JP2940406B2 (ja) | 位相比較回路及びｐｌｌ回路 | |
| JP2763340B2 (ja) | 非標準信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20071215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |