JPH07262703A

JPH07262703A - 信号２値化回路

Info

Publication number: JPH07262703A
Application number: JP4750994A
Authority: JP
Inventors: Shunji Yoshimura; 俊司吉村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-03-17
Filing date: 1994-03-17
Publication date: 1995-10-13
Anticipated expiration: 2019-05-24
Also published as: JP3531202B2

Abstract

(57)【要約】【目的】入力信号のレベル低下によるバーストエラー
が発生した際に、レベルが復帰したときの２値化出力の
回復時間を短縮する。【構成】累積ＤＳＶが０に制御されているような入力
信号を、電圧比較器２で２値化する。電圧比較器２から
の出力は、減算器３を介し、切換スイッチ２１を介して
積分器４に送られ、２値化の閾値電圧として電圧比較器
２に送られる。ディフェクト検出回路１０が入力信号の
レベル低下を検出すると、切換スイッチ２１が切換制御
されて減算器３から積分器４への入力を遮断し、積分器
４は遮断される前の閾値電圧を保持する。入力信号のレ
ベルが復帰すると、切換スイッチ２１が切換制御されて
減算器３からの出力を積分器４に送るから、保持された
閾値電圧から閾値制御が再開される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル音声、ビデ
オ、データ等の信号が記録された記録媒体を再生する再
生系に用いられる２値化回路に関するものであり、例え
ば、光ディスク、磁気ディスク等の再生装置または記録
再生装置において、閾値を自動的に制御しながら再生信
号を２値化する２値化回路に関するものである。

【０００２】

【従来の技術】デジタル音声、ビデオ、データなどのデ
ジタル信号を記録媒体に記録する場合において、デジタ
ル信号は、誤り検出訂正符号が付加された後、変調回路
に供給され記録再生系の特性に適した符号に変換（チャ
ネルコーディング）される。

【０００３】ここで、例えばいわゆるコンパクトディス
ク（ＣＤ）方式の信号フォーマットの概要は、次のよう
になっている。すなわち、サンプリング周波数４４．１ｋHz 量子化数１６ビット（直線）変調方式ＥＦＭチャネルビットレート４．３２１８Ｍｂ／ｓ誤り訂正方式ＣＩＲＣデータ伝送レート２．０３４Ｍｂ／ｓであり、変調方式としては８−１４変換あるいはＥＦＭ
が用いられる。

【０００４】ＥＦＭは、入力される８ビット符号（以
下、シンボルという）を１４チャネルビットの符号に変
換し、２４チャネルビットの同期信号と１４チャネルビ
ットのサブコードを付加した後、これらの符号間を３チ
ャネルビットのマージンビットで連結し、ＮＲＺＩ記録
する変調方式である。

【０００５】図４は上記ＣＤ方式のフレーム構成を示す
図である。図４において、１シンクフレーム期間、すな
わち６標本値区間であるＬおよびＲチャネル各６サンプ
ル（１サンプルは１６ビットデータ）の期間に、ＣＩＲ
Ｃ（クロスインターリーブリードソロモンコード）エン
コーダから変調回路（いずれも図示せず）に入力された
２４シンボルのデータ（音楽信号）と８シンボルのパリ
ティは、各シンボルがそれぞれ１４チャネルビットに変
換され、３チャネルビットのマージンビットで連結され
て、図４に示すようにフレームあたり５８８チャネルビ
ットとされ、４．３２１８Ｍｂｐｓのチャネルビットレ
ートでディスク上にＮＲＺＩ記録される。

【０００６】変調回路に入力する各シンボルは、たとえ
ば、ルックアップテーブルＲＯＭを参照して、“１”と
“１”間の“０”の個数が２個以上かつ１０個以下のチ
ャネルビットパターンにそれぞれ変換される。フレーム
同期信号Ｓｆのチャネルビットパターンは“１００００
００００００１００００００００００１０”であり、マ
ージンビットパターンは“０００”、“００１”、“０
１０”および“１００”のうちの一つが選択される。１
サブコーディングフレームは９８フレームで構成され、
第０および第１フレームのサブコードとしてサブコード
シンク信号Ｓ０（＝“００１００００００００００
１”）、Ｓ１（＝“０００００００００１００１０”）
が付加される（図５参照）。

【０００７】図６は、入力データのサンプル値の１例に
ついて、ＥＦＭ後のチャネルビットパターンとＤＳＶ
（デジタルサムバリエーションあるいはデジタルサムバ
リュー）を示す図である。

【０００８】１６ビットの１サンプルは、上位８ビット
と下位８ビットに分割され、ＣＩＲＣエンコーダを介し
て変調回路（いずれも図示せず）に入力され、８−１４
変換されてそれぞれ１４チャネルビットのインフォメー
ションビットとされる。インフォメーションビットの
“１”と“１”の間には前述のように２個以上かつ１０
個以下の“０”が介在する。マージンビットとして“０
００”、“００１”、“０１０”および“１００”のう
ちの１種が選ばれ、インフォメーションビット同士の連
結箇所についてもこの規則が常に成立するようにされ、
１７チャネルビット（ただし、フレーム同期信号Ｓｆの
場合は２７チャネルビット）を単位とするＥＦＭ信号が
変調回路から４．３２１８Ｍｂｐｓで出力される。

【０００９】このように任意のチャネルビット“１”と
次のチャネルビット“１”の間には２個以上１０個以下
のチャネルビット“０”が介在するので、ＮＲＺＩ記録
波形のハイレベルまたはローレベルの継続期間（記録波
長）は必ず３Ｔ以上１１Ｔ以下となる（図６参照）。

【００１０】この場合、最短記録波長は３Ｔ、最長記録
波長は１１Ｔである。Ｔはチャネルクロック４．３２１
８ＭＨｚの１周期であり、以下、これをＥＦＭの変調規
則の３Ｔ〜１１Ｔルールという。

【００１１】ＮＲＺＩ記録波形のＤＣバランスの指標と
してＤＳＶを考える。ＤＳＶは記録波形の時間積分とし
て与えられる。すなわち、記録波形のハイレベルが単位
時間Ｔだけ継続したときのＤＳＶの変化分を＋１とし、
ローレベルが単位時間Ｔだけ継続したときのＤＳＶの変
化分を−１とする。

【００１２】時刻ｔ₀におけるＤＳＶの初期値を零と仮
定した場合のＤＳＶの時間に関する変化を図６の最下段
に示す。ここで、期間ｔ₁〜ｔ₂における変調信号は、
１７チャネルビットパターン“０１０００００１０００
００１００１”によって一義的に決まるものではなく、
時刻ｔ₁における変調信号レベル、すなわち、期間ｔ ₀
〜ｔ₁における変調信号波形の最終レベル（以下、ＣＷ
ＬＬという）に依存する。

【００１３】従って、図示の変調信号波形は、時刻ｔ₀
においてＣＷＬＬがローレベル（ＣＷＬＬ＝“０”）の
場合であり、時刻ｔ₀においてＣＷＬＬ＝“１”（ハイ
レベル）の場合の変調信号波形はハイレベルとローレベ
ルを置き換えた逆パターンになる。

【００１４】同様に、ＤＳＶの増減も上記ＣＷＬＬに依
存し、時刻ｔ₀においてＣＷＬＬ＝“０”の場合、イン
フォメーションビットパターン“０１０００１００１０
００１０”によるＤＳＶの変化分（以下、１４ＮＷＤと
いう）、すなわち期間ｔ₀〜ｔ₀＋１４におけるＤＳＶ
の変化分は、図６に示すように＋２である。図とは逆
に、時刻ｔ₀においてＣＷＬＬ＝“１”なら１４ＮＷＤ
＝−２となる。また、期間ｔ₀＋１４〜ｔ₁＋１４にお
けるＤＳＶの変化分を１７ＮＷＤとしている。

【００１５】次に、期間ｔ₀＋１４〜ｔ₁に挿入される
マージンビットについて説明する。４種類のマージンビ
ット“０００”、“００１”、“０１０”および“１０
０”のうち、上記変調規則の３Ｔ〜１１Ｔルールにより
“００１”と“１００”は挿入できず、“０１０”また
は“０００”が挿入可能である。すなわち、マージンビ
ットの前に出力される前回のインフォメーションビット
パターンの終端の“０”の個数をＢとし、後に出力され
る今回のインフォメーションビットパターンの先端の
“０”の個数をＡとすれば、Ｂ＝１かつＡ＝１であるた
めマージンビットの先端は“０”かつ終端は“０”でな
ければならず、挿入可能なマージンビットパターンは
“０Ｘ０”となる。ここで、Ｘは任意（Don't care）を
表す。

【００１６】図６の最下段には、マージンビットとして
“０１０”を挿入したときのＤＳＶを実線で、また“０
００”を挿入したときのＤＳＶを破線で示している。

【００１７】一般に、ある連結点でマージンビットを挿
入する際には、上記変調規則の３Ｔ〜１１Ｔルールを満
たすようなものを選択しなければならない。また、マー
ジンビットの挿入によって、フレーム同期パターンと同
じ１１Ｔの２回繰り返しパターンが生じるのも禁止しな
ければならない。

【００１８】これらの規則を満たすマージンビットにつ
いて、それぞれを挿入した場合、それまでの累積ＤＳＶ
に加えてマージンビットおよび次のインフォメーション
ビットパターンの終端までの累積ＤＳＶを求め、その絶
対値が最も小さくなるようなものを最適マージンビット
として選択する。

【００１９】このようなアルゴリズムにより求められた
マージンビットは、２つの１４ビットデータの連結箇所
においても上記変調規則の３Ｔ〜１１Ｔルールが成立
し、かつフレームシンク信号の誤発生を防止すると共
に、ＥＦＭ信号の累積ＤＳＶを極力零に近づけるような
ものとなっている。

【００２０】このような方式で変調された信号は、実際
のＣＤにおいては例えば“１”がピットあるいは記録領
域に、“０”がミラーあるいは未記録領域に対応するよ
うに記録される。なお、記録信号は、信号レベルが反転
する位置のみが情報を持つＮＲＺＩの形に変調されてい
るため、ピットおよびミラーの長さが重要であり、信号
レベルとピット／ミラーとの対応関係は逆になっていて
もかまわない。すなわち、“０”がピット（記録領域）
に、“１”がミラー（未記録領域）に対応するように記
録されたものも、全く同一に考えることができる。

【００２１】次に、このように記録された光ディスクを
再生する際の、再生信号２値化回路について述べる。

【００２２】図７は、従来のＣＤの再生装置に用いられ
ている再生信号２値化回路の一例である。

【００２３】図示しない光ピックアップからの信号は、
図示しない増幅器等を通った後、入力端子１に入力され
る。以下この信号を再生ＲＦ信号と呼ぶ。この再生ＲＦ
信号は、電圧比較器２の正入力端子に供給される。

【００２４】ここでは電圧比較器２は、正入力端子と負
入力端子にそれぞれ入力された信号の電圧の大小を比較
し、正入力端子の電圧の方が大きい場合にはハイレベル
として＋５Ｖを、負入力端子の電圧の方が大きい場合に
はローレベルとして０Ｖを出力するものとする。電圧比
較器２の負入力端子には積分器４の出力信号が入力され
ており、従って電圧比較器２は再生ＲＦ信号を、積分器
４の出力を閾値として、＋５Ｖと０Ｖに２値化している
ことになる。

【００２５】電圧比較器２の出力は、減算器３に供給さ
れると共に、出力端子２０を介して図示しないクロック
再生回路、復調回路などに供給される。

【００２６】減算器３においては、電圧比較器２の出力
から基準電圧を減算する。基準電圧としては、電圧比較
器２の出力のハイレベルとローレベルの中点電位を用い
る。すなわち、本実施例においては＋２．５Ｖとなる。
また、電圧比較器２や後述する積分回路５の入力オフセ
ットを補正するために、上記中点電位から若干のずれを
与える場合もある。

【００２７】積分器４は、減算器３の出力を積分し、そ
の出力を電圧比較器２の負入力端子に供給する。

【００２８】このように構成された再生信号２値化回路
の動作を以下に説明する。

【００２９】例えばＣＤ（コンパクトディスク）に図８
（Ａ）のようなピットが記録されていた場合、再生信号
は例えば図８（Ｂ）に示されるような波形となる。図７
の再生信号２値化回路においては、この信号を電圧比較
器２で２値化することによって、ＮＲＺＩの形の記録波
形を再現することができる。ここではローレベルがピッ
トに、ハイレベルがミラーに対応する。この対応関係は
先の記録時の関係とは逆であるが、先に述べたようにレ
ベルとピット／ミラーの対応関係の反転は問題ではな
く、それぞれの正しい長さが再現されることのみが重要
である。

【００３０】図７の例では、２値化のための閾値は積分
器４の出力が用いられるが、その値が図８（Ｂ）のａ、
ｂ、ｃで示された値であるとすると、そのときの電圧比
較器２の出力である２値信号は図８（Ｃ）に示されたよ
うになる。すなわち、閾値ｂは最適な閾値であって、ロ
ーレベルおよびハイレベルの長さは正しく再生されるの
に対し、ａは最適値より高い閾値であって、ハイレベル
の長さは本来より短く、ローレベルの長さは本来より長
く再生される。また、ｃは最適値より低い閾値であっ
て、ハイレベルの長さは本来より長く、ローレベルの長
さは本来より短く再生される。

【００３１】図８（Ａ）に戻って、ｔ₀からｔ₁までの
間にあるピットとミラーのそれぞれの長さの合計は等し
く８Ｔである。ここで、図７の電圧比較器２の出力波形
から減算器３で基準電圧２．５Ｖを減算することによ
り、ハイレベルは＋２．５Ｖ、ローレベルは−２．５Ｖ
なる電圧に対応づけられる。この波形を積分器４で積分
する。

【００３２】最適な閾値ｂによって得られた波形に関し
ては、ｔ₀〜ｔ₁区間内の積分値は０であり、従ってｔ
₁における積分値はｔ₀での積分値から変化しない。同
様にして、最適値より高い閾値ａによって得られた波形
に関しては、ｔ₁での積分値はｔ₀での積分値から減少
し、最適値より低い閾値ｃによって得られた波形に関し
ては、ｔ₁での積分値はｔ₀での積分値から増加する。

【００３３】説明の簡単化のために、ｔ₀〜ｔ₁で電圧
比較器２に与えられる閾値は一定である図を示したが、
実際にはこのようにして得られた積分値自体が刻々電圧
比較器２の閾値となる。すなわち、ピットとミラーの長
さの合計が等しくなるような系において、積分器４によ
って電圧比較器２に与えられる閾値は、高すぎる場合は
自動的に減少し、低すぎる場合には自動的に増加する。
このようにして、最終的には最適閾値で２値化が行われ
るようになる。

【００３４】一方、すでに説明したように上記ＥＦＭで
は、マージンビットの選択によって累積ＤＳＶを極力零
に近づくように制御している。従って、上述の「ピット
とミラーの長さの合計が等しくなるような系」は、ＥＦ
Ｍを採用している場合には自動的に成り立つことにな
る。

【００３５】なお、制御理論的には、ここで説明した回
路は、閾値のずれを誤差信号とする１次積分型の負帰還
系を形成している。

【００３６】ＣＤの場合、記録信号は、たとえばマスタ
リング装置によってマスタに記録され、さらにそこから
メタルマスタ、マザー、スタンパなどを経て実際のディ
スクに成形される。この際、マスタリング装置やマスタ
などの条件によって、ディスク上に成形されるピットの
大きさがばらついてしまうことが起きる。これをアシン
メトリと呼ぶ。多くの場合アシンメトリの影響は、ピッ
トの幅方向には、全ての長さのピットに対し同じように
影響し、ピットの長さ方向には、全ての長さのピットに
対し前後に同じ量だけ影響することが知られている。

【００３７】図９にアシンメトリの概念図を示す。この
図９において、（Ｂ）はピット長さが標準の状態を示
し、これに対して、（Ａ）はピット長さが上記標準より
もａだけ短い場合を、（Ｃ）はピット長さが上記標準よ
りもｂだけ長い場合をそれぞれ示している。

【００３８】上述の２値化回路は、動作原理からわかる
ように、このようなアシンメトリの存在に対しても正し
い最適閾値を与える。すなわち、アシンメトリによるデ
ィスク上の物理的なピットやミラーの長さのずれまでも
補正し、本来記録しようとしていた信号のハイレベルと
ローレベルの正しい長さが得られるような閾値で２値化
が行われるようになる。

【００３９】

【発明が解決しようとする課題】ところで、上述した再
生信号２値化回路において、以下のような問題が生じて
いた。

【００４０】すなわち、ディスク上に傷、ゴミ、汚れ等
が存在する際には、再生ＲＦ信号の最適閾値は、傷、ゴ
ミ、汚れを通過している間とその前後とで大きく変化す
る。一方、先にも述べたように、従来の再生信号２値化
回路における閾値制御は１次積分型の負帰還系を形成し
ており、大きな外乱に対する過渡的な応答は一定の遅れ
を生じる。従って、傷、ゴミ、汚れ等が存在する領域を
再生する際には、従来の再生信号２値化回路が与える閾
値は、過渡的に最適な閾値から大きく外れてしまい、
傷、ゴミ、汚れを通過した後も最適値に収束するまで一
定の時間を要する。この間は再生ＲＦ信号の２値化は正
しく行われず、傷、ゴミ、汚れの長さに比してはるかに
大きなバーストエラーを生じてしまう。

【００４１】本発明は、このような実情に鑑みてなされ
たものであり、ディスク上の傷、ゴミ、汚れ等の外乱要
因により再生信号レベルが変動して最適閾値が大きく変
化する場合の２値化出力への悪影響を抑え、特に、外乱
要因がなくなって信号レベルが元の状態に復帰したとき
に有効な２値化出力を得るまでの回復時間を短縮するこ
とができるような信号２値化回路の提供を目的とするも
のである。

【００４２】

【課題を解決するための手段】本発明に係る信号２値化
回路は、上述した課題を解決するために、入力信号と閾
値とを比較してその大小により２値信号を出力する比較
手段と、上記２値信号が本来持つべき特性と上記比較手
段によって出力された２値信号が実際に持っている特性
とを比較することによって最適な閾値を求め、その閾値
を上記比較手段に供給する閾値生成手段と、入力信号の
異常を検出する手段と、上記検出手段によって検出され
た入力信号の異常に際して上記閾値生成手段を入力信号
の異常が検出される以前の状態に保持する手段とを設け
ている。

【００４３】上記２値信号が本来持つべき特性は、累積
デジタルサムバリエーション、いわゆる累積ＤＳＶが零
に極力近い値を取ることが挙げられ、これは、上記入力
信号が、累積ＤＳＶが零に極力近い値となるように変調
されたものであることに相当する。

【００４４】上記閾値生成手段は、上記比較手段からの
出力信号に応じて変化する閾値を生成するものであり、
具体的には、積分回路またはローパスフィルタを用いる
ことができる。

【００４５】上記検出手段は、入力信号のレベル検出回
路を用いることができ、例えば、少なくとも片側の包絡
線のレベルの大小を検出する回路を用いることができ
る。

【００４６】また、上記閾値生成手段の状態を保持する
保持手段は、該閾値生成手段に入力される信号、例えば
上記比較手段からの出力信号、を遮断するものを用いる
ことができる。

【００４７】

【作用】このような構成によれば、入力信号に外的要因
によってレベル変動が生じた場合に、このレベル変動が
生じる前の状態を保持し、レベル変動がなくなったとき
にこの保持を解除して比較出力に応じて閾値を変化させ
ることにより、有効な２値化出力を得るまでの回復時間
を短縮することができる。

【００４８】すなわち、ディスク上の傷、ゴミ、汚れ等
によって入力信号に異常、特にレベル低下が生じた際
に、レベル検出回路のような検出手段が入力信号の異常
を検出し、閾値生成手段の状態を、入力信号に異常が生
じる前の状態に保持する。これにより、閾値生成手段の
生成する閾値は異常な入力信号、例えばレベルの低下し
た入力信号の影響を受けることがなくなり、入力信号の
異常が終了した際には、正しい閾値をいち早く生成する
ことができるようになる。従って、信号再生時のバース
トエラーを最小限に抑えることができる。

【００４９】また、２値信号が本来持つべき特性が、累
積ＤＳＶが零に極力近い値をとる場合に、積分回路やロ
ーパスフィルタ等により２値化のための閾値生成が簡単
に行え、これらの積分回路やローパスフィルタ等に入力
される信号を遮断するだけの簡単な構成で異常検出前の
閾値を保持させることができる。

【００５０】

【実施例】以下、本発明に係る信号２値化回路の好まし
い実施例について、図面を参照しながら詳細に説明す
る。

【００５１】図１は、例えばコンパクトディスク（Ｃ
Ｄ）の再生装置に適用可能な本発明に係る信号２値化回
路の一実施例の構成を示す図である。この図１の構成に
おける上記図７の例に示したものと同じ部分には同じ指
示符号を付している。図１の構成においては、ディスク
上の傷、ゴミ、汚れ等のディフェクトを検出するための
ディフェクト検出回路１０と、単極双投型の電子スイッ
チである切換スイッチ２１とが新たに追加されている。

【００５２】図示しない光ピックアップからの信号は、
図示しない増幅器等を通った後、図１の入力端子１に入
力される。以下この信号を再生ＲＦ信号と呼ぶ。

【００５３】入力信号である上記再生ＲＦ信号は、電圧
比較器２の正入力端子および後述するディフェクト検出
回路１０に供給される。

【００５４】ここでは電圧比較器２は、正入力端子と負
入力端子にそれぞれ入力された信号の電圧の大小を比較
し、正入力端子の電圧の方が大きい場合にはハイレベル
として＋５Ｖを、負入力端子の電圧の方が大きい場合に
はローレベルとして０Ｖを出力するものとする。電圧比
較器２の負入力端子には積分器４の出力信号が入力され
ている。従って電圧比較器２は、入力信号である再生Ｒ
Ｆ信号を、積分器４の出力を閾値として、＋５Ｖと０Ｖ
に２値化していることになる。この場合積分器４は、閾
値生成手段として機能している。

【００５５】電圧比較器２の出力は、減算器３に供給さ
れると共に、出力端子２０を通じて図示しないクロック
再生回路、復調回路などに供給される。

【００５６】減算器３においては、電圧比較器２の出力
電圧から基準電圧を減算する。基準電圧としては、電圧
比較器２の出力のハイレベルとローレベルの中点電位を
用いる。すなわち、本実施例においては＋２．５Ｖとな
る。また、電圧比較器２や後述する積分回路５の入力オ
フセットを補正するために、上記中点電位から若干のず
れを与える場合もある。

【００５７】減算器３の出力は、単極双投型の電子スイ
ッチである切換スイッチ２１の一方の端子に供給され
る。切換スイッチ２１の他方の端子は接地されており、
減算器３の出力と接地レベルとが選択されて積分器４に
供給されるように接続されている。また、切換スイッチ
２１は、後述するディフェクト検出回路１０から供給さ
れる制御信号によって制御される。制御信号がローレベ
ル“Ｌ”の時は減算器３側の接点が閉じ、制御信号がハ
イレベル“Ｈ”の時は接地側の接点が閉じるものとす
る。

【００５８】積分器４は、切換スイッチ２１を通じて選
択的に入力される減算器３の出力または接地レベルの信
号を積分し、その出力をを電圧比較器２の負入力端子に
供給する。

【００５９】ディフェクト検出回路１０は、再生ＲＦ信
号から欠陥、傷、ゴミ等による信号の劣化（以下ディフ
ェクトとする）を検出し、例えばディフェクトがある場
合にハイレベル“Ｈ”を、ない場合にローレベル“Ｌ”
を出力するものである。

【００６０】ディフェクト検出回路１０には、例えば信
号レベル検出回路を用いることができる。このディフェ
クト検出回路１０の具体的な構成の一例を図２に示す。

【００６１】図２において、入力された再生ＲＦ信号
は、ピークホールド回路１１に供給される。ピークホー
ルド回路１１によって、入力された再生ＲＦ信号のミラ
ーレベルが得られる。得られたミラーレベルの信号は、
電圧比較器１２の負入力端子に入力される。電圧比較器
１２の正入力端子には、一定の基準電圧が入力される。
この図２に示すディフェクト検出回路の動作について
は、図３と共に後で説明する。

【００６２】次に、図１に示した再生信号２値化回路の
動作を説明する。

【００６３】まず、ディフェクトが存在しない場合を考
える。この場合、ディフェクト検出回路は常にローレベ
ル“Ｌ”を出力しており、積分器４へは切換スイッチ２
１によって常に減算器３の出力が選択されて供給されて
いる。この場合は、本実施例の回路の動作は、上記図７
の従来例として示したものと全く同一であるため、説明
を省略する。

【００６４】次に、ディフェクトが存在する場合を考え
る。例えば、ディフェクトのモデルとして、ＣＤのディ
スク面上に１ｍｍの光を透過しない領域（以下遮光帯と
呼ぶ）が存在した場合を考える。再生時の線速度を１．
２ｍ／ｓとすると、１ｍｍの遮光帯を通過するのに要す
る時間は８３３μｓである。再生ＲＦ信号の波形は、図
３（Ａ）に示すように、ミラーレベルがピットレベル側
に大きく偏る形となる。この場合、最適とされる閾値
は、図３（Ｂ）の破線で示されるようなものとなる。仮
に最適の閾値で２値化が行われた場合でも、図３（Ｂ）
中で概略ｔ_C〜ｔ_Dの範囲は、連続的な読み取りエラ
ー、いわゆるバーストエラーとなる。なおここでは、再
生信号２値化回路の応答時間によって生じるバーストエ
ラー長のみを考えることとする。実際の回路において
は、さらにサーボ回路やクロック再生回路などの応答時
間もバーストエラー長に関係する。

【００６５】一方、ディフェクト検出回路１０は再生Ｒ
Ｆ信号からディフェクトを検出し、例えば図３（Ｃ）に
示すようなディフェクト検出信号を出力する。このよう
な検出は、例えば図２の回路によって以下のように実現
される。

【００６６】図２のピークホールド回路１１は、再生Ｒ
Ｆ信号のミラーレベルを検出し、図３（Ｄ）のような波
形を出力する。これに対し、電圧比較器１２の正入力端
子に与える基準電圧を、例えばディフェクトの影響のな
い再生ＲＦ信号のミラーレベルの２／３の電圧として図
３（Ｄ）の破線のような値ｄに設定する。これらの入力
によって、電圧比較器１２から図３（Ｃ）のようなディ
フェクト検出信号が得られる。

【００６７】図１の回路に戻って、このような場合の積
分回路４への入力は、図３中の時刻ｔ_d0以前およびｔ_d1
以後では切換スイッチ２１によって減算器３の出力が選
択され、時刻ｔ_d0〜ｔ_d1では接地電位が選択される。従
って、積分器４が与える閾値は、図３（Ｂ）の実線で示
されるような軌跡となる。すなわち、本実施例における
閾値は、以下のようになる。

【００６８】１．時刻ｔ_d0以前では、従来の再生信号２
値化回路と同じように、制御帯域に応じた過渡応答によ
る閾値となる。２．時刻ｔ_d0〜ｔ_d1では、時刻ｔ_d0での閾値をそのまま
保持する。３．時刻ｔ_d1以降では、再び制御帯域に応じた過渡応答
となる。ただし、この時刻ｔ_d1での初期値がディフェク
トによる影響のない領域での最適閾値に比較的近い値で
あり、最適の閾値への収束時間は従来の再生信号２値化
回路によるものよりもはるかに短い。

【００６９】このような閾値によって再生ＲＦ信号を２
値化した場合には、概略図３（Ｂ）のｔ_A〜ｔ_Eの範囲
がバーストエラーとなる。これは、最適閾値で２値化を
行った場合のバーストエラーの範囲ｔ_C〜ｔ_Dよりは若
干大きいものの、従来の構成の再生信号２値化回路で２
値化を行った場合のバーストエラーの範囲よりははるか
に小さい。

【００７０】ここで、従来の再生信号２値化回路で２値
化を行った場合のバーストエラーの範囲を比較例として
挙げるために、図３（Ａ）の再生ＲＦ信号に対して、図
１の再生信号２値化回路の切換スイッチ２１の制御入力
が、仮にローレベルに固定されていた場合、すなわち従
来の図６の構成と同じ動作をする場合を考える。

【００７１】この従来の構成の再生信号２値化回路は、
前述のように１次積分型の負帰還系であるため、応答に
は遅れが生じる。例えば制御帯域を２００Ｈｚとした場
合、１次積分型の負帰還系の時定数は１／（２π・２００）＝０．８０×１０^-3 すなわち約８００μｓである。これは、ステップ状の外
乱に対して、誤差が外乱の大きさの１／ｅ（ｅは自然対
数の底）まで小さくなるのに要する時間である。ディス
ク上の遮光帯による再生ＲＦ信号のミラーレベルの変化
は完全にはステップ状ではないが、応答時間の参考値と
してステップ応答を考えると、再生信号２値化回路の与
える閾値は、概略図３（Ｂ）の一点鎖線のような軌跡を
取る。このような閾値で２値化を行った場合、概略ｔ_A
〜ｔ_Bの範囲はバーストエラーとなる。これは、上記実
施例により２値化が行われた場合のバーストエラー範囲
ｔ_A〜ｔ_Eよりもはるかに大きな範囲であり、ディスク
上例えば約２ｍｍ程度の長さに相当する。

【００７２】従って、上述したような実施例によれば、
上記従来の構成を用いた場合の比較例との対比からも明
らかなように、本実施例の回路の出力を復調し、誤り訂
正を行う際に、従来と同じバーストエラー訂正能力を用
いても、従来の再生装置よりもバーストエラー訂正能力
に余裕ができ、より大きなディフェクトに対しても再生
が可能な再生装置が実現できるようになる。

【００７３】なお、ここでは本発明をＣＤの再生装置に
適用した場合の実施例を述べたが、累積ＤＳＶが零に近
づくような手法で変調を施されたＲＦ信号が入力される
ような系であれば、ＣＤ以外の光ディスクの再生装置あ
るいは記録再生装置、磁気ディスクの記録再生装置など
様々な系に本発明を適用することができる。

【００７４】また、図１のような回路を実施例として挙
げたが、本発明を実現するための構成はこの構成に限定
されるものではない。

【００７５】例えば、積分器４の代わりに、低域に第１
の極を持つ不完全積分回路、すなわち１次のローパスフ
ィルタを用いることができる。この場合、系の直流分に
対する利得が有限の値に制限され、得られる閾値は定常
偏差を持つ代わりに、積分値の飽和の可能性が減少す
る。

【００７６】また、再生ＲＦ信号を電圧比較器２に入力
する前に、ハイパスフィルタによってある程度低域成分
の変動を除去することも可能である。この場合ディフェ
クトに対する応答は、ハイパスフィルタのカットオフと
閾値制御の制御帯域の組み合わせによって複雑なものと
なるが、このような場合でも本発明の適用は一定の効果
を上げることができる。

【００７７】さらに、ディフェクト検出回路の構成とし
ては、図２の構成例以外にも種々のものが考えられる。

【００７８】例えば、電圧比較器１２に供給される基準
電圧のかわりに、再生ＲＦ信号を長い時定数でピークホ
ールドした信号を、分圧あるいはレベルシフトして供給
することもできる。この場合、再生ＲＦ信号を長い時定
数でピークホールドしたものは、ディフェクトがない部
分のミラーレベルを与える。

【００７９】

【発明の効果】以上説明したように、本発明に係る信号
２値化回路によれば、ディフェクトなどによって入力信
号に該乱要因によるレベル変動がある際には、入力信号
を２値化するための閾値レベルをその前の状態に保持す
るため、入力信号のレベル変動がなくなってからの閾値
レベルの最適値への回復時間が、系の制御帯域のみで決
まる応答時間よりも短くなる。

【００８０】従って、ディスク上の傷、ゴミ、汚れ等に
よる同じ大きさのディフェクトが存在する場合でも、従
来と比較してバーストエラーの長さが短くなる。また、
同じ長さのバーストエラーが生じるようなディスク上の
ディフェクトの大きさは、従来よりも大きくなる。さら
にこれらによって、ディスク上の傷、ゴミ、汚れなどに
関して従来よりも劣悪な条件でも、従来並みの再生安定
度を得ることができるようになる。

【００８１】ここで、入力信号として、累積ＤＳＶが零
に近い値をとるようなものである場合に、積分回路やロ
ーパスフィルタ等により容易に２値化のための閾値生成
が行え、これらの積分回路やローパスフィルタ等に入力
される信号を遮断するだけでレベル変動の前の閾値を保
持させることができ、回路構成が簡単で安価な供給が可
能となる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック回路図
である。

【図２】ディフェクト検出回路の構成の一例を示す図で
ある。

【図３】ディフェクトがある際の、再生ＲＦ信号、閾値
レベル、ディフェクト検出信号波形、ピークホールドに
よるミラーレベル波形を示す図である。

【図４】変調出力信号のフレーム構成を示す図である。

【図５】変調出力信号のサブコーディングフレーム構造
を示す図である。

【図６】サンプル値の一例に対するＥＦＭ変調波形とデ
ジタルサムバリエーション（ＤＳＶ）を示す図である。

【図７】信号２値化回路の従来例を示す図である。

【図８】ディスク上のピットの一例について、再生信号
波形とその２値信号の波形を示す図である。

【図９】アシンメトリの概念を説明するための図であ
る。

【符号の説明】

１…入力端子２…電圧比較器３…減算器４…積分器１０…ディフェクト検出回路１１…ピークホールド回路１２…電圧比較器２０…出力端子２１…切換スイッチ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ１１Ｂ 20/18 ５５０Ｚ 8940−5Ｄ

Claims

【特許請求の範囲】

【請求項１】入力信号を閾値で比較し２値の信号に変換
して出力する信号２値化回路において、上記入力信号と上記閾値とを比較してその大小により２
値信号を出力する比較手段と、上記比較手段からの出力信号に応じて変化する閾値を求
め、その閾値を上記比較手段に供給する閾値生成手段
と、上記入力信号の外部要因によるレベル変動を検出する検
出手段と、上記検出手段からのレベル変動検出出力に応じて、上記
閾値生成手段を上記レベル変動が検出される以前の状態
に保持する保持手段とを有することを特徴とする信号２
値化回路。
【請求項２】上記入力信号は、累積デジタルサムバリエ
ーションが零に近い値となるように変調された信号であ
ることを特徴とする請求項１記載の信号２値化回路。
【請求項３】上記閾値生成手段は、積分回路またはロー
パスフィルタであることを特徴とする請求項１記載の信
号２値化回路。
【請求項４】上記検出手段は、入力信号の少なくとも片
側の包絡線のレベルの大小を検出する回路であることを
特徴とする請求項１記載の信号２値化回路。
【請求項５】上記閾値生成手段の状態を保持する保持手
段は、該閾値生成手段に入力される信号を遮断するもの
であることを特徴とする請求項１記載の信号２値化回
路。