JPH07261943A

JPH07261943A - データのエラー訂正方法および装置

Info

Publication number: JPH07261943A
Application number: JP6055888A
Authority: JP
Inventors: Yukari Katayama; ゆかり片山; Hitoshi Ogawa; 仁小川; Motoyasu Tsunoda; 元泰角田; Masatoshi Nishina; 昌俊仁科
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-03-25
Filing date: 1994-03-25
Publication date: 1995-10-13

Abstract

(57)【要約】【目的】誤訂正確率が誤り訂正符号が本来持つ誤訂正
確率よりも悪化しないエラー処理を行い得るデータのエ
ラー訂正方法および装置を提供する。【構成】ＨＤＣ１７内のＥＣＣ検出回路１９はリード
データのエラーの有無をチェックし、エラーを検出した
ときは、生成したシンドロームをＥＣＣ訂正回路２２に
入力する。ＥＣＣ訂正回路２２は、入力されたシンドロ
ームより計算したエラーの位置と値とをバッファ制御部
１８に転送してデータバッファ１６のデータを訂正させ
る。訂正処理が終了すると、データバッファ１６から１
セクタ分の読み出し信号をＥＣＣ検出回路２１に転送さ
せる。これにより、ＥＣＣ検出回路２１は訂正後のデー
タおよび誤り訂正符号に基づいて再度誤り検出動作を行
う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データのエラー訂正方
法および装置に係り、特に、ディスク型記録媒体から再
生されるデータのエラー処理を、誤り訂正符号を用いて
行う場合に好適なエラー訂正方法および訂正装置に関す
る。

【０００２】

【従来の技術】一般に、ディスク型記録媒体に対してデ
ータの記録再生を行う記録再生装置として、例えば、磁
気ディスク装置では、ディスク型記録媒体である磁気デ
ィスクから読み出された後、計算機へ入力されるデータ
のビット誤り率は、１．０×１０^-14以下であることが
望ましい。しかし、現状の技術では、データに加工を加
えることなく、そのまま磁気ディスクに記録して読み出
した場合は、データの読み出しのビット誤り率自体をこ
のレベルに抑えることは困難である。

【０００３】そのため、通常は、データにエラーチェッ
ク、あるいは、エラー訂正用の冗長ビットを付加して、
磁気ディスクに記録し、これを再生する。そして、磁気
ディスク装置と計算機との間に設けた、磁気ディスクコ
ントローラ（以下、「ＨＤＣ」と呼ぶ）において、デー
タに付加した冗長ビットを利用して、読み出されたデー
タの誤りを検査あるいは訂正している。このようにする
ことにより、磁気ディスク装置から読み出されたときの
データのビット誤り率として、１．０×１０^-9程度を許
容しても、ＨＤＣから計算機への転送データのビット誤
り率を１．０×１０^-14以下に抑えることができる。

【０００４】ところで、強力なエラー訂正符号を用い、
強力なエラー訂正を行うと、実際には、磁気ディスク装
置からＨＤＣへのデータ読み出しのビット誤り率をさら
に許容することが可能である。もし、データ読み出しの
ビット誤り率として、１．０×１０^-6まで許容すること
ができれば、ビット誤り率の許容量が増えた分だけ、読
み出しデータのＳ／Ｎを許容できるので、磁気ディスク
の記録密度の向上、すなわち記録容量の増大を図ること
ができる。

【０００５】現在、ＨＤＣでは、１つのバーストエラー
の訂正を行っているが、さらに強力なエラー訂正とし
て、米国特許明細書第４，４９４，２３４号および第
４，５０４，９４８号に開示されているように、リード
ソロモン符号を用いて、複数個所のエラーを訂正する方
法がある。以下、米国特許明細書第４，４９４，２３４
号および第４，５０４，９４８号に開示された発明の内
容について説明する。

【０００６】図２１は、上記の米国特許明細書第４，４
９４，２３４号および第４，５０４，９４８号に開示さ
れたマルチバイトエラー訂正システムのブロック図であ
る。この従来システムは、次式の原始多項式

【０００７】

【数１】

【０００８】により規定されるガロア体ＧＦ（２⁸）上
の次式

【０００９】

【数２】

【００１０】の生成多項式を用いた、リードソロモン符
号を実施例として用いている。ここで用いられている演
算は、すべて２を法とする演算（ｍｏｄ２の演算）であ
り、”＋”は排他的論理和演算を示す。

【００１１】図２２（Ａ）は、上記の従来システムの磁
気ディスク上に格納されている、データと誤り訂正符号
のフォーマットを示す。このエラー訂正符号は、任意の
３バイトのエラーを訂正できる符号で、Ｃ_n-6からＣ₀は
データバイトであり、Ｆ₅からＦ₀は６バイトの誤り訂正
符号である。このとき、図２２に示されるデータおよび
誤り訂正符号は、次式の符号多項式として示される。

【００１２】

【数３】

【００１３】また、誤り訂正符号Ｆ₅からＦ₀は（３）式
が（２）式の生成多項式Ｇ（ｘ）で割り切れるように決
められる。

【００１４】ここで、読み出しデータの位置ｊ１，ｊ
２，ｊ３にエラーパターンＥ１，Ｅ２，Ｅ３がのったと
すると、エラー多項式は次式で示される。

【００１５】

【数４】

【００１６】また、このときの読み出しデータを多項式
表現で表すと、（５）式のようになる。

【００１７】

【数５】

【００１８】ここで、シンドロームＳ０からＳ５を（６
ａ）式〜（６ｆ）式のように定義し、誤り位置多項式を
（７）式のように定義すると、シンドロームＳ０からＳ
５と誤り位置多項式の係数σ２からσ０の間には、
（８）式で示される関係がある。

【００１９】

【数６】

【００２０】

【数７】

【００２１】

【数８】

【００２２】いま、（７）式および（８）式のσ₂、σ₁
およびσ₀を（９）式のようにおくと、（９）式の
△₃₃、△₃₂、△₃₁および△₃₀は、（１０）式から（１
３）式で表される。

【００２３】

【数９】

【００２４】

【数１０】 △₃₃＝Ｓ２（Ｓ１Ｓ３＋Ｓ２Ｓ２）＋Ｓ３（Ｓ０Ｓ３＋Ｓ１Ｓ２）＋Ｓ４（Ｓ１Ｓ１＋Ｓ２Ｓ０）（１０）

【００２５】

【数１１】 △₃₂＝Ｓ３（Ｓ１Ｓ３＋Ｓ２Ｓ２）＋Ｓ４（Ｓ０Ｓ３＋Ｓ１Ｓ２）＋Ｓ５（Ｓ１Ｓ１＋Ｓ２Ｓ０）（１１）

【００２６】

【数１２】 △₃₁＝Ｓ０（Ｓ４Ｓ４＋Ｓ３Ｓ５）＋Ｓ１（Ｓ３Ｓ４＋Ｓ２Ｓ５）＋Ｓ２（Ｓ３Ｓ３＋Ｓ２Ｓ４）（１２）

【００２７】

【数１３】 △₃₀＝Ｓ１（Ｓ４Ｓ４＋Ｓ３Ｓ５）＋Ｓ２（Ｓ３Ｓ４＋Ｓ２Ｓ５）＋Ｓ３（Ｓ３Ｓ３＋Ｓ２Ｓ４）（１３）このようにして求めた、（７）式の誤り位置多項式の変
数ｘに、α⁰からαⁿを順次代入することによって、
α^j1、α^j2、α^j3を求める。また、αⁱ＝α^j1、α^j2、
α^j3が求まっているとき、エラーパターンＥｉは次式に
より求められる。

【００２８】

【数１４】

【００２９】図２１に示す装置はこの演算を行う。同図
において、まずシンドローム計算機１において、読み出
しデータとクロックに基づいて（６ａ）式〜（６ｆ）式
で示したシンドロームＳ０〜Ｓ５を算出する。次に、算
出したシンドロームＳ０〜Ｓ５に基づいて誤り位置多項
式係数計算機（△ｊ計算機）２において、（１０）式〜
（１３）式より△₃₃〜△₃₀を演算し、さらに、これらの
値を使用して、誤り値多項式係数計算機（Φ計算機）５
にて（１４）式によりΦ０からΦ２を求める。

【００３０】次に、エラー位置・エラー値計算機３にお
いて、△₃₃〜△₃₀より求められた（７）式のエラー位置
多項式の変数ｘにα⁰からαⁿを順次代入し、（７）式が
０となる値を探す。（７）式が０となる値が見つかった
ときは、（１４）式を計算し、エラーパターンＥ_iを求
める。このようにして、求められたエラーパターンＥ_i
は、ｎバイトのバッファ４より取り出された入力データ
と加算回路６でｍｏｄ２の加算をされて、訂正されて出
力される。

【００３１】ところで、△₃₃＝０の場合（９）式の分母
がそれぞれ０となるため、σ₂、σ₁およびσ₀を計算で
きない。そこで、この従来例においては、２バイトの誤
りが発生したと仮定して、（７）式に示した誤り位置多
項式を（１５）式のように仮定する。

【００３２】

【数１５】

【００３３】これにより、シンドロームＳ０からＳ３と
誤り位置多項式の係数σ１およびσ０の間には、（１
６）式で示される関係があり、

【００３４】

【数１６】

【００３５】（１５）式および（１６）式のσ₁および
σ₀を次式

【００３６】

【数１７】

【００３７】のようにおくと、（１７）式の△₂₂、△₂₁
および△₂₀は、（１８）式から（２０）式で表される。

【００３８】

【数１８】 △₂₂＝Ｓ１Ｓ１＋Ｓ２Ｓ０（１８）

【００３９】

【数１９】 △₂₁＝Ｓ０Ｓ３＋Ｓ１Ｓ２（１９）

【００４０】

【数２０】 △₂₀＝Ｓ１Ｓ３＋Ｓ２Ｓ２（２０）そして、（１５）式から（２０）式と、次式

【００４１】

【数２１】

【００４２】を用いて、エラー位置およびエラーパター
ンを求める。

【００４３】また、△₂₂＝０の場合、（１７）式の分母
がそれぞれ０となるため、σ₁およびσ₀を計算できな
い。そこで、この従来例においては、上記と同様にして
１バイトの誤りが発生したと仮定して、誤り位置多項式
を（２２）式のように仮定し、さらに（２３）式から
（２７）式を用いてエラー位置およびエラーパターンを
求める。ここで、

【００４４】

【数２２】

【００４５】

【数２３】Ｓ０σ₀＝Ｓ１（２３）

【００４６】

【数２４】 σ₀＝△₁₀／△₁₁ （２４）

【００４７】

【数２５】 △₁₁＝Ｓ０（２５）

【００４８】

【数２６】 △₁₀＝Ｓ１（２６）

【００４９】

【数２７】Ｅ_i＝Φ₀／（Δ₁₁αⁱ）（２７）（但し、Φ₀＝Δ₁₀Ｓ０）このようにして、上記の従来のエラー訂正システムでは
１バイトから３バイトの任意のエラーを訂正することが
できる。

【００５０】

【発明が解決しようとする課題】しかし、上記の従来の
エラー訂正システムでは、上記したように、誤りが３バ
イト以内と仮定し、計算不能の場合に、むりやりエラー
位置多項式の次数を落して計算している。このため、誤
りが４バイト以上発生した場合、誤訂正を行い、訂正結
果の符号多項式が生成多項式で割り切れないものとなる
可能性がある。

【００５１】例えば、すべて０の図２２（Ｂ）に示す符
号語を書込みデータとしたときに、同図（Ｃ）に示すよ
うに、読み出しデータのＦ₃〜Ｆ₀の位置に１、１、α
¹⁷⁷、α¹¹⁴という４バイトの誤りが生じたものとする
と、△₃₃＝０、△₂₂＝０となり、誤り値α¹⁶¹、誤り位
置２７という１バイトエラーが発生した計算になり、位
置２７を誤り値α¹⁶¹をもって訂正してしまう。

【００５２】従って、この場合の訂正された符号系列
は、図２２（Ｄ）に示すように、「００…０α¹⁶¹０…
０１１α¹⁷⁷α¹¹⁴」となり、（２）式に示した生成多項
式で割り切れず符号語とはならない。即ち、上記の従来
例では誤訂正確率が本来リードソロモン符号の持つ誤訂
正確率よりも悪化するという問題がある。

【００５３】そこで、本発明は、上記の点に鑑みなされ
たもので、誤訂正確率が誤り訂正符号が本来持つ誤訂正
確率よりも悪化しないエラー処理を行い得るデータのエ
ラー訂正方法および装置を提供することを目的とする。

【００５４】

【課題を解決するための手段】上記の目的を達成するた
め、本発明方法では、入力データと入力データに付加さ
れている誤り訂正符号とをそれぞれデータ格納手段に一
時格納すると共に、誤り訂正符号を用いて入力データに
エラーがあるか否かを検出し、入力データにエラーがあ
るときは、エラーを訂正して、データ格納手段の訂正前
と同じ領域に入力データおよび誤り訂正符号をそれぞれ
再度格納した後、データ格納手段から訂正後の入力デー
タと誤り訂正符号をそれぞれ読み出して、入力データに
エラーがあるか否かを再度検出するようにしたものであ
る。

【００５５】また、本発明装置では、入力データと入力
データに付加されている誤り訂正符号とをそれぞれ一時
格納するデータ格納手段と、誤り訂正符号を用いて入力
データにエラーがあるか否かを検出するエラー検出手段
と、エラー検出手段によりエラーがあると検出された入
力データをデータ格納手段から読み出して誤り訂正した
後、訂正後の入力データを付加されている前記誤り訂正
符号と共にデータ格納手段の訂正前と同じ領域に再度記
憶するエラー訂正手段と、データ格納手段に記憶された
訂正後の入力データおよび誤り訂正符号を読み出して再
度エラー検出するエラー再検出手段とを有する構成とし
たものである。

【００５６】さらに、本発明装置では、記録するデータ
に基づいて誤り訂正符号を生成してデータと共に記録媒
体に記録する記録手段と、記録媒体からデータと誤り訂
正符号とをそれぞれ再生する再生手段とを備える記録再
生装置のデータの誤り訂正装置において、再生手段によ
り再生されたデータと誤り訂正符号をそれぞれ一時格納
するデータ格納手段と、再生手段により再生されたデー
タと誤り訂正符号を用いてデータのエラーを検出するエ
ラー検出回路と、エラー検出回路によりエラーがあると
検出されたデータをデータに付加された誤り訂正符号を
用いて訂正してデータ格納手段の訂正前と同じ領域に再
度格納するエラー訂正回路と、データ格納手段に記憶さ
れた訂正後のデータおよび誤り訂正符号を読み出して再
度エラー検出するエラー再検出手段とを有する構成とし
たものである。

【００５７】また、データ格納手段は、データを格納す
る領域に、データの後に連続してデータに付加されてい
る誤り訂正符号が格納されるデータバッファであり、エ
ラー検出手段またはエラー再検出手段によりエラーなし
と判定されたデータバッファのデータのみを、誤り訂正
符号の部分を飛び越して外部へ読み出し出力する読み出
し手段をさらに有することが、単一のデータバッファを
用いることができ、好ましい。

【００５８】また、データ格納手段は、データと誤り訂
正符号とがそれぞれ専用の領域に別々に格納されるデー
タバッファであり、エラー検出手段またはエラー再検出
手段によりエラーなしと判定されたデータバッファのデ
ータのみを外部へ読み出し出力する読み出し手段をさら
に有することが、単一のデータバッファを用いることが
でき、好ましい。

【００５９】さらに、データ格納手段は、データが格納
されるデータバッファと、誤り訂正符号が格納される格
納部とからなり、データバッファのデータのみを外部へ
読み出し出力する読み出し手段をさらに有することが、
データバッファの容量の増大化を防止することができ好
ましい。

【００６０】

【作用】本発明方法および本発明装置では、入力データ
にエラーがあるときは、エラーを訂正して、データ格納
手段の訂正前と同じ領域に入力データおよび誤り訂正符
号をそれぞれ再度格納した後、データ格納手段から訂正
後の入力データと誤り訂正符号をそれぞれ読み出して、
入力データにエラーがあるか否かを再度検出するように
している。このため、訂正後の入力データおよび誤り訂
正符号が、所定の誤り訂正符号の持つ規則に則った符号
語になっているかどうかを確認することができる。

【００６１】

【実施例】以下、本発明に係るデータのエラー訂正方法
および装置の各実施例を磁気ディスク装置への適用を例
にとって説明する。

【００６２】図１は本発明の第１実施例の構成図を示
す。同図において、磁気ディスク１０は、磁気ヘッド１
１によりデータが記録または再生されるディスク型記録
媒体で、筐体内に収納されている。磁気ヘッド１１は、
リード／ライト制御回路１２を介してエンコーダ／デコ
ーダ１３に接続されている。また、磁気ディスク１０お
よび磁気ヘッド１１は、サーボ制御回路１４の出力信号
により、回転制御および位置制御がなされる。このサー
ボ制御回路１４は、中央処理装置（ＣＰＵ）１５との間
で双方向の信号の送受を行い、ＣＰＵ１５の命令に従っ
て磁気ディスク１０および磁気ヘッド１１を制御する。

【００６３】このＣＰＵ１５と前記エンコーダ／デコー
ダ１３は、データバッファ１６と共にハードディスクコ
ントローラ（ＨＤＣ）１７にそれぞれ接続されている。
ＨＤＣ１７は、本実施例の要部をなす装置で、集積回路
（ＩＣ）により実現されている。このＨＤＣ１７は、デ
ータバッファ１６と双方向のバス２７を介して接続され
ているバッファ制御部１８、ＣＰＵ１５の入出力制御な
どを行うＣＰＵ入出力制御部１９、ドライブ制御部２０
およびホストインターフェイス制御部２５などから構成
されている。ホストインターフェイス制御部２５は、ホ
ストインターフェイス２６を介してホスト（図示せず）
に接続されている。

【００６４】次に、本実施例で用いる磁気ディスク１０
のフォーマットについて説明する。図２は磁気ディスク
１０のフォーマットを説明する図で、同図（Ｂ）に示す
磁気ディスク１０の１回転毎に得られるパルス（図２
（Ａ））の周期の整数分の１の周期のパルスは、セクタ
毎に得られるパルスである。すなわち、磁気ディスク１
０の１回転１トラック毎には、図２（Ｃ）に示すよう
に、（Ｎ＋１）のセクタがそれぞれ設けられている。

【００６５】各セクタは、ＩＤ部とデータ部よりなる。
データ部は、図２（Ｄ）に示すように、「ＰｒｏＳＹ
ＮＣ」、「ＢＹＴＥＳＹＮＣ」、「ＤＡＴＡ」、「Ｅ
ＣＣ」、「ＤＡＴＡＰＡＤ」に分けられる。「Ｐｒｏ
ＳＹＮＣ」は同期用の信号を記録する領域、「ＢＹＴ
ＥＳＹＮＣ」はバイト同期用の信号を記録する領域、
「ＥＣＣ」はＤＡＴＡ部のエラー訂正コードを記録する
領域、「ＤＡＴＡＰＡＤ」はデータ部の無効領域であ
る。

【００６６】「ＤＡＴＡ」、「ＥＣＣ」部分の信号フォ
ーマットを、さらに詳細に図３に示す。データは、連続
する３バイトが異なる３つのブロックに分けられ、それ
ぞれに誤り訂正符号（ＥＣＣコード）が付加され、ま
た、誤り検査符号であるＣＲＣ(cyclic redundancy che
ck)が２バイト付加されている。

【００６７】次に、ドライブ制御部２０の構成について
説明する。図１に示すように、ドライブ制御部２０は、
ＥＣＣ検出回路２１、ＥＣＣ訂正回路２２、ＥＣＣ生成
回路２３およびシーケンサ２４を含んで構成されてい
る。ＥＣＣ生成回路２３は、例えば、図４に示す構成と
されている。

【００６８】図４に示すように、ＥＣＣ生成回路２３
は、それぞれ３段ずつ縦続接続されたシフトレジスタ３
１〜４８、排他的論理和回路４９〜５４、フィードバッ
ク係数回路５５〜６０、切換スイッチＳＷ１、ＳＷ２か
らなり、図３に示した３段に分けたデータを、前記
（２）式の生成多項式で除算する処理を行い、誤り訂正
符号であるＥＣＣコードを生成する。

【００６９】このＥＣＣ生成回路２３の動作について、
図５のタイミングチャートを併せ参照して説明する。こ
の回路へ、データおよびＣＲＣ０、１を入力する時、Ｓ
Ｗ１、ＳＷ２は、それぞれａ側に閉じている。これによ
り、データバス２８に入力されたデータからＣＲＣ０、
１までの信号入力時は、ドライブデータ出力線２９へデ
ータバス２８の入力信号がスイッチＳＷ２を介してその
まま出力される一方、スイッチＳＷ１を介してフィード
バック係数回路５５〜６０に排他的論理和回路５４の出
力がそれぞれフィードバックされるため、シフトレジス
タ３１〜３６、４３〜４８の各出力信号は図５に示す如
くになる。

【００７０】これにより、ＣＲＣ１の入力終了時は、シ
フトレジスタ３１〜４８には３段に分けたデータおよび
ＣＲＣ０、１を（２）式の生成多項式で割った剰余が格
納されている。データおよびＣＲＣ０、１の入力が終了
すると、ＳＷ１、ＳＷ２はそれぞれｂ側に閉じられ、シ
フトレジスタ３１から４８の内容はドライブデータ出力
線２９へはきだされる。この時のシフトレジスタ３１〜
３６、４３〜４８の各出力信号およびドライブデータ出
力線２９への出力データは図５に示す如くになる。ま
た、ＥＣＣ生成回路２３は、データをＣＲＣ（ｃｙｃｌ
ｉｃｒｅｄｕｎｄａｎｃｙｃｈｅｃｋ）の生成多項
式で割り、ＣＲＣ０、１を出力する機能も持っている。

【００７１】このようにして、図１のデータバッファ１
６からバッファ制御部１８およびデータバス２８を介し
て入力されたデータに続いて誤り訂正符号（ＥＣＣ）を
ドライブデータ出力線２９よりエンコーダ／デコーダ１
３へ出力することができ、これによりさらにリード／ラ
イト制御回路１２を介して磁気ヘッド１１により磁気デ
ィスク１０にデータと共にＥＣＣコードおよびＣＲＣコ
ードを書き込むことができる。

【００７２】次に、ＥＣＣ検出回路２１の構成について
説明する。ＥＣＣ検出回路２１は３段に分けたデータお
よび誤り訂正符号から、前記（６ａ）式〜（６ｆ）式で
示したシンドロームを計算する回路で、図６に示すよう
に、シフトレジスタ７１〜８８、排他的論理和回路８９
〜９４、フィードバック係数回路９５〜９９、ゼロ検出
回路１００およびセレクタ１０１からなる。

【００７３】ＥＣＣ検出回路２１は、排他的論理和回路
８９〜９４とゼロ検出回路１００の出力端子およびセレ
クタ１０１の入力端子との間に、それぞれシフトレジス
タ７１〜８８のうち、３つのシフトレジスタが縦続接続
され、さらに、そのフィードバックループにフィードバ
ック係数回路９５〜９９が接続された構成である。但
し、シフトレジスタ７３と排他的論理倭回路８９の間に
は接続線のみが接続されている。

【００７４】次に、このＥＣＣ検出回路２１の動作につ
いて、図７のタイミングチャートを併せ参照して説明す
るに、図１のエンコーダ／デコーダ１３よりドライブデ
ータ出力線６２を介して図６の排他的論理和回路８９〜
９４のそれぞれに再生データが入力される。このときの
ドライブデータ出力線６２を介して入力されたデータか
らＣＲＣ０、１までの信号入力時は、シフトレジスタ７
１〜７６、８３〜８８の出力信号は図７に示すようにな
る。

【００７５】そして、最後の誤り訂正符号ＥＣＣ１７の
入力終了時、シフトレジスタ７１〜８８の値は、エラー
が無いとき、図７に示すように０となる。そこで、この
時にシフトレジスタ７１〜８８の値をゼロ検出回路１０
０でチェックし、エラーの発生をチェックする。

【００７６】また、ＥＣＣ検出回路２１は、図８のフロ
ーチャートに示すように、データをＣＲＣの生成多項式
ＣＲＣ（Ｘ）で除算し（ステップ１１１）、その除算結
果Ｒ（Ｘ）が０であるかどうか判定し（ステップ１１
２）、０のときはエラー無し（ステップ１１３）、０で
ないときはエラー有り（ステップ１１４）と判定する、
エラーの検出機能も含んでいる。

【００７７】次に、ＥＣＣ訂正回路２２の動作を図９の
フローチャートと共に説明する。ＥＣＣ訂正回路２２
は、まず、変数Ｎに初期値”１”を代入した後（ステッ
プ１２１）、ＥＣＣ検出回路２１から１段目のシンドロ
ームＳ０〜Ｓ５を受け取り（ステップ１２２）、（１
０）式より△₃₃を計算する（ステップ１２３）。続い
て、計算した△₃₃が”０”であるか否か判定する（ステ
ップ１２４）。

【００７８】△₃₃≠０の場合には、（１１）式〜（１
３）式を使ってＮ段目の△₃₂〜△₃₀を計算し（ステップ
１２５）、（９）式よりσ₀〜σ₂を求め（ステップ１２
６）、（７）式のｘにαを代入して（７）式が０となる
誤り位置αⁱ¹、αⁱ²、αⁱ³を求め（ステップ１２７）、
さらに、（１４）式より誤り値Ｅ_i1、Ｅ_i2、Ｅ_i3を求め
た後（ステップ１２８）、図１のバッファ制御部１８に
上記の誤り位置αⁱ¹、αⁱ²、αⁱ³と誤り値Ｅ_i1、Ｅ_i2、
Ｅ_i3を出力する（ステップ１２９）。

【００７９】一方、ステップ１２４で△₃₃＝０の判定結
果が得られたときは、（１８）式より△₂₂を計算し、そ
の△₂₂が”０”であるか否か判定する（ステップ１３
０、１３１）。△₂₂≠０の場合には、（１９）式と（２
０）式とを使ってＮ段目の△₂₁と△₂₀を計算し（ステッ
プ１３２）、（１７）式よりσ₀とσ₁を求め（ステップ
１３３）、（１５）式のｘにαを代入して（１５）式が
０となる誤り位置αⁱ¹、αⁱ²を求め（ステップ１３
４）、さらに（２１）式より誤り値Ｅ_i1、Ｅ_i2を求めた
後（ステップ１３５）、バッファ制御部１８に上記の誤
り位置αⁱ¹、αⁱ²と誤り値Ｅ_i1、Ｅ_i2を出力する（ステ
ップ１３６）。

【００８０】一方、ステップ１３１で△₂₂＝０の判定結
果が得られたときは、（２５）式より△₁₁を計算し、そ
の△₁₁が”０”であるか否か判定する（ステップ１３
７、１３８）。△₁₁≠０の場合には、（２６）式を使っ
てＮ段目の△₁₁を計算し（ステップ１３９）、（２４）
式よりσ₀を求め（ステップ１４０）、（２２）式のｘ
にαを代入して（２２）式が０となる誤り位置αⁱ¹を求
め（ステップ１４１）、さらに（２７）式より誤り値Ｅ
_i1を求めた後（ステップ１４２）、バッファ制御部１８
に上記の誤り位置αⁱ¹と誤り値Ｅ_i1を出力する（ステッ
プ１４３）。

【００８１】上記のステップ１２９、１３６または１４
３の処理が終ると、ＥＣＣ訂正回路２２は、引き続いて
変数Ｎの値を”１”インクリメントし（ステップ１４
４）、そのインクリメント後の変数Ｎが３より大である
か否か判定する（ステップ１４５）。Ｎ≦３のときは、
上記のステップ１２２から１４４までの処理を繰り返
す。ステップ１４５でＮ＝４の判定結果が得られたとき
は、処理を終了する。

【００８２】次に、上記の各構成部からなる第１実施例
の動作について、図１０および図１１を用いて説明す
る。図１０はＨＤＣ１７の制御動作のフローチャートを
示し、図１１はデータバッファ１６の記憶構成を示す。

【００８３】図１０において、ＨＤＣ１７は、データリ
ード時（再生時）、まずフラグを”１”とする。かつ、
ＨＤＣ１７は、データバッファ１６のリードポイントを
示す変数Ｒに初期値Ｋを代入した後（ステップ１５
０）、磁気ディスク１０から再生され、リード／ライト
制御回路１２、エンコーダ／デコーダ１３をそれぞれ介
して入力されたデータ（リードデータ）を、データバッ
ファ１６にアドレスＫから書き込む（ステップ１５１）
と同時に、リードデータをＥＣＣ検出回路２１に入力す
る（ステップ１５２）。

【００８４】ＨＤＣ１７は、リードデータに続いて磁気
ディスク１０から読み出された誤り訂正符号であるＥＣ
Ｃコード（ＣＲＣも含む）をデータバッファ１６に続け
て書き込み（ステップ１５３）、また、ＥＣＣ検出回路
２１に入力する（ステップ１５４）。ＨＤＣ１７内のＥ
ＣＣ検出回路１９は、リードデータのエラーの有無をチ
ェックし、エラーを検出したときは、前記フラグを０と
し、かつ、変数Ｊに前記初期値Ｋを代入した後（ステッ
プ１５６）、生成したシンドロームをＥＣＣ訂正回路２
２に入力する（ステップ１５７）。

【００８５】ＥＣＣ訂正回路２２は、入力されたシンド
ロームより、図９と共に説明した処理によりエラーの位
置（誤り位置）とエラー値（誤り値）を計算し（ステッ
プ１５８）、前記した３つのシンドロームΔ₃₃、Δ₂₂お
よびΔ₁₁がすべて０であるか否かにより、訂正不能エラ
ー発生かどうか判定する（ステップ１５９）。すべて０
のときは、訂正不能エラー発生と判断して異常終了し
（ステップ１６０）、そうでないときは、ステップ１５
８で計算したエラーの位置と値とを図１のバッファ制御
部１８に転送する（ステップ１６１）。

【００８６】一方、ＨＤＣ１７内のシーケンサ２４は、
上記のステップ１６１によりＥＣＣ訂正回路２２からエ
ラー位置とエラー値とが入力されているか判定し（ステ
ップ１６２）、入力されているときは、バッファ制御部
１８によりアドレスＪのデータを入力エラー値、エラー
位置を基に訂正させる（ステップ１６３）。

【００８７】例えば、ある一つのセクタより読み出され
た第１のデータにおいてエラーが発生し、次のセクタか
ら読み出される第２のデータを読み込む間にエラーの位
置と値の計算が終了したとすると、第２のデータのＥＣ
Ｃコード読み込み後に、誤り値、誤り位置が送られてい
ることを検出する（ステップ１６２）。さらに、次のセ
クタから読み出される第３のデータとの間のギャップ
（図２（Ｃ）、（Ｄ）にて示したＩＤ部、ＤＡＴＡＰ
ＡＤ等の時間）を利用して、バッファ制御部１８は、デ
ータバッファ１６内の第１のデータを訂正する（ステッ
プ１６３）。これにより、データバッファ１６のデータ
および誤り訂正符号は、訂正前の領域と同じ領域に再度
書込まれる。

【００８８】ステップ１６３の訂正処理が終了すると、
シーケンサ２４は、バッファ制御部１８を制御して、デ
ータバッファ１６のアドレスＪから５３２バイト分、す
なわち、データバッファ１６のアドレスＫ（＝Ｊ）から
５１２バイトのデータおよび２０バイトのＥＣＣコード
（ＣＲＣ含む）からなる１セクタ分の読み出し信号をＥ
ＣＣ検出回路２１に転送させる（ステップ１６４）。

【００８９】続いて、シーケンサ２４は、この入力され
た５３２バイトをＥＣＣ検出回路２１に入力させる（ス
テップ１６５、１６６）。これにより、ＥＣＣ検出回路
２１は、訂正後のデータおよび誤り訂正符号に基づい
て、再度、誤り検出動作を行う（ステップ１６７）。

【００９０】この結果、エラーが検出されないときは、
ＨＤＣ１７は、前記フラグを１として、データを上位装
置である図示しないホストコンピュータ（ホスト）に送
る許可を出す（ステップ１６８）。そして、ＨＤＣ１７
は、次のセクタのデータ待ちの状態となり（ステップ１
６９）、最終セクタのデータ入力が終了したかどうか判
定し（ステップ１７０）、終了していないときは、変数
Ｋを１セクタ長に対応する値「５３２」を加算して（ス
テップ１７１）、再び、前記ステップ１５１の処理に戻
る。

【００９１】上記の動作が繰り返されることにより、デ
ータバッファ１６には、図１１に示すように、第１のセ
クタから読み出されたデータＤＡＴＡ１と誤り訂正符号
ＥＣＣ１とが、それぞれ連続してアドレスＫからＫ＋５
３１まで書込まれ、続いて第２のセクタから読み出され
たデータＤＡＴＡ２と誤り訂正符号ＥＣＣ２とが引き続
いて連続して書込まれ、以下同様にして次々と各セクタ
のデータと誤り訂正符号とが連続して書込まれる。

【００９２】なお、図１０のステップ１６７でエラー有
りの判定結果が得られたときは、エラー訂正不能と判断
して、異常終了する（ステップ１７２）。また、ステッ
プ１６２において、誤り位置および誤り値の入力がない
と判定されたときは、リードデータが正常であると判定
して、ステップ１６９の次のデータ待ちの状態となる。

【００９３】また、ホストインターフェイス制御部２５
は、前記フラグが１のとき、データを送信する許可を
得、変数ＬにＫの値を代入し（ステップ１７３）、変数
ＲがＬ以下のときは、アドレスＲからＲ＋５１１までの
データをホストインターフェイス２６を介してホストに
転送する（ステップ１７４）。次に、リードポインタＲ
に「５３２」を加算し（ステップ１７６）、再び、ステ
ップ１７３〜１７５の処理を行う。これにより、データ
バッファ１６に格納されているデータおよび誤り訂正符
号のうち、誤り訂正符号の格納領域を飛び越して、デー
タ領域のデータのみがホストに転送される。

【００９４】このように動作することにより、本実施例
によれば、ＥＣＣのマルチ訂正を行ったあとで訂正され
たコードがリードソロモン符号およびＣＲＣ符号の規則
にのっとっているか確認できるので、誤訂正率を、本来
リードソロモン符号の持っている誤訂正率より落さず
に、ＥＣＣのマルチ訂正を行うことができる。また、ホ
ストコンピュータには、訂正済みのデータのみを送信す
ることができる。また、本実施例では、データバッファ
１６の各データの格納領域とＥＣＣ格納領域とは、訂正
前と後で同一であるため、記憶容量の増大化を防止する
ことができる。

【００９５】次に、本発明の第２実施例について説明す
る。本実施例は、第１実施例に比較して、ＨＤＣ１７の
ハードウェア構成は同一であるが、データバッファ１６
の構成およびバッファ制御部１８の制御動作が異なる。

【００９６】本実施例の動作を、図１２および図１３を
用いて説明する。図１２はＨＤＣ１７の制御動作のフロ
ーチャートを示し、図１３はデータバッファ１６の記憶
構成を示し、それぞれ図１０および図１１と同一部分に
は同一符号を付し、その説明を省略する。ＨＤＣ１７
は、リードデータに続いて、磁気ディスク１０から読み
出された誤り訂正符号であるＥＣＣコード（ＣＲＣも含
む）をデータバッファ１６のリードデータ格納領域とは
異なるアドレスＭに続けて書き込み（ステップ１８
１）、またＥＣＣ検出回路２１に入力する（ステップ１
５４）。

【００９７】ステップ１６３の訂正処理が終了すると、
シーケンサ２４は、バッファ制御部１８を制御してデー
タバッファ１６のアドレスＪから５１２バイト分、すな
わち、データバッファ１６のアドレスＫ（＝Ｊ）から５
１２バイトの訂正後のデータをＥＣＣ検出回路２１に転
送させた後（ステップ１８２）、データバッファ１６の
アドレスＭから２０バイト分、すなわち、データバッフ
ァ１６のアドレスＭから２０バイトの訂正後の誤り訂正
符号をＥＣＣ検出回路２１に転送させる（ステップ１８
３）。これにより、ＥＣＣ検出回路２１は、訂正後のデ
ータおよび誤り訂正符号に基づいて、再度、誤り検出動
作を行う（ステップ１６５〜１６７）。

【００９８】この結果、エラーが検出されないときは、
ＨＤＣ１７は、前記フラグを１として、データを上位装
置である図示しないホストコンピュータ（ホスト）に送
る許可を出す（ステップ１６８）。そして、ＨＤＣ１７
は、次のセクタのデータ待ちの状態となり（ステップ１
６９）、最終セクタのデータ入力が終了したかどうか判
定し（ステップ１７０）、終了していないときは、変数
Ｋに値「５１２」を加算し（ステップ１８４）、変数Ｍ
に「２０」を加算して（ステップ１８５）、再び、前記
ステップ１５１の処理に戻る。

【００９９】上記の動作が繰り返されることにより、デ
ータバッファ１６には、図１３に示すように、各セクタ
から読み出されたデータＤＡＴＡ１、ＤＡＴＡ
２、．．．と誤り訂正符号ＥＣＣ１、ＥＣＣ２、．．．
とがそれぞれの専用領域Ａ、Ｂに別々に書込まれること
となる。

【０１００】また、ホストインターフェイス制御部２５
は、前記フラグが１のときデータを送信する許可を得、
変数ＬにＫの値を代入した後（ステップ１７３）、アド
レスＬからＬ＋５１１までのデータをホストインターフ
ェイス２６を介してホストに転送する（ステップ１８
６）。

【０１０１】次に、リードポインタＲに「５３２」を加
算し（ステップ１７６）、再び、ステップ１７３、１８
６および１７６の処理を行う。これにより、データバッ
ファ１６のデータ専用領域Ａに格納されているデータの
みがホストに転送される。従って、本実施例によれば、
各データはデータバッファ１６のデータ専用領域Ａに連
続して格納されているので、第１実施例のような誤り訂
正符号格納領域を飛び越す処理は必要ない。

【０１０２】このように動作することにより、本実施例
は、ＥＣＣのマルチ訂正を行ったあとで訂正されたコー
ドが、リードソロモン符号およびＣＲＣ符号の規則にの
っとっているか確認できるので、誤訂正率を本来リード
ソロモン符号の持っている誤訂正率より落さずに、ＥＣ
Ｃのマルチ訂正を行うことができる。また、ホストコン
ピュータには、訂正済みのデータのみを送信することが
できる。また、本実施例も、データバッファ１６の各デ
ータの格納領域とＥＣＣ格納領域とは訂正前と後で同一
であるため、記憶容量の増大化を防止することができ
る。

【０１０３】次に、本発明の第３実施例について図１４
乃至図１７を用いて説明する。図１４は本発明の第３実
施例の構成図、図１５はバッファ制御部の中のＥＣＣ格
納部の一例のブロック図、図１６は本実施例のＨＤＣ１
７の制御動作のフローチャート、図１７はデータバッフ
ァ１６の記憶構成を示す。これらの図は、それぞれ図
１、図１２および図１３と同一部分には同一符号を付
し、その説明を省略する。

【０１０４】本実施例は、図１４のバッファ制御部１９
０内にＥＣＣ格納部１９１を有する点が前記の実施例と
異なるだけである。すなわち、バッファ制御部１９０
は、図１５に示す如く、２０バイト格納ＦＩＦＯ２０１
および２０２がそれぞれ縦続接続された構成のＥＣＣ格
納部１９１を有し、ＥＣＣコード（ＣＲＣ含む）をデー
タバッファ１６とは別のメモリ素子に格納するようにし
たものである。

【０１０５】本実施例の動作について説明する。ＨＤＣ
１７は、リードデータに続いて磁気ディスク１０から読
み出された誤り訂正符号であるＥＣＣコード（ＣＲＣも
含む）を、データバッファ１６とは異なるバッファ制御
部１９０内のＥＣＣ格納部１９１の１段目のＦＩＦＯ２
０１に書き込み（ステップ２１１）、また、ＥＣＣ検出
回路２１に入力する（ステップ１５４）。

【０１０６】エラーが検出されたときは、ＥＣＣ検出回
路２１は、シンドロームをＥＣＣ訂正回路２２に入力す
る（ステップ１５７）。また、ＥＣＣ格納部１９１の第
１段目のＦＩＦＯ２０１に格納されていた、２０バイト
のＥＣＣコードを、ＥＣＣ格納部１９１の第２段目ＦＩ
ＦＯ２０２に移す（ステップ２１２）。続いて、ＥＣＣ
訂正回路２２は、シンドロームよりエラーの位置と値を
計算し（ステップ１５８）、バッファ制御部１９０に転
送する（ステップ１６１）。

【０１０７】ＨＤＣ１７は、上記のステップ１６１によ
り、ＥＣＣ訂正回路２２からエラー位置とエラー値とが
入力されているか判定し（ステップ１６２）、入力され
ているときは、バッファ制御部１９０によりアドレスＪ
のデータを入力エラー値を基に訂正させるとともに、Ｅ
ＣＣ格納部１９１の第２段目２０２に格納されていた、
誤り訂正符号を訂正する（ステップ１６３）。誤り訂正
符号は、エラー訂正線２０３を用いて訂正する。

【０１０８】ステップ１６３の訂正処理が終了すると、
シーケンサ２４は、バッファ制御部１９０を制御して、
データバッファ１６のアドレスＪから５１２バイト分、
すなわち、データバッファ１６のアドレスＫ（＝Ｊ）か
ら５１２バイトの訂正後のデータをＥＣＣ検出回路２１
に転送させた後（ステップ１８２）、ＥＣＣ格納部１９
１の第２段目ＦＩＦＯ２０２に一時格納されている訂正
後の２０バイトの誤り訂正符号をＥＣＣ検出回路２１に
転送させる（ステップ２１３）。これにより、ＥＣＣ検
出回路２１は、訂正後のデータおよび誤り訂正符号に基
づいて、再度、誤り検出動作を行う（ステップ１６５〜
１６７）。

【０１０９】この結果、エラーが検出されないときは、
ＨＤＣ１７は、前記フラグを１として、データを上位装
置である図示しないホストコンピュータ（ホスト）に送
る許可を出す（ステップ１６８）。そして、ＨＤＣ１７
は、次のセクタのデータ待ちの状態となり（ステップ１
６９）、最終セクタのデータ入力が終了したかどうか判
定し（ステップ１７０）、終了していないときは、変数
Ｋに値「５１２」を加算した後（ステップ２１４）、再
び前記ステップ１５１の処理に戻る。

【０１１０】上記の動作が繰り返されることにより、デ
ータバッファ１６には、図１７に示すように、各セクタ
から読み出されたデータＤＡＴＡ１、ＤＡＴＡ
２、．．．のみが書込まれることとなる。従って、本実
施例によれば、各データは、データバッファ１６に連続
して格納されているので、第１実施例のような誤り訂正
符号格納領域を飛び越す処理は必要ない。

【０１１１】このように動作することにより、本実施例
によれば、ＥＣＣのマルチ訂正を行ったあとで訂正され
たコードがリードソロモン符号およびＣＲＣ符号の規則
にのっとっているか否かを確認できるので、誤訂正率を
本来リードソロモン符号の持っている誤訂正率より落さ
ずにＥＣＣのマルチ訂正を行うことができる。また、ホ
ストコンピュータには、訂正済みのデータのみを送信す
ることができる。さらに、本実施例も、データバッファ
１６の各データの格納領域は訂正前と後で同一であるた
め、記憶容量の増大化を防止することができる。

【０１１２】次に、本発明の第４実施例について図１８
乃至図２０を用いて説明する。図１８は本発明の第４実
施例の構成図、図１９は本実施例のＨＤＣに対してＣＰ
Ｕが設定するコマンドの一部および実行したコマンドの
実行結果を示すステータスレジスタの一部を示す図、図
２０は本実施例の制御動作のフローチャートを示し、そ
れぞれ図１、図１２および図１３と同一部分には同一符
号を付し、その説明を省略する。

【０１１３】図１８において、ＨＤＣ３００は、本実施
例の要部をなす装置で、集積回路（ＩＣ）により実現さ
れている。このＨＤＣ３００は、データバッファ１６と
双方向のバス２７を介して接続されているバッファ制御
部３０１、ＣＰＵ３１０の入出力制御などを行うＣＰＵ
入出力制御部１９、ドライブ制御部３０２およびホスト
インターフェイス制御部３０７などから構成されてい
る。ホストインターフェイス制御部３０７は、シーケン
サ３０８を有している。

【０１１４】また、ドライブ制御部３０２は、ＥＣＣ検
出回路２１、ＥＣＣ生成回路２３、シーケンサ３０３、
セクタカウンタ３０４、コマンドレジスタ３０５、ステ
ータスレジスタ３０６などから構成されている。ＥＣＣ
検出回路２１により求められたシンドロームを、ＣＰＵ
３１０は、リード命令線６３，データ線６４を用いて読
み出すことができる。

【０１１５】上記のコマンドレジスタ３０５には、図１
９（Ａ）に示すように、リードコマンド、訂正確認コマ
ンド、ホストへのデータ転送コマンドなどが、ＣＰＵ３
１０により設定される。リードコマンドは、ＣＰＵ３１
０により指示されたセクタのデータおよびＥＣＣを読
み、データバッファ１６に格納したり、ＥＣＣエラーチ
ェックのためのコマンドである。また、訂正確認コマン
ドは、データバッファ１６内の訂正データのＥＣＣエラ
ーチェックを行わせる時に用いられるコマンドである。
さらに、ホストへのデータ転送コマンドは、データバッ
ファ１６内のデータをホストへ転送するときのコマンド
である。

【０１１６】また、ステータスレジスタ３０６は、図１
９（Ｂ）に示す如く、８ビットのうち下位２ビットが、
ＥＣＣエラーチェック結果が異常を示すビット（ＥＣＣ
ＮＧステータス）と、正常であることを示すビット（Ｅ
ＣＣＯＫステータス）とに割付けられている。

【０１１７】次に、本実施例の動作について図１８およ
び図２０と共に説明する。データリード時、ＣＰＵ３１
０は、まず、サーボ制御回路１４を制御して、磁気ヘッ
ド１１を磁気ディスク１０の希望するセクタのあるトラ
ックに位置付けする（ステップ４０１）。次に、読み出
したいセクタの開始ナンバとセクタ数をセクタカウンタ
３０４にセットする（ステップ４０２）。例えば、セク
タ＃１、セクタ＃２、セクタ＃３のデータを読み出す場
合、セクタカウンタ３０４には、”１”と”３”とがセ
ットされる。次に、ＣＰＵ３１０は、リードコマンドを
ＨＤＣ３００に発行し（ステップ４０３）、ＨＤＣ３０
０から終了割込みが入るのを待つ（ステップ４０４）。

【０１１８】ＨＤＣ３００は、目的のセクタから読み出
されたデータをデータバッファ１６に書込む。例えば、
セクタ＃１、セクタ＃２、セクタ＃３のデータを読み出
す場合、ＨＤＣ３００は、セクタ＃１のリードデータＤ
ＡＴＡ１を磁気ディスク１０から読み出し、ＤＡＴＡ１
をデータバッファ１６のデータ格納領域のアドレスＫか
ら書込むと同時に、ＥＣＣ検出回路２１に入力する（ス
テップ４０５）。

【０１１９】次に、リードデータに続いて磁気ディスク
１０から読み出されたＥＣＣコード（ＣＲＣ含む）をデ
ータバッファ１６のＥＣＣ格納領域に書込むと同時に、
ＥＣＣ検出回路２１に入力する（ステップ４０６）。Ｈ
ＤＣ３００は、１セクタのデータ読み込み終了時、ＥＣ
Ｃエラーの発生の有無を判定し（ステップ４０７）、エ
ラーが発生していないときは、セクタナンバを”１”イ
ンクリメントし（ステップ４０８）、セクタ数を”１”
デクリメントした後（ステップ４０９）、セクタ数が”
０”になったかどうか、すなわち、読み出したいセクタ
数分の処理が終ったかどうか判定する（ステップ４１
０）。

【０１２０】セクタ数が”０”でないときは、再びステ
ップ４０５の処理に戻る。エラーの発生がないときに
は、以下、上記と同様の動作が繰り返され、読み出そう
とする最後のセクタの読み込み終了時、ＥＣＣ検出回路
２１は、ＥＣＣＯＫステータスを発行して、ステータス
レジスタ３０６にセットし（ステップ４１２）、コマン
ドの実行を終了して（ステップ４１３）、ＣＰＵ３１０
に割込みを発行し、動作を終了する（ステップ４１
４）。

【０１２１】このようにして、エラーの発生がないとき
には、読み出そうとする各セクタのリードデータがデー
タバッファ１６のデータ格納領域に次々と書込まれ、ま
た、各セクタから読み出されたＥＣＣコード（ＣＲＣ含
む）がデータバッファ１６のＥＣＣ格納領域に次々と格
納される。従って、データバッファ１６の格納状態は図
１３と同様となる。

【０１２２】一方、ある一つのセクタのデータ読み込み
終了時にエラーが検出されたときは（ステップ４０
７）、ＥＣＣ検出回路２１は、ＥＣＣＮＧステータスを
発行して、ステータスレジスタ３０６にセットし（ステ
ップ４１１）、コマンドの実行を終了して（ステップ４
１３）、ＣＰＵ３１０に割込みを発行し、動作を終了す
る（ステップ４１４）。例えば、セクタ＃２の処理中に
エラーが発生した場合は、セクタ＃３の処理は行わずに
終了する。

【０１２３】ＣＰＵ３１０は、ＨＤＣ３００からの割込
み信号を受け取ると（ステップ４０４）、ステータスレ
ジスタ３０６の内容を読みにいき、ステータスレジスタ
がＥＣＣＯＫステータスかＥＣＣＮＧステータスかを判
定する（ステップ４１５、４１６）。

【０１２４】ＥＣＣＮＧステータスが検出されると、Ｃ
ＰＵ３１０は、ＥＣＣ検出回路２１からシンドロームＳ
０〜Ｓ５を読み出し（ステップ４１７）、これに基づい
てエラーの位置とエラー値とを計算し（ステップ４１
８）、セクタカウンタ３０４から読み出したエラーセク
タナンバと計算したエラー位置およびエラー値とを基
に、データバッファ１６の中のデータを正しい値に上書
きして訂正する（ステップ４１９）。ＣＰＵ３１０は続
いて、訂正確認コマンドをＨＤＣ３００に発行して（ス
テップ４２０）、コマンドレジスタ３０５にセットした
後、終了割込みを待つ（ステップ４２１）。

【０１２５】ＨＤＣ３００は、上記の訂正確認コマンド
を受け取ると、データバッファ１６内に格納されている
訂正されたデータおよび／またはＥＣＣコード（ＣＲＣ
含む）を有する１セクタ分のデータおよびＥＣＣコード
（ＣＲＣ含む）をＥＣＣ検出回路２１へ入力する（ステ
ップ４２２）。ＥＣＣ検出回路２１は、入力された１セ
クタ分のデータおよびＥＣＣコード（ＣＲＣ含む）にエ
ラーが発生しているか否か前記した方法で検出し（ステ
ップ４２３）、エラーが検出されないときは、ＥＣＣＯ
Ｋステータスを発行してステータスレジスタ３０６にセ
ットし（ステップ４２４）、コマンドの実行を終了して
（ステップ４２６）、ＣＰＵ３１０に割込みを発行し動
作を終了する（ステップ４２７）。

【０１２６】一方、訂正後のデータおよびＥＣＣコード
（ＣＲＣ含む）に、またエラーを検出したときには、Ｅ
ＣＣ検出回路２１は、ＥＣＣＮＧステータスを発行して
ステータスレジスタ３０６にセットし（ステップ４２
５）、コマンドの実行を終了して（ステップ４２６）、
ＣＰＵ３１０に割込みを発行し動作を終了する（ステッ
プ４２７）。

【０１２７】ＣＰＵ３１０は、ＨＤＣ３００からの割込
み信号を受け取ると（ステップ４２１）、ステータスレ
ジスタ３０６の内容を読みにいき、ステータスレジスタ
がＥＣＣＯＫステータスかどうかを判定し（ステップ４
２８）、ＥＣＣＯＫステータスであると判定すると、再
度リードコマンドを発行し（ステップ４０３）、残りの
セクタ、例えば、セクタ＃３のリードデータをステップ
４０５以降により処理する。

【０１２８】残りのセクタの処理がエラー無しに終了し
た場合は、ＨＤＣ３００は、ＥＣＣＯＫステータスを発
行して、ステータスレジスタ３０６にセットし（ステッ
プ４１２）、コマンドの実行を終了して（ステップ４１
３）、ＣＰＵ３１０に割込みを発行し動作を終了する
（ステップ４１４）。ＣＰＵ３１０は、上記のＥＣＣＯ
Ｋステータスを読むと（ステップ４０４、４１５）、Ｈ
ＤＣ３００にホストへのデータ転送コマンドを発行し
（ステップ４２９）、コマンドレジスタ３０５にセット
した後、終了割込みを待つ（ステップ４３０）。

【０１２９】ＨＤＣ３００内のホストインターフェイス
制御部３０７のシーケンサ３０８は、上記のデータ転送
コマンドを受け取ると、データバッファ１６に格納され
ている各セクタのデータ（ここではセクタ＃１、セクタ
＃２、セクタ＃３のリードデータまたはその訂正データ
ＤＡＴＡ１、ＤＡＴＡ２、ＤＡＴＡ３）をホストへ転送
した後（ステップ４３１）、コマンドの実行を終了して
（ステップ４３２）、ＣＰＵ３１０に割込みを発行し、
動作を終了する（ステップ４３３）。

【０１３０】ＣＰＵ３１０は、この割込み通知を受け取
ると（ステップ４３０）、リード動作を終了する（ステ
ップ４３４）。なお、ＣＰＵ３１０は、ステップ４２８
において、訂正後のデータおよびＥＣＣコード（ＣＲＣ
含む）にエラー発生ありを示すＥＣＣＮＧステータスを
検出したときは、訂正不可能エラー発生と判断して動作
を終了する（ステップ４３５）。また、ＣＰＵ３１０
は、ステップ４１６でＥＣＣＮＧステータスを検出でき
ないときは、ステータスレジスタ３０６からＥＣＣＯＫ
ステータスとＥＣＣＮＧステータスのいずれも検出でき
ないため、他のエラー処理を行う（ステップ４３６）。

【０１３１】本実施例によれば、他の実施例と同様に、
ＥＣＣのマルチ訂正を行った後で訂正されたコードがリ
ードソロモン符号およびＣＲＣ符号の規則にのっとって
いるか否かを確認できるので、誤訂正率を本来リードソ
ロモン符号の持っている誤訂正率より落さずに、ＥＣＣ
のマルチ訂正を行うことができる。また、ホストには、
訂正済みのデータのみを送信することができる。さら
に、本実施例も、データバッファ１６の各データの格納
領域は訂正前と後で同一であるため、記憶容量の増大化
を防止することができる。

【０１３２】なお、上記の各実施例のように、訂正後の
データを再度チェックすること自体は知られている（例
えば、特開平１−１１６９６９号公報）。しかし、この
公知技術は、訂正の終了したデータについて、誤り検出
符号（すなわち、ＣＲＣ）を用いて誤り訂正のチェック
を行う（上記公報第４０２頁右上欄第１行〜第７行参
照）もので、本発明のようなＥＣＣコードとＣＲＣコー
ドの両方を用いて行うものではない。

【０１３３】また、上記の公知技術は、目的が効率よく
データ転送することにあるため、バッファメモリにデー
タの読み出し、誤り訂正、誤りチェック、外部装置の転
送のそれぞれのための計４つの一時保存領域を設けて並
行処理を行う（上記公報の例えば第４０５頁左下欄第８
行〜第１５行参照）ものであるのに対し、誤訂正確率が
誤り訂正符号が本来持つ誤訂正確率よりも悪化しないエ
ラー処理を行うことを目的とする本発明では、データバ
ッファの記憶領域を共通に用いるものである。

【０１３４】なお、以上の各実施例では、磁気ディスク
装置（ハードディスク装置など）への適応を例にとり説
明したが、本発明は、これに限定されるものではなく、
光ディスク、光磁気ディスクなど、磁気ディスク以外の
ディスク型記録媒体、あるいはテープ状記録媒体を用い
た記録再生装置、さらにはデータ伝送についても同様に
適用することができる。

【０１３５】

【発明の効果】以上説明したように、本発明方法および
装置によれば、訂正後の入力データと誤り訂正符号をそ
れぞれ読み出して入力データにエラーがあるか否かを再
度検出することにより、訂正後の入力データおよび誤り
訂正符号が所定の誤り訂正符号の持つ規則に則った符号
語になっているかどうかを確認するようにしているた
め、複数バイトエラー訂正において誤訂正率を、本来の
誤り訂正符号の持つ誤訂正確率まで低下させることがで
きる。その結果、従来に比し、誤訂正率を向上すること
ができ、よって、記録媒体の記録密度の向上に寄与する
ところ大である。また、データ格納手段の各データの格
納領域が訂正前と後で同一であるため、記憶容量の増大
化を防止することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例のシステム構成図である。

【図２】本発明が適用される磁気ディスクの記録フォー
マットの一例を示す図である。

【図３】図２の磁気ディスクのデータ部の記録フォーマ
ットの一例を示す図である。

【図４】図１のＥＣＣ生成回路の一例の構成図である。

【図５】図４の動作説明用タイミングチャートである。

【図６】図１のＥＣＣ検出回路の一例の構成図である。

【図７】図６の動作説明用タイミングチャートである。

【図８】ＥＣＣ検出回路の他の機能を説明するフローチ
ャートである。

【図９】図１のＥＣＣ訂正回路の制御動作を示すフロー
チャートである。

【図１０】本発明の第１実施例の要部の動作説明用フロ
ーチャートである。

【図１１】図１のデータバッファの記憶状態を示す図で
ある。

【図１２】本発明の第２実施例の要部の動作説明用フロ
ーチャートである。

【図１３】本発明の第２実施例のデータバッファの記憶
状態を示す図である。

【図１４】本発明の第３実施例のシステム構成図であ
る。

【図１５】図１４のＥＣＣ格納部の一例のブロック図で
ある。

【図１６】本発明の第３実施例の要部の動作説明用フロ
ーチャートである。

【図１７】図１４のデータバッファの記憶状態を示す図
である。

【図１８】本発明の第４実施例のシステム構成図であ
る。

【図１９】図１８の要部の制御コマンドとステータスレ
ジスタビット割付けを説明する図である。

【図２０】本発明の第４実施例の要部の動作説明用フロ
ーチャートである。

【図２１】従来の一例の構成図である。

【図２２】図２１のデータフォーマットおよび課題を説
明する図である。

【符号の説明】

１０…磁気ディスク、１１…磁気ヘッド、１４…サーボ
制御回路、１５、３１０…中央処理装置（ＣＰＵ）、１
６…データバッファ、１７、３００…ハードディスクコ
ントローラ（ＨＤＣ）、１８、１９０、３０１…バッフ
ァ制御部、１９…ＣＰＵ入出力制御部、２０、３０２…
ドライブ制御部、２１…ＥＣＣ検出回路、２２…ＥＣＣ
訂正回路、２３…ＥＣＣ生成回路、２４、３０３、３０
８…シーケンサ、２５、３０７…ホストインターフェイ
ス制御部、１９１…ＥＣＣ格納部、３０４…セクタカウ
ンタ、３０５…コマンドレジスタ、３０６…ステータス
レジスタ。

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ１１Ｂ 20/18 ５５２Ｚ 8940−5Ｄ (72)発明者仁科昌俊神奈川県小田原市国府津2880番地株式会社日立製作所ストレージシステム事業部内

Claims

【特許請求の範囲】

【請求項１】入力データと該入力データに付加されて
いる誤り訂正符号とをそれぞれデータ格納手段に一時格
納すると共に、該誤り訂正符号を用いて該入力データに
エラーがあるか否かを検出し、該入力データにエラーが
あるときは該エラーを訂正して、該データ格納手段の訂
正前と同じ領域に該入力データおよび誤り訂正符号をそ
れぞれ再度格納した後、該データ格納手段から該訂正後
の入力データと誤り訂正符号をそれぞれ読み出して、該
入力データにエラーがあるか否かを再度検出することを
特徴とするデータのエラー訂正方法。
【請求項２】記録するデータに基づいて誤り訂正符号
を生成して該データと共に記録媒体に記録する記録手段
と、該記録媒体から該データと誤り訂正符号とをそれぞ
れ再生する再生手段とを備える記録再生装置のデータの
エラー訂正方法において、前記再生手段により再生されたデータと誤り訂正符号と
をデータ格納手段にそれぞれ一時格納すると共に、前記
再生手段により再生されたデータと誤り訂正符号とを用
いて該データのエラーを検出し、エラーがあると検出さ
れたデータを該データに付加された誤り訂正符号を用い
て訂正して、前記データ格納手段の訂正前と同じ領域に
再度格納した後、該データ格納手段に記憶された該訂正
後のデータおよび誤り訂正符号を読み出して、再度エラ
ー検出することを特徴とするデータのエラー訂正方法。
【請求項３】入力データと該入力データに付加されて
いる誤り訂正符号とをそれぞれ一時格納するデータ格納
手段と、該誤り訂正符号を用いて該入力データにエラーがあるか
否かを検出するエラー検出手段と、該エラー検出手段によりエラーがあると検出された入力
データをデータ格納手段から読み出して誤り訂正した
後、訂正後の該入力データを付加されている前記誤り訂
正符号と共に該データ格納手段の訂正前と同じ領域に再
度記憶するエラー訂正手段と、該データ格納手段に記憶された該訂正後の入力データお
よび誤り訂正符号を読み出して再度エラー検出するエラ
ー再検出手段とを有することを特徴とするデータのエラ
ー訂正装置。
【請求項４】記録するデータに基づいて誤り訂正符号
を生成して該データと共に記録媒体に記録する記録手段
と、該記録媒体から該データと誤り訂正符号とをそれぞ
れ再生する再生手段とを備える記録再生装置のデータの
エラー訂正装置において、前記再生手段により再生されたデータと誤り訂正符号を
それぞれ一時格納するデータ格納手段と、前記再生手段により再生されたデータと誤り訂正符号を
用いて該データのエラーを検出するエラー検出回路と、該エラー検出回路によりエラーがあると検出されたデー
タを該データに付加された誤り訂正符号を用いて訂正し
て、前記データ格納手段の訂正前と同じ領域に再度格納
するエラー訂正回路と、該データ格納手段に記憶された該訂正後のデータおよび
誤り訂正符号を読み出して再度エラー検出するエラー再
検出手段とを有することを特徴とするデータのエラー訂
正装置。
【請求項５】前記データ格納手段は、前記データを格
納する領域に、該データの後に連続して該データに付加
されている前記誤り訂正符号が格納されるデータバッフ
ァであり、前記エラー検出手段または前記エラー再検出
手段によりエラーなしと判定された該データバッファの
データのみを、該誤り訂正符号の部分を飛び越して外部
へ読み出し出力する読み出し手段をさらに有することを
特徴とする請求項３または４記載のデータのエラー訂正
装置。
【請求項６】前記データ格納手段は、前記データと前
記誤り訂正符号とがそれぞれ専用の領域に別々に格納さ
れるデータバッファであり、前記エラー検出手段または
前記エラー再検出手段によりエラーなしと判定された該
データバッファのデータのみを外部へ読み出し出力する
読み出し手段をさらに有することを特徴とする請求項３
または４記載のデータのエラー訂正装置。
【請求項７】前記データ格納手段は、前記データが格
納されるデータバッファと、前記誤り訂正符号が格納さ
れる格納部とからなり、該データバッファのデータのみ
を外部へ読み出し出力する読み出し手段をさらに有する
ことを特徴とする請求項３または４記載のデータのエラ
ー訂正装置。
【請求項８】前記エラー検出回路、エラー訂正回路お
よびエラー再検出手段は、それぞれ同一のコントローラ
用集積回路内に設けられていることを特徴とする請求項
４記載のデータのエラー訂正装置。
【請求項９】外部よりの命令に応じて記録媒体へのデ
ータの記録と該記録媒体からのデータの再生とを制御す
る中央処理装置と、記録するデータに基づいて誤り訂正
符号を生成する誤り訂正符号生成回路と、該記録媒体か
ら該データと誤り訂正符号とをそれぞれ再生する再生手
段と、該再生手段により再生されたデータと誤り訂正符
号をそれぞれ一時格納するデータ格納手段と、該データ
格納手段から読み出した該データと誤り訂正符号とに基
づいて該データのエラーを検出するエラー検出回路とを
備える記録再生装置のデータのエラー訂正装置におい
て、エラー訂正後に該データ格納手段に記憶された該訂正後
のデータおよび誤り訂正符号を読み出して再度エラー検
出するエラー再検出手段を有すると共に、前記中央処理装置は、前記エラー検出回路によりエラー
があると検出されたデータを該データに付加された誤り
訂正符号を用いて訂正して前記データ格納手段の訂正前
と同じ領域に再度格納するエラー訂正機能と、前記エラ
ー再検出手段によるエラー検出結果を判定する機能と、
該エラー検出回路または該エラー再検出手段の出力検出
結果によりエラー無しの判定をしたときは該データ格納
手段に格納されているデータの読み出しを許可するデー
タ転送コマンドを発行する機能とを有することを特徴と
するデータのエラー訂正装置。