JPH07248807A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH07248807A JPH07248807A JP6040749A JP4074994A JPH07248807A JP H07248807 A JPH07248807 A JP H07248807A JP 6040749 A JP6040749 A JP 6040749A JP 4074994 A JP4074994 A JP 4074994A JP H07248807 A JPH07248807 A JP H07248807A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- processing
- sequence
- processor
- process control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Multi Processors (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 シ―ケンス制御の高速スキャン動作を損うこ
となくデ―タ処理とプロセス制御処理を行うこと。 【構成】 プログラム命令のオペランドでアドレス指定
されるデ―タ８ｂと制御フラグ８ａを対で格納するデ―
タメモリ８を備え、デ―タ処理プロセッサ６あるいはプ
ロセス制御プロセッサ７が処理を実行中、当該命令のオ
ペランドで指定されるアドレスの制御フラグをセット
し、並行して実行するシ―ケンス処理プロセッサ１が当
該シ―ケンス命令のオペランドで指定されるアドレスの
制御フラグがセットされているとき、シ―ケンス処理プ
ロセッサを待状態とする手段を設けたもの。
となくデ―タ処理とプロセス制御処理を行うこと。 【構成】 プログラム命令のオペランドでアドレス指定
されるデ―タ８ｂと制御フラグ８ａを対で格納するデ―
タメモリ８を備え、デ―タ処理プロセッサ６あるいはプ
ロセス制御プロセッサ７が処理を実行中、当該命令のオ
ペランドで指定されるアドレスの制御フラグをセット
し、並行して実行するシ―ケンス処理プロセッサ１が当
該シ―ケンス命令のオペランドで指定されるアドレスの
制御フラグがセットされているとき、シ―ケンス処理プ
ロセッサを待状態とする手段を設けたもの。
Description
【０００１】
【産業上の利用分野】本発明は、シ―ケンス処理専用プ
ロセッサを有し、高速でスキャン処理するシ―ケンス制
御の他にデ―タ処理やプロセス制御の処理を行うプログ
ラマブルコントロ―ラの改良に関する。
ロセッサを有し、高速でスキャン処理するシ―ケンス制
御の他にデ―タ処理やプロセス制御の処理を行うプログ
ラマブルコントロ―ラの改良に関する。
【０００２】
【従来の技術】この種の従来のプログラマブルコントロ
―ラとして図８（ａ）に示す構成のものがある。図８
（ａ）において、シ―ケンス処理専用プロセッサ１、プ
ログラムメモリ２、デ―タメモリ３、数値演算プロセッ
サ４はそれぞれ共通のバス５で接続され、シ―ケンス処
理専用プロセッサ１はプログラムメモリ２に格納された
命令を順次フェッチして処理を行う。図８（ｂ）は、こ
の処理形態を示すタイムチャ―トである。図８（ｂ）に
示すように、シ―ケンス処理専用プロセッサ１はシ―ケ
ンス命令Ａ，Ｂをフェッチするとその都度、自分で処理
を行う。デ―タ処理命令あるいはプロセス制御処理命令
ＦＮＣ（Ｃ，Ｄ，Ｅ）をフェッチすると、数値演算プロ
セッサ４に処理要求を行った後、シ―ケンス処理専用プ
ロセッサ１はウエイト動作に入る。数値演算プロセッサ
４は、この処理要求によって起動され、デ―タ処理命令
あるいはシ―ケンス制御命令ＦＮＣ（Ｃ，Ｄ，Ｅ）を処
理した後、処理終了をシ―ケンス処理専用プロセッサ１
に通知し数値演算プロセッサ４はウエイト動作に戻る。
シ―ケンス処理専用プロセッサ１は、処理終了の通知に
よりウエイト動作を解除し、次命令以降のシ―ケンス命
令Ｆ，Ｇ，Ｈを順次フェッチして自己処理を継続する。
このようにして、プログラムメモリ２に格納されたプロ
グラム命令は繰り返して高速にスキャン処理される。
―ラとして図８（ａ）に示す構成のものがある。図８
（ａ）において、シ―ケンス処理専用プロセッサ１、プ
ログラムメモリ２、デ―タメモリ３、数値演算プロセッ
サ４はそれぞれ共通のバス５で接続され、シ―ケンス処
理専用プロセッサ１はプログラムメモリ２に格納された
命令を順次フェッチして処理を行う。図８（ｂ）は、こ
の処理形態を示すタイムチャ―トである。図８（ｂ）に
示すように、シ―ケンス処理専用プロセッサ１はシ―ケ
ンス命令Ａ，Ｂをフェッチするとその都度、自分で処理
を行う。デ―タ処理命令あるいはプロセス制御処理命令
ＦＮＣ（Ｃ，Ｄ，Ｅ）をフェッチすると、数値演算プロ
セッサ４に処理要求を行った後、シ―ケンス処理専用プ
ロセッサ１はウエイト動作に入る。数値演算プロセッサ
４は、この処理要求によって起動され、デ―タ処理命令
あるいはシ―ケンス制御命令ＦＮＣ（Ｃ，Ｄ，Ｅ）を処
理した後、処理終了をシ―ケンス処理専用プロセッサ１
に通知し数値演算プロセッサ４はウエイト動作に戻る。
シ―ケンス処理専用プロセッサ１は、処理終了の通知に
よりウエイト動作を解除し、次命令以降のシ―ケンス命
令Ｆ，Ｇ，Ｈを順次フェッチして自己処理を継続する。
このようにして、プログラムメモリ２に格納されたプロ
グラム命令は繰り返して高速にスキャン処理される。
【０００３】
【発明が解決しようとする課題】上述のように、従来の
プログラマブルコントロ―ラでは、シ―ケンス命令とデ
―タ処理命令およびプロセス制御命令とが、シリアルに
実行され、スキャン時間はシ―ケンス処理，デ―タ処
理，プロセス制御処理から成るプログラム命令処理時間
の合計時間により決定される。中でも処理時間のかかる
デ―タ処理，プロセス処理の実行時間に依存する事が多
い。
プログラマブルコントロ―ラでは、シ―ケンス命令とデ
―タ処理命令およびプロセス制御命令とが、シリアルに
実行され、スキャン時間はシ―ケンス処理，デ―タ処
理，プロセス制御処理から成るプログラム命令処理時間
の合計時間により決定される。中でも処理時間のかかる
デ―タ処理，プロセス処理の実行時間に依存する事が多
い。
【０００４】この為、高速スキャン動作が要求されるシ
―ケンス制御の他に、デ―タ処理，プロセス制御も行う
ようなプログラムではスキャンが遅くなるという問題が
あり、更に、プログラムの大容量化ができないという問
題が生じてきた。
―ケンス制御の他に、デ―タ処理，プロセス制御も行う
ようなプログラムではスキャンが遅くなるという問題が
あり、更に、プログラムの大容量化ができないという問
題が生じてきた。
【０００５】本発明は上記問題を解消しようとしてなさ
れたもので、その目的とするところは、シ―ケンス制御
の高速スキャン動作を損うことなくシ―ケンス制御とデ
―タ処理とプロセス制御が統括的に制御でき、さらに、
プログラムの大容量化への対応を可能としたプログラマ
ブルコントロ―ラを提供することにある。
れたもので、その目的とするところは、シ―ケンス制御
の高速スキャン動作を損うことなくシ―ケンス制御とデ
―タ処理とプロセス制御が統括的に制御でき、さらに、
プログラムの大容量化への対応を可能としたプログラマ
ブルコントロ―ラを提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、プログラムメモリに格納されたプログラ
ム命令を順次読み出してシ―ケンス処理を実行するシ―
ケンス処理プロセッサを備えたプログラマブルコントロ
―ラにおいて、次のような手段を設ける。 （１） 請求項１の発明は、前記プログラム命令はシ―
ケンス命令とデ―タ処理命令とプロセス制御命令を含
み、前記デ―タ処理命令を実行するデ―タ処理プロセッ
サと、前記プロセス制御命令を実行するプロセス制御処
理プロセッサと、前記プログラム命令のオペランドでア
ドレス指定されるデ―タと制御フラグを対で格納するデ
―タメモリを備え、前記デ―タ処理プロセッサあるいは
プロセス制御プロセッサが前記デ―タ処理命令あるいは
プロセス制御命令の処理を実行中、当該デ―タ処理命令
あるいはプロセス制御命令のオペランドで指定されるア
ドレスの制御フラグをセットし、デ―タ処理あるいはプ
ロセス制御処理と並行してシ―ケンス命令を実行するシ
―ケンス処理プロセッサが当該シ―ケンス命令のオペラ
ンドで指定されるアドレスの制御フラグがセットされて
いるとき、シ―ケンス処理プロセッサを待状態とする手
段を設ける。 （２） 請求項２の発明は、前記プログラム命令はシ―
ケンス命令とデ―タ処理命令とプロセス制御命令を含
み、前記デ―タ処理命令を実行するデ―タ処理プロセッ
サと、前記プロセス制御命令を実行するプロセス制御処
理プロセッサと、前記デ―タ処理プロセッサあるいはプ
ロセス制御プロセッサが前記デ―タ処理命令あるいはプ
ロセス制御命令の処理を実行中であることを示すモニタ
信号を出力する手段と、デ―タ処理あるいはプロセス制
御処理と並行してシ―ケンス命令を実行するシ―ケンス
処理プロセッサが所定のプログラム命令を実行したと
き、前記モニタ信号の状態に応じて、シ―ケンス処理プ
ロセッサを待状態とする手段を設ける。 （３） 請求項３の発明は、前記プログラム命令はシ―
ケンス命令とデ―タ処理命令とプロセス制御命令を含
み、前記デ―タ処理命令を実行するデ―タ処理プロセッ
サと、前記プロセス制御命令を実行するプロセス制御処
理プロセッサとを備え、前記プログラム命令は、更に、
前記デ―タ処理プロセッサあるいはプロセス制御処理プ
ロセッサの実行処理を中断させる中断命令と、中断した
実行処理を再開させる再開命令を含み、デ―タ処理ある
いはプロセス制御処理と並行してシ―ケンス命令を実行
するシ―ケンス処理プロセッサが、前記中断命令を読み
出したとき、当該デ―タ処理あるいはプロセス制御処理
を中断させ、前記再開命令を読み出したとき、中断させ
た当該デ―タ処理あるいはプロセス制御処理を再開させ
る手段を設ける。
め、本発明は、プログラムメモリに格納されたプログラ
ム命令を順次読み出してシ―ケンス処理を実行するシ―
ケンス処理プロセッサを備えたプログラマブルコントロ
―ラにおいて、次のような手段を設ける。 （１） 請求項１の発明は、前記プログラム命令はシ―
ケンス命令とデ―タ処理命令とプロセス制御命令を含
み、前記デ―タ処理命令を実行するデ―タ処理プロセッ
サと、前記プロセス制御命令を実行するプロセス制御処
理プロセッサと、前記プログラム命令のオペランドでア
ドレス指定されるデ―タと制御フラグを対で格納するデ
―タメモリを備え、前記デ―タ処理プロセッサあるいは
プロセス制御プロセッサが前記デ―タ処理命令あるいは
プロセス制御命令の処理を実行中、当該デ―タ処理命令
あるいはプロセス制御命令のオペランドで指定されるア
ドレスの制御フラグをセットし、デ―タ処理あるいはプ
ロセス制御処理と並行してシ―ケンス命令を実行するシ
―ケンス処理プロセッサが当該シ―ケンス命令のオペラ
ンドで指定されるアドレスの制御フラグがセットされて
いるとき、シ―ケンス処理プロセッサを待状態とする手
段を設ける。 （２） 請求項２の発明は、前記プログラム命令はシ―
ケンス命令とデ―タ処理命令とプロセス制御命令を含
み、前記デ―タ処理命令を実行するデ―タ処理プロセッ
サと、前記プロセス制御命令を実行するプロセス制御処
理プロセッサと、前記デ―タ処理プロセッサあるいはプ
ロセス制御プロセッサが前記デ―タ処理命令あるいはプ
ロセス制御命令の処理を実行中であることを示すモニタ
信号を出力する手段と、デ―タ処理あるいはプロセス制
御処理と並行してシ―ケンス命令を実行するシ―ケンス
処理プロセッサが所定のプログラム命令を実行したと
き、前記モニタ信号の状態に応じて、シ―ケンス処理プ
ロセッサを待状態とする手段を設ける。 （３） 請求項３の発明は、前記プログラム命令はシ―
ケンス命令とデ―タ処理命令とプロセス制御命令を含
み、前記デ―タ処理命令を実行するデ―タ処理プロセッ
サと、前記プロセス制御命令を実行するプロセス制御処
理プロセッサとを備え、前記プログラム命令は、更に、
前記デ―タ処理プロセッサあるいはプロセス制御処理プ
ロセッサの実行処理を中断させる中断命令と、中断した
実行処理を再開させる再開命令を含み、デ―タ処理ある
いはプロセス制御処理と並行してシ―ケンス命令を実行
するシ―ケンス処理プロセッサが、前記中断命令を読み
出したとき、当該デ―タ処理あるいはプロセス制御処理
を中断させ、前記再開命令を読み出したとき、中断させ
た当該デ―タ処理あるいはプロセス制御処理を再開させ
る手段を設ける。
【０００７】
（１）請求項１の発明は、シ―ケンス処理プロセッサの
フェッチしたプログラム命令がシ―ケンス命令なら自ら
処理を行い、フェッチした命令がデ―タ処理命令あるい
はプロセス制御命令なら、デ―タ処理プロセッサあるい
はプロセス制御処理プロセッサに処理要求を行う。処理
要求されたデ―タ処理プロセッサあるいはデ―タ処理プ
ロセッサはまず該当命令のオペランドでアドレス指定さ
れるデ―タメモリの制御フラグをセットする。この後、
シ―ケンス処理プロセッサに動作再開通知を与え、該当
命令の処理を開始する。一方、動作再開通知を受けたシ
―ケンス処理プロセッサはその後のシ―ケンス命令を順
次フェッチし、上記デ―タ処理あるいはプロセス制御処
理と並行してシ―ケンス処理を実行する。この場合、並
列に処理されるシ―ケンス命令のオペランドでアドレス
指定されたデ―タメモリの制御フラグがセットされてい
れば、該制御フラグがリセットされるまで該シ―ケンス
命令の処理を中断しウエイト動作が行われる。デ―タ処
理プロセッサあるいはプロセス制御処理プロセッサが命
令処理を終了すると、該当オペランドの制御フラグをリ
セットする。 （２）請求項２の発明は、シ―ケンス処理プロセッサの
フェッチしたプログラム命令がシ―ケンス命令なら自ら
処理を行い、フェッチした命令がデ―タ処理命令あるい
はプロセス制御命令なら、デ―タ処理プロセッサあるい
はプロセス制御処理プロセッサに処理要求を行う。処理
要求されたデ―タ処理プロセッサあるいはプロセス制御
処理プロセッサは処理を開始した事を示すモニタ信号を
セットし、該当命令の処理を開始する。一方、シ―ケン
ス処理プロセッサは処理要求を行った後、順次新たなシ
―ケンス命令をフェッチし上記デ―タ処理あるいはプロ
セス制御処理と並行してシ―ケンス処理を実行する。こ
の場合、所定のプログラム命令をフェッチすると、シ―
ケンス処理プロセッサは上記モニタ信号がリセットされ
るまでウエイト動作を行う。デ―タ処理プロセッサある
いはプロセス制御処理プロセッサは命令処理を終了する
と、モニタ信号をリセットする。 （３）請求項３の発明は、シ―ケンス処理プロセッサの
フェッチしたプログラム命令がシ―ケンス命令なら自ら
処理を行い、フェッチした命令がデ―タ処理命令あるい
はプロセス制御命令なら、デ―タ処理プロセッサあるい
はプロセス制御処理プロセッサに処理要求を行う。処理
要求されたデ―タ処理プロセッサあるいはプロセス制御
処理プロセッサは該当命令の処理を開始する。
フェッチしたプログラム命令がシ―ケンス命令なら自ら
処理を行い、フェッチした命令がデ―タ処理命令あるい
はプロセス制御命令なら、デ―タ処理プロセッサあるい
はプロセス制御処理プロセッサに処理要求を行う。処理
要求されたデ―タ処理プロセッサあるいはデ―タ処理プ
ロセッサはまず該当命令のオペランドでアドレス指定さ
れるデ―タメモリの制御フラグをセットする。この後、
シ―ケンス処理プロセッサに動作再開通知を与え、該当
命令の処理を開始する。一方、動作再開通知を受けたシ
―ケンス処理プロセッサはその後のシ―ケンス命令を順
次フェッチし、上記デ―タ処理あるいはプロセス制御処
理と並行してシ―ケンス処理を実行する。この場合、並
列に処理されるシ―ケンス命令のオペランドでアドレス
指定されたデ―タメモリの制御フラグがセットされてい
れば、該制御フラグがリセットされるまで該シ―ケンス
命令の処理を中断しウエイト動作が行われる。デ―タ処
理プロセッサあるいはプロセス制御処理プロセッサが命
令処理を終了すると、該当オペランドの制御フラグをリ
セットする。 （２）請求項２の発明は、シ―ケンス処理プロセッサの
フェッチしたプログラム命令がシ―ケンス命令なら自ら
処理を行い、フェッチした命令がデ―タ処理命令あるい
はプロセス制御命令なら、デ―タ処理プロセッサあるい
はプロセス制御処理プロセッサに処理要求を行う。処理
要求されたデ―タ処理プロセッサあるいはプロセス制御
処理プロセッサは処理を開始した事を示すモニタ信号を
セットし、該当命令の処理を開始する。一方、シ―ケン
ス処理プロセッサは処理要求を行った後、順次新たなシ
―ケンス命令をフェッチし上記デ―タ処理あるいはプロ
セス制御処理と並行してシ―ケンス処理を実行する。こ
の場合、所定のプログラム命令をフェッチすると、シ―
ケンス処理プロセッサは上記モニタ信号がリセットされ
るまでウエイト動作を行う。デ―タ処理プロセッサある
いはプロセス制御処理プロセッサは命令処理を終了する
と、モニタ信号をリセットする。 （３）請求項３の発明は、シ―ケンス処理プロセッサの
フェッチしたプログラム命令がシ―ケンス命令なら自ら
処理を行い、フェッチした命令がデ―タ処理命令あるい
はプロセス制御命令なら、デ―タ処理プロセッサあるい
はプロセス制御処理プロセッサに処理要求を行う。処理
要求されたデ―タ処理プロセッサあるいはプロセス制御
処理プロセッサは該当命令の処理を開始する。
【０００８】シ―ケンス処理プロセッサは処理要求を行
った後、順次新たなシ―ケンス命令をフェッチし、上記
デ―タ処理あるいはプロセス制御処理と並行してシ―ケ
ンス処理を実行する。この場合、シ―ケンス処理プロセ
ッサは、前記中断命令をフェッチするとデ―タ処理プロ
セッサあるいはプロセス制御処理プロセッサを中断さ
せ、前記再開命令をフェッチすると中断した処理を継続
して再開させる。
った後、順次新たなシ―ケンス命令をフェッチし、上記
デ―タ処理あるいはプロセス制御処理と並行してシ―ケ
ンス処理を実行する。この場合、シ―ケンス処理プロセ
ッサは、前記中断命令をフェッチするとデ―タ処理プロ
セッサあるいはプロセス制御処理プロセッサを中断さ
せ、前記再開命令をフェッチすると中断した処理を継続
して再開させる。
【０００９】
【実施例】本発明の請求項１に対応する第１実施例を図
１に示す。図１において、シ―ケンス処理専用プロセッ
サ１、プログラムメモリ２、デ―タ処理専用プロセッサ
６、プロセス制御処理専用プロセッサ７、デ―タメモリ
８は、それぞれ共通のバス５で接続される。プログラム
メモリ２には、シ―ケンス命令とデ―タ処理命令とプロ
セス制御命令を含むプログラム命令が格納される。デ―
タメモリ８には、プログラム命令のオペランドのデ―タ
が格納されるが、本実施例では、更に、制御フラグ８ａ
をデ―タ８ｂと対で格納するように構成している。
１に示す。図１において、シ―ケンス処理専用プロセッ
サ１、プログラムメモリ２、デ―タ処理専用プロセッサ
６、プロセス制御処理専用プロセッサ７、デ―タメモリ
８は、それぞれ共通のバス５で接続される。プログラム
メモリ２には、シ―ケンス命令とデ―タ処理命令とプロ
セス制御命令を含むプログラム命令が格納される。デ―
タメモリ８には、プログラム命令のオペランドのデ―タ
が格納されるが、本実施例では、更に、制御フラグ８ａ
をデ―タ８ｂと対で格納するように構成している。
【００１０】本実施例における動作を図２のタイムチャ
―トを用いて説明する。シ―ケンス処理専用プロセッサ
１はプログラムメモリ２に格納されたプログラム命令を
順次フェッチして高速スキャン処理を行う。例えば、図
２（ａ）に示すように、シ―ケンス命令Ａ，Ｂを順次フ
ェッチするとシ―ケンス処理専用プロセッサ１は図２
（ｂ）に示すように自分で順次接点のデ―タ処理を行
い、図２（ｃ）に示すように該シ―ケンス命令のオペラ
ンドで指定されるアドレスＡ，Ｂのデ―タをデ―タメモ
リ８から順次リ―ドする。続いて、オペランドＣ，Ｄ，
Ｅを持つデ―タ処理命令あるいはプロセス制御処理命令
（以下ＦＮＣ（Ｃ，Ｄ，Ｅ）命令とする）をフェッチす
るとシ―ケンス処理専用プロセッサ１は該ＦＮＣ（Ｃ，
Ｄ，Ｅ）命令をデ―タ処理専用プロセッサ６あるいはプ
ロセス制御処理専用プロセッサ７（以下ＦＮＣ処理プロ
セッサとする）に渡して図２（ｄ）に示すようにＦＮＣ
処理プロセッサを起動させる。
―トを用いて説明する。シ―ケンス処理専用プロセッサ
１はプログラムメモリ２に格納されたプログラム命令を
順次フェッチして高速スキャン処理を行う。例えば、図
２（ａ）に示すように、シ―ケンス命令Ａ，Ｂを順次フ
ェッチするとシ―ケンス処理専用プロセッサ１は図２
（ｂ）に示すように自分で順次接点のデ―タ処理を行
い、図２（ｃ）に示すように該シ―ケンス命令のオペラ
ンドで指定されるアドレスＡ，Ｂのデ―タをデ―タメモ
リ８から順次リ―ドする。続いて、オペランドＣ，Ｄ，
Ｅを持つデ―タ処理命令あるいはプロセス制御処理命令
（以下ＦＮＣ（Ｃ，Ｄ，Ｅ）命令とする）をフェッチす
るとシ―ケンス処理専用プロセッサ１は該ＦＮＣ（Ｃ，
Ｄ，Ｅ）命令をデ―タ処理専用プロセッサ６あるいはプ
ロセス制御処理専用プロセッサ７（以下ＦＮＣ処理プロ
セッサとする）に渡して図２（ｄ）に示すようにＦＮＣ
処理プロセッサを起動させる。
【００１１】起動したＦＮＣ処理プロセッサは、図２
（ｅ）に示すように、ＦＮＣ（Ｃ，Ｄ，Ｅ）命令中のオ
ペランドＣ，Ｄのデ―タをデ―タメモリ８から順次リ―
ドした後、図２（ｆ）に示すように処理結果を書き込む
オペランドＥのデ―タメモリ８の制御フラグを処理結果
の書き込みが終了するまでセット状態とする。この後、
ＦＮＣ処理プロセッサは、シ―ケンス処理専用プロセッ
サ１に対し処理要求を受け付けたことを示す応答信号を
出力してＦＮＣ（Ｃ，Ｄ，Ｅ）命令の処理を開始する。
上記応答信号を受け取ったシ―ケンス処理専用プロセッ
サ１は、図２（ａ）に示すように再びプログラムメモリ
２から新しいシ―ケンス命令Ｆ，Ｇ，Ｈ…Ｉ，Ｅを順次
フェッチしてＦＮＣ処理と並行して順次シ―ケンス処理
を行う。シ―ケンス命令Ｅをフェッチしたとき、シ―ケ
ンス処理専用プロセッサ１はオペランドＥのデ―タメモ
リ８の制御フラグがセット状態になっていると図２
（ｂ）に示すようにウエイト状態に入る。そして図２
（ｆ）に示すように、ＦＮＣ処理プロセッサの処理が終
了しオペランドＥのデ―タメモリ８の制御フラグがリセ
ットされるとシ―ケンス処理専用プロセッサ１はウエイ
ト状態から解放され、該シ―ケンス命令Ｅの処理を再開
する。
（ｅ）に示すように、ＦＮＣ（Ｃ，Ｄ，Ｅ）命令中のオ
ペランドＣ，Ｄのデ―タをデ―タメモリ８から順次リ―
ドした後、図２（ｆ）に示すように処理結果を書き込む
オペランドＥのデ―タメモリ８の制御フラグを処理結果
の書き込みが終了するまでセット状態とする。この後、
ＦＮＣ処理プロセッサは、シ―ケンス処理専用プロセッ
サ１に対し処理要求を受け付けたことを示す応答信号を
出力してＦＮＣ（Ｃ，Ｄ，Ｅ）命令の処理を開始する。
上記応答信号を受け取ったシ―ケンス処理専用プロセッ
サ１は、図２（ａ）に示すように再びプログラムメモリ
２から新しいシ―ケンス命令Ｆ，Ｇ，Ｈ…Ｉ，Ｅを順次
フェッチしてＦＮＣ処理と並行して順次シ―ケンス処理
を行う。シ―ケンス命令Ｅをフェッチしたとき、シ―ケ
ンス処理専用プロセッサ１はオペランドＥのデ―タメモ
リ８の制御フラグがセット状態になっていると図２
（ｂ）に示すようにウエイト状態に入る。そして図２
（ｆ）に示すように、ＦＮＣ処理プロセッサの処理が終
了しオペランドＥのデ―タメモリ８の制御フラグがリセ
ットされるとシ―ケンス処理専用プロセッサ１はウエイ
ト状態から解放され、該シ―ケンス命令Ｅの処理を再開
する。
【００１２】このように本実施例によれば、シ―ケンス
処理専用プロセッサ１は、シ―ケンス命令を処理すると
き、該シ―ケンス命令のオペランドのデ―タメモリ８の
制御フラグのチェックを行い、同一オペランドが出現す
るまではデ―タ処理専用プロセッサ２とプロセス制御処
理専用プロセッサ３と並列に処理を行うことができる。
処理専用プロセッサ１は、シ―ケンス命令を処理すると
き、該シ―ケンス命令のオペランドのデ―タメモリ８の
制御フラグのチェックを行い、同一オペランドが出現す
るまではデ―タ処理専用プロセッサ２とプロセス制御処
理専用プロセッサ３と並列に処理を行うことができる。
【００１３】本実施例によれば、ＦＮＣ処理結果を用い
てシ―ケンス処理を行う場合、予想されるＦＮＣ処理時
間内にＦＮＣ処理に関係しない他のシ―ケンス処理を行
うことができ、シ―ケンス処理の高速スキャン動作に与
える影響を少なくすることができる。
てシ―ケンス処理を行う場合、予想されるＦＮＣ処理時
間内にＦＮＣ処理に関係しない他のシ―ケンス処理を行
うことができ、シ―ケンス処理の高速スキャン動作に与
える影響を少なくすることができる。
【００１４】本発明の請求項２に対応する第２実施例を
図３（ａ）に示す。図３において、シ―ケンス処理専用
プロセッサ１、プログラムメモリ２、デ―タメモリ３、
デ―タ処理専用プロセッサ６、プロセス制御処理専用プ
ロセッサ７は、それぞれ共通のバス５で接続される。デ
―タ処理専用プロセッサ６とプロセス制御処理専用プロ
セッサ７は、それぞれ処理を行っていることを示すモニ
タ信号６ａ，７ａを出力しシ―ケンス処理専用プロセッ
サ１へ通知する。プログラムメモリ２には、シ―ケンス
命令とデ―タ処理命令とプロセス制御命令を含むプログ
ラム命令が格納される。また、プログラム命令には、デ
―タ処理専用プロセッサ６あるいはプロセス制御処理専
用プロセッサ７の処理と並行してシ―ケンス処理プロセ
ッサ１が処理を行っているとき、所定の条件が成立する
までシ―ケンス処理専用プロセッサ１をウエイト状態に
する所定のプログラム命令を含んでいる。図３（ｂ）は
上記所定のプログラム命令の例を示したもので、（イ）
の命令（ＷＡＩＴ ＤＰ）はデ―タ処理専用プセッサ６
から出力されるモニタ信号の状態に応じてウエイト状態
とし、（ロ）の命令（ＷＡＩＴ ＰＰ）はプロセス制御
処理専用プロセッサ７から出力されるモニタ信号の状態
に応じてウエイト状態とする。
図３（ａ）に示す。図３において、シ―ケンス処理専用
プロセッサ１、プログラムメモリ２、デ―タメモリ３、
デ―タ処理専用プロセッサ６、プロセス制御処理専用プ
ロセッサ７は、それぞれ共通のバス５で接続される。デ
―タ処理専用プロセッサ６とプロセス制御処理専用プロ
セッサ７は、それぞれ処理を行っていることを示すモニ
タ信号６ａ，７ａを出力しシ―ケンス処理専用プロセッ
サ１へ通知する。プログラムメモリ２には、シ―ケンス
命令とデ―タ処理命令とプロセス制御命令を含むプログ
ラム命令が格納される。また、プログラム命令には、デ
―タ処理専用プロセッサ６あるいはプロセス制御処理専
用プロセッサ７の処理と並行してシ―ケンス処理プロセ
ッサ１が処理を行っているとき、所定の条件が成立する
までシ―ケンス処理専用プロセッサ１をウエイト状態に
する所定のプログラム命令を含んでいる。図３（ｂ）は
上記所定のプログラム命令の例を示したもので、（イ）
の命令（ＷＡＩＴ ＤＰ）はデ―タ処理専用プセッサ６
から出力されるモニタ信号の状態に応じてウエイト状態
とし、（ロ）の命令（ＷＡＩＴ ＰＰ）はプロセス制御
処理専用プロセッサ７から出力されるモニタ信号の状態
に応じてウエイト状態とする。
【００１５】本実施例における動作を図４のタイムチャ
―トを用いて説明する。シ―ケンス処理専用プロセッサ
１は、プログラムメモリ２に格納されたプログラム命令
を順次フェッチして高速スキャン処理を行う。例えば、
図４（ａ）に示すようにシ―ケンス命令Ａ，Ｂを順次フ
ェッチするとシ―ケンス処理専用プロセッサ１は図４
（ｂ）に示すように自分で順次接点のデ―タ処理を行
い、図４（ｃ）に示すように該シ―ケンス命令のオペラ
ンドで指定されるアドレスＡ，Ｂのデ―タをデ―タメモ
リ３から順次リ―ドする。続いて、オペランドＣ，Ｄ，
Ｅを持つデ―タ処理命令あるいはプロセス制御命令（以
下ＦＮＣ（Ｃ，Ｄ，Ｅ）命令とする）をフェッチする
と、シ―ケンス処理専用プロセッサ１は該ＦＮＣ（Ｃ，
Ｄ，Ｅ）命令をデ―タ処理専用プロセッサ６あるいはプ
ロセス制御処理専用プロセッサ７（以下ＦＮＣ処理プロ
セッサとする）に渡して図４（ｄ）に示すようにＦＮＣ
処理プロセッサを起動させる。起動したＦＮＣ処理プロ
セッサは図４（ｆ）に示すように、直ちにＦＮＣ処理の
実行中であることを示すモニタ信号６ａあるいは７ａを
出力（セット）し、図４（ｅ）に示すようにオペランド
Ｃ，Ｄ，Ｅのデ―タを用いてＦＮＣ処理を開始する。従
って、この時点からシ―ケンス処理専用プロセッサ１と
ＦＮＣ処理プロセッサは並行して処理を行うことにな
る。シ―ケンス処理専用プロセッサ１は、続いて、シ―
ケンス命令Ｆ，Ｇ，Ｈ…Ｉを順次フェッチし該命令のオ
ペランドＦ，Ｇ，Ｈ…Ｉのデ―タメモリを順次アクセス
してシ―ケンス処理を行う。ここで、シ―ケンス処理専
用プロセッサ１が所定のプログラム命令（ＷＡＩＴ命
令）をフェッチすると、上記モニタ信号６ａあるいは７
ａをチェックしＦＮＣ処理プロセッサが実行中かどうか
の確認を行い、実行中であればウエイト状態に入り、実
行中でなければ続いて次のプログラム命令をフェッチす
る。図４（ａ）（ｂ）（ｃ）はＦＮＣ処理プロセッサが
実行中であり、ＦＮＣ処理が終了するまでウエイト状態
となった場合の例を示したものである。
―トを用いて説明する。シ―ケンス処理専用プロセッサ
１は、プログラムメモリ２に格納されたプログラム命令
を順次フェッチして高速スキャン処理を行う。例えば、
図４（ａ）に示すようにシ―ケンス命令Ａ，Ｂを順次フ
ェッチするとシ―ケンス処理専用プロセッサ１は図４
（ｂ）に示すように自分で順次接点のデ―タ処理を行
い、図４（ｃ）に示すように該シ―ケンス命令のオペラ
ンドで指定されるアドレスＡ，Ｂのデ―タをデ―タメモ
リ３から順次リ―ドする。続いて、オペランドＣ，Ｄ，
Ｅを持つデ―タ処理命令あるいはプロセス制御命令（以
下ＦＮＣ（Ｃ，Ｄ，Ｅ）命令とする）をフェッチする
と、シ―ケンス処理専用プロセッサ１は該ＦＮＣ（Ｃ，
Ｄ，Ｅ）命令をデ―タ処理専用プロセッサ６あるいはプ
ロセス制御処理専用プロセッサ７（以下ＦＮＣ処理プロ
セッサとする）に渡して図４（ｄ）に示すようにＦＮＣ
処理プロセッサを起動させる。起動したＦＮＣ処理プロ
セッサは図４（ｆ）に示すように、直ちにＦＮＣ処理の
実行中であることを示すモニタ信号６ａあるいは７ａを
出力（セット）し、図４（ｅ）に示すようにオペランド
Ｃ，Ｄ，Ｅのデ―タを用いてＦＮＣ処理を開始する。従
って、この時点からシ―ケンス処理専用プロセッサ１と
ＦＮＣ処理プロセッサは並行して処理を行うことにな
る。シ―ケンス処理専用プロセッサ１は、続いて、シ―
ケンス命令Ｆ，Ｇ，Ｈ…Ｉを順次フェッチし該命令のオ
ペランドＦ，Ｇ，Ｈ…Ｉのデ―タメモリを順次アクセス
してシ―ケンス処理を行う。ここで、シ―ケンス処理専
用プロセッサ１が所定のプログラム命令（ＷＡＩＴ命
令）をフェッチすると、上記モニタ信号６ａあるいは７
ａをチェックしＦＮＣ処理プロセッサが実行中かどうか
の確認を行い、実行中であればウエイト状態に入り、実
行中でなければ続いて次のプログラム命令をフェッチす
る。図４（ａ）（ｂ）（ｃ）はＦＮＣ処理プロセッサが
実行中であり、ＦＮＣ処理が終了するまでウエイト状態
となった場合の例を示したものである。
【００１６】ＦＮＣ処理プロセッサはＦＮＣ処理が終了
すると図４（ｆ）に示すようにモニタ信号６ａまたは７
ａをリセットし、これによりシ―ケンス処理専用プロセ
ッサ１はウエイト状態が解かれプログラム命令のフェッ
チを再開する。
すると図４（ｆ）に示すようにモニタ信号６ａまたは７
ａをリセットし、これによりシ―ケンス処理専用プロセ
ッサ１はウエイト状態が解かれプログラム命令のフェッ
チを再開する。
【００１７】本実施例によれば、所定のプログラム命令
をプログラム中の適当な位置に配設することにより、シ
―ケンス制御の高速スキャン動作に与える影響を少なく
し、また、オペランドデ―タの処理順序を損なうことな
く、シ―ケンス処理とＦＮＣ処理を並行して実行するこ
とができる。
をプログラム中の適当な位置に配設することにより、シ
―ケンス制御の高速スキャン動作に与える影響を少なく
し、また、オペランドデ―タの処理順序を損なうことな
く、シ―ケンス処理とＦＮＣ処理を並行して実行するこ
とができる。
【００１８】本発明の請求項３に対応する第３実施例を
図５（ａ）に示す。この第３実施例のハ―ドウエアの構
成は前述した第２実施例と殆ど同じであり、デ―タ処理
専用プロセッサ６とプロセス制御処理専用プロセッサ７
のモニタ信号の出力がない点が異なる。プログラムメモ
リ２には、シ―ケンス命令とデ―タ処理命令とプロセス
制御命令を含むプログラム命令が格納される。また、プ
ログラム命令には、デ―タ処理専用プロセッサ６あるい
はプロセス制御処理専用プロセッサ７の実行処理を中断
させる中断命令と、中断した実行処理を再開させる再開
命令を含んでいる。
図５（ａ）に示す。この第３実施例のハ―ドウエアの構
成は前述した第２実施例と殆ど同じであり、デ―タ処理
専用プロセッサ６とプロセス制御処理専用プロセッサ７
のモニタ信号の出力がない点が異なる。プログラムメモ
リ２には、シ―ケンス命令とデ―タ処理命令とプロセス
制御命令を含むプログラム命令が格納される。また、プ
ログラム命令には、デ―タ処理専用プロセッサ６あるい
はプロセス制御処理専用プロセッサ７の実行処理を中断
させる中断命令と、中断した実行処理を再開させる再開
命令を含んでいる。
【００１９】図５（ｂ）は、上記中断命令と再開命令の
例を示したもので、（イ）の命令（ＳＴＯＰ ＤＰ）は
デ―タ処理専用プロセッサ６の実行処理を中断させ、
（ロ）の命令（ＳＴＡＲＴ ＤＰ）は中断したプロセッ
サ６の実行処理を再開させる。（ハ）の命令（ＳＴＯＰ
ＰＰ）はプロセス制御処理専用プロセッサ７の実行処
理を中断させ、（ニ）の命令（ＳＴＡＲＴ ＰＰ）は中
断したプロセッサ７の実行処理を再開させる。
例を示したもので、（イ）の命令（ＳＴＯＰ ＤＰ）は
デ―タ処理専用プロセッサ６の実行処理を中断させ、
（ロ）の命令（ＳＴＡＲＴ ＤＰ）は中断したプロセッ
サ６の実行処理を再開させる。（ハ）の命令（ＳＴＯＰ
ＰＰ）はプロセス制御処理専用プロセッサ７の実行処
理を中断させ、（ニ）の命令（ＳＴＡＲＴ ＰＰ）は中
断したプロセッサ７の実行処理を再開させる。
【００２０】本実施例における動作を図６のタイムチャ
―トを用いて説明する。シ―ケンス処理専用プロセッサ
１は、プログラムメモリ２に格納されたプログラム命令
を順次フェッチして高速スキャン処理を行う。フェッチ
した命令がシ―ケンス命令であればシ―ケンス処理専用
プロセッサ１は自分で処理を行い、フェッチした命令が
デ―タ処理命令あるいはプロセス制御命令（以下ＦＮＣ
命令とする）であれば図６（ａ）に示すように、デ―タ
処理専用プロセッサ６あるいはプロセス制御処理専用プ
ロセッサ７（以下ＦＮＣ処理プロセッサとする）に該Ｆ
ＮＣ命令を渡して処理要求を行う。これにより、ＦＮＣ
処理プロセッサは、図６（ｂ）に示すように起動され該
ＦＮＣ命令の処理を開始する。この時点から、シ―ケン
ス処理専用プロセッサ１とＦＮＣ処理プロセッサは並行
して処理を実行する。
―トを用いて説明する。シ―ケンス処理専用プロセッサ
１は、プログラムメモリ２に格納されたプログラム命令
を順次フェッチして高速スキャン処理を行う。フェッチ
した命令がシ―ケンス命令であればシ―ケンス処理専用
プロセッサ１は自分で処理を行い、フェッチした命令が
デ―タ処理命令あるいはプロセス制御命令（以下ＦＮＣ
命令とする）であれば図６（ａ）に示すように、デ―タ
処理専用プロセッサ６あるいはプロセス制御処理専用プ
ロセッサ７（以下ＦＮＣ処理プロセッサとする）に該Ｆ
ＮＣ命令を渡して処理要求を行う。これにより、ＦＮＣ
処理プロセッサは、図６（ｂ）に示すように起動され該
ＦＮＣ命令の処理を開始する。この時点から、シ―ケン
ス処理専用プロセッサ１とＦＮＣ処理プロセッサは並行
して処理を実行する。
【００２１】該ＦＮＣ命令の実行結果がシ―ケンス制御
の動作に影響しない処理内容であれば、シ―ケンス命令
の実行と並列にＦＮＣ命令を実行する事ができる。この
場合、シ―ケンス処理専用プロセッサ１の重要な処理を
実行する際に誤動作等によるＦＮＣ処理プロセッサから
の干渉を避けるためプログラムの任意の位置に中断命令
が配設される。図６（ａ）（ｂ）は、シ―ケンス制御の
スキャン時間Ｔ0 より長い処理時間のＦＮＣ処理を実行
する際に、スキャンの後方に中断命令、次スキャンの前
方に再開命令を配設し、スキャンの切り換え期間中のＦ
ＮＣ処理プロセッサの実行を中断させ、スキャンの同期
性を確実に保つようにした例である。
の動作に影響しない処理内容であれば、シ―ケンス命令
の実行と並列にＦＮＣ命令を実行する事ができる。この
場合、シ―ケンス処理専用プロセッサ１の重要な処理を
実行する際に誤動作等によるＦＮＣ処理プロセッサから
の干渉を避けるためプログラムの任意の位置に中断命令
が配設される。図６（ａ）（ｂ）は、シ―ケンス制御の
スキャン時間Ｔ0 より長い処理時間のＦＮＣ処理を実行
する際に、スキャンの後方に中断命令、次スキャンの前
方に再開命令を配設し、スキャンの切り換え期間中のＦ
ＮＣ処理プロセッサの実行を中断させ、スキャンの同期
性を確実に保つようにした例である。
【００２２】なお、１スキャン中において、一定期間だ
けＦＮＣ処理を中断させることができることは云うまで
もない。本実施例によれば、１スキャン中のシ―ケンス
制御に関係しない処理時間の長いＦＮＣ処理をシ―ケン
ス処理と並行して処理することができ、シ―ケンス制御
の高速スキャン動作を確保することができる。
けＦＮＣ処理を中断させることができることは云うまで
もない。本実施例によれば、１スキャン中のシ―ケンス
制御に関係しない処理時間の長いＦＮＣ処理をシ―ケン
ス処理と並行して処理することができ、シ―ケンス制御
の高速スキャン動作を確保することができる。
【００２３】本発明の第４実施例を図７に示す。この第
４実施例は、請求項１に対応する詳細構成の例である。
図７において、シ―ケンス処理専用プロセッサ１は、デ
―タ処理命令あるいはプロセス制御処理命令をフェッチ
したとき、処理要求を行う出力端子ＲＥＱ１，ＲＥＱ２
と、ウエイト状態を決定する入力端子ＷＡＩＴを備えて
いる。11〜13はオア回路、14，15はセット，リセット信
号で動作するメモリ回路、16はフラグラッチ回路で、シ
―ケンス処理専用プロセッサ１がシ―ケンス命令をフェ
ッチしたとき、該シ―ケンス命令のオペランドで指定さ
れるデ―タメモリ８の制御フラグ８ａがラッチされる。
17は反転回路である。
４実施例は、請求項１に対応する詳細構成の例である。
図７において、シ―ケンス処理専用プロセッサ１は、デ
―タ処理命令あるいはプロセス制御処理命令をフェッチ
したとき、処理要求を行う出力端子ＲＥＱ１，ＲＥＱ２
と、ウエイト状態を決定する入力端子ＷＡＩＴを備えて
いる。11〜13はオア回路、14，15はセット，リセット信
号で動作するメモリ回路、16はフラグラッチ回路で、シ
―ケンス処理専用プロセッサ１がシ―ケンス命令をフェ
ッチしたとき、該シ―ケンス命令のオペランドで指定さ
れるデ―タメモリ８の制御フラグ８ａがラッチされる。
17は反転回路である。
【００２４】上記構成において、シ―ケンス処理専用プ
ロセッサ１がデ―タ処理命令あるいはプロセス制御命令
をフェッチすると出力端子ＲＥＱ１あるいはＲＥＱ２を
アクティブにセットしデ―タ処理専用プロセッサ６ある
いはプロセス制御処理専用プロセッサ７に対し処理要求
する。この信号はオア回路11を介しメモリ回路14をセッ
トしオア回路13を介してシ―ケンス処理専用プロセッサ
１のＷＡＩＴ端子へ入力され、シ―ケンス処理専用プロ
セッサ１は一時ウエイト状態となる。処理要求を受けた
デ―タ処理専用プロセッサ６あるいはプロセス制御処理
専用プロセッサ７は、当該命令の処理結果を書き込むデ
―タメモリ８の制御フラグ８ａをセットした後、処理要
求を受けたことを示す信号を出力し、オア回路12を介し
メモリ回路14をリセットし、シ―ケンス処理専用プロセ
ッサ１のウエイト状態を解除する。この時点から、シ―
ケンス処理とデ―タ処理あるいはプロセス制御処理が並
列に行われる。シ―ケンス処理専用プロセッサ１が命令
をフェッチする度に、該命令のオペランドで指定される
デ―タメモリ８の制御フラグ８ａがフラグラッチ回路16
にリ―ドされる。デ―タ処理あるいはプロセス制御処理
と競合するオペランドを持つ命令がフェッチされるとフ
ラグラッチ回路16にはセットされた制御フラグ８ａがリ
―ドされ、メモリ回路15をセットしオア回路13を介して
シ―ケンス処理専用プロセッサ１をウエイト状態とす
る。デ―タ処理あるいはプロセス制御処理が終了すると
該制御フラグはリセットされシ―ケンス処理専用プロセ
ッサ１のウエイト状態は解除される。本実施例によれ
ば、簡単なハ―ドウエアの追加により、第１実施例と同
様の効果を得ることができる。
ロセッサ１がデ―タ処理命令あるいはプロセス制御命令
をフェッチすると出力端子ＲＥＱ１あるいはＲＥＱ２を
アクティブにセットしデ―タ処理専用プロセッサ６ある
いはプロセス制御処理専用プロセッサ７に対し処理要求
する。この信号はオア回路11を介しメモリ回路14をセッ
トしオア回路13を介してシ―ケンス処理専用プロセッサ
１のＷＡＩＴ端子へ入力され、シ―ケンス処理専用プロ
セッサ１は一時ウエイト状態となる。処理要求を受けた
デ―タ処理専用プロセッサ６あるいはプロセス制御処理
専用プロセッサ７は、当該命令の処理結果を書き込むデ
―タメモリ８の制御フラグ８ａをセットした後、処理要
求を受けたことを示す信号を出力し、オア回路12を介し
メモリ回路14をリセットし、シ―ケンス処理専用プロセ
ッサ１のウエイト状態を解除する。この時点から、シ―
ケンス処理とデ―タ処理あるいはプロセス制御処理が並
列に行われる。シ―ケンス処理専用プロセッサ１が命令
をフェッチする度に、該命令のオペランドで指定される
デ―タメモリ８の制御フラグ８ａがフラグラッチ回路16
にリ―ドされる。デ―タ処理あるいはプロセス制御処理
と競合するオペランドを持つ命令がフェッチされるとフ
ラグラッチ回路16にはセットされた制御フラグ８ａがリ
―ドされ、メモリ回路15をセットしオア回路13を介して
シ―ケンス処理専用プロセッサ１をウエイト状態とす
る。デ―タ処理あるいはプロセス制御処理が終了すると
該制御フラグはリセットされシ―ケンス処理専用プロセ
ッサ１のウエイト状態は解除される。本実施例によれ
ば、簡単なハ―ドウエアの追加により、第１実施例と同
様の効果を得ることができる。
【００２５】
【発明の効果】本発明によれば、シ―ケンス制御とデ―
タ処理とプロセス制御処理を統括して処理するプログラ
マブルコントロ―ラにおいて、シ―ケンス制御の高速ス
キャン動作を確保し、プログラムの大容量化を可能とし
たプログラマブルコントロ―ラを提供することができ
る。
タ処理とプロセス制御処理を統括して処理するプログラ
マブルコントロ―ラにおいて、シ―ケンス制御の高速ス
キャン動作を確保し、プログラムの大容量化を可能とし
たプログラマブルコントロ―ラを提供することができ
る。
【図１】本発明の請求項１に対応する第１実施例の構成
図
図
【図２】上記第１実施例の動作を説明するためのタイム
チャ―ト
チャ―ト
【図３】本発明の請求項２に対応する第２実施例を示し
たもので、（ａ）はハ―ド構成図、（ｂ）は所定のプロ
グラム命令を示した図
たもので、（ａ）はハ―ド構成図、（ｂ）は所定のプロ
グラム命令を示した図
【図４】上記第２実施例の動作を説明するためのタイム
チャ―ト
チャ―ト
【図５】本発明の請求項３に対応する第３実施例を示し
たもので、（ａ）はハ―ド構成図、（ｂ）は中断命令と
再開命令を示した図
たもので、（ａ）はハ―ド構成図、（ｂ）は中断命令と
再開命令を示した図
【図６】上記第３実施例の動作を説明するためのタイム
チャ―ト
チャ―ト
【図７】本発明の請求項１に対応する第４実施例の詳細
構成図
構成図
【図８】従来のプログラマブルコントロ―ラを示したも
ので、（ａ）は構成図、（ｂ）はその動作を説明するた
めのタイムチャ―ト
ので、（ａ）は構成図、（ｂ）はその動作を説明するた
めのタイムチャ―ト
１…シ―ケンス処理専用プロセッサ ２…プログラムメモリ ３…デ―タメモリ ５…バス ６…デ―タ処理専用プロ
セッサ ７…プロセス制御処理専用プロセッサ ８…デ―タメモリ（制御フラグを含む） 11〜13…オア回路 14，15…メモリ回路 16…フラグラッチ回路 17…反転回路
セッサ ７…プロセス制御処理専用プロセッサ ８…デ―タメモリ（制御フラグを含む） 11〜13…オア回路 14，15…メモリ回路 16…フラグラッチ回路 17…反転回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 9/34 15/16
Claims (3)
- 【請求項１】 プログラムメモリに格納されたプログラ
ム命令を順次読み出してシ―ケンス処理を実行するシ―
ケンス処理プロセッサを備えたプログラマブルコントロ
―ラにおいて、前記プログラム命令はシ―ケンス命令と
デ―タ処理命令とプロセス制御命令を含み、前記デ―タ
処理命令を実行するデ―タ処理プロセッサと、前記プロ
セス制御命令を実行するプロセス制御処理プロセッサ
と、前記プログラム命令のオペランドでアドレス指定さ
れるデ―タと制御フラグを対で格納するデ―タメモリを
備え、前記デ―タ処理プロセッサあるいはプロセス制御
プロセッサが前記デ―タ処理命令あるいはプロセス制御
命令の処理を実行中、当該デ―タ処理命令あるいはプロ
セス制御命令のオペランドで指定されるアドレスの制御
フラグをセットし、デ―タ処理あるいはプロセス制御処
理と並行してシ―ケンス命令を実行するシ―ケンス処理
プロセッサが当該シ―ケンス命令のオペランドで指定さ
れるアドレスの制御フラグがセットされているとき、シ
―ケンス処理プロセッサを待状態とする手段を設けたこ
とを特徴とするプログラマブルコントロ―ラ。 - 【請求項２】 プログラムメモリに格納されたプログラ
ム命令を順次読み出してシ―ケンス処理を実行するシ―
ケンス処理プロセッサを備えたプログラマブルコントロ
―ラにおいて、前記プログラム命令はシ―ケンス命令と
デ―タ処理命令とプロセス制御命令を含み、前記デ―タ
処理命令を実行するデ―タ処理プロセッサと、前記プロ
セス制御命令を実行するプロセス制御処理プロセッサ
と、前記デ―タ処理プロセッサあるいはプロセス制御プ
ロセッサが前記デ―タ処理命令あるいはプロセス制御命
令の処理を実行中であることを示すモニタ信号を出力す
る手段と、デ―タ処理あるいはプロセス制御処理と並行
してシ―ケンス命令を実行するシ―ケンス処理プロセッ
サが所定のプログラム命令を実行したとき、前記モニタ
信号の状態に応じて、シ―ケンス処理プロセッサを待状
態とする手段を設けたことを特徴とするプログラマブル
コントロ―ラ。 - 【請求項３】 プログラムメモリに格納されたプログラ
ム命令を順次読み出してシ―ケンス処理を実行するシ―
ケンス処理プロセッサを備えたプログラマブルコントロ
―ラにおいて、前記プログラム命令はシ―ケンス命令と
デ―タ処理命令とプロセス制御命令を含み、前記デ―タ
処理命令を実行するデ―タ処理プロセッサと、前記プロ
セス制御命令を実行するプロセス制御処理プロセッサと
を備え、前記プログラム命令は、更に、前記デ―タ処理
プロセッサあるいはプロセス制御処理プロセッサの実行
処理を中断させる中断命令と、中断した実行処理を再開
させる再開命令を含み、デ―タ処理あるいはプロセス制
御処理と並行してシ―ケンス命令を実行するシ―ケンス
処理プロセッサが、前記中断命令を読み出したとき、当
該デ―タ処理あるいはプロセス制御処理を中断させ、前
記再開命令を読み出したとき、中断させた当該デ―タ処
理あるいはプロセス制御処理を再開させる手段を設けた
ことを特徴とするプログラマブルコントロ―ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04074994A JP3190779B2 (ja) | 1994-03-11 | 1994-03-11 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04074994A JP3190779B2 (ja) | 1994-03-11 | 1994-03-11 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07248807A true JPH07248807A (ja) | 1995-09-26 |
| JP3190779B2 JP3190779B2 (ja) | 2001-07-23 |
Family
ID=12589289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04074994A Expired - Lifetime JP3190779B2 (ja) | 1994-03-11 | 1994-03-11 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190779B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10307607A (ja) * | 1997-05-08 | 1998-11-17 | Hitachi Ltd | 主プロセッサ及びプログラマブルコントローラ |
-
1994
- 1994-03-11 JP JP04074994A patent/JP3190779B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10307607A (ja) * | 1997-05-08 | 1998-11-17 | Hitachi Ltd | 主プロセッサ及びプログラマブルコントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3190779B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| US6175890B1 (en) | Device for efficiently handling interrupt request processes | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JPH07248807A (ja) | プログラマブルコントローラ | |
| JP2000181891A (ja) | 共有メモリアクセス順序保証方式 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP2001184259A (ja) | 演算処理装置及び該装置におけるデータ転送方法 | |
| JPS62219058A (ja) | 共有メモリの排他制御方式 | |
| JPH10177493A (ja) | 図形処理システム | |
| JPS63247861A (ja) | コプロセツサ制御方法 | |
| JP2506591B2 (ja) | 補助処理装置 | |
| JP3029355B2 (ja) | 命令のシングルステップ実行方式 | |
| JPS62254237A (ja) | インタプリタ方式の分岐命令実行方式 | |
| JPH01145750A (ja) | 命令制御方式 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH0528115A (ja) | 協調処理型情報処理装置 | |
| JP2806690B2 (ja) | マイクロプロセッサ | |
| JPH08115213A (ja) | ディジタル信号処理装置及びそのダイレクト・メモリ・アクセス制御方法 | |
| JPH0192862A (ja) | データ処理装置 | |
| JPH08115214A (ja) | ディジタル信号処理装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPH0290331A (ja) | 仮想計算機システムのためのプロセツサ間通信命令処理装置 | |
| JPH1055303A (ja) | メモリシステム | |
| JPH0216652A (ja) | ミッシングページ処理方式 | |
| JPH03269752A (ja) | 情報処理システム及びそれに使用される入出力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |