JPH07245617A - 装置内パス監視方式 - Google Patents

装置内パス監視方式

Info

Publication number
JPH07245617A
JPH07245617A JP6210494A JP6210494A JPH07245617A JP H07245617 A JPH07245617 A JP H07245617A JP 6210494 A JP6210494 A JP 6210494A JP 6210494 A JP6210494 A JP 6210494A JP H07245617 A JPH07245617 A JP H07245617A
Authority
JP
Japan
Prior art keywords
cell
port number
output port
oam
input port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6210494A
Other languages
English (en)
Other versions
JP3506479B2 (ja
Inventor
Tetsuya Kiyonaga
哲也 清永
Toshiyuki Sudo
俊之 須藤
Jinichi Yoshizawa
仁一 吉沢
Hiromi Ueda
裕巳 上田
Kenji Akutsu
賢治 阿久津
Ryuichi Ikematsu
龍一 池松
Takanori Kurano
貴紀 蔵野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, NEC Corp, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP06210494A priority Critical patent/JP3506479B2/ja
Publication of JPH07245617A publication Critical patent/JPH07245617A/ja
Application granted granted Critical
Publication of JP3506479B2 publication Critical patent/JP3506479B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 任意の入出力ポート数を持つブロックに対し
てもパス監視を可能にする。 【構成】 被試験物11の入力ポート#1〜#MにM個
のセル生成部121 〜12M と出力ポート#1〜#Nに
N個のセル検出部131 〜13N をそれぞれ接続し、1
監視周期が少なくとも複数(MまたはNのうち大きい
数)回の試験周期を持たせ、各セル生成部はOAMセル
に格納する出力ポート番号をセル生成部相互間で衝突し
ないようにして各試験周期毎に逐次更新しつつOAMセ
ルを生成して被試験物11に送出する。各セル検出部は
出力ポート番号の更新に対応して自己に受信が想定され
る入力ポート番号の比較用OAMセルデータを生成し被
試験物11から受信したOAMセルと比較して、1監視
周期で被試験物の全パスの正常/異常を監視する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ATM(非同期転送モ
ード:Asynchronous Transfer Mode)伝送装置における
OAM(運用、管理、保守:Operation,Administration
and Maintenance)セルを用いた装置内パス監視方式に
関する。
【0002】音声通信、データ通信、画像通信等のマル
チメディアサービスを統一的に扱うB−ISDN(広帯
域総合ディジタル通信網:Broadband Integrated Servi
cesDigital Network )を構築するための基盤伝送技術
としてATMが脚光を浴びている。ATMは情報を分割
し、それに行き先の書かれたヘッダを付けた固定長の短
いセルを単位に、高速に信号を多重・変換する技術であ
り、従来の同期多重方式に存在した通信速度の制約を無
くした点が大きな特徴であり、これにより、速度やバー
スト性の異なる多様なサービスを統合して取り扱うこと
を可能にしている。
【0003】ATMでは網運用管理面においても従来技
術と異なり、可変容量のVP(仮想パス:Virtual Path
)による網構成の柔軟化を可能とする網運用管理システ
ムの構築が可能である。このために情報セルとは別にO
AMセルと呼ばれるセルが用いられ、遠隔監視、試験お
よび制御等の種々の用途に用いられる。装置内のパス監
視についてもこのOAMセルが用いられるため、ATM
特有の装置内パス監視方式の確立が望まれている。
【0004】
【従来の技術】装置内パス監視は装置を構成する各機能
ブロック単位(通常、プリント板単位)で故障部分を特
定できるものとし、方式的には、マルチポイント・ド
ロップ方式と、シングルポイント・ドロップ方式、の
二つに大別される。
【0005】図9にマルチポイント・ドロップ方式の構
成図を示す。図9中、各ブロックB1〜B5は例えば入
力インタフェース、多重化、交換、分離、出力インタフ
ェースなどの各機能ブロックを表し、各機能ブロック内
の▽はパス監視用のOAMセルを挿入する挿入点、▼は
パス監視用のOAMセルを分岐する分岐点を表す。各ブ
ロックのOAMセル挿入点▽から入力されるセルはそれ
ぞれパターンの異なるセルである。
【0006】各機能ブロックの入力部の挿入点▽で挿入
されたパス監視用OAMセルは各機能ブロックを通過し
た後、それぞれの機能ブロックの出力部の分岐点▼で分
岐されて、それが所望のセルか否かがチェックされ、そ
れにより装置内パスが正常であるか否かを監視すること
ができる。
【0007】図10にパス監視用セルの挿入点▽および
分岐点▼の詳細な構成を示す。OAMセル生成部54お
よびOAMセル検出部58では、RAM等で構成される
スケジューリングテーブル53、59に従って、パス監
視用OAMセルの生成、検出が行われる。パス監視用O
AMセルは各機能ブロックを通過していくため、挿入点
▽、検出点▼のスケジューリングテーブル53、59、
およびVP変換部55のルーティングテーブル56(R
AM等で構成される)の管理は装置の監視・制御部(C
PU)50で行われる。
【0008】図11にシングルポイント・ドロップ方式
の構成を示す。この方式は機能ブロック内パス監視Iと
機能ブロック間パス監視IIから構成される。ブロック
内パス監視Iでは、ブロック入力部の挿入点▽で挿入さ
れたパス監視用OAMセルが同一ブロック内の出力部の
分岐点▼で検出される。ブロック間パス監視IIでは前
段のブロック出力部の挿入点▽で入力されたパス監視用
セルが続く後段のブロック入力部の分岐点▼で検出され
る。
【0009】
【発明が解決しようとする課題】マルチポイント・ドロ
ップ方式では、VP変換部のルーティングテーブルも一
括して管理するため、装置構成の変更に対しても柔軟に
対応できるといった利点がある反面、ソフト処理の介入
は必須で、ハードウェアとソフトウェアの規模が増大す
るといった問題がある。また、情報セルおよび装置間パ
ス監視等の他のOAMセルの管理も監視・制御部で行う
ため、できれば装置内パス監視はハードウェア処理のみ
で行いたいという要望がある。
【0010】一方、シングルポイント・ドロップ方式は
各機能ブロックごとに独立してパス監視を行うためハー
ドウェア処理が可能である。ところが、各機能ブロック
の入出力ポート数は種々多様であり、装置構成の変更に
よりポート数がかわる可能性がある。しかしながら、ハ
ードウェア処理とした場合には融通性にかけ、通常、入
出力ポート数の変更に柔軟に対応できない。
【0011】本発明はかかる事情に鑑みてなされたもの
であり、その目的とするところは、任意の入出力ポート
数を持つブロックに対してもパス監視ができるような装
置内パス監視方式を提供することにある。
【0012】
【課題を解決するための手段】図1は本発明に係る原理
説明図である。本発明にかかる装置内パス監視方式は、
機能ブロックの入力側にOAMセル挿入点を持ち対応す
る分岐点を機能ブロックの出力側に持つシングルポイン
ト・ドロップ方式により入力ポート数M、出力ポート数
Nを有する被試験物11のパスの正常/異常を監視する
装置内パス監視方式において、被試験物11の入力ポー
ト#1〜#MにM個のセル生成部121 〜12M と出力
ポート#1〜#NにN個のセル検出部131 〜13N
それぞれ接続し、1監視周期が少なくとも複数(Mまた
はNのうち大きい数)回の試験周期を持つようにし、各
セル生成部121〜12M はOAMセルに格納する出力
ポート番号をセル生成部相互間で衝突しないようにして
各試験周期毎に逐次に更新しつつOAMセルを生成して
被試験物11に送出し、一方、各セル検出部131 〜1
N はセル生成部側での出力ポート番号の更新に対応し
て自己に受信が想定される入力ポート番号の比較用OA
Mセルデータを生成してこれを被試験物11から受信し
たOAMセルと比較することで、1監視周期で被試験物
の全パスを試験してその正常/異常を監視することを特
徴とするものである。
【0013】上述の装置内パス監視方式において、セル
生成部12m は、生成するOAMセルのペイロード部
に、被試験物の入力ポート番号と出力ポート番号を初期
値とするPNパターンを格納し、入力ポート番号はセル
生成部が接続されている入力ポート番号mとし、出力ポ
ート番号はmから順次に試験周期ごとにカウントアップ
して1監視周期内の試験周期数に達すると1に初期化さ
れる値とし、出力ポート番号が出力ポート数Nを越える
とセルを送出しないように構成し、またセル検出部13
n は、被試験物の入力ポート番号と出力ポート番号を初
期値とするPNパターンをペイロード部に持つ比較セル
を生成し、生成する出力ポート番号はセル検出部が接続
されている出力ポート番号nとし、生成する入力ポート
番号はnから順次に試験周期ごとにカウントダウンして
1監視周期内の試験周期数に達すると1に初期化される
値とし、この比較セルのペイロード部を被試験物を通過
したOAMセルのペイロード部とを比較して装置内パス
の故障を検出しアラームを発出し、入力ポート番号が入
力ポート数Mを越えるとアラームを発出しないように構
成することができる。
【0014】また上述の装置内パス監視方式において、
セル生成部は、該出力ポート番号をmから順次に試験周
期ごとにカウントアップしていくことに換えてカウント
ダウンしていくように構成し、またセル検出部は、入力
ポート番号をnから順次に試験周期ごとにカウントダウ
ンしていくことに換えてカウントアップしていくように
構成することができる。
【0015】
【作用】M個の独立したセル生成部121 〜12M から
送出されたOAMセルをN個の独立したセル検出部13
1 〜13N で受信することにより、入力ポート数M、出
力ポート数Nの任意の入出力ポートをもつ被試験物の試
験を行う。
【0016】セル生成部およびセル検出部でそれぞれパ
ターン・ジェネレータを備えておき、セル生成部では決
められた試験周期に決められたパターンのOAMセルを
挿入し、セル検出部では決められた試験周期に決められ
たパターンのOAMセルが到着するかどうかをチェック
する。各セル生成部に対して出力方路が重ならないよう
にハードウェア的にスケジューリングすることで、挿入
点で同時にOAMセルを挿入しても輻輳によるセル廃棄
は起こらない。
【0017】被試験物のVP変換部等の出力ポートをス
イッチングしながら、何回かの試験を行うことにより全
パスの試験を行い、これを1監視周期とする。このため
には、パス監視用セルのヘッダ部にセルがパス監視用で
あることをVP変換部に通知するためのOAM識別子と
VP変換部の出力方路を直接制御するための信号を書け
ばよい。また、検出部で期待したセル生成部以外からの
セルが到着した場合にこれを区別するために、ペイロー
ド部には該当する試験周期での入出力ポートを初期値と
したPN(擬似ランダム)パターンを格納すればよい。
【0018】例えばセル生成部では、監視周期の最初の
試験周期で、送出するセルに格納されるPNパターンの
入力ポート番号をそのセル生成部が接続されている被試
験物の入力ポート番号mとし、格納する出力ポート番号
は試験周期ごとにmより順次カウントアップしていき、
監視周期内の試験周期数に達すると出力ポート番号を計
数するカウンタを初期化する。ただし、カウンタの値が
被試験物の出力ポート数Nに達すると、セルの送出を行
わないようにする。
【0019】また例えばセル検出部では、監視周期の最
初の試験周期でPNパターンの出力ポート番号をそのセ
ル検出部が接続されている被試験物の出力ポート番号n
とし、PNパターンの入力ポート番号は試験周期ごとに
nより順次カウントダウンしていき、監視周期内の試験
周期数に達すると入力ポート番号を計数するカウンタを
初期化することにより、比較用セルを生成する。この比
較用セルと被試験物を通過してきたパス監視用セルのP
Nパターンを比較し、不一致であればアラームを発出す
る。ただし、カウンタの値が被試験物の入力ポート数M
より大きくなった場合にはアラームの発出を行わないよ
うにする。
【0020】なお、上述のセル生成部は、該出力ポート
番号をmから順次に試験周期ごとにカウントアップして
いくことに換えてカウントダウンしていくようにし、ま
たセル検出部は、入力ポート番号をnから順次に試験周
期ごとにカウントダウンしていくことに換えてカウント
アップしていくようにしてもよい。
【0021】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図2は本発明の装置内パス監視方式によるパス監
視システムの構成図である。なお図2では主信号経路は
省略されている。図中、1はM個の入力ポートとN個の
出力ポートを有する被試験物であり、各入力ポート#1
〜#Mにはそれぞれ独立したパス監視セル生成部21
M が接続され、各出力ポート#1〜#Nにはそれぞれ
独立したパス監視セル検出部31 〜3N が接続される。
【0022】パス監視のための試験は1監視周期毎に同
じ処理が繰り返されるものとし、この1監視周期は複数
(上記のMとNのうちの大きい方の数)の試験周期から
なる。各試験周期では、パス監視セル生成部2は、目的
とする被試験物1の出力ポートに送出するパス監視用O
AMセルを生成して、自己が接続されている入力ポート
に送出する。
【0023】すなわち、このパス監視システムは、M個
の独立したパス監視セル生成部21〜2M から送出され
たOAMセルをN個の独立したパス監視セル検出部31
〜3N で受信することにより、入力ポート数M、出力ポ
ート数Nの任意の入出力ポートをもつ被試験物1の試験
を行うものであり、パス監視セル生成部21 〜2M およ
びパス監視セル検出部31 〜3N でそれぞれパターン・
ジェネレータを持っておき、パス監視セル生成部21
M では決められた試験周期に決められたパターンのO
AMセルを挿入し、パス監視セル検出部31 〜3N では
決められた試験周期に決められたパターンのOAMセル
が到着するかどうかをチェックすることにより、パスの
正常性を監視する。
【0024】なお、各パス監視セル生成部21 〜2M
ついて1試験周期時にそれぞれのOAMセルの出力方路
が重ならないようにハードウェア的にスケジューリング
されていれば、挿入点側で1試験周期時に各入力ポート
から同時に複数のOAMセルを挿入しても、被試験物1
内において輻輳によるセル廃棄は起こらない。
【0025】この装置内パス監視方式では、被試験物1
のVP変換部の出力ポートをスイッチングしながら、何
回かの試験を行うことにより全パスの試験を行い、これ
を1監視周期とする。このため、パス監視用OAMセル
のヘッダ部にはセルがパス監視用であることをVP変換
部に通知するためのOAM識別子とVP変換部の出力方
路を直接制御するための信号が書かれる。また、パス監
視セル検出部3で期待したパス監視セル生成部2以外か
らのOAMセルが到着した場合にこれを区別するため
に、ペイロード部には該当する試験周期での入出力ポー
トを初期値としたPN(擬似ランダム)パターンが格納
される。
【0026】図3にはかかるパス監視用OAMセルのフ
ォーマットが示される。図3において、Oは被試験物1
(VP変換部など)でVP識別子等の付替えを行わない
ようにするための、パス監視用セルであることを示すO
AMセル識別子であり、VはVP変換部の出力ポート制
御信号(n)である。mは当該OAMセルが挿入された
被試験物1の入力ポート番号、nは当該OAMセルが出
力されるべき被試験物1の出力ポート番号、PNは入力
ポート番号mと出力ポート番号nを初期値とする擬似ラ
ンダムパターンである。この擬似ランダムパターンPN
はmとnの組合せによりそれぞれ異なるパターンとな
る。
【0027】図4にはパス監視セル生成部2m (ただ
し、m=1,2,・・・M)の構成例が示される。図4
において、mはパス監視セル生成部2m が接続されてい
る被試験物1の入力ポート番号、Nは被試験物1で使用
している出力ポート数であり、これらは例えばディップ
スイッチ等により固定設定される。21は入力ポート番
号mを1試験周期毎に一つずつカウントアップして出力
ポート番号nを生成するアップカウンタである。22は
入力ポート番号mと出力ポート番号nに基づいてPNパ
ターンを発生するPNパターン発生部である。23は入
力ポート番号mと出力ポート番号nに基づいてOAMセ
ルのヘッダ部を生成するヘッダ部生成部である。24は
ヘッダ部生成部23で生成されたヘッダ部とPNパター
ン発生部22で発生されたPNパターンとを合わせて図
3に示すOAMセルを生成するシフトレジスタである。
25は出力ポート数Nとアップカウンタ21で生成され
た出力ポート番号nとを比較し、n≦Nでは“H”を出
力するが、n>Nとなったときに“L”を出力するコン
パレータである。26はコンパレータ25から“H”が
出力されているときはシフトレジスタ24からのOAM
セルを通過させて被試験物1に送出し、“L”のときに
は通過を禁止するアンドゲートである。
【0028】このパス監視セル生成部2m の動作を説明
すると、まずPNパターン発生部22は、1監視周期に
おける最初の試験周期で、送出するOAMセルに格納さ
れるPNパターンの入力ポート番号をそのパス監視セル
生成部2m が接続されている被試験物1の入力ポート番
号mとし、出力ポート番号をアップカウンタ21から出
力されている出力ポート番号n(監視周期の最初の試験
周期では入力ポート番号mと一致)としてPNパターン
を作成し、2番目以降の試験周期では、格納する出力ポ
ート番号をアップカウンタ21で各試験周期ごとにmか
ら順次に一つずつカウントアップしていき、1監視周期
における最後の試験周期に達すると、その試験周期の終
りで、出力ポート番号数を計数するアップカウンタ21
を初期化してもとのmを初期値としてロードする。
【0029】これによりPNパターン発生部22は監視
周期において各試験周期毎に、入力ポート番号が一定
(=m)で、かつ出力ポート番号nがmから一つずつイ
ンクリメントされるPNパターンを生成し、これらのP
Nパターンにヘッダ部生成部23で生成したヘッダ部を
シフトレジスタ24でそれぞれ付加し、それにより、出
力ポート番号がmから順次にインクリメントされる図3
のフォーマットのパス監視用OAMセルの列を生成す
る。
【0030】一方、コンパレータ25はアップカウンタ
21の出力ポート番号nが被試験物1の出力ポート数N
に達したことを検出すると、このNを超える出力ポート
番号nのOAMセルが送出を行わないように、“L”出
力をアンドゲート26に送出してこのアンドゲート26
を閉じる。よって被試験物1の入力ポート#mには、出
力ポート番号がmからNまでのPNパターンのOAMセ
ルの列だけが順次に入力されることになる。
【0031】図5にはパス監視セル検出部3n の構成例
が示される。図5において、nはパス監視セル検出部3
m が接続されている被試験物1の出力ポート番号、Mは
被試験物1で使用している入力ポート数であり、これら
は例えばディップスイッチ等により固定設定される。3
1は出力ポート番号nを1試験周期毎に一つずつカウン
トダウンして入力ポート番号mを生成するダウンカウン
タである。32は出力ポート番号nとダウンカウンタ3
1で生成した入力ポート番号mに基づいて比較用のPN
パターンを発生するPNパターン発生部である。33は
受信したOAMセルからPNパターン部を抽出するシフ
トレジスタである。34は受信したOAMセルのPNパ
ターンとPNパターン発生部32で発生したPNパター
ンとを比較してその一致/不一致を判定し不一致時には
アラームALMを出力する比較部である。35は入力ポ
ート数Mとダウンカウンタ31で生成された入力ポート
番号mとを比較し、m≦Mでは“H”を出力するが、m
>Mとなったときに“L”を出力するコンパレータであ
る。36はコンパレータ25から“H”が出力されてい
るときは比較部34からのアラームALMを通過させ、
“L”のときにはマスクするアンドゲートである。
【0032】このパス監視セル検出部3n の動作を説明
すると、まずPNパターン発生部32は、1監視周期に
おける最初の試験周期で、受信が想定されるOAMセル
に格納されるPNパターンの出力ポート番号をそのパス
監視セル検出部3n が接続されている被試験物1の出力
ポート番号nとし、入力ポート番号をダウンカウンタ3
1で生成される入力ポート番号m(監視周期の最初の試
験周期では出力ポート番号nと一致)としてPNパター
ンを作成し、2番目以降の試験周期では、格納する入力
ポート番号をダウンカウンタ31でnから各試験周期ご
とに順次に一つずつカウントダウンしていき、1監視周
期における最後の試験周期に達すると、その試験周期の
終りで、ダウンカウンタ31を初期化してもとのnを初
期値としてロードする。
【0033】これによりPNパターン発生部32は監視
周期において各試験周期毎に、出力ポート番号が一定
(=n)で、かつ入力ポート番号mがnから一つずつ順
次にインクリメントされる比較用のPNパターンを生成
する。比較部34では、PNパターン発生部32で発生
した比較用のPNパターンと、ダウンカウンタ31を通
過してきたパス監視用OAMセルのPNパターンとを比
較し、不一致であればアラームALMを発出する。
【0034】一方、コンパレータ35はダウンカウンタ
31の入力ポート番号mが被試験物1の入力ポート数M
に達したことを検出すると、このMを超える入力ポート
番号mに対しては“L”出力をアンドゲート26に送出
してこのアンドゲート26を閉じる。よって、ダウンカ
ウンタ31からの入力ポート番号mが被試験物の入力ポ
ート数Mより大きくなった場合には、比較部34からの
アラームALMをマスクして発出しないようにする。
【0035】上述した監視システムによるパス監視動作
を以下に説明する。図6にはこの監視システムのタイム
チャートを示す。図6では被試験物1の使用可能な最大
入力ポート数と最大出力ポート数をともに「8」とし、
よって1監視周期内での試験周期の数を「8」とする。
そして、使用可能最大入力ポート数のうち実際に使用し
ている入力ポート数Mを「3」、使用可能最大出力ポー
ト数のうち実際に使用している出力ポート数Nを「4」
とし、この入力ポート数「3」、出力ポート数「4」の
被試験物1のパス監視を行うものとする。
【0036】図6の例は上述の場合の入力ポート番号#
3に接続されたパス監視セル生成部23 の送信OAMセ
ルの送出タイミングと、出力ポート番号#4に接続され
たパス監視セル検出部34 の受信OAMセルの受信タイ
ミングの様子を示している。図示のように、パス監視セ
ル生成部23 は、試験周期、、、でそれぞれ出
力ポート番号を「3」、「4」、「1」、「2」とする
送信OAMセルを生成して被試験物1の入力ポート#3
に入力しており、最大出力ポート数N=4を超えるOA
Mセルについてはセル送出を行わない。また、パス監視
セル検出部34は、試験周期、、でOAMセルを
受信しており、入力ポート番号が4以上のOAMセルは
パス監視セル生成部側から送出されていないので、それ
らを受信することはない。なお、この図6の例では簡単
のために被試験物1の入出力ポートを特定して示した
が、任意のポートに拡張された場合にもその本質は何ら
変わるものではない。
【0037】図7は、上述のような、装置の機能ブロッ
クのうち使用可能最大入出力ポート数が「8」で(試験
回数が8)、実際に使用している入力ポート数Mが
「3」、出力ポート数Nが「4」の機能ブロックのパス
監視を行った場合の、OAMセルに格納するPNパター
ンの入力ポート番号mと出力ポート番号nの組合せにつ
いて示す。ここで、パス監視用OAMセルのパターンは
被試験物1の入力ポート番号mと出力ポート番号nで一
意に決まるので、図7の下側に示すように、上段の入力
ポート番号mと下段の出力ポート番号nを持つOAMセ
ルを、各試験周期〜において逐次に生成するものと
する。
【0038】1回目の試験では、各パス監視セル生成
部21 〜2M は、例えばパス監視セル生成部21 が入力
ポート#1から出力ポート#1へといった具合に、入力
ポート番号と同じポート番号の出力ポートに対してOA
Mセルを生成して送出する。この試験では、パス監視
セル検出部31 〜3N でも、自身が接続されている出力
ポート番号と同じポート番号の入力ポート番号のセルが
到着するものとしてそれらのセルのPNパターンをヘッ
ダ部生成部32で生成して待ち受け、比較部34で受信
OAMセルと比較用セルとのPNパターンを比較して、
その一致/不一致により当該パスが正常か否かを判定す
る。
【0039】この場合、出力ポート#4のパス監視セル
検出部34 にはOAMセルは到着しないが、パス監視セ
ル検出部34 内においては、試験の周期では入力ポー
ト計数用のダウンカウンタ31の入力ポート番号mが
「4」であって、被試験物1の入力ポート数M=「3」
より大きいので、コンパレータ35によりアンドゲート
36が閉じられてアラームALMの発出は行われない。
【0040】2回目の試験では、各パス監視セル生成部
1 〜2M は、例えばパス監視セル生成部21 が入力ポ
ート#1から出力ポート#2へといった具合に、自身の
入力ポート番号に「1」を加えたポート番号の出力ポー
トに対してOAMセルを生成して送出する。一方、パス
監視セル検出部31 〜3N では、自身の出力ポート番号
より「1」を減じた入力ポート番号のセルが到着するも
のとして待ち受ける。
【0041】この場合、パス監視セル生成部側では出力
ポート#1宛てのOAMセルを送出してないので、出力
ポート#1のパス監視セル検出部31 にはOAMセルは
到着しないが、このパス監視セル検出部31 においては
入力ポート計数用のダウンカウンタ31の値mが初期化
され「8」となり入力ポート数M=「3」より大きくな
るので、それがコンパレータ35で判定されてアラーム
ALMの発出は行われない。
【0042】3回目の試験では、各パス監視セル生成
部21 〜2M は、入力ポート番号に「2」を加えたポー
ト番号の出力ポートに対してセルが送出されるが、入力
ポート#3のパス監視セル生成部23 では、出力ポート
計数用のアップカウンタ21の出力ポート番号nが
「5」となり被試験物1の出力ポート数N=「4」より
大きくなるので、セルの送出は行われない。
【0043】一方、パス監視セル検出部31 〜3N
は、自身が接続されている出力ポート番号より「2」を
減じた入力ポート番号のセルが到着するものとして待ち
受ける。この場合、出力ポート#1および#2のパス監
視セル検出部31 、32 ではセルは到着しないが、それ
らの入力ポート計数用のダウンカウンタ31の値mが入
力ポート数Mより大きくなるので、アラームの発出は行
われない。
【0044】以下、同様の動作を繰り返すことにより入
力ポート数M=「3」、出力ポート数N=「4」の被試
験物1の全パスの試験を行えることが容易に理解でき
る。
【0045】本発明の実施にあたっては種々の変形形態
が可能である。例えば、上記の説明では簡単のために入
出力ポート数を特定して示したが、本発明は任意のポー
ト数に対しても拡張できるものであり、例えば、図8に
は入力ポート数M=「8」、出力ポート数N=「8」と
入出力ポート数が最大数である場合の被試験物1の全パ
スの試験の様子が示されている。
【0046】また上述の実施例では、パス監視セル生成
部21 〜2M 側ではOAMセルに格納するPNパターン
の出力ポート番号を一つずつインクリメントし、パス監
視セル検出部31 〜3N 側では比較用のPNパターンの
入力ポート番号を一つずつデクリメントするようにした
が、もちろんこの反対に、パス監視セル生成部21 〜2
M 側ではOAMセルに格納するPNパターンの出力ポー
ト番号を一つずつデンクリメントし、パス監視セル検出
部31 〜3N 側では比較用のPNパターンの入力ポート
番号を一つずつイクリメントするようにするものであっ
てもよい。
【0047】また上述のような自ポート番号からのイン
クリメント/デクリメントによる他に、パス監視セル生
成部21 〜2M 側で生成するPNパターンとパス監視セ
ル検出部31 〜3N 側で生成する比較用PNパターンが
各試験周期で同じになるようにパターン・ジェネレータ
を他の手段で構成しておくものであってもよい。
【0048】
【発明の効果】以上説明したように、本発明では任意の
入出力ポート数を持つ機能ブロックのパス監視を行うこ
とができる。このため、装置を構成する個々のブロック
ごとにパス監視のためのOAMセルの生成部および検出
部の回路構成を変更する必要がなく、装置構成の変更に
対しても柔軟に対応できる。従って容易にLSI化が可
能である。また、ハードウェアのみで構成できるため
に、監視・制御系のソフトウェアの負荷を低減できる。
【図面の簡単な説明】
【図1】本発明に係る原理説明図である。
【図2】本発明の一実施例としての装置内パス監視方式
によるパス監視システムの構成を示す図である。
【図3】実施例システムで使用するOAMセルのフォー
マットを示す図である。
【図4】実施例システムにおけるパス監視セル生成部の
構成例を示す図である。
【図5】実施例システムにおけるパス監視セル検出部の
構成例を示す図である。
【図6】実施例システムのタイムチャートを示す図であ
る。
【図7】実施例システムにおける入力ポート数M=
「3」、出力ポート数N=「4」の場合の被試験物1の
全パスの試験の様子を示す図である。
【図8】実施例システムにおける入力ポート数M=
「8」、出力ポート数N=「8」の場合の被試験物1の
全パスの試験の様子を示す図である。
【図9】マルチポイント・ドロップ方式の構成を示す図
である。
【図10】マルチポイント・ドロップ方式のOAMセル
の挿入点および分岐点の構成例を示す図である。
【図11】シングルポイント・ドロップ方式の構成を示
す図である。
【符号の説明】
1 被試験物 21 〜2M パス監視セル生成部 31 〜3N パス監視セル検出部 21 アップカウンタ 22 PNパターン発生部 23 ヘッダ部生成部 24 シフトレジスタ 25 コンパレータ 26 アンドゲート 31 ダウンカウンタ 32 PNパターン発生部 33 シフトレジスタ 34 比較部 35 コンパレータ 36 アンドゲート 51 空セル検出部 52 OAMセル挿入部 53 スケジューリングテーブル 54 OAMセル生成部 55 VP変換部 56 ルーティングテーブル 57 OAMセル分岐部 58 OAMセル検出部 59 スケジューリングテーブル 60 監視・制御部(CPU)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須藤 俊之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 吉沢 仁一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 上田 裕巳 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 阿久津 賢治 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 池松 龍一 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 蔵野 貴紀 東京都港区芝五丁目7番1号 日本電気株 式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 機能ブロックの入力側にOAMセル挿入
    点を持ち対応する分岐点を機能ブロックの出力側に持つ
    シングルポイント・ドロップ方式により入力ポート数
    M、出力ポート数Nを有する被試験物(11)のパスの
    正常/異常を監視する装置内パス監視方式において、 該被試験物の入力ポートにM個のセル生成部(121
    12M )と出力ポートにN個のセル検出部(131 〜1
    N )をそれぞれ接続し、 1監視周期が少なくとも複数(MまたはNのうち大きい
    数)回の試験周期を持つようにし、 各セル生成部はOAMセルに格納する出力ポート番号を
    セル生成部相互間で衝突しないようにして各試験周期毎
    に逐次に更新しつつOAMセルを生成して被試験物に送
    出し、 一方、各セル検出部はセル生成部側での出力ポート番号
    の更新に対応して自己に受信が想定される入力ポート番
    号の比較用OAMセルデータを生成してこれを被試験物
    から受信したOAMセルと比較することで、 1監視周期で被試験物の全パスを試験してその正常/異
    常を監視することを特徴とする装置内パス監視方式。
  2. 【請求項2】 請求項1記載の装置内パス監視方式にお
    いて、 該セル生成部は、生成するOAMセルのペイロード部
    に、被試験物の入力ポート番号と出力ポート番号を初期
    値とするPNパターンを格納し、該入力ポート番号は該
    セル生成部が接続されている入力ポート番号mとし、該
    出力ポート番号はmから順次に試験周期ごとにカウント
    アップして1監視周期内の試験周期数に達すると1に初
    期化される値とし、該出力ポート番号が出力ポート数N
    を越えるとセルを送出しないように構成され、 該セル検出部は、被試験物の入力ポート番号と出力ポー
    ト番号を初期値とするPNパターンをペイロード部に持
    つ比較セルを生成し、該生成する出力ポート番号は該セ
    ル検出部が接続されている出力ポート番号nとし、該生
    成する入力ポート番号はnから順次に試験周期ごとにカ
    ウントダウンして1監視周期内の試験周期数に達すると
    1に初期化される値とし、この比較セルのペイロード部
    を被試験物を通過したOAMセルのペイロード部とを比
    較して装置内パスの故障を検出しアラームを発出し、該
    入力ポート番号が入力ポート数Mを越えるとアラームを
    発出しないように構成されたことを特徴とする装置内パ
    ス監視方式。
  3. 【請求項3】 該セル生成部は、該出力ポート番号をm
    から順次に試験周期ごとにカウントアップしていくこと
    に換えてカウントダウンしていくように構成され、また
    該セル検出部は、該入力ポート番号をnから順次に試験
    周期ごとにカウントダウンしていくことに換えてカウン
    トアップしていくように構成された請求項2記載の装置
    内パス監視方式。
JP06210494A 1994-03-07 1994-03-07 装置内パス監視方式 Expired - Lifetime JP3506479B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06210494A JP3506479B2 (ja) 1994-03-07 1994-03-07 装置内パス監視方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06210494A JP3506479B2 (ja) 1994-03-07 1994-03-07 装置内パス監視方式

Publications (2)

Publication Number Publication Date
JPH07245617A true JPH07245617A (ja) 1995-09-19
JP3506479B2 JP3506479B2 (ja) 2004-03-15

Family

ID=13190417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06210494A Expired - Lifetime JP3506479B2 (ja) 1994-03-07 1994-03-07 装置内パス監視方式

Country Status (1)

Country Link
JP (1) JP3506479B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055837A1 (ja) * 2009-11-05 2011-05-12 日本電気株式会社 ノード及びそれに用いる監視管理方法並びにそれを用いる転送システム、入力回路、出力回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055837A1 (ja) * 2009-11-05 2011-05-12 日本電気株式会社 ノード及びそれに用いる監視管理方法並びにそれを用いる転送システム、入力回路、出力回路
KR101364369B1 (ko) * 2009-11-05 2014-02-18 닛본 덴끼 가부시끼가이샤 노드 및 그것에 이용하는 감시 관리 방법 및 그것을 이용하는 전송 시스템, 입력 회로, 출력 회로
US8897308B2 (en) 2009-11-05 2014-11-25 Nec Corporation Node, a monitoring management method used for a node, and a transfer system, an input circuit and an output circuit
JP5682568B2 (ja) * 2009-11-05 2015-03-11 日本電気株式会社 ノード及びそれに用いる監視管理方法並びにそれを用いる転送システム、入力回路、出力回路

Also Published As

Publication number Publication date
JP3506479B2 (ja) 2004-03-15

Similar Documents

Publication Publication Date Title
US5257311A (en) System for monitoring ATM cross-connecting apparatus by inside-apparatus monitoring cell
US5265088A (en) Cross-connection apparatus for B-ISDN
EP0504537A1 (en) Method and apparatus for the testing and evaluation of geographically distributed telecommunication networks
US6961317B2 (en) Identifying and synchronizing permuted channels in a parallel channel bit error rate tester
US5408461A (en) Path route test apparatus for use in an ATM transmission system
JP2005524343A (ja) マスタ−スレーブ分散通信システムにおけるローカル同期の方法および機構
US11621906B2 (en) Method for test traffic generation and inspection, and associated switch input or output port and switch
JPH0774749A (ja) スイッチングシステム
JP3545437B2 (ja) パケット交換試験方法及びその装置
US6175553B1 (en) Method and apparatus for locating and isolating a fault within a token ring network
US5712854A (en) Method of routing cells in an asynchronous time-division multiplex switching network and corresponding network input switch and application
JP3506479B2 (ja) 装置内パス監視方式
JPH04107027A (ja) データ伝送方式
US7212523B2 (en) Pipeline architecture for the design of a single-stage cross-connect system
US7170908B2 (en) System and method of selecting sources for a network element having redundant sources
JP2824483B2 (ja) Atm交換機におけるスイッチ診断方式
CN100484041C (zh) 一种在宽带网络中实现大业务量数据测试的装置
KR100238448B1 (ko) 다단 스위치 네트워크에서 고장 스위치 노드의 검출장치 및방법
JP2785850B2 (ja) Atm通話路の試験方式
JP3580715B2 (ja) 試験方法及び装置、並びに試験システム
US6901054B2 (en) Method for checking the transfer of data cells in an asynchronous switching arrangement, elementary switching unit and network equipped for such a method
Choe et al. Fault tolerance of a large-scale multicast output buffered ATM switch
JP2876859B2 (ja) パケット交換方式
Rojas-Cessa et al. Concurrent fault detection for a multiple-plane packet switch
JPH08293865A (ja) 信号パス監視装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 10

EXPY Cancellation because of completion of term