JP3580715B2 - 試験方法及び装置、並びに試験システム - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、試験システムに関し、たとえばＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ： 非同期転送モード）伝送装置などの装置内で各機能ブロックなどの動作や接続の正常性を調べたり、相互に接続されたノード（ＡＴＭ伝送装置）間で他のノードの動作や接続の正常性を調べたりする場合に適用し得るものである。
【０００２】
また、本発明は、かかる試験システムの構成要素として使用され得る試験装置に関するものである。
【０００３】
さらに、本発明は、かかる試験システムで使用され得る試験方法に関するものである。
【０００４】
【従来の技術】
ＡＴＭ伝送装置における従来の試験装置１０の構成を図２に示す。
【０００５】
図２において、方路１から供給される入力データＩＣ１には監視セル挿入回路１１で監視セルが挿入され、方路２から供給される入力データＩＣ２には監視セル挿入回路１２で監視セルが挿入される。図３（Ｃ）に示すような監視セルの挿入タイミングＭＴを生成するのが監視セル挿入タイミング生成回路１３である。現に機能を発揮している機能ブロックに対応する現用系、または当該現用系の機能ブロックと同一の構成を備えているが、いまは機能を発揮していない予備系のいずれかから供給される入力データＩＣ１、ＩＣ２は、図３（Ａ）、（Ｂ）に示すように、基本的に同一位相ではどちらか一方だけが有効セルで、他方は無効セルという排他的な関係になる。
【０００６】
ただし監視セルを挿入するため、監視周期ＣＹごとに入力データＩＣ１およびＩＣ２がともに無効セルとなるタイミングがあらわれる。無効セル１〜４がこのような無効セルである。
【０００７】
監視セル挿入回路１１で挿入された監視セルには方路１を示すための識別ビットＩＤ１が含まれており、監視セル挿入回路１２で挿入された監視セルには方路２を示すための識別ビットＩＤ２が含まれている。
【０００８】
有効セル検出回路１４は監視セル挿入回路１１，１２の出力における各セルの有効、無効を判定して、監視セル挿入回路１１の出力のほうが有効で監視セル挿入回路１２のほうが無効な場合、ローレベル「Ｌ」を発生し、監視セル挿入回路１２の出力のほうが有効で監視セル挿入回路１１のほうが無効な場合、ハイレベル「Ｈ」を発生することで、図３（Ｆ）のようなセレクタ制御信号ＳＣを生成し、セレクタ１７に送出する。
【０００９】
この有効セル検出回路１４の判定では、前記監視セルは有効セルに分類されので、監視セルはセレクタ回路１７においては有効セルとして出力されることになる。
【００１０】
入力データＩＣ１，２は監視セルの挿入を受けたのち、一時、セルバッファ回路１５，１６に蓄積されて、それぞれセレクタ１７の２つの入力端子１，２に供給される。セレクタ１７の入力端子１には図３（Ｄ）が供給され、入力端子２には同図（Ｅ）が供給される。
【００１１】
図３（Ｆ）のセレクタ制御信号ＳＣをＣ（制御）入力端子で受け取ったセレクタ１７は、有効セル（監視セルも含む）だけを選択して出力し、無効セルは廃棄する。
【００１２】
入力データＩＣ１とＩＣ２に対する監視セル１，２の挿入は同一のタイミング（同一の位相）で行われるのであるが、セレクタ１７は同時に２つの有効セルを出力することはできない。
【００１３】
一方で、セレクタ１７の周辺の動作の正常性を試験するためには、監視セル１と２はともにセレクタ１７から出力される必要がある。
【００１４】
このためセルバッファ回路１５、１６のはたらきにより、監視セル１と２を、ずれたタイミングでセレクタ１７に入力することでこれを実現している。
【００１５】
したがって、図３（Ｄ）および（Ｅ）を入力とするセレクタ１７の出力ＳＯは、同図（Ｇ）に示すようになる。
【００１６】
セレクタ１７の出力側に選択されている監視回路１８は、監視セル終端回路１８Ａと、監視セル検出回路１８Ｂとから構成されている。
【００１７】
監視セル１，２も含め、セレクタ１７から出力されるすべての有効セルを受け取る監視セル終端回路１８Ａは、前記ＩＤ２を検出することで監視セル２を検出し、その有効、無効ビットを無効化することによって、監視セル２を無効セル化する。セレクタ１７通過後に監視セル１と２で２倍になっている監視セルの帯域は、正常性確認後には終端してもとにもどす必要があるからである。
【００１８】
監視セル検出回路１８Ｂのほうは、前記ＩＤ１を検出することで監視セル１を検出する回路である。
【００１９】
監視セル終端回路１８Ａによる監視セル１の検出と、監視セル検出回路１８Ｂによる監視セル２の検出が行われることで、方路１および方路２についてセレクタ１７の周辺の動作の正常性が確認できる。
【００２０】
これによって監視回路１８から出力される出力データＯＣは、図３（Ｈ）に示すようになる。
【００２１】
なお、図３（Ａ）〜（Ｈ）のタイミングＴＳは、前記現用系と予備系の系切替えのタイミングを示している。系切替えタイミングＴＳの左側では方路１が現用系で方路２が予備系、タイミングＴＳの右側では方路２が現用系で方路１が予備系となっている。
【００２２】
一方、以上のような現用系、予備系の二重化構成とは別な観点から、ＡＴＭ伝送装置内のスイッチ部などでは、スイッチ部入力ポートで監視セルを挿入し、スイッチ部出力ポートで当該監視セルを検出することで、スイッチ部の接続および動作の正常性を試験している。
【００２３】
スイッチ部において、複数の入力ポートと複数の出力ポートとのあいだには、並列な複数の要素スイッチが存在する。各出力ポートと１対１で対応する各要素スイッチはその１つ１つがすべての入力ポートからＡＴＭセルの入力を受ける。そして、ルーティングビットが対応する出力ポートを指定しているＡＴＭセルが入力された場合だけ当該ＡＴＭセルを出力ポートへ送出し、それ以外のすべてのＡＴＭセルは廃棄する。各要素スイッチがそれぞれにこの動作を行うことでスイッチ動作が実現される。
【００２４】
【発明が解決しようとする課題】
ところが前者で、上記試験装置１０で精度の高い試験を行うためには、監視セル挿入回路１１，１２については、方路を識別するための識別ビットＩＤ１、ＩＤ２を付与するための構成を欠かすことができず、監視セル終端回路１８Ａ、監視セル検出回路１８ＢついてはＩＤ１、ＩＤ２を検出するための構成を欠かすことができない。
【００２５】
また、監視セル１と２は同一周期、同一位相で挿入されるためセルバッファ回路１５，１６からの監視セル１，２の読み出しタイミングはゆらぎの影響下にあり、図３（Ｇ）の例で、監視セル１、監視セル２の順番になっているところが、監視セル２、監視セル１の順番になることも起こり得る。したがってタイミングなどに基づいてこれらの監視セルを識別することは困難で、上記のような識別ビットＩＤ１、ＩＤ２の付与、および検出のための構成が不可欠となる。
【００２６】
識別ビットＩＤ１、ＩＤ２の付与、および検出のための構成を備えることにより、監視セル１，２の検出、非検出に応じて、セレクタ１７の周辺の動作の正常性が試験される。
【００２７】
たとえばＩＤ１の監視セル１は検出されたがＩＤ２の監視セル２が検出できなければ、セレクタ１７の少なくとも入力端子２の周辺の動作が正常に行われていないか、セルバッファ回路１６、監視セル挿入回路１２などの周辺に障害が発生していることが推定される。
【００２８】
したがってＩＤ１、ＩＤ２の付与、検出のための構成を欠く場合、セレクタ１７の動作の正常でないことを検出できたとしても、その障害箇所や障害の種類を特定するための有益な情報が得られないこととなり、試験の精度が低く信頼性に欠ける構成となる。
【００２９】
また上述したように、セレクタ１７は同時に２つの有効セルを出力することができないため、同一のタイミングで供給される入力データＩＣ１とＩＣ２の監視セル１，２をともに失わないためには、セルバッファ回路１５，１６は不可欠となる。
【００３０】
さらにセレクタ１７通過後に２倍になった監視セルの帯域をもとにもどすためには、監視セル終端回路１８Ａは監視セル２を無効セル化するための構成を内蔵しなければならない。
【００３１】
結局、これらの各構成を具備するため、試験装置１０の回路は複雑化し、回路規模の増大が避けられない。
【００３２】
一方、後者の、前記ＡＴＭ伝送装置内のスイッチ部などでは、マルチキャスト（選択同報）のためのコピートランク（ＣＰＨＣＶ：コピーおよびヘッダ変換部）を付加する構成が考えられる。
【００３３】
詳細については後述するが、このコピートランクは、マルチキャストを実現するためのヘッダ変換機能と、ルーティングビット以外のほとんどのＡＴＭセルのフィールドをそのままコピーする機能を持つ装置である。
【００３４】
コピートランクを付加したことにともない、スイッチ部のすべての接続、および動作の正常性を試験するための新たな工夫が必要になる。
【００３５】
【課題を解決するための手段】
（Ａ） かかる課題を解決するために、第１の発明では、有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備えた装置の正常性を試験する方法において、（１）時系列に伝送される複数の前記有効単位信号からなる有効ストリーム、及び時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対し、同一位相で試験用タイミングを設定し、（２）この試験用タイミングに合わせて、前記有効及び無効ストリームのどちらか一方に前記無効単位信号を挿入すると共に、他方には、試験用単位信号を挿入したのち、（３）前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を調べることを特徴とする。
【００３６】
また第２の発明では、有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備え、時系列に伝送される複数の前記有効単位信号からなる有効ストリームに対し所定周期で試験用単位信号の挿入タイミングを付与すると共に、時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対しても、これと同一周期、同一位相で前記試験用単位信号の挿入タイミングを付与しておき、前記選択回路を備えた装置の正常性を周期的に試験する方法において、前記挿入タイミングのうち、実際に前記試験用単位信号を挿入されるのは、前記有効ストリームの挿入タイミング又は無効ストリームの挿入タイミングのどちらか一方だけとし、前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を、周期的に調べることを特徴とする。
【００３７】
（Ｂ）さらに第３の発明では、有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備えた装置の正常性を試験する装置において、（１）時系列に伝送される複数の前記有効単位信号からなる有効ストリーム、及び時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対し、同一位相で試験用タイミングを設定し、（２）この試験用タイミングに合わせて、前記有効及び無効ストリームのどちらか一方に前記無効単位信号を挿入すると共に、他方には、試験用単位信号を挿入したのち、（３）前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を調べることを特徴とする。
【００３８】
また、第４の発明では、有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備え、時系列に伝送される複数の前記有効単位信号からなる有効ストリームに対し所定周期で試験用単位信号の挿入タイミングを付与すると共に、時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対しても、これと同一周期、同一位相で前記試験用単位信号の挿入タイミングを付与しておき、前記選択回路を備えた装置の正常性を周期的に試験する装置において、前記挿入タイミングのうち、実際に前記試験用単位信号を挿入されるのは、前記有効ストリームの挿入タイミング又は無効ストリームの挿入タイミングのどちらか一方だけとし、前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を、周期的に調べることを特徴とする。
【００３９】
（Ｃ）第５の発明では、通信用の単位信号を通過させると共に試験用の単位信号を挿入する複数の入力ポートと、前記通信用の単位信号を通過させると共に試験用の単位信号を検出する複数の出力ポートとを備え、前記通信用、試験用の単位信号の持っているアドレス情報に基づき、複数の入力ポートから入力される単位信号を該当する１つの出力ポートから出力するスイッチ装置の試験方法において、（１）該当出力ポートだけを指定するアドレス情報を持っている単位信号を当該出力ポートに送出する複数の要素スイッチを並列に設けることで、要素スイッチと出力ポートを対応付けておき、（２）所定の試験周期内に、各入力ポートで複数回、挿入される前記試験用の単位信号のアドレス情報が、少なくとも複数の前記要素スイッチに対応付けられた出力ポートを指定するように、逐次変更し、（３）前記入力ポートはまた、１又は複数の要素スイッチに対応付けられた出力ポートを指定するアドレス情報を持つ試験用の単位信号であるマルチキャスト試験用単位信号の挿入も行い、（４）前記スイッチ装置はまた、このマルチキャスト試験用単位信号のアドレス情報だけを変換するアドレス変換部を備え、（５）前記所定の試験周期内に、当該アドレス変換部は、前記マルチキャスト試験用単位信号のアドレス情報を、当該１又は複数の要素スイッチの中から１又は複数の要素スイッチを選択するように変換することを特徴とする。
【００４０】
（Ｄ）また、第６の発明では、通信用の単位信号を通過させると共に試験用の単位信号を挿入する複数の入力ポートと、前記通信用の単位信号を通過させると共に試験用の単位信号を検出する複数の出力ポートとを備え、前記通信用、試験用の単位信号の持っているアドレス情報に基づき、複数の入力ポートから入力される単位信号を該当する１つの出力ポートから出力するスイッチ装置の試験装置において、（１）該当出力ポートだけを指定するアドレス情報を持っている単位信号を当該出力ポートに送出する複数の要素スイッチを並列に設けることで、要素スイッチと出力ポートを対応付けておき、（２）所定の試験周期内に、各入力ポートで複数回、挿入される前記試験用の単位信号のアドレス情報が、少なくとも複数の前記要素スイッチに対応付けられた出力ポートを指定するように、逐次変更し、（３）前記入力ポートはまた、１又は複数の要素スイッチに対応付けられた出力ポートを指定するアドレス情報を持つ試験用の単位信号であるマルチキャスト試験用単位信号の挿入も行い、（４）前記スイッチ装置はまた、このマルチキャスト試験用単位信号のアドレス情報だけを変換するアドレス変換部を備え、（５）前記所定の試験周期内に、当該アドレス変換部は、前記マルチキャスト試験用単位信号のアドレス情報を、当該１又は複数の要素スイッチの中から１又は複数の要素スイッチを選択するように変換することを特徴とする。
【００４１】
（Ｅ）さらにまた、第７の発明の試験システムでは、請求項３、４、７、又は８のいずれかの試験装置を相互に接続しておき、試験装置相互間で、他方の試験装置の少なくとも一部について正常性を試験することを特徴とする。
【００４２】
【発明の実施の形態】
（Ａ）第１の実施形態
以下、本発明に係る試験方法及び装置、並びに試験システムをＡＴＭ伝送装置に適用した場合を例に、本発明の第１の実施形態について図面を参照しながら説明する。
【００４３】
（Ａ−１）第１の実施形態の構成
本実施形態にかかる試験装置２０の構成を図１に示す。試験装置２０はたとえばＡＴＭ交換機、ＡＴＭ多重化装置などのＡＴＭ伝送装置のなかに内蔵されて使用される。
【００４４】
図１において、方路１，２はそれぞれ論理的、物理的に異なるＡＴＭ信号伝送路を示す。方路１，２それぞれに接続されている現用系、予備系の二重化構成は、ある時点では、必ず一方が現用系で他方が予備系となり、現用系、予備系の系切替えは、障害発生時に自動的に行われたり、メンテナンス時に手動で行われたりする。
【００４５】
方路１から供給される入力データＩＣ３は監視セル挿入回路２１の入力端子に接続され、方路２から供給される入力データＩＣ４は監視セル挿入回路２２の入力端子に接続される。監視セル挿入回路２１，２２には監視セル挿入タイミング生成回路２３が接続されている。
【００４６】
これらの回路２１〜２３の接続関係は従来の試験装置１０と同じであるが、その動作は後述するように相違しており、監視セル２１，２２はＡＴＭセルに識別ビットＩＤ１，２を付与するための構成部分を備えていないなど、構成上の相違有する。
【００４７】
方路１から供給される入力データＩＣ３は有効セルも無効セルも監視セル挿入回路２１を介してセレクタ２５の入力端子１に供給される。
【００４８】
同様に、方路２から供給される入力データＩＣ４は有効セルも無効セルも監視セル挿入回路２２を介してセレクタ２５の入力端子２に供給される。
【００４９】
方路１の監視セル挿入回路２１とセレクタ２５の中間部、方路２の監視セル挿入回路２２とセレクタ２５の中間部は、ともに有効セル検出回路２４に接続されている。有効セル検出回路２４はその構成、動作ともに、前記有効セル検出回路１４と同様な回路で、セレクタ制御信号ＳＣ１をセレクタ２５のＣ（制御）入力端子に供給する。
【００５０】
セレクタ回路２５はその構成、動作ともに、前記セレクタ回路１７と同様な回路である。すなわち、セレクタ制御信号ＳＣ１をＣ入力端子で受け取ると、有効セル（監視セルも含む）だけを選択して出力し、無効セルは廃棄する選択回路である。
【００５１】
セレクタ２５の出力端子に接続されている監視セル検出回路２６は、前記監視回路１８に相当する回路であるが、本実施形態では、前記ＩＤ１、ＩＤ２の付与、検出は行わないので、そのための構成部分は備えていない。また、本実施形態では監視セルの帯域が２倍になることもないので、監視セルを無効セル化し終端するための監視セル終端回路１８Ａに相当する回路は存在しない。
【００５２】
以下、上記のような構成を有する第１の実施形態の動作について説明する。
（Ａ−２）第１の実施形態の動作
いま、図４（Ａ）〜（Ｈ）の系切替えタイミングＴＳ１の左側である期間Ｔ１について考える。
【００５３】
期間Ｔ１において、図４（Ａ）、（Ｂ）に示すように、方路１から供給される入力データＩＣ３が基本的に有効セルで、方路２から供給される入力データＩＣ４は無効セルである。すなわち前記二重化構成のうち、セレクタ２５前段の方路１側が現用系で、方路２側が予備系である。
【００５４】
期間Ｔ１の入力データＩＣ３は時系列に、有効セル１、有効セル２、無効セル１、有効セル３、…、有効セル４、有効セル５、無効セル２、有効セル６、…となる。
【００５５】
このうち無効セル１と無効セル２は、セル構成自体は通常の無効セルと同じであるが、あとで図４（Ｅ）、（Ｆ）の監視セル１，２を挿入するため、あらかじめ、監視周期ＣＹ１で挿入されている専用無効セルである。
【００５６】
系切替えタイミングＴＳ１の右側の期間Ｔ２では、方路２が現用系、方路１が予備系に切替わる。
【００５７】
そしてこの期間Ｔ２では、図４（Ｂ）に示すように、…有効セル７、有効セル８、無効セル３、有効セル９、…のなかの無効セル３が、当該専用無効セルに該当する。
【００５８】
ただし、専用無効セル１〜３のうち、無効セル１と３は方路１への監視セル１，３挿入のための専用無効セルで、無効セル２は方路２への監視セル２挿入のための専用無効セルである。したがって方路１または方路２の一方の方路だけについて見ると、監視セルの挿入周期はＣＹ２＝２×ＣＹ１となる。ＣＹ２は従来の試験装置１０における監視周期ＣＹの２倍に相当する。
【００５９】
このため、監視セル挿入タイミング生成回路２３では、方路１と、方路２のために異なる挿入タイミングが生成されることになる。方路１の挿入タイミングＭＴ１は、図４（Ｃ）に、方路２の挿入タイミングＭＴ２は、図４（Ｄ）に示す。挿入タイミングＭＴ１とＭＴ２はともに周期ＣＹ２であるが、位相は相互にＣＹ１だけずれている。
【００６０】
従来は監視周期ＣＹごとに方路１と２に、同時に監視セルが挿入されるため監視セルは時間的に局在していたが、本実施形態では、監視周期ＣＹ１（＝ＣＹとする）で、方路１または２に交互に１つずつ監視セルが挿入されるため、あるタイミングに２つの監視セルが集中し局在することがない。
【００６１】
図４（Ｇ）のセレクタ制御信号ＳＣ１に応じて、セレクタ２５が有効セルと監視セルは出力し、無効セルは廃棄する。すなわちセレクタ２５は、セレクタ制御信号ＳＣ１の「Ｌ」期間には入力端子１（方路１）を選択、出力し、「Ｈ」期間には入力端子２（方路２）を選択、出力する。
【００６２】
セレクタ２５の出力は出力データＯＣ１として、当該試験装置２０が搭載されているＡＴＭ伝送装置内の次段、または当該ＡＴＭ伝送装置の外部に送出されるほか、監視セル検出回路２６でも受信される。
【００６３】
セレクタ２５の出力データＯＣ１はたとえば図４（Ｈ）に示すようなものである。このうち監視セル１〜３は、従来の監視セル１〜３と異なり、方路１，２を識別するためのビットを持っている必要はない。
【００６４】
監視セル検出回路２６はただ、監視周期ＣＹ１ごとに監視セルが検出されるかどうかだけを監視している。
【００６５】
もしも監視セル１，３のタイミングで監視セルが検出されなければ、セレクタ入力端子１、監視セル挿入回路２１、監視セル挿入タイミング生成回路２３のタイミングＭＴ１を生成する部分など、方路１系統の周辺に障害があることが推定される。
【００６６】
一方、監視セル２のタイミングで監視セルが検出されなければ、セレクタ入力端子２、監視セル挿入回路２２、監視セル挿入タイミング生成回路２３のタイミングＭＴ２を生成する部分など、方路２系統の周辺に障害があることが推定される。
【００６７】
監視セルの欠落するタイミングだけからこのような推定を行うことができるのは、監視セルが時間的に集中していないからである。
【００６８】
また、監視セル１〜３は、監視周期ＣＹ１だけ間隔をおいてセレクタ２５に入力されるので、従来のようにセルバッファ回路１５，１６を設けて監視セルの損失を防止する必要がない。
【００６９】
（Ａ−３）実施形態の効果
以上のように、本実施形態によれば、従来の識別ビットＩＤ１、ＩＤ２を付与し、検出するための構成、セルバッファ回路１５，１６、１つの方路の監視セルを無効セル化し、終端するための構成などを省略しても、従来と同様に方路別の障害検出を行うことができるので、試験の精度や信頼性を維持しながら回路規模を縮小することが可能である。
【００７０】
（Ｂ）第２の実施形態
以下、本発明に係る試験方法及び装置、並びに試験システムをＡＴＭ伝送装置に適用した場合を例に、本発明の第２の実施形態について図面を参照しながら説明する。
【００７１】
本実施形態はＡＴＭ伝送装置内のスイッチ部にコピートランクを設けた場合でも、スイッチ部内のすべての接続（経路）および動作の正常性を調べることを目的とするもので、第１の実施形態のように二重化構成を前提としない。
【００７２】
（Ｂ−１）第２の実施形態の構成
本実施形態にかかる試験装置３０の構成を図５に示す。試験装置３０は通常の運用状態では、たとえばＡＴＭ多重化装置などのＡＴＭ伝送装置のなかに内蔵される装置内スイッチ部として機能する構成部分であるが、通信用のＡＴＭセルのストリームに周期的に監視セルが挿入されると、この監視セルを処理することによってそのまま自己の機能を試験する試験装置となる。
【００７３】
図５において、入力ポート（監視セル挿入部）３１〜３５はスイッチ部３０に流入する通信用のＡＴＭセルストリームＩＳ１〜ＩＳ５に対しては当該スイッチ部３０の入力ポートして機能するが、周期的に、各セルストリームＩＳ１〜ＩＳ５に様々なルーティングビットの監視セルを挿入する機能を持つ監視セル挿入部でもある。
【００７４】
入力ポート番号Ｉ１〜Ｉ５の各入力ポート３１〜３５の出力端子は、信号線ＬＳを介してすべてのＢＵＦ３７〜４２の入力端子に接続されている。各ＢＵＦ３７〜４１の出力端子は対応する１つの出力ポートの入力端子に接続されている。
【００７５】
出力ポート番号Ｏ１〜Ｏ５の出力ポート（監視セルモニタ部（監視セル検出部））４４〜４８は、スイッチ部３０から流出する通信用のＡＴＭセルストリームＯＳ１〜ＯＳ５に対しては当該スイッチ部３０の出力ポートして機能するが、各セルストリームＯＳ１〜ＯＳ５に含まれる監視セルを検出し、監視セルが検出されるはずのタイミングに検出がなければ、ＣＰＵなどに障害発生を通知する機能などを備えている監視セル検出部でもある。
【００７６】
また、前記ＢＵＦ３７〜４１のそれぞれは、ルーティングビットフィルタを内蔵した出力バッファ型のスイッチで、入力されたＡＴＭセルのルーティングビットが自身に接続されている出力ポートの出力ポート番号に対応していればそのまま出力ポートに送出するが、対応していなければ送出することなく廃棄する。
【００７７】
ＢＵＦ３７〜４１と同様に、入力端子をすべての入力ポート３１〜３５の出力端子に接続しているＢＵＦ４２は、ＢＵＦ３７〜４１と同様な出力バッファ型スイッチであるが、その出力端子はコピートランク（ＣＰＨＣＶ）４３の入力端子に接続されている。ＢＵＦ４２が持つ前記ルーティングビットフィルタのような論理的フィルタによって、マルチキャスト属性を持つマルチキャストＡＴＭセルだけが、このＢＵＦ４２からコピートランク４３に供給される。
【００７８】
コピートランク４３は、たとえば広帯域ＩＳＤＮで映像分配サービスなどを行う場合などを想定して考案されたもので、従来のＡＴＭ伝送装置のスイッチ部にヘッダ変換用のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を追加するだけで、簡易なマルチキャストを実現可能とする。
【００７９】
このコピートランク４３は少なくとも、上述したマルチキャストを実現するためのヘッダ変換機能と、セルヘッダ以外のＡＴＭセルのフィールドをそのままコピーする機能を持つ装置である。
【００８０】
マルチキャストのためのヘッダ変換機能は、コピートランク４３が持つヘッダ変換テーブルによって、単純なヘッダ変換動作を繰り返すことで実現される。
【００８１】
以下、上記のような構成を有する第２の実施形態の動作について説明する。
（Ｂ−２）第２の実施形態の動作
試験装置としてのスイッチ部３０は、次の表１にしたがって試験を行う。
【００８２】
【表１】

表１において、ｔ１〜ｔ１０は１監視周期における各入力ポート３１〜３５の監視セル挿入タイミングを示している。ｔ１とｔ２、ｔ２とｔ３、…、ｔ９とｔ１０とのあいだには、通信用のＡＴＭセルがたとえば３００セル程度挿入され、試験装置３０はスイッチ部として機能しながら周期的に試験を行うことができる。
【００８３】
また、表１中の５行１０列のマトリクスを構成する各数値は、各入力ポート３１〜３５が挿入する監視セルのルーティングビットが指定するアドレスを示している。このアドレスは出力ポート４４〜４８の出力ポート番号Ｏ１〜Ｏ５に対応する。
【００８４】
すなわちルーティングビット１は出力ポート番号Ｏ１に対応し、ルーティングビット２は出力ポート番号Ｏ２に対応し、ルーティングビット３は出力ポート番号Ｏ３に対応し、ルーティングビット４は出力ポート番号Ｏ４に対応し、ルーティングビット５は出力ポート番号Ｏ５に対応する。
【００８５】
タイミングｔ１では、入力ポート３１はルーティングビット１の通常の監視セルをセルストリームＩＳ１に挿入し、入力ポート３２はルーティングビット２の監視セルをセルストリームＩＳ２に挿入し、以下同様に、入力ポート３３はルーティングビット３、入力ポート３４はルーティングビット４、入力ポート３５はルーティングビット５の監視セルをそれぞれ挿入する。
【００８６】
そして３００セル程度の通信用セルが流入したあと、タイミングｔ２では、入力ポート３１がルーティングビット２、入力ポート３２がルーティングビット３、入力ポート３３がルーティングビット４、入力ポート３４がルーティングビット５、入力ポート３５がルーティングビット１の監視セルをそれぞれセルストリームＩＳ１〜ＩＳ５に挿入する。
【００８７】
タイミングｔ３〜ｔ５でも同様に、各入力ポート３１〜３５が挿入する通常の監視セルのルーティングビットが１つずつずれて巡回してゆくので、ｔ１〜ｔ５でちょうど１巡することになる。
【００８８】
このようにして挿入された通常の監視セルは、タイミングｔ１〜ｔ５に対応するタイミングで、出力ポート４４〜４８で検出されることになる。
【００８９】
たとえばタイミングｔ１では、入力ポート３１で挿入された監視セルが出力ポート番号Ｏ１の出力ポート４４で検出され、入力ポート３２で挿入された監視セルが出力ポート番号Ｏ２の出力ポート４５で検出され、入力ポート３３で挿入された監視セルが出力ポート番号Ｏ３の出力ポート４６で検出され、入力ポート３４で挿入された監視セルが出力ポート番号Ｏ４の出力ポート４７で検出され、入力ポート３５で挿入された監視セルが出力ポート番号Ｏ５の出力ポート４８で検出される。
【００９０】
タイミングｔ２〜ｔ５では、これらの入力ポート３１〜３５と出力ポート４４〜４８の対応関係が巡回的にずれてゆく。
【００９１】
次に、ｔ１〜ｔ５につづくｔ６〜ｔ１０では、入力ポート３１〜３６はマルチキャスト監視セルを挿入する。
【００９２】
マルチキャスト属性を持つマルチキャスト監視セルはＢＵＦ３７〜４１ではルーティングビットフィルタを通過できず廃棄され、ＢＵＦ４２ではその論理的フィルタを通過する。ＢＵＦ４２を介してコピートランク４３に供給されたマルチキャスト監視セルは、マルチキャスト属性を保持するかぎり、ＢＵＦ４１とコピートランク４３の入出力端子をむすぶループＬＰを巡回する。
【００９３】
そして巡回するたびにＢＵＦ３７〜４１のすべてに入力されると共に、そのルーティングビットがコピートランク４３内のヘッダ変換テーブルで変更される。
【００９４】
たとえば当該マルチキャスト監視セルが要求するマルチキャストが５つすべての出力ポート４４〜４８を選択する場合、マルチキャスト監視セルはループＬＰを４（＝５−１）回巡回され、コピートランク４３のヘッダ変換テーブルで５回ヘッダ変換される。そのたびに変更されるルーティングビットは１，２，３，４，５の各出力ポート番号を１回ずつ指定する（指定の順番はこれにかぎらない）。これにより要求どおりのマルチキャストが実現される。
【００９５】
そして、４回目の巡回（すなわち５回目のヘッダ変換）で当該マルチキャスト監視セルのマルチキャスト属性が解除されるように、前記ヘッダ変換テーブルが構成されているので、最後に当該マルチキャスト監視セルが５つ目の出力ポートに対応するＢＵＦ３７〜４１のいずれかのＢＵＦだけから送出され、ＢＵＦ４２も含め、ほかのＢＵＦでは廃棄される。
【００９６】
これにより当該マルチキャスト監視セルは試験装置３０内から消滅する。
【００９７】
マルチキャスト監視セルが要求するマルチキャストが４つの出力ポート４４〜４６，４８を選択する場合なら、当該マルチキャスト監視セルはループＬＰを３回巡回し（すなわちヘッダ変換テーブルで４回ヘッダ変換され）、ルーティングビットは１，２，３，５を１回ずつ指定し、３回目の巡回でマルチキャスト属性が解除されることになる。
【００９８】
表１のタイミングｔ６では、「Ｍ」で示したように、入力ポート３１がマルチキャスト監視セルを挿入する。
【００９９】
ここで、当該マルチキャスト監視セルが５つすべての出力ポート４４〜４８を選択するものとすると、前記ループＬＰの巡回回数は前記の４回となる。
【０１００】
なお、タイミングｔ６では、入力ポート３１以外の入力ポート３２〜３５は「Ｍ」が表示されておらず、監視セルの挿入を行わない。
【０１０１】
同様に、タイミングｔ７では入力ポート３２だけが、マルチキャスト監視セルを挿入する。これも５つすべての出力ポートを選択するマルチキャストを求めるマルチキャスト監視セルである。
【０１０２】
つづいてタイミングｔ８では入力ポート３３が、ｔ９では入力ポート３４が、そしてタイミングｔ１０では入力ポート３５が、それぞれ５つすべての出力ポートを選択するマルチキャスト監視セルを挿入する。
【０１０３】
このようにして挿入されたマルチキャスト監視セルは、前記の通常の監視セルと同様に、タイミングｔ６〜ｔ１０に対応するタイミングで、出力ポート４４〜４８によって検出されることになる。
【０１０４】
したがってタイミングｔ１０で１つの監視周期が終了すると、入力ポート３１〜３５、ＢＵＦ３７〜４２、コピートランク４３、出力ポート４４〜４８間を接続する信号線、すなわち試験装置３０内のすべての接続経路を通過した監視セルが、１回は、すべての出力ポート４４〜４８での検出を受けることとなる。
【０１０５】
換言するなら、ｔ１〜ｔ１０の１監視周期で、試験装置３０内のすべての接続、および動作の正常性が調べられることになる。
【０１０６】
たとえばタイミングｔ２に対応するタイミングで、出力ポート番号Ｏ５の出力ポート４８で監視セルが検出できない場合、本来検出されるはずの当該監視セルを当該ｔ２に挿入するのは、入力ポート３４の役割であることから、障害発生箇所は入力ポート３４自体、入力ポート３４とＢＵＦ４１を接続する信号線（ＬＳ）、ＢＵＦ４１、ＢＵＦ４１と出力ポート４８の接続、出力ポート４８自体の周辺である可能性が高いことが推定できる。
【０１０７】
あるいは複数の挿入タイミングにおける監視セルの検出状況を複合的に判断して、もっと信頼性の高い推定を行うことも可能である。
【０１０８】
なお、以上で述べた通常の監視セルについてのＢＵＦ３７〜４１の動作は通常の通信用セルにそのまま当てはまり、マルチキャスト監視セルについてのＢＵＦ３７〜４２およびコピートランク４３の動作はマルチキャスト通信セルにそのまま当てはまる。
【０１０９】
また、表１に示したマトリクス中の１〜５のルーティングビットや、「Ｍ」の配列パターンは表示したものにかぎらない。
【０１１０】
ただし、同一タイミングで１つの出力ポートが複数の監視セルを検出することはできないので、マトリクスの列方向のパターンは上述した「１，２，３，４，５」、「２，３，４，５，１」などの１０通りしかない。したがってｔ１の列方向パターンをｔ４の列方向パターンと置換したり、ｔ８の列方向パターンをｔ２の列方向パターンと置換するなどの変更が可能となる。
【０１１１】
さらに、本実施形態をより一般化して示したのが図６および表２である。
【０１１２】
図５の試験装置３０では、入力ポートおよび出力ポートは５つずつであったが、図６の試験装置５０ではｎ個ずつとなっている。対応する各部の機能は同じである。
【０１１３】
すなわち、図６において、入力ポート５１〜５５は前記入力ポート３１〜３５に対応し、ＢＵＦ５７〜６１は前記ＢＵＦ３７〜４１に対応し、ＢＵＦ６２は前記ＢＵＦ４２に対応し、コピートランク６３は前記コピートランク４３に対応し、出力ポート６３〜６８は前記出力ポート４４〜４８に対応し、信号線ＬＳ１は前記信号線ＬＳに対応する。
【０１１４】
入力ポート数がｎ個となったことにより、次の表２の挿入タイミング数もｔ１〜ｔ２ｎの２ｎ個となっている。
【０１１５】
【表２】

（Ｂ−３）第２の実施形態の効果
以上のように、本実施形態によれば、コピートランクを付加した場合でもスイッチ部のすべての接続、および動作の正常性を試験することが可能になる。
【０１１６】
（Ｃ）他の実施形態
上記の第１の実施形態では、二重化構成の場合を例に説明したが、本発明は、３重化以上の多重化構成においても適用可能である。入力データが排他的（同一位相で有効セルは１方路だけ）であることを前提に、基本となる前記監視周期ＣＹ１に対し３倍以上の周期ＣＹＮを設定し、各構成に対応するＮ（≧３）個の方路について１周期ＣＹＮに１つずつ監視セルが挿入されるようにすればよい。
【０１１７】
なお、第２の実施形態では、マルチキャスト監視セルはすべての出力ポートを指定するようにしたが、必ずしもそのようにしなくてもよい。たとえばマルチキャスト監視セルが１つの出力ポートだけを指定するようにした場合でも、その指定を巡回的にずらすことにより、試験装置３０（または５０）内の少なくともすべての信号線の接続正常性を試験することは可能である。
【０１１８】
さらに第２の実施形態において、入力ポートと出力ポートの数は同数であったが、必ずしも同数である必要はない。そして各ＢＵＦ３７〜４１に接続される出力ポートは、必ずしも１つである必要はなく、２つ以上であってもよい。
【０１１９】
また、第２の実施形態では、装置内のスイッチ部を例に説明したが、ＡＴＭ交換機などにもそのまま適用することができる。
【０１２０】
なお、上記の第１、第２の実施形態では、１つのＡＴＭ伝送装置内で監視セルの挿入と検出を行う１装置内試験について説明したが、たとえば監視セル挿入回路と、対応する監視セル検出回路を異なるＡＴＭ伝送装置内に設けるようにして、複数装置または装置間の試験を行うようにしてもよい。
【０１２１】
さらに、第１の実施形態と第２の実施形態は同一回路において両立不可能な関係にないので、両者を併用することが可能である。すなわち、コピートランクを備えたスイッチ部の構成を現用系、予備系の二重化構成、あるいは多重化構成とする場合などにも本発明は適用可能である。
【０１２２】
さらにまた、第１、第２の実施形態では、試験はそれぞれの監視周期を１まとまりとして繰り返すようにしたが、本発明はこれにかぎらない。第１の実施形態ではたとえば監視セル１だけを挿入してセレクタ入力端子１の系統（方路１）だけを試験してみたり、第２の実施形態ではたとえば挿入タイミングｔ６に対応する動作だけを行わせてみることなどもできる。
【０１２３】
なお、第１、第２の実施形態では、前記装置を介して当該装置またはネットワークに収容されている端末間にコネクションが設定され得る運用状態における試験、すなわち「監視」の場合を例に説明したが、メンテナンス時など、もっぱら試験することを目的とし、前記端末間にコネクションが設定され得ない状態で試験を実行することも可能である。
【０１２４】
また、上記では、５３バイト固定長のＡＴＭセルを例に説明したが本発明は可変長のパケットについても適用可能である。
【０１２５】
さらに、以上の説明では、ハードウエア的な回路構成を用いて説明したが、同等な動作を行うソフトウエアを用いるようにしてもよい。
【０１２６】
すなわち、本発明は、有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備えた装置の正常性を試験する方法および試験について、広く適用することができる。
【０１２７】
また、本発明は、有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備え、時系列に伝送される複数の前記有効単位信号からなる有効ストリームに対し所定周期で試験用単位信号の挿入タイミングを付与すると共に、時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対しても、これと同一周期、同一位相で前記試験用単位信号の挿入タイミングを付与しておき、前記選択回路を備えた装置の正常性を周期的に試験する方法および装置についても、広く適用することができる。
【０１２８】
さらに本発明は、通信用の単位信号を通過させると共に監視用の単位信号を挿入する複数の入力ポートと、前記通信用の単位信号を通過させると共に監視用の単位信号を検出する複数の出力ポートとを備え、前記通信用、試験用の単位信号の持っているアドレス情報に基づき、複数の入力ポートから入力される単位信号を該当する１つの出力ポートから出力するスイッチ装置の試験方法および装置について、広く適用することができる。
【０１２９】
さらにまた、本発明は、このような試験装置を相互に接続しておき、試験装置相互間で、他方の試験装置の少なくとも一部について正常性を試験する試験システムについて、広く適用することが可能である。
【０１３０】
【発明の効果】
以上のように、本発明によれば、試験用タイミングの同一位相では有効及び無効ストリームのどちらか一方に無効単位信号を挿入すると共に、他方には、試験用単位信号を挿入したうえで、選択動作を行わせて前記試験用単位信号を検出するので、従来不可欠であったセルバッファ回路や、監視セル終端回路が不要となるなど回路規模の縮小が可能となる。
【０１３１】
また、周期的な試験を行う場合、付与された挿入タイミングのうち実際に試験用単位信号を挿入されるのは、有効ストリームの挿入タイミング又は無効ストリームの挿入タイミングのどちらか一方だけとしたことで、試験用単位信号の間隔が十分に設定でき、従来必要であった方路を識別するためのＩＤを付与、検出する必要がなくなって、試験の精度を維持しながら回路規模を縮小することが可能になる。
【０１３２】
さらに、以上のような性質を持つ試験装置を接続して構成された試験システムは、システム全体として、試験精度を維持しながら回路規模を縮小することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る試験装置の構成を示すブロック図である。
【図２】従来の試験装置の構成を示すブロック図である。
【図３】従来の試験装置の動作を示すタイムチャートである。
【図４】第１の実施形態の動作を示すタイムチャートである。
【図５】第２の実施形態に係る試験装置の構成を示すブロック図である。
【図６】第２の実施形態に係る試験装置を一般化した構成を示すブロック図である。
１０、２０、３０，５０…試験装置、１１，１２，２１，２２…監視セル挿入回路、１３，２３…監視セル挿入タイミング生成回路、１７、２５…セレクタ回路、１８Ａ…監視セル終端回路、１８Ｂ、２６…監視セル検出回路、３１〜３５、５１〜５５…入力ポート、４４〜４８、６４〜６８…出力ポート、３７〜４２、５７〜６２…ＢＵＦ、４３、６３…コピートランク（ＣＰＨＣＶ）、４４〜４８、６４〜６８…出力ポート、ＬＳ、ＬＳ１…信号線。

Claims (9)

1. 有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備えた装置の正常性を試験する方法において、
   時系列に伝送される複数の前記有効単位信号からなる有効ストリーム、及び時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対し、同一位相で試験用タイミングを設定し、
   この試験用タイミングに合わせて、前記有効及び無効ストリームのどちらか一方に前記無効単位信号を挿入すると共に、他方には、試験用単位信号を挿入したのち、
   前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を調べることを特徴とする試験方法。
2. 有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備え、時系列に伝送される複数の前記有効単位信号からなる有効ストリームに対し所定周期で試験用単位信号の挿入タイミングを付与すると共に、時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対しても、これと同一周期、同一位相で前記試験用単位信号の挿入タイミングを付与しておき、前記選択回路を備えた装置の正常性を周期的に試験する方法において、
   前記挿入タイミングのうち、実際に前記試験用単位信号を挿入されるのは、前記有効ストリームの挿入タイミング又は無効ストリームの挿入タイミングのどちらか一方だけとし、
   前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を、周期的に調べることを特徴とする試験方法。
3. 有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備えた装置の正常性を試験する装置において、
   時系列に伝送される複数の前記有効単位信号からなる有効ストリーム、及び時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対し、同一位相で試験用タイミングを設定し、
   この試験用タイミングに合わせて、前記有効及び無効ストリームのどちらか一方に前記無効単位信号を挿入すると共に、他方には、試験用単位信号を挿入したのち、
   前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を調べることを特徴とする試験装置。
4. 有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備え、時系列に伝送される複数の前記有効単位信号からなる有効ストリームに対し所定周期で試験用単位信号の挿入タイミングを付与すると共に、時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対しても、これと同一周期、同一位相で前記試験用単位信号の挿入タイミングを付与しておき、前記選択回路を備えた装置の正常性を周期的に試験する装置において、
   前記挿入タイミングのうち、実際に前記試験用単位信号を挿入されるのは、前記有効ストリームの挿入タイミング又は無効ストリームの挿入タイミングのどちらか一方だけとし、
   前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を、周期的に調べることを特徴とする試験装置。
5. 通信用の単位信号を通過させると共に試験用の単位信号を挿入する複数の入力ポートと、前記通信用の単位信号を通過させると共に試験用の単位信号を検出する複数の出力ポートとを備え、前記通信用、試験用の単位信号の持っているアドレス情報に基づき、複数の入力ポートから入力される単位信号を該当する１つの出力ポートから出力するスイッチ装置の試験方法において、
   該当出力ポートだけを指定するアドレス情報を持っている単位信号を当該出力ポートに送出する複数の要素スイッチを並列に設けることで、要素スイッチと出力ポートを対応付けておき、
   所定の試験周期内に、各入力ポートで複数回、挿入される前記試験用の単位信号のアドレス情報が、少なくとも複数の前記要素スイッチに対応付けられた出力ポートを指定するように、逐次変更し、
   前記入力ポートはまた、１又は複数の要素スイッチに対応付けられた出力ポートを指定するアドレス情報を持つ試験用の単位信号であるマルチキャスト試験用単位信号の挿入も行い、
   前記スイッチ装置はまた、このマルチキャスト試験用単位信号のアドレス情報だけを変換するアドレス変換部を備え、
   前記所定の試験周期内に、当該アドレス変換部は、前記マルチキャスト試験用単位信号のアドレス情報を、当該１又は複数の要素スイッチの中から１又は複数の要素スイッチを選択するように変換する
   ことを特徴とする試験方法。
6. 請求項５の試験方法において、
   前記入力ポートによる試験用の単位信号のアドレス情報の変更は、前記所定の試験周期内に、少なくとも全ての出力ポートが指定されるように行うと共に、
   当該所定の試験周期内に全ての入力ポートが少なくとも１回はマルチキャスト試験用単位信号を挿入し、
   なおかつ、前記アドレス変換部によるマルチキャスト試験用単位信号のアドレス情報の変換は、当該所定の試験周期内に、全ての出力ポートに対して少なくとも１回はマルチキャスト試験用単位信号が供給されるように行う
   ことを特徴とする試験方法。
7. 通信用の単位信号を通過させると共に試験用の単位信号を挿入する複数の入力ポートと、前記通信用の単位信号を通過させると共に試験用の単位信号を検出する複数の出力ポートとを備え、前記通信用、試験用の単位信号の持っているアドレス情報に基づき、複数の入力ポートから入力される単位信号を該当する１つの出力ポートから出力するスイッチ装置の試験装置において、
   該当出力ポートだけを指定するアドレス情報を持っている単位信号を当該出力ポートに送出する複数の要素スイッチを並列に設けることで、要素スイッチと出力ポートを対応付けておき、
   所定の試験周期内に、各入力ポートで複数回、挿入される前記試験用の単位信号のアドレス情報が、少なくとも複数の前記要素スイッチに対応付けられた出力ポートを指定するように、逐次変更し、
   前記入力ポートはまた、１又は複数の要素スイッチに対応付けられた出力ポートを指定するアドレス情報を持つ試験用の単位信号であるマルチキャスト試験用単位信号の挿入も行い、
   前記スイッチ装置はまた、このマルチキャスト試験用単位信号のアドレス情報だけを変換するアドレス変換部を備え、
   前記所定の試験周期内に、当該アドレス変換部は、前記マルチキャスト試験用単位信号のアドレス情報を、当該１又は複数の要素スイッチの中から１又は複数の要素スイッチを選択するように変換する
   ことを特徴とする試験装置。
8. 請求項７の試験装置において、
   前記入力ポートによる試験用の単位信号のアドレス情報の変更は、前記所定の試験周期内に、少なくとも全ての出力ポートが指定されるように行うと共に、
   当該所定の試験周期内に全ての入力ポートが少なくとも１回はマルチキャスト試験用単位信号を挿入し、
   なおかつ、前記アドレス変換部によるマルチキャスト試験用単位信号のアドレス情報の変換は、当該所定の試験周期内に、全ての出力ポートに対して少なくとも１回はマルチキャスト試験用単位信号が供給されるように行う
   ことを特徴とする試験装置。
9. 請求項３、４、７、又は８のいずれかの試験装置を相互に接続しておき、
   試験装置相互間で、他方の試験装置の少なくとも一部について正常性を試験することを特徴とする試験システム。

Images