JPH07245453A - 配線回路基板 - Google Patents
配線回路基板Info
- Publication number
- JPH07245453A JPH07245453A JP6060130A JP6013094A JPH07245453A JP H07245453 A JPH07245453 A JP H07245453A JP 6060130 A JP6060130 A JP 6060130A JP 6013094 A JP6013094 A JP 6013094A JP H07245453 A JPH07245453 A JP H07245453A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- circuit pattern
- film circuit
- resistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 高熱伝導性の基板表面に形成された薄膜回路
パターン上に、該薄膜回路パターンの抵抗体に用いる薄
膜回路パターン部分を除いて、導体層を積層形成してな
る配線回路パターンを備えた配線回路基板において、配
線回路パターンに高電流を流した場合に、抵抗体に用い
た薄膜回路パターン部分の端部が高温に加熱されて溶断
するのを防ぐことのできる配線回路基板を得る。 【構成】 抵抗体４０に用いる薄膜回路パターン部分２
０ａの端部をそれに連なる薄膜回路パターン２０上に積
層形成した導体層３０であって、抵抗体４０の電極部に
用いる導体層３０の端部のパターン幅より幅広く形成す
る。そして、薄膜回路パターン部分２０ａの端部とそれ
に連なる薄膜回路パターン２０上に積層形成した導体層
３０の端部との境界部分における欠陥箇所に起因して、
薄膜回路パターン部分２０ａ端部の電気抵抗値等が高ま
るのを防ぐ。
パターン上に、該薄膜回路パターンの抵抗体に用いる薄
膜回路パターン部分を除いて、導体層を積層形成してな
る配線回路パターンを備えた配線回路基板において、配
線回路パターンに高電流を流した場合に、抵抗体に用い
た薄膜回路パターン部分の端部が高温に加熱されて溶断
するのを防ぐことのできる配線回路基板を得る。 【構成】 抵抗体４０に用いる薄膜回路パターン部分２
０ａの端部をそれに連なる薄膜回路パターン２０上に積
層形成した導体層３０であって、抵抗体４０の電極部に
用いる導体層３０の端部のパターン幅より幅広く形成す
る。そして、薄膜回路パターン部分２０ａの端部とそれ
に連なる薄膜回路パターン２０上に積層形成した導体層
３０の端部との境界部分における欠陥箇所に起因して、
薄膜回路パターン部分２０ａ端部の電気抵抗値等が高ま
るのを防ぐ。
Description
【０００１】
【産業上の利用分野】本発明は、高熱伝導性の基板表面
に抵抗体を有する配線回路パターンを備えた配線回路基
板に関する。
に抵抗体を有する配線回路パターンを備えた配線回路基
板に関する。
【０００２】
【従来の技術】従来より、図８と図９に示したような、
ガラスセラミック又はアルミナセラミックからなる基板
１０表面に形成した薄膜回路パターン２０上に導体層３
０を積層形成してなる配線回路パターン５０を備えた配
線回路基板がある。
ガラスセラミック又はアルミナセラミックからなる基板
１０表面に形成した薄膜回路パターン２０上に導体層３
０を積層形成してなる配線回路パターン５０を備えた配
線回路基板がある。
【０００３】この配線回路基板においては、図８と図９
に示したように、基板１０表面に形成した薄膜回路パタ
ーン２０上に、該薄膜回路パターン２０の抵抗体４０に
用いる薄膜回路パターン部分２０ａを除いて、導体層３
０を積層形成している。そして、導体層３０の中途部に
露出させた上記薄膜回路パターン部分２０ａを抵抗体４
０に用いている。そして、抵抗体４０を有する配線回路
パターン５０を基板１０表面に形成している。
に示したように、基板１０表面に形成した薄膜回路パタ
ーン２０上に、該薄膜回路パターン２０の抵抗体４０に
用いる薄膜回路パターン部分２０ａを除いて、導体層３
０を積層形成している。そして、導体層３０の中途部に
露出させた上記薄膜回路パターン部分２０ａを抵抗体４
０に用いている。そして、抵抗体４０を有する配線回路
パターン５０を基板１０表面に形成している。
【０００４】ところで、この配線回路パターン５０に高
電流を流した場合には、図１０に示したように、抵抗体
４０に用いた薄膜回路パターン部分２０ａの中央部が高
温に加熱されて溶断してしまった。
電流を流した場合には、図１０に示したように、抵抗体
４０に用いた薄膜回路パターン部分２０ａの中央部が高
温に加熱されて溶断してしまった。
【０００５】そのため、近時は、基板１０に窒化アルミ
ニウムセラミック等からなる高熱伝導性の絶縁基板を用
いて、その基板１０表面の抵抗体４０に用いた薄膜回路
パターン部分２０ａが発する熱を高熱伝導性の基板１０
を通してその外部に効率良く迅速に放散させている。そ
して、配線回路パターン５０に高電流を流しても上記抵
抗体４０に用いた薄膜回路パターン部分２０ａの中央部
が高温に加熱されて溶断するのを防いでいる。
ニウムセラミック等からなる高熱伝導性の絶縁基板を用
いて、その基板１０表面の抵抗体４０に用いた薄膜回路
パターン部分２０ａが発する熱を高熱伝導性の基板１０
を通してその外部に効率良く迅速に放散させている。そ
して、配線回路パターン５０に高電流を流しても上記抵
抗体４０に用いた薄膜回路パターン部分２０ａの中央部
が高温に加熱されて溶断するのを防いでいる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような高熱伝導性の基板１０を用いた配線回路基板の配
線回路パターン５０に高電流を流した場合には、図１１
に示したように、抵抗体４０に用いた薄膜回路パターン
部分２０ａの中央部は溶断されないものの、その薄膜回
路パターン部分２０ａの端部が高温に加熱されて溶断し
てしまった。
ような高熱伝導性の基板１０を用いた配線回路基板の配
線回路パターン５０に高電流を流した場合には、図１１
に示したように、抵抗体４０に用いた薄膜回路パターン
部分２０ａの中央部は溶断されないものの、その薄膜回
路パターン部分２０ａの端部が高温に加熱されて溶断し
てしまった。
【０００７】これは、次の理由に基づくと推測される。
【０００８】上記配線回路パターン５０は、以下のよう
にして形成している。窒化アルミニウムセラミック等か
らなる基板１０表面にＴａ2 Ｎ薄膜層又はＮｉ−Ｃｒ合
金薄膜層等の薄膜層をスパッタリング、蒸着等により被
着していると共に、その薄膜層上にＮｉ層とＡｕ層とを
順次積層してなる導体シート層を積層形成している。Ｎ
ｉ層とＡｕ層とは、めっき又はスパッタリング、蒸着等
により形成している。次いで、薄膜回路パターン２０を
形成すべき薄膜層部分上の導体シート層部分表面にレジ
ストを塗布した後、基板１０をエッチング液に浸漬し
て、導体シート層をエッチング処理し、薄膜回路パター
ン２０を形成すべき薄膜層部分上に薄膜回路パターン２
０上を覆う導体層３０を導体シート層を用いて積層形成
している。その際には、抵抗体４０に用いる薄膜層部分
直上の導体シート層部分表面にはレジストを塗布せず
に、その導体シート層部分をエッチング処理して、薄膜
回路パターン２０上を覆う導体層の中途部にその直下の
薄膜層部分を露出させている。次いで、薄膜回路パター
ン２０を形成する薄膜層部分上に積層形成した導体層表
面と抵抗体４０に用いる薄膜層部分表面とにレジストを
一連に塗布した後、基板１０をエッチング液に浸漬し
て、薄膜層をエッチング処理し、基板１０表面に薄膜回
路パターン２０上に導体層３０を積層形成してなる配線
回路パターン５０であって、導体層３０の中途部に露出
させた抵抗体４０に用いる薄膜回路パターン部分２０ａ
の両端部をそれに連なる薄膜回路パターン２０上に積層
形成した導体層３０の端部にそれぞれ電気的に接続して
なる配線回路パターン５０を形成している。
にして形成している。窒化アルミニウムセラミック等か
らなる基板１０表面にＴａ2 Ｎ薄膜層又はＮｉ−Ｃｒ合
金薄膜層等の薄膜層をスパッタリング、蒸着等により被
着していると共に、その薄膜層上にＮｉ層とＡｕ層とを
順次積層してなる導体シート層を積層形成している。Ｎ
ｉ層とＡｕ層とは、めっき又はスパッタリング、蒸着等
により形成している。次いで、薄膜回路パターン２０を
形成すべき薄膜層部分上の導体シート層部分表面にレジ
ストを塗布した後、基板１０をエッチング液に浸漬し
て、導体シート層をエッチング処理し、薄膜回路パター
ン２０を形成すべき薄膜層部分上に薄膜回路パターン２
０上を覆う導体層３０を導体シート層を用いて積層形成
している。その際には、抵抗体４０に用いる薄膜層部分
直上の導体シート層部分表面にはレジストを塗布せず
に、その導体シート層部分をエッチング処理して、薄膜
回路パターン２０上を覆う導体層の中途部にその直下の
薄膜層部分を露出させている。次いで、薄膜回路パター
ン２０を形成する薄膜層部分上に積層形成した導体層表
面と抵抗体４０に用いる薄膜層部分表面とにレジストを
一連に塗布した後、基板１０をエッチング液に浸漬し
て、薄膜層をエッチング処理し、基板１０表面に薄膜回
路パターン２０上に導体層３０を積層形成してなる配線
回路パターン５０であって、導体層３０の中途部に露出
させた抵抗体４０に用いる薄膜回路パターン部分２０ａ
の両端部をそれに連なる薄膜回路パターン２０上に積層
形成した導体層３０の端部にそれぞれ電気的に接続して
なる配線回路パターン５０を形成している。
【０００９】そのため、上記のようにして、基板１０表
面に配線回路パターン５０を形成した場合に、導体シー
ト層のエッチング処理用のレジストが抵抗体４０に用い
る薄膜層部分直上の導体シート層部分表面にオーバーラ
ップして塗布されたり抵抗体４０に用いる薄膜層部分直
上の導体シート層部分と境を接する導体層形成用の導体
シート層部分の境界箇所表面まで万遍なく塗布されなか
ったりした。そして、基板１０をエッチング液に浸漬し
て、導体シート層をエッチング処理した際に、導体シー
ト層を用いて形成する導体層３０の端部にエッチング液
が過度に浸入したり浸入不足となったりして、その導体
層３０の端部とそれに電気的に接続された抵抗体４０に
用いた薄膜回路パターン部分２０ａとの境界部分に欠陥
箇所が生ずるからである。そして、抵抗体４０に用いた
薄膜回路パターン部分２０ａ端部の電気抵抗値等が高ま
るからである。
面に配線回路パターン５０を形成した場合に、導体シー
ト層のエッチング処理用のレジストが抵抗体４０に用い
る薄膜層部分直上の導体シート層部分表面にオーバーラ
ップして塗布されたり抵抗体４０に用いる薄膜層部分直
上の導体シート層部分と境を接する導体層形成用の導体
シート層部分の境界箇所表面まで万遍なく塗布されなか
ったりした。そして、基板１０をエッチング液に浸漬し
て、導体シート層をエッチング処理した際に、導体シー
ト層を用いて形成する導体層３０の端部にエッチング液
が過度に浸入したり浸入不足となったりして、その導体
層３０の端部とそれに電気的に接続された抵抗体４０に
用いた薄膜回路パターン部分２０ａとの境界部分に欠陥
箇所が生ずるからである。そして、抵抗体４０に用いた
薄膜回路パターン部分２０ａ端部の電気抵抗値等が高ま
るからである。
【００１０】そこで、本発明者らは、上記導体層３０の
端部と抵抗体４０に用いる薄膜回路パターン部分２０ａ
の端部との境界部分における欠陥箇所に起因する薄膜回
路パターン部分２０ａ端部の溶断を防ぐために、抵抗体
４０に用いる薄膜回路パターン部分２０ａの端部を幅広
く形成することを試みた所、その薄膜回路パターン部分
２０ａの端部における溶断を防ぐことができることを発
見した。そして、この発見に基づき、上記導体層３０の
端部と薄膜回路パターン部分２０ａの端部との境界部分
における欠陥箇所に起因する薄膜回路パターン部分２０
ａの端部の溶断を防ぐことのできる配線回路パターン５
０を備えた配線回路基板を開発した。
端部と抵抗体４０に用いる薄膜回路パターン部分２０ａ
の端部との境界部分における欠陥箇所に起因する薄膜回
路パターン部分２０ａ端部の溶断を防ぐために、抵抗体
４０に用いる薄膜回路パターン部分２０ａの端部を幅広
く形成することを試みた所、その薄膜回路パターン部分
２０ａの端部における溶断を防ぐことができることを発
見した。そして、この発見に基づき、上記導体層３０の
端部と薄膜回路パターン部分２０ａの端部との境界部分
における欠陥箇所に起因する薄膜回路パターン部分２０
ａの端部の溶断を防ぐことのできる配線回路パターン５
０を備えた配線回路基板を開発した。
【００１１】即ち、本発明は、高熱伝導性の基板表面に
形成した抵抗体に用いる薄膜回路パターン部分の端部が
高温に加熱されて溶断するのを防ぐことのできる配線回
路パターンを備えた配線回路基板を提供することを目的
としている。
形成した抵抗体に用いる薄膜回路パターン部分の端部が
高温に加熱されて溶断するのを防ぐことのできる配線回
路パターンを備えた配線回路基板を提供することを目的
としている。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の配線回路基板は、高熱伝導性の基板表面に
形成した薄膜回路パターン上に、該薄膜回路パターンの
抵抗体に用いる薄膜回路パターン部分を除いて、導体層
を積層形成してなる配線回路パターンを備えた配線回路
基板において、前記抵抗体に用いる薄膜回路パターン部
分の端部をそれに連なる前記薄膜回路パターン上に積層
形成した導体層の端部のパターン幅より幅広く形成した
ことを特徴としている。
に、本発明の配線回路基板は、高熱伝導性の基板表面に
形成した薄膜回路パターン上に、該薄膜回路パターンの
抵抗体に用いる薄膜回路パターン部分を除いて、導体層
を積層形成してなる配線回路パターンを備えた配線回路
基板において、前記抵抗体に用いる薄膜回路パターン部
分の端部をそれに連なる前記薄膜回路パターン上に積層
形成した導体層の端部のパターン幅より幅広く形成した
ことを特徴としている。
【００１３】本発明の配線回路基板においては、基板が
窒化アルミニウムセラミック、ダイヤモンド、シリコン
カーバイト、窒化ボロン又はベリリアセラミックからな
ることを好適としている。
窒化アルミニウムセラミック、ダイヤモンド、シリコン
カーバイト、窒化ボロン又はベリリアセラミックからな
ることを好適としている。
【００１４】それと共に、薄膜回路パターンがＴａ2 Ｎ
薄膜層又はＮｉ−Ｃｒ合金薄膜層からなり、導体層がＮ
ｉ層とＡｕ層とを順次積層した導体層からなることを好
適としている。
薄膜層又はＮｉ−Ｃｒ合金薄膜層からなり、導体層がＮ
ｉ層とＡｕ層とを順次積層した導体層からなることを好
適としている。
【００１５】
【作用】本発明の配線回路基板においては、抵抗体に用
いる薄膜回路パターン部分の端部をそれに連なる薄膜回
路パターン上に積層形成した導体層の端部のパターン幅
より幅広く形成して、薄膜回路パターン部分の端部と導
体層の端部との境界部分における欠陥箇所に起因して、
抵抗体に用いる薄膜回路パターン部分端部の電気抵抗値
等が高まるのを防いでいる。
いる薄膜回路パターン部分の端部をそれに連なる薄膜回
路パターン上に積層形成した導体層の端部のパターン幅
より幅広く形成して、薄膜回路パターン部分の端部と導
体層の端部との境界部分における欠陥箇所に起因して、
抵抗体に用いる薄膜回路パターン部分端部の電気抵抗値
等が高まるのを防いでいる。
【００１６】そのため、配線回路パターンに高電流を流
した場合に、抵抗体に用いた薄膜回路パターン部分の端
部が高温に加熱されて溶断するのが防止される。
した場合に、抵抗体に用いた薄膜回路パターン部分の端
部が高温に加熱されて溶断するのが防止される。
【００１７】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図１ないし図３は本発明の配線回路基板の好適な実
施例を示し、図１はその平面図、図２は図１のＡ−Ａ断
面図、図３は図１のＢ−Ｂ断面図である。以下に、この
配線回路基板を説明する。
る。図１ないし図３は本発明の配線回路基板の好適な実
施例を示し、図１はその平面図、図２は図１のＡ−Ａ断
面図、図３は図１のＢ−Ｂ断面図である。以下に、この
配線回路基板を説明する。
【００１８】図の配線回路基板では、基板１０を高熱伝
導性の窒化アルミニウムセラミック、ダイヤモンド、シ
リコンカーバイト、窒化ボロン又はベリリアセラミック
等で形成している。
導性の窒化アルミニウムセラミック、ダイヤモンド、シ
リコンカーバイト、窒化ボロン又はベリリアセラミック
等で形成している。
【００１９】基板１０表面には、図２に示したように、
薄膜回路パターン２０を帯状に形成している。薄膜回路
パターン２０は、Ｔａ2 Ｎ薄膜層又はＮｉ−Ｃｒ合金薄
膜層等からなる薄膜層で形成している。薄膜回路パター
ン２０形成用の薄膜層は、基板１０表面にＴａ2 Ｎ薄膜
層又はＮｉ−Ｃｒ合金薄膜層等をスパッタリング、蒸着
等により形成して得ている。
薄膜回路パターン２０を帯状に形成している。薄膜回路
パターン２０は、Ｔａ2 Ｎ薄膜層又はＮｉ−Ｃｒ合金薄
膜層等からなる薄膜層で形成している。薄膜回路パター
ン２０形成用の薄膜層は、基板１０表面にＴａ2 Ｎ薄膜
層又はＮｉ−Ｃｒ合金薄膜層等をスパッタリング、蒸着
等により形成して得ている。
【００２０】抵抗体４０に用いる薄膜回路パターン部分
２０ａを除いた薄膜回路パターン２０上には、抵抗体４
０の電極部に用いる導体層を積層形成している。そし
て、薄膜回路パターン２０上に積層形成した導体層３０
の中途部に抵抗体４０に用いる薄膜回路パターン部分２
０ａを露出させている。導体層３０は、基板１０表面に
形成した薄膜回路パターン２０形成用の上記Ｔａ2 Ｎ薄
膜層又はＮｉ−Ｃｒ合金薄膜層表面にＮｉめっき層とＡ
ｕめっき層とを順次積層形成したりＮｉ薄膜層とＡｕ薄
膜層とをスパッタリング、蒸着等により順次積層形成し
たりして得ている。
２０ａを除いた薄膜回路パターン２０上には、抵抗体４
０の電極部に用いる導体層を積層形成している。そし
て、薄膜回路パターン２０上に積層形成した導体層３０
の中途部に抵抗体４０に用いる薄膜回路パターン部分２
０ａを露出させている。導体層３０は、基板１０表面に
形成した薄膜回路パターン２０形成用の上記Ｔａ2 Ｎ薄
膜層又はＮｉ−Ｃｒ合金薄膜層表面にＮｉめっき層とＡ
ｕめっき層とを順次積層形成したりＮｉ薄膜層とＡｕ薄
膜層とをスパッタリング、蒸着等により順次積層形成し
たりして得ている。
【００２１】以上の構成は、既述従来の図８と図９に示
した配線回路基板と同様であるが、図の配線回路基板で
は、抵抗体４０に用いる薄膜回路パターン部分２０ａの
両端部を、それに連なる薄膜回路パターン２０上に積層
形成した導体層３０であって、抵抗体４０の電極部に用
いる導体層３０の端部のパターン幅よりそれぞれ幅広く
形成している。具体的には、図１に示したように、薄膜
回路パターン部分２０ａの両端部両側をその外方にそれ
ぞれ階段状に突出させている。
した配線回路基板と同様であるが、図の配線回路基板で
は、抵抗体４０に用いる薄膜回路パターン部分２０ａの
両端部を、それに連なる薄膜回路パターン２０上に積層
形成した導体層３０であって、抵抗体４０の電極部に用
いる導体層３０の端部のパターン幅よりそれぞれ幅広く
形成している。具体的には、図１に示したように、薄膜
回路パターン部分２０ａの両端部両側をその外方にそれ
ぞれ階段状に突出させている。
【００２２】図１ないし図３に示した配線回路基板は、
以上のように構成していて、この配線回路基板において
は、配線回路パターン５０に高電流を流した場合に、抵
抗体４０に用いた薄膜回路パターン部分２０ａの端部と
それに連なる薄膜回路パターン２０上に積層形成した導
体層３０の端部の境界部分における欠陥箇所（図示せ
ず）に起因して、抵抗体４０に用いた薄膜回路パターン
部分２０ａの端部の電気抵抗値等が高まるのが抑えられ
て、その薄膜抵抗パターン部分２０ａの端部が高温に加
熱されて溶断するのが防止される。
以上のように構成していて、この配線回路基板において
は、配線回路パターン５０に高電流を流した場合に、抵
抗体４０に用いた薄膜回路パターン部分２０ａの端部と
それに連なる薄膜回路パターン２０上に積層形成した導
体層３０の端部の境界部分における欠陥箇所（図示せ
ず）に起因して、抵抗体４０に用いた薄膜回路パターン
部分２０ａの端部の電気抵抗値等が高まるのが抑えられ
て、その薄膜抵抗パターン部分２０ａの端部が高温に加
熱されて溶断するのが防止される。
【００２３】次に、この図１ないし図３に示した配線回
路基板の配線回路パターン５０の形成例を図４に示す。
この形成例では、抵抗体４０に用いる薄膜回路パターン
部分２０ａの電気抵抗値を５０Ωに設定するために、そ
の薄膜回路パターン部分２０ａの両端部の縦幅ａとその
横幅ｂとを０．０５ｍｍと０．３ｍｍとにそれぞれ形成
している。それと共に、それ以外の薄膜回路パターン部
分２０ａの中途部の縦幅ｃとその横幅ｄとを０．１３４
ｍｍと０．２ｍｍとにそれぞれ形成している。抵抗体４
０の電極部に用いる導体層３０の端部は、そのパターン
幅ｅを一律に０．２ｍｍに形成している。この形成例に
おける抵抗体４０に用いた薄膜回路パターン部分２０ａ
の電気抵抗値Ｒは、次式で算出される。
路基板の配線回路パターン５０の形成例を図４に示す。
この形成例では、抵抗体４０に用いる薄膜回路パターン
部分２０ａの電気抵抗値を５０Ωに設定するために、そ
の薄膜回路パターン部分２０ａの両端部の縦幅ａとその
横幅ｂとを０．０５ｍｍと０．３ｍｍとにそれぞれ形成
している。それと共に、それ以外の薄膜回路パターン部
分２０ａの中途部の縦幅ｃとその横幅ｄとを０．１３４
ｍｍと０．２ｍｍとにそれぞれ形成している。抵抗体４
０の電極部に用いる導体層３０の端部は、そのパターン
幅ｅを一律に０．２ｍｍに形成している。この形成例に
おける抵抗体４０に用いた薄膜回路パターン部分２０ａ
の電気抵抗値Ｒは、次式で算出される。
【００２４】
【数１】 Ｒ＝Ｒｓ（Ｌ／Ｗ）＝５０（０．１３４／０．２＋２×
０．０５／０．３）≒５０．２Ω
０．０５／０．３）≒５０．２Ω
【００２５】ここで、Ｌは抵抗体４０に用いた薄膜回路
パターン部分２０ａの長さを示し、Ｗは抵抗体４０に用
いた薄膜回路パターン部分２０ａの幅を示している。Ｒ
ｓは、薄膜回路パターン部分２０ａのシート抵抗値を示
していて、薄膜回路パターン部分２０ａの抵抗率をρと
し、薄膜回路パターン部分２０ａの膜厚をＴとすると、
Ｒｓ＝ρ／Ｔ となる。
パターン部分２０ａの長さを示し、Ｗは抵抗体４０に用
いた薄膜回路パターン部分２０ａの幅を示している。Ｒ
ｓは、薄膜回路パターン部分２０ａのシート抵抗値を示
していて、薄膜回路パターン部分２０ａの抵抗率をρと
し、薄膜回路パターン部分２０ａの膜厚をＴとすると、
Ｒｓ＝ρ／Ｔ となる。
【００２６】参考までに、抵抗体４０に用いた薄膜回路
パターン部分２０ａの溶断電流値（薄膜回路パターン部
分２０ａが溶断する最少電流値）Ｉは、次式で示され
る。
パターン部分２０ａの溶断電流値（薄膜回路パターン部
分２０ａが溶断する最少電流値）Ｉは、次式で示され
る。
【００２７】
【数２】 Ｉ＝｛（４．１８４×ｄＱ）／（Ｒ×ｔ）｝1 / 2 ｄＱ＝ｍ×Ｃｐ×ｄｔ Ｒ＝ρ×Ｌ／（Ｗ×Ｔ）
【００２８】ここで、ｍは抵抗体４０に用いた薄膜回路
パターン部分２０ａの質量を示し、Ｃｐは抵抗体４０に
用いた薄膜回路パターン部分２０ａの比熱を示し、ｄｔ
は抵抗体４０に用いた薄膜回路パターン部分２０ａの温
度上昇値を示し、Ｔは抵抗体４０に用いた薄膜回路パタ
ーン部分２０ａの膜厚を示し、ｔは抵抗体４０に用いた
薄膜回路パターン部分２０ａに流す電流時間を示してい
る。
パターン部分２０ａの質量を示し、Ｃｐは抵抗体４０に
用いた薄膜回路パターン部分２０ａの比熱を示し、ｄｔ
は抵抗体４０に用いた薄膜回路パターン部分２０ａの温
度上昇値を示し、Ｔは抵抗体４０に用いた薄膜回路パタ
ーン部分２０ａの膜厚を示し、ｔは抵抗体４０に用いた
薄膜回路パターン部分２０ａに流す電流時間を示してい
る。
【００２９】これらの数１、数２の式から、抵抗体４０
に用いる薄膜回路パターン部分２０ａ各所の長さＬやそ
の幅Ｗを大小に調整することにより、その薄膜回路パタ
ーン部分２０ａ各所の電気抵抗値や溶断電流値をそれぞ
れ調整できることが判る。
に用いる薄膜回路パターン部分２０ａ各所の長さＬやそ
の幅Ｗを大小に調整することにより、その薄膜回路パタ
ーン部分２０ａ各所の電気抵抗値や溶断電流値をそれぞ
れ調整できることが判る。
【００３０】図５、図６又は図７は本発明の配線回路基
板の他の好適な実施例を示し、詳しくはその平面図を示
している。以下に、この配線回路基板を説明する。
板の他の好適な実施例を示し、詳しくはその平面図を示
している。以下に、この配線回路基板を説明する。
【００３１】図５に示した配線回路基板では、抵抗体４
０に用いる薄膜回路パターン部分２０ａの両端部をそれ
に連なる薄膜回路パターン２０上に積層形成した導体層
３０であって、抵抗体４０の電極部に用いる導体層３０
の端部のパターン幅よりそれぞれ幅広く形成していると
共に、その抵抗体４０に用いる薄膜回路パターン部分２
０ａの両側縁をそれぞれ内側に弧状に湾曲させていて、
その薄膜回路パターン部分２０ａが鼓状をしている。
０に用いる薄膜回路パターン部分２０ａの両端部をそれ
に連なる薄膜回路パターン２０上に積層形成した導体層
３０であって、抵抗体４０の電極部に用いる導体層３０
の端部のパターン幅よりそれぞれ幅広く形成していると
共に、その抵抗体４０に用いる薄膜回路パターン部分２
０ａの両側縁をそれぞれ内側に弧状に湾曲させていて、
その薄膜回路パターン部分２０ａが鼓状をしている。
【００３２】図６に示した配線回路基板では、抵抗体４
０に用いる薄膜回路パターン部分２０ａの中途部及びそ
の両端部をそれに連なる薄膜回路パターン２０上に積層
形成した導体層３０であって、抵抗体４０の電極部に用
いる導体層３０の端部のパターン幅よりそれぞれ一律に
幅広く形成していて、その薄膜回路パターン部分２０ａ
が方形状をしている。
０に用いる薄膜回路パターン部分２０ａの中途部及びそ
の両端部をそれに連なる薄膜回路パターン２０上に積層
形成した導体層３０であって、抵抗体４０の電極部に用
いる導体層３０の端部のパターン幅よりそれぞれ一律に
幅広く形成していて、その薄膜回路パターン部分２０ａ
が方形状をしている。
【００３３】図７に示した配線回路基板では、抵抗体４
０に用いる薄膜回路パターン部分２０ａの両端部をそれ
に連なる薄膜回路パターン２０上に積層形成した導体層
３０であって、抵抗体４０の電極部に用いる導体層３０
の端部のパターン幅よりそれぞれ幅広く形成していると
共に、その抵抗体４０に用いる薄膜回路パターン部分２
０ａの両側縁を外側に弧状に湾曲させていて、その薄膜
回路パターン部分２０ａが太鼓状をしている。
０に用いる薄膜回路パターン部分２０ａの両端部をそれ
に連なる薄膜回路パターン２０上に積層形成した導体層
３０であって、抵抗体４０の電極部に用いる導体層３０
の端部のパターン幅よりそれぞれ幅広く形成していると
共に、その抵抗体４０に用いる薄膜回路パターン部分２
０ａの両側縁を外側に弧状に湾曲させていて、その薄膜
回路パターン部分２０ａが太鼓状をしている。
【００３４】その他は、前述図１ないし図３に示した配
線回路基板と同様に構成していて、その作用も前述図１
ないし図３に示した配線回路基板と同様である。
線回路基板と同様に構成していて、その作用も前述図１
ないし図３に示した配線回路基板と同様である。
【００３５】
【発明の効果】以上説明したように、本発明の配線回路
基板によれば、抵抗体に用いた薄膜回路パターン部分の
端部とそれに連なる薄膜回路パターン上に積層形成した
導体層の端部との境界部分における欠陥箇所に起因し
て、抵抗体に用いた薄膜回路パターン部分端部の電気抵
抗値等が高まるのを防ぐことができる。そして、配線回
路パターンに高電流を流した場合に、抵抗体に用いた薄
膜回路パターン部分の端部が高温に加熱されて溶断する
のを防止できる。
基板によれば、抵抗体に用いた薄膜回路パターン部分の
端部とそれに連なる薄膜回路パターン上に積層形成した
導体層の端部との境界部分における欠陥箇所に起因し
て、抵抗体に用いた薄膜回路パターン部分端部の電気抵
抗値等が高まるのを防ぐことができる。そして、配線回
路パターンに高電流を流した場合に、抵抗体に用いた薄
膜回路パターン部分の端部が高温に加熱されて溶断する
のを防止できる。
【図１】本発明の配線回路基板の平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】図１のＢ−Ｂ断面図である。
【図４】本発明の配線回路基板の配線回路パターンの形
成例である。
成例である。
【図５】本発明の配線回路基板の平面図である。
【図６】本発明の配線回路基板の平面図である。
【図７】本発明の配線回路基板の平面図である。
【図８】従来の配線回路基板の平面図である。
【図９】図８のＣ−Ｃ断面図である。
【図１０】従来の配線回路基板の薄膜回路パターン部分
の溶断状態を示す平面図である。
の溶断状態を示す平面図である。
【図１１】従来の配線回路基板の薄膜回路パターン部分
の溶断状態を示す平面図である。
の溶断状態を示す平面図である。
１０ 基板 ２０ 薄膜回路パターン ２０ａ 抵抗体に用いた薄膜回路パターン部分 ３０ 導体層 ４０ 抵抗体 ５０ 配線回路パターン
Claims (3)
- 【請求項１】 高熱伝導性の基板表面に形成した薄膜回
路パターン上に、該薄膜回路パターンの抵抗体に用いる
薄膜回路パターン部分を除いて、導体層を積層形成して
なる配線回路パターンを備えた配線回路基板において、
前記抵抗体に用いる薄膜回路パターン部分の端部をそれ
に連なる前記薄膜回路パターン上に積層形成した導体層
の端部のパターン幅より幅広く形成したことを特徴とす
る配線回路基板。 - 【請求項２】 基板が窒化アルミニウムセラミック、ダ
イヤモンド、シリコンカーバイト、窒化ボロン又はベリ
リアセラミックからなる請求項１記載の配線回路基板。 - 【請求項３】 薄膜回路パターンがＴａ2 Ｎ薄膜層又は
Ｎｉ−Ｃｒ合金薄膜層からなり、導体層がＮｉ層とＡｕ
層とを順次積層した導体層からなる請求項１又は２記載
の配線回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06013094A JP3313235B2 (ja) | 1994-03-03 | 1994-03-03 | 配線回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06013094A JP3313235B2 (ja) | 1994-03-03 | 1994-03-03 | 配線回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245453A true JPH07245453A (ja) | 1995-09-19 |
| JP3313235B2 JP3313235B2 (ja) | 2002-08-12 |
Family
ID=13133252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06013094A Expired - Fee Related JP3313235B2 (ja) | 1994-03-03 | 1994-03-03 | 配線回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313235B2 (ja) |
-
1994
- 1994-03-03 JP JP06013094A patent/JP3313235B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3313235B2 (ja) | 2002-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4034207A (en) | Positive temperature coefficient semiconductor heating element | |
| JPS6248339B2 (ja) | ||
| JPH0547293A (ja) | 基板上に支持された薄膜可溶体を有するヒユーズ | |
| US6400251B1 (en) | Chip thermistor | |
| JPS62199043A (ja) | 薄膜回路及びその製造法 | |
| JPH07245453A (ja) | 配線回路基板 | |
| JP2002140975A (ja) | ヒューズ素子及びその製造方法 | |
| JPH05275162A (ja) | ライン型加熱体 | |
| JP2007027501A (ja) | チップ抵抗器 | |
| JPH10125508A (ja) | チップサーミスタ及びその製造方法 | |
| JP2004319195A (ja) | チップ型ヒューズ | |
| JPH1016268A (ja) | サーマルヘッド | |
| JP3651179B2 (ja) | 抵抗器の製造方法 | |
| JPH06241917A (ja) | 抵抗温度センサ | |
| JP3766570B2 (ja) | 薄膜型抵抗器の構造 | |
| JPS59104963A (ja) | サ−マルヘツドの製造方法 | |
| JP2000106302A (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
| JPS62109664A (ja) | サ−マルヘツド | |
| JPS6045595B2 (ja) | サ−マルヘツドの製造方法 | |
| JPH05242958A (ja) | 定着ヒーターおよびその製造方法 | |
| JP2000331590A (ja) | 回路保護素子及びその製造方法 | |
| JPH05275161A (ja) | ライン型加熱体 | |
| JP3004095B2 (ja) | サーマルヘッドの製造方法 | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |