JPH0724330B2 - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0724330B2
JPH0724330B2 JP62052131A JP5213187A JPH0724330B2 JP H0724330 B2 JPH0724330 B2 JP H0724330B2 JP 62052131 A JP62052131 A JP 62052131A JP 5213187 A JP5213187 A JP 5213187A JP H0724330 B2 JPH0724330 B2 JP H0724330B2
Authority
JP
Japan
Prior art keywords
circuit board
case
integrated circuit
hybrid integrated
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62052131A
Other languages
English (en)
Other versions
JPS63219196A (ja
Inventor
恭紳 平尾
Original Assignee
日本電装株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電装株式会社 filed Critical 日本電装株式会社
Priority to JP62052131A priority Critical patent/JPH0724330B2/ja
Publication of JPS63219196A publication Critical patent/JPS63219196A/ja
Publication of JPH0724330B2 publication Critical patent/JPH0724330B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19102Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、特に放熱ケース等に対して両面に導体を印
刷した混成集積回路基板の取り付け手段を改良した混成
集積回路装置に関する。
[従来の技術] 混成集積回路装置は、回路基板に多数の回路素子を取り
付け、さらにこの回路素子間を導体配線によって接続す
るようにした混成集積回路基板を、例えば放熱機構を構
成するようになる金属製のケースに取り付けることによ
って構成されている。
第5図はこのような混成集積回路装置の構成を示してい
るもので、絶縁性の回路基板11の表面部には、複数の回
路素子121、122、…が取り付け設定され、この回路素子
121、122、…の相互間が配線導体131、132、…によって
適宜接続されて、所定の回路装置が構成されるようにな
っている。そして、このように構成される回路基板11の
上記配線導体131、132、…の形成されていない裏面部
を、接着剤15によって金属製のケース14に接着固定する
ようにしている。
しかし、このような回路装置の集積化が進んで、回路基
板11の両面に配線導体が印刷形成されるようになってき
ている。放熱性を重要視する場合、一般的にケース14は
アルミニウム等の金属によって構成されている。したが
って、このような導電性を有するようになるケース14に
第5図で示したようにして両面に配線導体を印刷形成し
た回路基板を接着させるようにすると、回路基板11の裏
面に形成された配線導体の相互間が、ケース14によって
短絡されるようになる。
このような問題点を解決するために、従来では第6図に
示すように回路基板11とケース14との間にさらに絶縁性
基板16を介在させ、回路基板11と絶縁性基板16との間を
接着剤151で接着し、さらにこの絶縁性基板16とケース1
4との間を接着剤152で接着させるようにしている。そし
て、回路基板11の裏面に印刷形成された配線導体135、1
36等が相互に短絡接続されないようにしている。
したがって、このように構成される混成集積回路装置に
あっては、片側印刷基板の場合に比較して絶縁性基板16
および接着剤152が1層増加するようになり、回路容積
が増大するばかりか、放熱特性が著しく劣化されるよう
になる。
[発明が解決しようとする問題点] この発明は上記のような点に鑑みなされたもので、混成
集積回路基板の両面に配線導体が印刷形成されるように
なった場合でも、特別に層を増加させず且つ配線導体の
短絡等が生ずることなく、この回路基板を金属製のケー
スに接着することができ、特に放熱特性が損われること
を充分抑制することができるようにした混成集積回路装
置を提供しようとするものである。
[問題点を解決するための手段] すなわち、この発明に係る混成集積回路装置にあって
は、両面に配線導体が印刷形成されるようにした回路基
板の裏面側に、上記配線導体部分を避けるようにして少
なくともこの配線導体よりも高くした複数の突起体を形
成し、上記回路基板の上記突起体を有する面を、接着剤
によってケースに接着させるようにしたものである。
[作用] 上記のように構成される混成集積回路装置にあっては、
回路基板の裏面に形成した複数の突起体がスペーサとな
る状態でケースの面に対面されるようになる。したがっ
て、この面を接着剤によって相互に接着するようにして
も、回路基板の裏面に形成された配線導体はケースに接
触されることがない。このため、ケースを例えば放熱特
性の良好な金属材料によって構成した場合でも回路基板
の配線導体がケースによって短絡されることはない。ま
た、回路基板とケースとの間は1層の接着剤層が存在す
るのみであるため、特にこの接着剤の熱伝導性の良好な
材料によって構成することにより、充分な放熱特性が設
定できるものである。
[発明の実施例] 以下、図面を参照してこの発明の一実施例を説明する。
第1図はその断面構造を示したもので、回路基板21の表
面側には、複数の回路素子221、222、…が取り付け設定
され、さらに配線導体231、232、…が印刷形成されてい
る。またこの回路基板21の裏面部にも、配線導体241、2
42、…が印刷形成されているもので、これら配線導体23
1、232、…241、242、…によって、上記回路素子221、2
22、…相互間が適宜接続され、所定の回路装置が構成さ
れるようになっている。
このように構成される混成集積回路基板21の裏面部に
は、さらに上記配線導体241、242、…部分を避けるよう
にして複数の突起体251、252、…が形成されている。こ
の突起体251、252、…は、上記基板21の裏面に形成され
る配線導体241、242、…よりも高く形成されているもの
で、例えば第2図で示すように構成されている。
すなわちこの突起体251、252、…は、配線導体241、24
2、…と同時に印刷形成される導体261、さらに上記配線
導体と共に形成される抵抗等の受動回路素子(図示せ
ず)を印刷形成する際に同時に印刷される印刷抵抗26
2、263、264等の積層印刷構造によって構成されるもの
で、その表面にはさらに保護ガラス層265およびオーバ
コートガラス層266が積層形成されるようになってい
る。すなわち、この突起体251、252、…は、回路基板21
の裏面部の配線導体241、242、…等の回路要素を印刷形
成する際に、同時に印刷技術によって形成されるように
しているものである。
ここで、上記突起体251、252、…は、第3図で示すよう
に配線導体等の回路要素の印刷領域271、272、…を避け
るようにして、回路基板21の裏面に均等の配置されるよ
うにしている。
そして、このように裏面に複数の突起体251、252、…を
形成した混成集積回路基板21は、熱伝導性の良好な接着
剤28によって、例えばアルミニウム等の金属材料によっ
て形成した、例えば放熱部材を構成するようになるケー
ス29に接着固定するものである。
尚、上記突起体251、252、…を形成する複数の印刷層を
構成するペーストは、これらの全てを使用する必要は全
く無いものであり、またこれ以外のペーストも適宜使用
できる。特に印刷抵抗体等は、通常回路の各定数に見合
うようにう何種類かのシート抵抗に分けて複数の印刷版
でそれぞれ位置を異ならせて形成されるものであるが、
突起251、252、…に関しては、このような回路形成上に
は何も意味はない。そして、構造的に他の回路形成部よ
り高く形成されるように、複数のシート抵抗体を重ねて
印刷させるようにしているものである。
すなわち、上記のように構成される混成集積回路装置に
おいて、複数の突起体251、252、…は回路基板21をケー
ス29の面から持ち上げるスペーサとしての役割を果たす
ようになるものであり、このため基板21の裏面の配線導
体241、242、…等が導電性のケース29に接触されるよう
になることがない。すなわち、配線導体間に短絡が生ず
ることがないものであり、そのままこの回路基板21を接
着剤28によってケース29に接着固定できるようになる。
この場合、接着剤28の層の厚さは、突起体251、252、…
の高さによって決まるものであるが、従来の第6図で示
したような絶縁基板を介在させるような構造に比較して
充分薄く構成することができ、放熱特性も充分に良好な
状態に保つことができる。
ここで、複数の突起体251、252、…のそれぞれの高さを
均一に設定することは困難であるが、この高さに差がで
ることを見込んで、突起体251、252、…の高さ(ペース
トの印刷回数に対応)、相互間隔等を決定すればよい。
この突起体の存在理由は、回路基板21をケー29に接着し
た際に、回路基板21の裏面に形成した配線導体241、24
2、…がケース29に接触しないようにすることにある。
したがって、一部の突起体がケース29に接触しない状態
が生じても、他の突起体によって回路基板21がケース29
から充分に持ち上げ設定される状態であれば問題はな
い。
上記複数の突起体251、252、…設定間隔は、回路基板21
の反りの発生、さらに放熱部材等を構成するケース29の
接着面の平面度等の要因に対応して適宜決定すればよ
い。
上記実施例では、突起体251、252、…を回路構成要素を
印刷形成する際に積層印刷によって形成されるように説
明したが、この突起体は特にこのようにして構成する必
要はない。
第4図は特に突起体部分の構造を変えた実施例を示して
いるもので、回路基板21の裏面の突起体を形成する部分
に、配線導体241、242、…を形成する際に同時に導体ラ
ンド301、302、…を形成する。そして、この導体ランド
301、302、…それぞれに半田311、312、…を乗せるよう
にしているもので、この半田311、312、…はその表面張
力によって山の状態に形成され、突起体251、252、…を
それぞれ形成するようになる。
この場合、上記突起体251、252、…の高さは、半田の量
を管理することによって制御できる。また、この突起体
251、252、…を構成する半田311、312、…は導電性を有
するものであるが、この部分は回路的に独立しているも
のであり、この半田311、312、…がケース29に接触する
ようになっても、特に回路的に問題を生ずることはな
い。
[発明の効果] 以上のようにこの発明に係る混成集積回路装置にあって
は、回路基板の両面に印刷配線を施すように集積度を上
げた場合であっても、この回路基板を簡単に接着手段に
よって、例えば放熱機構を構成するようになるケースに
取り付け固定することができるものであり、しかもこの
場合上記回路基板の裏面に形成された配線導体部がケー
スによって短絡されるような事故の発生は確実に阻止で
きるようになり、しかも放熱特性が効果的に確保される
ものである。したがって、特に集積度を高めた混成集積
回路が容易且つ確実に、充分な信頼性を有する状態で構
成できるものである。
【図面の簡単な説明】
第1図はこの発明の一実施例に係る混成集積回路装置を
説明する断面構成図、第2図は上記回路装置の突起体の
構造を説明する断面図、第3図は同じく回路基板に設け
られる突起体の配置状態を示す図、第4図はこの発明の
他の実施例を説明する断面構成図、第5図および第6図
はそれぞれ従来の混成集積回路装置を説明する断面構成
図である。 21……回路基板、221、222、……回路素子、231、232、
…、241、242……配線導体、251、252……突起体、28…
…接着剤、29……ケース(放熱部材)。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】両面に導体が印刷形成された混成集積回路
    基板と、 この回路基板を支持設定する導電性材料によって構成さ
    れたケースと、 上記回路基板の上記ケースに対面する側の面に、この面
    に形成された上記印刷された導体部分を避けた位置に設
    定される少なくとも上記導体より高くして形成された複
    数の突起体と、 上記回路基板の上記突起体を有する面と上記ケースとを
    接着設定する絶縁性の接着剤とを具備し、 上記複数の突起体が上記回路基板とケースとの間のスペ
    ーサとして設定されるようにしたことを特徴とする混成
    集積回路装置。
  2. 【請求項2】上記突起体は、上記回路基板のケース側の
    面に形成される導体等の回路要素を形成する際に同時に
    印刷形成されるようにした特許請求の範囲第1項記載の
    混成集積回路装置。
  3. 【請求項3】上記突起体は、上記回路基板のケース側の
    面に半田を盛り上げることによって形成されるようにし
    た特許請求の範囲第1項記載の混成集積回路装置。
  4. 【請求項4】上記ケースは放熱体によって構成すると共
    に、上記接着剤は熱伝導性の高い材料によって構成され
    るようにした特許請求の範囲第1項記載の混成集積回路
    装置。
JP62052131A 1987-03-09 1987-03-09 混成集積回路装置 Expired - Lifetime JPH0724330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62052131A JPH0724330B2 (ja) 1987-03-09 1987-03-09 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62052131A JPH0724330B2 (ja) 1987-03-09 1987-03-09 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPS63219196A JPS63219196A (ja) 1988-09-12
JPH0724330B2 true JPH0724330B2 (ja) 1995-03-15

Family

ID=12906311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62052131A Expired - Lifetime JPH0724330B2 (ja) 1987-03-09 1987-03-09 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0724330B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4122862B2 (ja) * 2002-06-24 2008-07-23 株式会社デンソー 電子装置の放熱構造
FR2872992B1 (fr) * 2004-07-09 2006-09-29 Valeo Vision Sa Assemblage electronique a drain thermique notamment pour module de commande de lampe a decharge de projecteurs de vehicule automobile
KR101109359B1 (ko) * 2010-06-14 2012-01-31 삼성전기주식회사 방열기판 및 그 제조방법
WO2019016922A1 (ja) * 2017-07-20 2019-01-24 三菱電機株式会社 電子機器および電子機器の製造方法

Also Published As

Publication number Publication date
JPS63219196A (ja) 1988-09-12

Similar Documents

Publication Publication Date Title
JP2000503486A (ja) はんだ接合電子モジュール
JP2930133B2 (ja) 印刷配線板複合構造体
US5355280A (en) Connection arrangement with PC board
US4250375A (en) Thermal recording head
JPH0724330B2 (ja) 混成集積回路装置
JP2735912B2 (ja) インバータ装置
EP0572282B1 (en) Method of making a multi-layer lead frame for a semiconductor device
JP3520540B2 (ja) 多層基板
JPH01106451A (ja) 半導体装置
EP0751569B1 (de) Leistungshybridschaltung
JP2547861B2 (ja) サーマルヘッドの製造方法
JP3089095B2 (ja) ジョセフソン素子モジュール
JP3824246B2 (ja) サーマルヘッドの製造方法
JP2942790B2 (ja) 半導体素子用多層リードフレーム
JP2728996B2 (ja) 多端子接続構造
JP2539101B2 (ja) プリント回路基板
JPH0574943B2 (ja)
JPS63181436A (ja) 回路装置
JP2638059B2 (ja) 多層配線基板
JPH0621589A (ja) ハイブリッドicの放熱構造およびその製造方法
JP2004303885A (ja) 実装基板および電子デバイス
JP2975985B2 (ja) 導電プレート及びその製造方法
JPH08130289A (ja) 混成集積回路装置およびその製造方法
JPS5982793A (ja) 厚膜型多層配線基板およびその製造方法
JPS592865A (ja) ドライバ搭載型サ−マルヘツド

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term