JPH07241087A - インバータ装置 - Google Patents

Abstract

(57)【要約】 【目的】 インバータ装置において簡単な回路構成で各
相に発生するサージ電圧を均一にかつ最小まで減少させ
ることができようにする。 【構成】 出力電圧を得るためにスイッチング素子１〜
６を駆動すると、各スイッチング素子からターンオフサ
ージ電圧が発生するが、正６角形状の放熱フィン９上に
配置された各スイッチング素子１〜６と平滑コンデンサ
８及びサージ電圧除去回路２２との配線距離が等しく、
かつ短くすることができるので、各スイッチング素子に
よる各ターンオフサージ電圧は最小のものとなり、各ス
イッチング素子の破壊を防ぐことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、誘導電動機等を駆動す
る電圧型多相交流インバータに関する。

【０００２】

【従来の技術】誘導電動機等は周波数を変化させること
により速度制御を行うので、一般的に電圧型交流インバ
ータ回路が用いられる。

【０００３】図３（ｅ）にこの電圧型３相交流インバー
タ回路を示す。

【０００４】入力端子Ｒ、Ｓ、Ｔから入力された位相の
異なる交流電圧が整流ダイオードにより３相全波整流さ
れた後、平滑リアクトルＬＦ及び、平滑（電解）コンデ
ンサＣＦにより平滑化され、スイッチング素子であるト
ランジスタＱ１〜Ｑ６を図３（ｆ）に示すように６０度
の周期でオン、オフすることにより各出力端子Ｕ、Ｖ、
Ｗに位相が異なる電圧を取り出すことができ、その周波
数を変化させることができる。

【０００５】そして、この出力電圧は誘導電動機等の負
荷に供給される。

【０００６】ところで、平滑コンデンサＣＦからインバ
ータ部のトランジスタＱ１〜Ｑ６を通って再び平滑コン
デンサＣＦに戻る閉回路には、スイッチングのターンオ
フ時に高周波電流が流れてサージ電圧が発生する。

【０００７】一方、平滑コンデンサＣＦとトランジスタ
Ｑ１〜Ｑ６の配線が長い場合には配線インダクタンスＬ
１が大きくなり、サージ電圧は配線インダクタンスＬ１
に比例するので、ターンオフサージ電圧が高くなる。

【０００８】この高いターンオフサージ電圧が、トラン
ジスタＱ１〜Ｑ６の耐圧を越えれば、これらトランジス
タ素子を破壊してしまう。

【０００９】この場合、このターンオフサージ電圧を減
少させるために用いられている方法を図４に基づき説明
する。

【００１０】図４（ｇ）は、図３（ｅ）の平滑コンデン
サＣＦ以降のインバータ部の３相出力の内１相分（Ｕ）
だけを取り出して記載したものである。

【００１１】ターンオフサージ電圧はスイッチング素子
としてのトランジスタのスイッチング時の高周波電流と
配線インダクタンスＬ１に比例するので、最も有効なサ
ージ電圧を低減する手段は、平滑コンデンサＣＦとスイ
ッチング素子との配線長さを極力短くするようにし、Ｌ
１を減少させることが必要である。

【００１２】この方法によってもターンオフサージ電圧
を抑えきれない場合には、図に示すようにスイッチング
素子Ｑ１、Ｑ２にフィルム系のバイパスコンデンサＣＰ
を接続して高周波電流をバイパスする。また、各スイッ
チング素子Ｑ１、Ｑ２にサージ電圧を吸収させるような
スナバ回路Ｃを取り付ける。

【００１３】通常スナバ回路は抵抗、コンデンサ、ダイ
オード等から構成されており、各スイッチング素子ごと
に付加するものだけではなく、図４（ｈ）に示すように
スイッチング素子Ｑ１、Ｑ２に跨がって付加される場合
もある。

【００１４】このような場合、スナバ回路のコンデンサ
によるリードインダクタンスＬ２や、バイパスコンデン
サＣＰによるリードインダクタンスＬ３が発生するので
この配線長さも極力短くかつ等しくするのが望ましい。

【００１５】このようにして、ターンオフサージ電圧を
抑え込むために種々の回路が付加され、これらは図３
（ｅ）の各相（Ｖ、Ｗ）についても同様に付加される。

【００１６】そして、上記のスイッチング素子や平滑コ
ンデンサ等は、従来、図５のように実装されており、放
熱フィン５５の上にスイッチング素子５２、スナバ回路
５３、バイパスコンデンサ５４が配置され、平滑コンデ
ンサ５１をＡやＢの位置に配置するようにしている。

【００１７】しかし、平滑コンデンサの実装される位置
によって、例えばＡの位置に平滑コンデンサを実装した
ような場合、それに最も近い距離にある相の閉回路にお
ける平滑コンデンサとスイッチング素子の配線距離が短
く、ターンオフサージ電圧が非常に小さいものとなって
も、他の相においては平滑コンデンサとスイッチング素
子の配線距離がかなり長く、ターンオフサージ電圧が非
常に大きいものとなると、そのスイッチング素子を破壊
してしまうことになるので、すべてのスイッチング素子
を保護するために平滑コンデンサは各相からの配線距離
が平均化された位置（例えばＢの位置）に取り付けられ
ている。

【００１８】

【発明が解決しようとする課題】しかし、上記従来技術
では平滑コンデンサと各相のスイッチング素子間の配線
長さを最短かつ、均等にすることができないために、各
相のスイッチング素子にかかるサージ電圧が異なり、個
々にそのサージ電圧に対応したスナバ回路やバイパスコ
ンデンサを選んで付加するか、あるいは最大のサージ電
圧に対応したスナバ回路やバイパスコンデンサをそれぞ
れに付加しなければならなかった。

【００１９】また、回路の部品点数を減少させるため
に、相間に跨がるスナバ回路やバイパスコンデンサを共
有化しようとしても、これらの素子と各スイッチング素
子との配線を最短で等しくすることができないので、各
スイッチング素子にかかるサージ電圧をいずれも均等に
十分吸収することができなくなり、いずれかのスイッチ
ング素子を破壊することがあるために共有化は実現でき
なかった。

【００２０】本発明は、上記課題を解決するために創案
されたもので、最もサージ電圧低減に有効な手段である
平滑コンデンサと各相の各スイッチング素子間の配線長
さを最短かつ、均等にすることが容易となり、サージ電
圧を均一に減少させることができるとともに、各スイッ
チング素子とサージ電圧除去回路との配線長さを最短で
均等にすればサージ電圧除去回路の共有化も可能なイン
バータ装置を提供することを目的とするものである。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に、本発明のインバータ装置は、周期的な電圧を生成す
るための複数のスイッチング素子を正多角形状に立体的
に配置し、この正多角形の中心軸上に入力電圧を平滑化
する平滑素子またはサージ電圧除去回路を配置したこと
を特徴としている。

【００２２】

【作用】各スイッチング素子を正多角形状に立体的に配
置し、この正多角形の中心軸上に平滑素子を配置するこ
とによって、各スイッチング素子と平滑素子との配線距
離を等しくすることができ、配線インダクタンスの違い
によるサージ電圧の違いをなくすることができる。ま
た、正多角形の半径を小さくすれば、各スイッチング素
子によるサージ電圧を一様に減少させることができる。

【００２３】一方、上記のようにサージ電圧を一様に減
少させ等しくできるので、各スイッチング素子ごとに異
なる素子を用いていたスナバ回路のようなサージ電圧除
去回路については、個々に異なる数値の素子を付加せず
に最小で一様のサージ電圧に対応した一定のサージ電圧
除去回路に共通化することができる。また、各相のスイ
ッチング素子がターンオフするタイミングは異なるので
サージ電圧の発生タイミングは異なり、各相ごとにサー
ジ電圧を低減するバイパスコンデンサや図４（ｈ）のよ
うなサージ電圧除去回路については共有化することがで
きるとともに各スイッチング素子との配線距離を最短で
等しくすることができる。

【００２４】このようにサージ電圧の影響を最小まで低
減でき、全体の回路構成を簡素化することができる。

【００２５】

【実施例】本発明の一実施例を、以下、図面に基づいて
説明する。図１は３相交流インバータ装置の平面図
（ａ）と側面図（ｂ）を示している。

【００２６】１〜６はトランジスタやサイリスタ等のス
イッチング素子、７はスイッチング素子１にかかるサー
ジ電圧を除去するためのサージ電圧除去回路、８は入力
電圧を平滑化するための平滑コンデンサ、９はスイッチ
ング素子から発生する熱を逃がすための放熱フィン（冷
却板）である。

【００２７】この装置は、正側の電圧と負側の電圧をス
イッチングするために１相について２個のスイッチング
素子が必要なので、合計６個のスイッチング素子で構成
されており、サージ電圧除去回路７は、スナバ回路、バ
イパスコンデンサ等を含むものである。

【００２８】次に、放熱フィン９は正６角形状に形成さ
れており、この正６角形の各面に対して同じ位置に、６
個のスイッチング素子１〜６が各々放熱フィン９上に固
定されている。

【００２９】また、平滑コンデンサ８と、サージ電圧除
去回路７の電気的接続端子（通常は各素子の中心軸上付
近にある）が、ちょうど放熱フィン９の正６角形の中心
軸Ｏ上に位置するように配置されている。

【００３０】そして、各スイッチング素子１〜６と、平
滑コンデンサ８と、サージ電圧除去回路７とは各電気的
接続端子間がリード線等で結ばれている。

【００３１】このように配置し、放熱フィン９の半径Ｒ
をなるべく小さくし、また平滑コンデンサ８とサージ電
圧除去回路７を、中心軸Ｏに沿って移動させ、例えば
（ｂ）図の７が両スイッチング素子３、４の間に来るよ
うにすれば、各スイッチング素子１〜６と平滑コンデン
サ８との配線距離を最短でかつ等しくすることができ
る。 即ち、各相の配線インダクタンスが一様に最小に
なり、ターンオフサージ電圧を最小に減少させることが
できる。

【００３２】また、各相の配線インダクタンスを一様に
最小まで減少させることができるとともに、サージ電圧
除去回路７も各スイッチング素子１〜６と配線距離を最
短でかつ等しくすることができるので、サージ電圧除去
回路のリードインダクタンスが各相に与える影響を最小
で等しくすることができる。

【００３３】この結果、各相におけるサージ電圧除去回
路７の一部は最小のターンオフサージ電圧に対応したも
のに共通化することができ、一部は共有化することも可
能なため、実装空間を最小にするとともに部品点数を削
減することができる。

【００３４】例えば、サージ電圧除去回路７のスナバ回
路やバイパスコンデンサが図４（ｇ）に示すような形で
構成されている場合には、３相とも１つのバイパスコン
デンサを共有することができ、６個のスイッチング素子
分必要なスナバ回路は一定最小の素子で共通化すること
ができる。

【００３５】また、スナバ回路が相間に跨がっているよ
うな図４（ｈ）の回路構成の場合には、上記バイパスコ
ンデンサと同様に３相とも１つのスナバ回路を共有する
ことができる。

【００３６】次に本発明の他の実施例を図２に基づいて
説明する。

【００３７】図２は平面図（ａ）と側面図（ｂ）を示し
ている。２１は上述の実施例の正６角形状の放熱フィン
をちょうど半分になるように２分割したものである。こ
の２分割された放熱フィン２１を紙面に垂直方向に２個
重ねて配置し、２つの放熱フィン２１の各面に６個のス
イッチング素子２０が各々配置されている。

【００３８】また、２枚の放熱フィン２１の接合面Ｍに
サージ電圧除去回路２２と、平滑コンデンサ２３の中心
軸がほぼ沿うようにし、放熱フィン２１の中心軸Ｏにサ
ージ電圧除去回路２２と、平滑コンデンサ２３の接合面
を合わすようにする。

【００３９】このようにすることによって、サージ電圧
除去回路２２及び平滑コンデンサ２３と各スイッチング
素子との配線距離を最短かつ等しくすることができるの
で、ターンオフサージ電圧を最小に減少させることがで
き、部品点数をも削減することができる。

【００４０】以上２つの実施例では、３相交流インバー
タについてのべたが、多相（Ｎ相）交流インバータであ
っても、放熱フィンを正Ｎ角形にし、この放熱フィンの
各面にスイッチング素子を固定することによって、同様
の効果を得ることができる。

【００４１】

【発明の効果】以上説明したように、本発明のインバー
タ装置によれば、スイッチング素子を正多角形状に立体
的に配置し、この正多角形の中心軸上に入力電圧を平滑
化する平滑素子またはサージ電圧除去回路を配置するよ
うにしたので、ターンオフサージ電圧を最小に減少させ
ることができ、部品点数をも削減することができる。

【図面の簡単な説明】

【図１】本発明の一実施例のインバータ装置を示す図
で、（ａ）はその平面図、（ｂ）は側面図である。

【図２】本発明の他の実施例のインバータ装置を示す図
で、（ｃ）はその平面図、（ｄ）は側面図である。

【図３】３相交流インバータ回路を示す図で、（ｅ）は
その回路構成図、（ｆ）は駆動タイミング図である。

【図４】インバータ回路のサージ電圧抑制のための回路
を示す図で、（ｇ）は概略回路図、（ｈ）はスナバ回路
の構成図である。

【図５】従来のインバータ装置の実装図で、（ｉ）は平
面図、（ｊ）は側面図である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力電圧を平滑化する平滑素子と、前記
   平滑素子を共通とし、周期的な電圧を生成するための複
   数のスイッチング素子とで負荷を通じて複数の閉回路を
   形成するとともに、前記スイッチング素子によるサージ
   電圧を除去するための回路を設け、位相の異なる周期的
   な電圧を出力する装置において、 前記スイッチング素子を正多角形状に立体的に配置し、
   この正多角形の中心軸上に前記平滑素子またはサージ電
   圧除去回路を配置したことを特徴とするインバータ装
   置。