JPH07240143A - ブレークダウン防止絶縁ゲート電極を有する改良超小型電界放出デバイスおよびその実現方法 - Google Patents

ブレークダウン防止絶縁ゲート電極を有する改良超小型電界放出デバイスおよびその実現方法

Info

Publication number
JPH07240143A
JPH07240143A JP5198095A JP5198095A JPH07240143A JP H07240143 A JPH07240143 A JP H07240143A JP 5198095 A JP5198095 A JP 5198095A JP 5198095 A JP5198095 A JP 5198095A JP H07240143 A JPH07240143 A JP H07240143A
Authority
JP
Japan
Prior art keywords
insulating layer
conductive layer
layer
cavity
electron emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5198095A
Other languages
English (en)
Other versions
JP3216688B2 (ja
Inventor
James E Jaskie
ジェームス・イー・ジャスキー
Robert C Kane
ロバート・シー・カーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH07240143A publication Critical patent/JPH07240143A/ja
Application granted granted Critical
Publication of JP3216688B2 publication Critical patent/JP3216688B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【目的】 電子エミッタ１０６および周辺に配置された
ゲート抽出電極１０３を有し、これらの間に自由空間領
域１０５を形成して成る電界放出デバイス１００を提供
する。 【構成】 このデバイスは、ゲート抽出電極１０３を自
由空間領域１０５から実質的に絶縁する絶縁層１０４を
有する。このデバイスは、改良された絶縁のために電子
エミッタ１０６とゲート抽出電極１０３との間の破壊的
アーク放電を防止し、電界増強の追加機構を提供する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に真空超小型電界
放出デバイス(vacuum microelectronic field emission
device)に関し、より詳細には、改良電界放出デバイス
およびその実現方法に関する。
【０００２】
【従来の技術】真空超小型電界放出デバイスは周知であ
る。電界放出デバイスの実現および動作の従来の方法
は、電子を放出する電子エミッタをキャビティ内に配置
された実質的に円錐(conical) ／くさび形(wedge) の構
造として形成すること，およびキャビティの周辺に配置
された導電性加速電極を設けることを含む。加速電極
（ゲート電極）と電子エミッタとの間に適切な電位を印
加すると、電子エミッタからの電子放出が誘導される。
実際には、この電界放出デバイスの電子エミッタは、電
子を捕集するために遠端に配置されたアノードであっ
て、これらの間に介在領域を形成するアノードと協調し
て動作する。放出された電子がアノードに到達し、それ
によって捕集されるために、電界放出デバイスは１０ー7
ないし１０ー9トル(Torr)台の真空環境で動作する。残留
圧力がそれより高いと、電子放出の存在下で、気体分子
の実質的なイオン化が起きることがある。さらに、電子
エミッタおよび加速電極の表面の汚染物質の脱離は、キ
ャビティの領域内の局部的残留ガス圧を著しく増加する
ことがある。そのように局部的に増加した残留ガスは、
アーク放電として観察される電界放出デバイスの破壊的
ブレークダウンを引き起こし、その結果しばしば、電界
放出デバイスの短絡を招き、必ず電子エミッタの破壊を
生じることは、既知の真空超小型電界放出デバイスの共
通した欠点である。
【０００３】
【発明が解決しようとする課題】したがって、少なくと
もこれらの欠点の幾つかを克服する超小型電界放出デバ
イス装置およびその実現方法に対する要求が存在する。
【０００４】したがって、本発明の目的は、ゲートと電
子エミッタ間の破壊的放電の可能性を除去または実質的
に減少する絶縁ゲート電界放出デバイスを提供すること
である。
【０００５】本発明のさらなる目的は、まだ、既知では
ない電界増強機構（electric fieldenhancement mechan
ism）を設けた絶縁ゲート電界放出デバイスを提供する
ことである。
【０００６】
【課題を解決するための手段】これらの要求やその他お
よび上述の目的やその他は、電子エミッタ，および周辺
に配置されたゲート抽出電極であって、これらの間に自
由空間領域を形成するゲート抽出電極を有する電界放出
デバイスを設け、前記ゲート抽出電極をその上に配置さ
れた絶縁層によって自由空間領域から実質的に絶縁する
ことによって、実質的に満たされる。
【０００７】この要求やその他および上述の目的やその
他は、主表面(major surface) を有する支持基板を設け
る段階，および前記支持基板の前記主表面上に第１絶縁
層を沈積し、前記第１絶縁層の上に導電層を沈積し、か
つ前記導電層の上に第２絶縁層を沈積する段階を含む電
界放出デバイスの形成方法を提供することによって、さ
らに満たされる。マスク層を第２絶縁層の上に沈積して
選択的にパターン化し、第１方向エッチングを実行し
て、キャビティが形成されるように第１および第２絶縁
層の材料の一部および導電層の材料の一部を除去し、そ
の後、マスク層を除去する。実質的に共形の絶縁層の沈
積を実行し、この絶縁層は残った第２絶縁層と共に第３
絶縁層を構成する。第２方向エッチング(second direct
ed etch)を実行して、第３絶縁層の材料の一部を除去
し、支持基板の主表面の一部を露出させ、その後、電子
エミッタをキャビティ内で支持基板の主表面上にそれと
動作可能に結合するように沈積し、第３絶縁層の残った
材料が導電層を、導電層と電子エミッタとの間に形成さ
れた自由空間領域から実質的に絶縁するようにする。
【０００８】
【実施例】本発明による超小型電界放出デバイス１００
の一実施例の断面図を、図１に示す。主表面を有する支
持基板１０１が設けられる。基板１０１の主表面上に第
１絶縁層１０２が配置され、第１絶縁層１０２の上に導
電層１０３が配置される。導電層１０３は導電性材料ま
たは半導体材料のどちらでも形成することができ、「導
電性(conductive)」という用語は、この開示全体を通し
てどちらかを示すのに用いられることを理解されたい。
導電層は、後で説明するように、ゲート抽出電極１０３
として利用される。絶縁層１０２および導電層（電極１
０３）は、その中を貫通して形成された開口部（キャビ
ティ）１０５を有する。導電層（電極１０３）の上、お
よび絶縁層１０２および支持基板１０１の主表面の一部
の上のキャビティ１０５内に、第２絶縁層１０４が配置
される。電子エミッタ１０６はキャビティ１０５内に、
および支持基板１０１の主表面上にこれと動作可能に結
合されて配置される。アノード１０７は、電子エミッタ
１０６に対し遠端に配置され、これらの間に空間領域１
０８を形成する。
【０００９】ここに示した実施例では、超小型電界放出
デバイス１００を真空環境内に置き、そこに適切な電位
を動作可能に結合することによって、動作が実行され
る。図１に示すように、第１外部設置電位源１１０は、
ゲート電極１０３と基準電位（ここでは接地基準として
図示）との間に動作可能に接続され、第２外部電位源１
２０は、アノード１０７と基準電位との間に動作可能に
接続される。さらに、支持基板１０１は、基準電位に動
作可能に接続される。
【００１０】図には示さないが予想される実施例とし
て、超小型電界放出デバイス１００は、基板１０１の主
表面上に配置された導電層を採用し、電子エミッタ１０
６を導電層上に配置し、導電層を基準電位に動作可能に
結合することができる。また、多数の電界放出デバイス
を配列として一般に採用し、電界放出デバイス装置を実
現することが知られる。この開示の図は、多数の電界放
出デバイスのそうした配列を表わす。
【００１１】絶縁層１０４は、ゲート抽出電極１０３の
周囲に効果的分子不浸透エンベロープを提供する。した
がって、脱離した表面汚染物質および真空排気されなか
った雰囲気ガスによって部分的に構成され、ゲート抽出
電極１０３と電子エミッタ１０６との間に形成される自
由空間領域内に一般に存在する残留ガス成分は、キャビ
ティ１０５内のゲート抽出電極１０３付近に存在するこ
とができない。絶縁層１０４は、ゲート抽出電極１０３
と電子エミッタ１０６との間の破壊的アーク放電を防止
する障壁を効果的に確立する。
【００１２】超小型電界放出デバイス１００は、曲率半
径の小さい幾何学的不連続を呈する電子エミッタ１０６
の一領域における電界増強の原理に基づいて作動する。
本開示の電界放出デバイス１００の場合、そのような領
域とは、円錐／くさび形電子エミッタ１０６の頂部であ
る。電界放出デバイス１００の様々な電極に印加される
電位によって得られる電界は、電子エミッタ１０６の形
状によって増強される。１より大きい比誘電率を有し、
厚みのある絶縁層１０４をキャビティ１０５内に設ける
ことによって、電子エミッタ１０６付近の電界はさらに
比例的に増大され、まだ既知ではない増大電界増強機構
が得られる。
【００１３】本発明による絶縁ゲート抽出電極２０３を
採用した改良電界放出デバイスの別の実施例の断面図
を、図２に示す。図２では、前に図１に関連して述べた
特徴に対応する図面の特徴は、“２”で始まる同様の符
号を用いて参照する。図２はさらに、ゲート抽出電極２
０３の上に配置された第３絶縁層２３０，および絶縁層
２３０の上に配置された第２導電層２３１を示す。第３
外部設置電位源２４０は、導電層２３１と基準電位との
間に動作可能に接続される。
【００１４】超小型電界放出デバイス２００の動作は、
前に図１に関連して述べた超小型電界放出デバイス１０
０と同様である。第２導電層２３１を設けることによ
り、空間領域２０８を横断した後アノード２０７で捕集
される放出電子の好適な偏向が得られる。
【００１５】前に述べたように、第２絶縁層２０４を設
けることにより、ゲート抽出電極２０３は残留ガス成分
から遮断され、ゲート抽出電極２０３と電子エミッタ２
０６との間の破壊的アーク放電の可能性が除去される。
絶縁層２０４は比誘電率が１より大きいために、電子エ
ミッタ２０６の頂部で増強された電界の大きさをさらに
比例的に増大する。
【００１６】図３ないし図６は、本発明による超小型電
界放出デバイスの一実施例を形成する方法の様々な段階
を実行することによって実現される部分構造の断面図で
ある。
【００１７】図３は、主表面を有する支持基板３０１を
示す。主表面上に第１絶縁層３０２を沈積し、絶縁層３
０２の上に導電層３０３を沈積する。導電層３０３の上
に第２絶縁層３０４を沈積する。絶縁層３０４の上に、
選択的にパターン化されたマスク層３０５を沈積する。
層３０２ないし３０５の沈積は、例えば化学蒸着（ＣＶ
Ｄ），電子ビーム蒸着(electron-beam evaporation) ，
スパッタリング，プラズマ・エンハンスＣＶＤ，イオン
・ビーム蒸着，およびスピンオン蒸着の幾つかを含む多
くの周知の技術のいずれかによって実行することができ
る。
【００１８】図４は、図３に関連して述べた構造に本方
法の追加段階を実行した後の断面図を示す。この追加段
階は、第１方向エッチング段階を実行して、第１および
第２絶縁層３０２，３０４の材料の一部，および導電層
３０３の材料の一部を選択的に除去し、支持基板３０１
の主表面の一部を露出させ、キャビティ３０６を形成す
ることを含む。この方向エッチング段階は、例えば反応
性イオン・エッチング（ＲＩＥ：reactive ion etch ）
など周知の技術によって達成することができる。
【００１９】図５は、図４に関連して述べた構造に本方
法の追加段階を実行した後の断面図を示す。この追加段
階は、マスク層３０５を除去すること，および実質的に
共形の絶縁層の沈積を実行することを含む。この絶縁層
は、残った第２絶縁層３０４と共に第３絶縁層３０８を
構成する。図に示すように、絶縁層３０８は導電層３０
３，絶縁層３０２の一部分，および支持基板３０１の主
表面の露出部分の上に沈積される。
【００２０】図６は、図５に関連して前に述べた構造に
本方法の追加段階を実行した後の断面図を示す。この追
加段階は、第２方向エッチング（例えば、ＲＩＥなど）
を実行して絶縁層３０８の一部を除去し、支持基板３０
１の主表面の一部分を露出させることを含む。ここで、
実質的な追加量または厚さの絶縁層３０８を導電層３０
３の上部表面上に設けることにより、導電層３０３の上
部表面上に充分な厚さの絶縁層を維持しながら、第２方
向エッチングを実行することができる点に注意された
い。第２方向エッチング段階の後、電子エミッタ３１０
をキャビティ３０６内に、支持基板３０１の主表面上に
これと動作可能に結合するように沈積する。
【００２１】図３ないし図６に関連して述べた本方法の
段階を実行することによって、絶縁ゲート抽出電極（導
電層３０３）を有する超小型電界放出デバイスが実現さ
れる。結果的に得られる絶縁ゲート電界放出デバイス
は、ゲートと電子エミッタ間の破壊的放電の可能性が除
去され、まだ既知ではない電界増強機構が設けられるの
で、先行技術に対する改良である。
【００２２】図７ないし図１２は、本発明による超小型
電界放出デバイスの別の実施例を形成する別の方法の様
々な段階を実行することによって実現される部分構造の
断面図である。
【００２３】図７は、主表面を持つ支持基板７０１を示
す。支持基板７０１の主表面上に第１絶縁層７０２を沈
積し、絶縁層７０２の上に第１導電層７０３を沈積す
る。導電層７０３の上に第２絶縁層７０４を沈積する。
絶縁層７０４の上に第２導電層７０５を沈積する。選択
的にパターン化されたマスク７０７を導電層７０５の上
に配置する。層７０２ないし７０７の沈積は、例えば化
学蒸着（ＣＶＤ），電子ビーム蒸着，スパッタリング，
プラズマ・エンハンスＣＶＤ，イオン・ビーム蒸着，お
よびスピンオン蒸着の幾つかをはじめとする多くの周知
の技術のいずれかによって実行することができる。
【００２４】図８は、図７に関連して述べた構造に本方
法の追加段階を実行した後の断面図を示す。この追加段
階は、例えば反応性イオン・エッチングなどの第１方向
エッチングを実行して、導電層７０５および絶縁層７０
４の材料の一部を除去し、それによってそこを貫通する
第１開口部７０８を形成し、導電層７０３の一部分を露
出させる。
【００２５】図９は、図８に関連して前に述べた構造に
本方法の追加段階を実行した後の断面図を示す。この追
加段階は、マスク層７０７を除去すること，および実質
的に共形の第３絶縁層７０９を導電層７０５の上，およ
び少なくとも部分的に開口部内部で、絶縁層７０４およ
び導電層７０３の露出部の上に沈積することを含む。図
１０は、図９に関連して最初に述べた構造に本方法の追
加段階を実行した後の状態を示す。この追加段階は、第
２方向エッチングを実行して絶縁層７０９の一部を除去
し、開口部７０８の内部の側壁だけを残すことを含む。
第２方向エッチングの後、例えば、金，クロム，および
アルミニウムの中の一つまたはそれ以上をはじめとする
材料から成るハード・マスク７１５を選択的に沈積す
る。次に、例えば、ＲＩＥなどの第３方向エッチングを
実行して、導電層７０３の材料の一部，および絶縁層７
０２の材料の一部を除去し、支持基板７０１の主表面の
少なくとも一部分を露出させる。第３方向エッチング段
階は、キャビティ７０８と実質的に同軸であるが、支持
基板７０１の主表面まで伸長するキャビティ７１６を形
成する。ハード・マスク７１５の選択的沈積は、例え
ば、低角材料蒸着（low angle material evaporation）
によって実行される。材料は実質的に導電層７０５およ
び絶縁層７０９の一部分の上にだけ沈積され、開口部８
０８内部には実質的に沈積されない。
【００２６】図１１は、図１０に関連して上述した構造
に本方法の追加段階を実行した後の状態を示す。この追
加段階は、ハード・マスク７１５を除去すること，およ
び実質的に共形の絶縁材料の第２沈積を実行することを
含み、この絶縁材料は絶縁層７０９と共に第４絶縁層７
２０を構成する。絶縁層７２０は、導電層７０５，絶縁
層７０９，導電層７０３，絶縁層７０２，および支持基
板７０１の露出主表面上にキャビティ７１６内で沈積さ
れる。
【００２７】図１２は、図１１に関連して前に述べた構
造に本方法の追加段階を実行した後の状態を示す。この
追加段階は、第３方向エッチングを実行して絶縁層７２
０の材料の一部を除去し、支持基板７０１の主表面の一
部分を露出させることを含む。第３方向エッチング段階
の後、キャビティ７１６内および支持基板７０１の主表
面上にこれと結合するように電子エミッタ７３０を沈積
する。
【００２８】図７ないし図１２に関連して述べた方法の
段階を実行することによって、一体的に形成された電子
ビーム偏向電極（導電層７０５）を含み、絶縁ゲート抽
出電極（導電層７０３）を有する超小型電界放出デバイ
スが実現される。本発明の絶縁ゲート電界放出デバイス
は、ゲートと電子エミッタ間の破壊的放電の可能性が除
去され、まだ既知ではない電界増強機構が設けられるの
で、先行する電界放出デバイスに対する改良である。
【図面の簡単な説明】
【図１】本発明による絶縁抽出電極を有する改良電界放
出デバイスの一実施例の側面断面図である。
【図２】本発明による絶縁抽出電極を有する改良電界放
出デバイスの別の実施例の側面断面図である。
【図３】本発明による絶縁抽出電極を有する改良電界放
出デバイスの一実施例を形成する方法の様々な段階を実
行することによって、実現される部分構造の側面断面図
である。
【図４】本発明による絶縁抽出電極を有する改良電界放
出デバイスの一実施例を形成する方法の様々な段階を実
行することによって、実現される部分構造の側面断面図
である。
【図５】本発明による絶縁抽出電極を有する改良電界放
出デバイスの一実施例を形成する方法の様々な段階を実
行することによって、実現される部分構造の側面断面図
である。
【図６】本発明による絶縁抽出電極を有する改良電界放
出デバイスの一実施例を形成する方法の様々な段階を実
行することによって、実現される部分構造の側面断面図
である。
【図７】本発明による絶縁抽出電極を有する改良電界放
出デバイスの一実施例を形成する別の方法の様々な段階
を実行することによって、実現される部分構造の側面断
面図である。
【図８】本発明による絶縁抽出電極を有する改良電界放
出デバイスの一実施例を形成する別の方法の様々な段階
を実行することによって、実現される部分構造の側面断
面図である。
【図９】本発明による絶縁抽出電極を有する改良電界放
出デバイスの一実施例を形成する別の方法の様々な段階
を実行することによって、実現される部分構造の側面断
面図である。
【図１０】本発明による絶縁抽出電極を有する改良電界
放出デバイスの一実施例を形成する別の方法の様々な段
階を実行することによって、実現される部分構造の側面
断面図である。
【図１１】本発明による絶縁抽出電極を有する改良電界
放出デバイスの一実施例を形成する別の方法の様々な段
階を実行することによって、実現される部分構造の側面
断面図である。
【図１２】本発明による絶縁抽出電極を有する改良電界
放出デバイスの一実施例を形成する別の方法の様々な段
階を実行することによって、実現される部分構造の側面
断面図である。
【符号の説明】
１００ 超小型電界放出デバイス １０１ 支持基板 １０２ 第１絶縁層 １０３ 導電層（電極） １０４ 第２絶縁層 １０５ キャビティ １０６ 電子エミッタ １０８ 空間領域 １１０ 第１外部電位源 １２０ 第２外部電位源 ２００ 改良電界放出デバイス ２０３ 絶縁ゲート抽出電極 ２０４ 第２絶縁層 ２０６ 電子エミッタ ２０７ アノード ２０８ 空間領域 ２３０ 第３絶縁層 ２３１ 第２導電層 ２４０ 第３外部電位源

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 電子エミッタ（１０６）および周辺に配
    置されたゲート抽出電極（１０３）によって構成され、
    両者間に自由空間領域（１０５）が形成される電界放出
    デバイス（１００）であって、前記ゲート抽出電極がそ
    の上に配置された絶縁層（１０４）によって前記自由空
    間領域から実質的に絶縁されることを特徴とする電界放
    出デバイス。
  2. 【請求項２】 主表面を有する支持基板（１０１）；前
    記主表面の上に配置された第１絶縁層（１０２）；前記
    第１絶縁層の上に配置された導電層（１０３）；前記導
    電層（１０３）および前記第１絶縁層（１０２）を介し
    て形成され、前記支持基板（１０１）の主表面の一部分
    を露出させるキャビティ（１０５）であって、前記導電
    層（１０３）内にゲート抽出電極を形成する前記キャビ
    ティ（１０５）；前記導電層（１０３），前記第１絶縁
    層（１０２）の一部分，および前記支持基板（１０１）
    の露出された主表面の上に配置された第２絶縁層（１０
    ４）；および前記キャビティ（１０５）の内部および前
    記支持基板（１０１）の前記主表面の上にこれと動作可
    能に結合するように配置された電子を放出するための電
    子エミッタ（１０６）であって、前記第２絶縁層（１０
    ４）が前記導電層（１０３）を、前記ゲート抽出電極
    （１０３）と前記電子エミッタ（１０６）との間の自由
    空間領域（１０５）から実質的に絶縁して、破壊的アー
    ク放電の発生を防止すると共に、前記電子エミッタに増
    大した電界増強の機構を設けて成る電子エミッタ；によ
    って構成されることを特徴とする電界放出デバイス（１
    ００）。
  3. 【請求項３】 主表面を有する支持基板（３０１）を提
    供する段階；前記支持基板（３０１）の前記主表面の上
    に第１絶縁層（３０２）を沈積する段階；前記第１絶縁
    層（３０２）の上に導電層（３０３）を沈積する段階；
    前記導電層（３０３）の上に第２絶縁層（３０４）を沈
    積する段階；前記第２絶縁層（３０４）の上にマスク層
    （３０５）を沈積し、選択的にパターン化する段階；第
    １方向エッチングを実行して、前記第１および第２絶縁
    層（３０２，３０４）の材料の一部，および前記導電層
    （３０３）の材料の一部を除去し、キャビティ（３０
    ６）を形成する段階；前記マスク層（３０５）を除去す
    る段階；実質的に共形の絶縁層の沈積を実行して、前記
    残った第２絶縁層（３０４）と共に第３絶縁層（３０
    ８）を形成する段階；第２方向エッチングを実行して、
    前記第３絶縁層（３０８）の材料の一部を除去し、前記
    支持基板（３０１）の主表面の一部分を露出させる段
    階；および前記キャビティ（３０６）の内部および前記
    支持基板（３０１）の主表面の上にこれと動作可能に結
    合するように電子エミッタ（３１０）を沈積する段階で
    あって、それによって前記第３絶縁層（３０８）の残っ
    た材料が前記導電層（３０３）を、前記導電層（３０
    ３）と前記電子エミッタ（３１０）との間に形成される
    自由空間領域（３０６）から実質的に絶縁させる段階；
    によって構成されることを特徴とする電界放出デバイス
    の形成方法。
  4. 【請求項４】 主表面を有する支持基板；前記主表面上
    に配置された第１絶縁層；前記第１絶縁層の上に配置さ
    れた第１導電層；前記第１導電層の上に配置された第２
    絶縁層；前記第２絶縁層の上に配置された第２導電層；
    前記第２導電層，前記第２絶縁層、前記第１導電層，お
    よび前記第１絶縁層を介して形成されるキャビティであ
    って、前記支持基板の前記主表面が前記キャビティ内で
    露出し、前記キャビティは前記第１導電層にゲート抽出
    電極を形成し、かつ前記第２導電層に電子偏向電極を形
    成して成るキャビティ；前記第２絶縁層，前記第１導電
    層，前記第１絶縁層，および前記支持基板の露出された
    主表面の一部分の上に前記キャビティ内に配置された第
    ３絶縁層；および前記キャビティの内部および前記支持
    基板の主表面の上にこれと動作可能に結合するように配
    置された電子を放出するための電子エミッタであって、
    前記第３絶縁層が前記第１導電層を、前記ゲート抽出電
    極と前記電子エミッタとの間の自由空間領域から実質的
    に絶縁して、前記破壊的アーク放電の発生を防止すると
    共に、前記電子エミッタに増大した電界増強の機構を設
    けて成る電子エミッタ；によって構成されることを特徴
    とする電界放出デバイス。
  5. 【請求項５】 前記電子エミッタに対し遠端的に配置さ
    れたアノードであって、前記電子エミッタと前記アノー
    ドとの間に空間領域が形成されて成るアノードをさらに
    含むことを特徴とする請求項４記載の電界放出デバイ
    ス。
  6. 【請求項６】 前記ゲート抽出電極と基準電位との間に
    動作可能に結合された第１外部設置電位源；前記アノー
    ドと前記基準電位との間に動作可能に結合された第２外
    部設置電位源；前記電子偏向電極と前記基準電位との間
    に動作可能に結合された第３外部設置電位源；および第
    ２，第３，および第１外部設置電位源によってそれぞれ
    前記アノード，電子偏向電極，およびゲート抽出電極に
    適切な電位が印加されると、電子が前記電子エミッタか
    ら放出され、前記空間領域の範囲を横断し、その後前記
    アノードに捕集されるように設けた前記支持基板の基準
    電位への動作可能な接続；によってさらに構成されるこ
    とを特徴とする請求項５記載の電界放出デバイス。
  7. 【請求項７】 主表面を有する支持基板を提供する段
    階；前記主表面の上に第１絶縁層を沈積する段階；前記
    第１絶縁層の上に第１導電層を沈積する段階；前記第１
    導電層の上に第２絶縁層を沈積する段階；前記第２絶縁
    層の上に第２導電層を沈積する段階；前記第２絶縁層の
    上にマスク層を沈積し、選択的にパターン化する段階；
    第１方向エッチングを実行して、前記第２導電層の材料
    の一部，および前記第２絶縁層の材料の一部を除去し、
    それらを介し第１導電層の一部を露出させる開口部を形
    成する段階であって、前記開口部によってさらに前記第
    ２導電層に電子偏向電極が形成される段階；前記マスク
    層を除去する段階；前記第２導電層，前記第２絶縁層，
    および前記第１導電層の前記露出部分の上に実質的に共
    形の第３絶縁層を沈積する段階；第２方向エッチングを
    実行して、前記第３絶縁層の材料の一部を除去する段
    階；前記第２導電層および前記第３絶縁層の一部分の上
    にハード・マスクを選択的に沈積する段階；前記ハード
    ・マスクを利用して第３方向エッチングを実行し、前記
    第１導電層および前記第１絶縁層の材料の一部を除去し
    て、前記支持基板の主表面の一部分を露出させ、前記開
    口部と整列するキャビティを形成する段階であって、前
    記キャビティによって前記第１導電層にゲート抽出電極
    が形成される段階；前記ハード・マスクを除去する段
    階；実質的に共形の絶縁材料の第２沈積を実行する段階
    であって、前記絶縁材料は前記第３絶縁層と共に、前記
    第２導電層，前記第２絶縁層，前記第１導電層，前記第
    １絶縁層、および前記支持基板の主表面の露出部分の上
    に前記キャビティ内に沈積された第４絶縁層を構成する
    段階；第３方向エッチングを実行して、前記第４絶縁層
    の材料の一部を除去し、前記支持基板の主表面の一部分
    を前記キャビティ内に露出させる段階；および前記キャ
    ビティの内部および前記支持基板の主表面の上にこれと
    動作可能に結合するように電子エミッタを沈積する段階
    であって、それによって前記第３絶縁層の残った材料が
    前記ゲート抽出電極を、前記導電層と前記電子エミッタ
    との間に形成される自由空間領域から実質的に絶縁させ
    る段階；によって構成されることを特徴とする電界放出
    デバイスの形成方法。
JP5198095A 1994-02-22 1995-02-17 ブレークダウン防止絶縁ゲート電極を有する改良超小型電界放出デバイスおよびその実現方法 Expired - Fee Related JP3216688B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US200036 1994-02-22
US08/200,036 US5442193A (en) 1994-02-22 1994-02-22 Microelectronic field emission device with breakdown inhibiting insulated gate electrode

Publications (2)

Publication Number Publication Date
JPH07240143A true JPH07240143A (ja) 1995-09-12
JP3216688B2 JP3216688B2 (ja) 2001-10-09

Family

ID=22740055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5198095A Expired - Fee Related JP3216688B2 (ja) 1994-02-22 1995-02-17 ブレークダウン防止絶縁ゲート電極を有する改良超小型電界放出デバイスおよびその実現方法

Country Status (5)

Country Link
US (1) US5442193A (ja)
EP (1) EP0668603B1 (ja)
JP (1) JP3216688B2 (ja)
DE (1) DE69506456T2 (ja)
TW (1) TW366589B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018215A (en) * 1996-11-22 2000-01-25 Nec Corporation Field emission cold cathode having a cone-shaped emitter
US6369496B1 (en) 1997-12-03 2002-04-09 Nec Corporation Micro cold cathode with shield member
KR100413815B1 (ko) * 2002-01-22 2004-01-03 삼성에스디아이 주식회사 삼극구조를 가지는 탄소나노튜브 전계방출소자 및 그제조방법
JP2006127794A (ja) * 2004-10-26 2006-05-18 Canon Inc 画像表示装置
US7176615B2 (en) 2003-08-27 2007-02-13 Electronics And Telecommunications Research Institute Field emission device having emission-inducing and suppressing gates
WO2008007928A1 (en) * 2006-07-13 2008-01-17 Photegra Corporation Photocathode lighting device, method for manufacturing the same and exposure apparatus using photocathode lighting device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731228A (en) * 1994-03-11 1998-03-24 Fujitsu Limited Method for making micro electron beam source
DE69513581T2 (de) * 1994-08-01 2000-09-07 Motorola, Inc. Bogen-Unterdrückungsvorrichtung für eine Feldemissionsvorrichtung
US5542866A (en) * 1994-12-27 1996-08-06 Industrial Technology Research Institute Field emission display provided with repair capability of defects
US5844370A (en) * 1996-09-04 1998-12-01 Micron Technology, Inc. Matrix addressable display with electrostatic discharge protection
US5719406A (en) * 1996-10-08 1998-02-17 Motorola, Inc. Field emission device having a charge bleed-off barrier
US5760535A (en) * 1996-10-31 1998-06-02 Motorola, Inc. Field emission device
JP3044603B2 (ja) * 1997-01-08 2000-05-22 双葉電子工業株式会社 電界放出素子の製造方法
US5866978A (en) * 1997-09-30 1999-02-02 Fed Corporation Matrix getter for residual gas in vacuum sealed panels
CN1287679A (zh) * 1998-02-09 2001-03-14 先进图像技术公司 受限型电子场致发射器件及其制造工艺
GB2339961B (en) * 1998-07-23 2001-08-29 Sony Corp Processes for the production of cold cathode field emission devices and cold cathode field emission displays
GB2349271B (en) * 1998-07-23 2001-08-29 Sony Corp Cold cathode field emission device and cold cathode field emission display
US6297587B1 (en) 1998-07-23 2001-10-02 Sony Corporation Color cathode field emission device, cold cathode field emission display, and process for the production thereof
JP2000235832A (ja) * 1998-07-23 2000-08-29 Sony Corp 冷陰極電界電子放出素子、冷陰極電界電子放出型表示装置、及びそれらの製造方法
JP2003505843A (ja) * 1999-07-26 2003-02-12 アドバンスド ビジョン テクノロジーズ，インコーポレイテッド 絶縁ゲート電子電界放出デバイスおよびその製造プロセス
KR20010075312A (ko) * 1999-07-26 2001-08-09 어드밴스드 비젼 테크놀러지스 인코포레이티드 진공 전계 효과 소자 및 그 제작 공정
US6373174B1 (en) * 1999-12-10 2002-04-16 Motorola, Inc. Field emission device having a surface passivation layer
US6364730B1 (en) * 2000-01-18 2002-04-02 Motorola, Inc. Method for fabricating a field emission device and method for the operation thereof
US7556550B2 (en) * 2005-11-30 2009-07-07 Motorola, Inc. Method for preventing electron emission from defects in a field emission device
CN104078294B (zh) * 2013-03-26 2018-02-27 上海联影医疗科技有限公司 一种场发射阴极电子源
RU2629013C2 (ru) * 2015-07-06 2017-08-24 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" (МИЭТ) Автоэмиссионный сверхвысокочастотный диод и способ его изготовления

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2012192A1 (de) * 1970-03-14 1971-10-07 Philips Nv Elektrische Entladungsrohre mit einer Kathode bestehend aus einer zwischen zwei leitenden Schichten hegenden Isolierschicht, und Verfahren zur Herstellung einer fur eine derartige Entladungsrohre bestimmte Kathode
US4987377A (en) * 1988-03-22 1991-01-22 The United States Of America As Represented By The Secretary Of The Navy Field emitter array integrated distributed amplifiers
JP3044382B2 (ja) * 1989-03-30 2000-05-22 キヤノン株式会社 電子源及びそれを用いた画像表示装置
US5055077A (en) * 1989-11-22 1991-10-08 Motorola, Inc. Cold cathode field emission device having an electrode in an encapsulating layer
US5038070A (en) * 1989-12-26 1991-08-06 Hughes Aircraft Company Field emitter structure and fabrication process
US5079476A (en) * 1990-02-09 1992-01-07 Motorola, Inc. Encapsulated field emission device
FR2663462B1 (fr) * 1990-06-13 1992-09-11 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes.
US5030895A (en) * 1990-08-30 1991-07-09 The United States Of America As Represented By The Secretary Of The Navy Field emitter array comparator

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018215A (en) * 1996-11-22 2000-01-25 Nec Corporation Field emission cold cathode having a cone-shaped emitter
US6369496B1 (en) 1997-12-03 2002-04-09 Nec Corporation Micro cold cathode with shield member
KR100413815B1 (ko) * 2002-01-22 2004-01-03 삼성에스디아이 주식회사 삼극구조를 가지는 탄소나노튜브 전계방출소자 및 그제조방법
JP2009049019A (ja) * 2002-01-22 2009-03-05 Samsung Sdi Co Ltd 三極構造を有する炭素ナノチューブを備えた電界放出素子の製造方法
JP4512156B2 (ja) * 2002-01-22 2010-07-28 三星エスディアイ株式会社 三極構造を有する炭素ナノチューブを備えた電界放出素子の製造方法
US7176615B2 (en) 2003-08-27 2007-02-13 Electronics And Telecommunications Research Institute Field emission device having emission-inducing and suppressing gates
JP2006127794A (ja) * 2004-10-26 2006-05-18 Canon Inc 画像表示装置
WO2008007928A1 (en) * 2006-07-13 2008-01-17 Photegra Corporation Photocathode lighting device, method for manufacturing the same and exposure apparatus using photocathode lighting device
US7944146B2 (en) 2006-07-13 2011-05-17 Photegra Corporation Photocathode lighting device, method for manufacturing the same and exposure apparatus using photocathode lighting device

Also Published As

Publication number Publication date
EP0668603B1 (en) 1998-12-09
TW366589B (en) 1999-08-11
US5442193A (en) 1995-08-15
DE69506456D1 (de) 1999-01-21
DE69506456T2 (de) 1999-07-22
JP3216688B2 (ja) 2001-10-09
EP0668603A1 (en) 1995-08-23

Similar Documents

Publication Publication Date Title
JP3216688B2 (ja) ブレークダウン防止絶縁ゲート電極を有する改良超小型電界放出デバイスおよびその実現方法
US6224447B1 (en) Electrode structures, display devices containing the same, and methods for making the same
AU621001B2 (en) Switched anode field emission device
JP4580438B2 (ja) 発光装置およびフラットパネルディスプレイ
JPH08102248A (ja) 電界放出装置のａｒｃサプレッサ
JPH04314371A (ja) 自己整列されたアノードを有するプレーナ・バキューム・マイクロエレクトロニック・デバイスを形成するための方法
US5384509A (en) Field emission device with horizontal emitter
US5865658A (en) Method for efficient positioning of a getter
JPH07122179A (ja) 電界放出カソード及び電界放出カソードの製造方法
US5635789A (en) Cold cathode
US5145438A (en) Method of manufacturing a planar microelectronic device
JP3266503B2 (ja) 側面電界放出素子のための最適ゲート制御設計及び製作方法
JPH11167856A (ja) 微小冷陰極およびその製造方法
US6403390B2 (en) Method of fabricating field emission arrays to optimize the size of grid openings and to minimize the occurrence of electrical shorts
JPH03194829A (ja) 微小真空三極管とその製造方法
JP2606406Y2 (ja) 真空気密装置および表示装置
JP2017183180A (ja) 電界放出素子及び電界放出素子を備える装置
US5468169A (en) Field emission device employing a sequential emitter electrode formation method
JPH11238451A (ja) 電界放出冷陰極及びその製造方法
JPH08148080A (ja) アレイ状電界放射冷陰極とその製造方法
KR20010058196A (ko) 전계방출표시소자 및 그 제조방법
KR100459405B1 (ko) 전계방출소자 제조방법
JP3190930B2 (ja) 電界放出型電子銃素子及びその製造方法
JP4675922B2 (ja) キャパシタ構造の製造方法及びキャパシタ素子の製造方法
JP2009032585A (ja) 集束型電界放出カソードと電界放出型表示装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees