JPH07240092A - Ｄｒａｍリフレッシュクロック発生回路 - Google Patents
Ｄｒａｍリフレッシュクロック発生回路Info
- Publication number
- JPH07240092A JPH07240092A JP6029350A JP2935094A JPH07240092A JP H07240092 A JPH07240092 A JP H07240092A JP 6029350 A JP6029350 A JP 6029350A JP 2935094 A JP2935094 A JP 2935094A JP H07240092 A JPH07240092 A JP H07240092A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- capacitor
- circuit
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 パワーダウン時にＣＲ発振器を使用するか否
かを端子を追加せずに設定する。 【構成】 判定切換え回路１４は水晶発振器１０からの
信号ＢとＣＲ発振器１２からの信号Ｄの両方を受け入れ
る。ＣＲ発振器１２は外付けのコンデンサＣおよび抵抗
Ｒが接続されている場合には、信号Ｄとして、クロック
信号を出力するが、電源電圧ＶDDに固定されている場合
には、「Ｈ」のみを出力する。そこで、判定切換え回路
１４は信号Ａによりパワーダウンモードを認識した場合
に、信号Ｄの「Ｌ」を検出して、信号Ｄを選択し、信号
Ｄが「Ｈ」に固定していることで、信号Ｂを選択する。
かを端子を追加せずに設定する。 【構成】 判定切換え回路１４は水晶発振器１０からの
信号ＢとＣＲ発振器１２からの信号Ｄの両方を受け入れ
る。ＣＲ発振器１２は外付けのコンデンサＣおよび抵抗
Ｒが接続されている場合には、信号Ｄとして、クロック
信号を出力するが、電源電圧ＶDDに固定されている場合
には、「Ｈ」のみを出力する。そこで、判定切換え回路
１４は信号Ａによりパワーダウンモードを認識した場合
に、信号Ｄの「Ｌ」を検出して、信号Ｄを選択し、信号
Ｄが「Ｈ」に固定していることで、信号Ｂを選択する。
Description
【０００１】
【産業上の利用分野】本発明は、ＤＲＡＭリフレッシュ
クロック発生回路、特にリフレッシュクロックの選択に
関する。
クロック発生回路、特にリフレッシュクロックの選択に
関する。
【０００２】
【従来の技術】従来より、大容量の半導体メモリとし
て、ＤＲＡＭ（Dynamic Randum AccessMemory）が広く
利用されている。このＤＲＡＭにおいては、その記憶状
態を保つために、所定の時間毎にリフレッシュしなけれ
ばならない。このため、リフレッシュのタイミングを決
定するリフレッシュクロックが必要となる。
て、ＤＲＡＭ（Dynamic Randum AccessMemory）が広く
利用されている。このＤＲＡＭにおいては、その記憶状
態を保つために、所定の時間毎にリフレッシュしなけれ
ばならない。このため、リフレッシュのタイミングを決
定するリフレッシュクロックが必要となる。
【０００３】一方、ＤＲＡＭは、それ単独で１つの半導
体チップとして形成される場合が多く、その場合処理回
路が収容された半導体集積回路（ＬＳＩ）に外付けして
利用される。そして、ＤＲＡＭの半導体チップにリフレ
ッシュ回路が内蔵されない場合は、ＤＲＡＭをリフレッ
シュするためのリフレッシュ回路もＬＳＩに内蔵され
る。
体チップとして形成される場合が多く、その場合処理回
路が収容された半導体集積回路（ＬＳＩ）に外付けして
利用される。そして、ＤＲＡＭの半導体チップにリフレ
ッシュ回路が内蔵されない場合は、ＤＲＡＭをリフレッ
シュするためのリフレッシュ回路もＬＳＩに内蔵され
る。
【０００４】一方、多くの電子回路においては低消費電
力であることが要求されるため、通常の動作を行う通常
動作モードと、メモリの内容の維持以外の動作は行わず
消費電力を最低限にするパワーダウンモードの両方を有
している場合がある。パワーダウンモードでは、リフレ
ッシュ回路のみを動作させて、他の回路の動作は停止す
る。また、消費電力を低くするため、パワーダウンモー
ドではリフレッシュの周期もできるだけ長くしている。
力であることが要求されるため、通常の動作を行う通常
動作モードと、メモリの内容の維持以外の動作は行わず
消費電力を最低限にするパワーダウンモードの両方を有
している場合がある。パワーダウンモードでは、リフレ
ッシュ回路のみを動作させて、他の回路の動作は停止す
る。また、消費電力を低くするため、パワーダウンモー
ドではリフレッシュの周期もできるだけ長くしている。
【０００５】そこで、リフレッシュ回路では、通常動作
モードにおけるリフレッシュクロックの他にパワーダウ
ンモードにおけるリフレッシュクロックを発生する必要
がある。通常動作モード時のリフレッシュクロックは、
ＬＳＩの主目的である各種処理を実行するのに足りる速
度とするため、ＣＰＵの動作クロックと同じ比較的高周
波数の主発振器（通常、水晶発振器）のクロックを利用
してを発生される。一方、パワーダウン時のリフレッシ
ュクロックは比較的低周波数であるため、コンデンサ、
抵抗を利用した副発振器（例えば、ＣＲ弛張発振器）を
利用してリフレッシュクロックを発生する。このよう
に、副発振器を利用すれば、パワーダウンモードの際
に、主発振器の動作停止することができ、消費電力を低
減できる。
モードにおけるリフレッシュクロックの他にパワーダウ
ンモードにおけるリフレッシュクロックを発生する必要
がある。通常動作モード時のリフレッシュクロックは、
ＬＳＩの主目的である各種処理を実行するのに足りる速
度とするため、ＣＰＵの動作クロックと同じ比較的高周
波数の主発振器（通常、水晶発振器）のクロックを利用
してを発生される。一方、パワーダウン時のリフレッシ
ュクロックは比較的低周波数であるため、コンデンサ、
抵抗を利用した副発振器（例えば、ＣＲ弛張発振器）を
利用してリフレッシュクロックを発生する。このよう
に、副発振器を利用すれば、パワーダウンモードの際
に、主発振器の動作停止することができ、消費電力を低
減できる。
【０００６】ここで、パワーダウン動作モードにおいて
も副発振器からのリフレッシュクロックは用いず主発振
器からのリフレッシュクロックを使用したい場合があ
る。例えば、オーディオグレードＤＲＡＭ等の廉価版の
ＤＲＡＭにおいては、リフレッシュ周期の保証値が、副
発振器からのリフレッシュクロックような長周期では満
足されず、主発振器からのリフレッシュクロックを使用
せざるを得ない。なお、副発振器により、要求されるリ
フレッシュクロックを発生することも考えられるが、Ｃ
Ｒ弛張型の発振機は高調波エネルギーが高いため、あま
り高い発振周波数は不要輻射の点で好ましくない。
も副発振器からのリフレッシュクロックは用いず主発振
器からのリフレッシュクロックを使用したい場合があ
る。例えば、オーディオグレードＤＲＡＭ等の廉価版の
ＤＲＡＭにおいては、リフレッシュ周期の保証値が、副
発振器からのリフレッシュクロックような長周期では満
足されず、主発振器からのリフレッシュクロックを使用
せざるを得ない。なお、副発振器により、要求されるリ
フレッシュクロックを発生することも考えられるが、Ｃ
Ｒ弛張型の発振機は高調波エネルギーが高いため、あま
り高い発振周波数は不要輻射の点で好ましくない。
【０００７】そこで、ＤＲＡＭリフレッシュ回路を内蔵
したＬＳＩにおいては、パワーダウンモードの際に、リ
フレッシュクロックとして、主発振器からのクロックを
出力するか、副発振器からのクロックを出力するかを選
択できるようにする必要がある。
したＬＳＩにおいては、パワーダウンモードの際に、リ
フレッシュクロックとして、主発振器からのクロックを
出力するか、副発振器からのクロックを出力するかを選
択できるようにする必要がある。
【０００８】
【発明が解決しようとする課題】そして、ＬＳＩにおけ
るパワーダウンモードにおけるリフレッシュクロックの
設定を行うためには、外部から切換え信号を入力しなけ
ればならない。このため、ＬＳＩには、切換え信号を入
力するための専用の端子を設ける必要があった。ＬＳＩ
において、端子の数はＬＳＩの大きさ等が決定されてし
まう重要な要素であり、端子数をできるだけ少なくした
いという強い要求がある。
るパワーダウンモードにおけるリフレッシュクロックの
設定を行うためには、外部から切換え信号を入力しなけ
ればならない。このため、ＬＳＩには、切換え信号を入
力するための専用の端子を設ける必要があった。ＬＳＩ
において、端子の数はＬＳＩの大きさ等が決定されてし
まう重要な要素であり、端子数をできるだけ少なくした
いという強い要求がある。
【０００９】本発明は、上記課題に鑑みなされたもので
あり、端子数を増加することなく、パワーセーブ時のリ
フレッシュクロックの切換えが行えるＤＲＡＭリフレッ
シュクロック発生回路を提供することを目的とする。
あり、端子数を増加することなく、パワーセーブ時のリ
フレッシュクロックの切換えが行えるＤＲＡＭリフレッ
シュクロック発生回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、半導体集積回
路に内蔵されＤＲＡＭリフレッシュのためのリフレッシ
ュクロックを発生する回路であって、比較的高周波数の
主クロック信号を発生する主クロック発生回路と、外付
けのコンデンサを利用し比較的低周波数の副クロック信
号を発生する副クロック発生回路と、上記外付けのコン
デンサを接続するためのコンデンサ接続端子と、コンデ
ンサ接続端子にコンデンサが接続された場合にこのコン
デンサを含むＣＲ発振回路からの副クロック信号を選択
可能とし、コンデンサ接続端子の電圧が高レベルまたは
低レベルのいずれかのレベルに固定された場合に主クロ
ックのみを選択する判定切換え手段とを含み、コンデン
サ出力端子に対する接続状態に応じて、リフレッシュク
ロックを選択することを特徴とする。
路に内蔵されＤＲＡＭリフレッシュのためのリフレッシ
ュクロックを発生する回路であって、比較的高周波数の
主クロック信号を発生する主クロック発生回路と、外付
けのコンデンサを利用し比較的低周波数の副クロック信
号を発生する副クロック発生回路と、上記外付けのコン
デンサを接続するためのコンデンサ接続端子と、コンデ
ンサ接続端子にコンデンサが接続された場合にこのコン
デンサを含むＣＲ発振回路からの副クロック信号を選択
可能とし、コンデンサ接続端子の電圧が高レベルまたは
低レベルのいずれかのレベルに固定された場合に主クロ
ックのみを選択する判定切換え手段とを含み、コンデン
サ出力端子に対する接続状態に応じて、リフレッシュク
ロックを選択することを特徴とする。
【００１１】また、副クロックを選択する場合に、上記
コンデンサ接続端子には、外付けのコンデンサおよび抵
抗を接続することを特徴とする。
コンデンサ接続端子には、外付けのコンデンサおよび抵
抗を接続することを特徴とする。
【００１２】また、上記判定切換え手段は、上記コンデ
ンサ接続端子のレベルが変化しない場合に出力レベルが
一方側に固定され、コンデンサ接続端子のレベルが高レ
ベル、低レベルの繰り返す場合に出力が他方側に固定さ
れるラッチ回路を含み、このラッチ回路の出力に応じて
主クロックまたは副クロックを選択することを特徴とす
る。
ンサ接続端子のレベルが変化しない場合に出力レベルが
一方側に固定され、コンデンサ接続端子のレベルが高レ
ベル、低レベルの繰り返す場合に出力が他方側に固定さ
れるラッチ回路を含み、このラッチ回路の出力に応じて
主クロックまたは副クロックを選択することを特徴とす
る。
【００１３】
【作用】このように、判定切換え手段は、コンデンサ接
続端子に対しコンデンサが接続されているか否かを検出
し、これに応じて主クロックのみを用いるか、主クロッ
クおよび副クロックを用いるかの選択を行う。従って、
この設定のための信号の入力の必要がなく、半導体集積
回路の端子を減少することができる。
続端子に対しコンデンサが接続されているか否かを検出
し、これに応じて主クロックのみを用いるか、主クロッ
クおよび副クロックを用いるかの選択を行う。従って、
この設定のための信号の入力の必要がなく、半導体集積
回路の端子を減少することができる。
【００１４】また、副クロック発生回路は、コンデンサ
の充放電を利用してクロック生成するものであり、この
回路が動作する場合は、コンデンサ接続端子の電圧が変
動する。従って、この変動を検出することによって、コ
ンデンサの接続を容易に検出することができる。
の充放電を利用してクロック生成するものであり、この
回路が動作する場合は、コンデンサ接続端子の電圧が変
動する。従って、この変動を検出することによって、コ
ンデンサの接続を容易に検出することができる。
【００１５】このような回路によって、半導体集積回路
のパワーダウン時において、リフレッシュクロックとし
て副クロックを用いるか否かを専用の入力端子を設けず
に設定することができる。
のパワーダウン時において、リフレッシュクロックとし
て副クロックを用いるか否かを専用の入力端子を設けず
に設定することができる。
【００１６】
【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。図１は、本発明の機能的構成を示すブロ
ック図であり、本実施例のリフレッシュクロック発生回
路は、水晶発振器（主クロック発生回路）１０、ＣＲ発
振器（副クロック発生回路）１２、判定切換え回路（判
定切り替え手段）１４からなっている。
いて説明する。図１は、本発明の機能的構成を示すブロ
ック図であり、本実施例のリフレッシュクロック発生回
路は、水晶発振器（主クロック発生回路）１０、ＣＲ発
振器（副クロック発生回路）１２、判定切換え回路（判
定切り替え手段）１４からなっている。
【００１７】そして、水晶発振器１０には外付けの水晶
発振子Ｘｔａｌが接続されており、信号Ｂを出力する。
この信号Ｂは、水晶発振器１０の動作状態では比較的高
周波の主クロックである。一方、ＣＲ発振器１２には、
ＣＲ端子を介しコンデンサＣおよび抵抗Ｒ、または電源
電圧ＶDDが接続され、信号Ｄを出力する。この信号Ｂ
は、ＣＲ発振器１２の動作状態では比較的低周波の副ク
ロックである。
発振子Ｘｔａｌが接続されており、信号Ｂを出力する。
この信号Ｂは、水晶発振器１０の動作状態では比較的高
周波の主クロックである。一方、ＣＲ発振器１２には、
ＣＲ端子を介しコンデンサＣおよび抵抗Ｒ、または電源
電圧ＶDDが接続され、信号Ｄを出力する。この信号Ｂ
は、ＣＲ発振器１２の動作状態では比較的低周波の副ク
ロックである。
【００１８】そして、パワーダウン時に、ＣＲ発振器１
２からの副クロックを本回路の出力であるリフレッシュ
クロックＣとして使用する場合には，ＣＲ端子ＣＲにコ
ンデンサＣおよび抵抗Ｒを接続する。一方、ＣＲ発振器
１２からの副クロックをリフレッシュクロックとして使
用しない場合には，ＣＲ端子ＣＲに電源ＶDDを接続す
る。
２からの副クロックを本回路の出力であるリフレッシュ
クロックＣとして使用する場合には，ＣＲ端子ＣＲにコ
ンデンサＣおよび抵抗Ｒを接続する。一方、ＣＲ発振器
１２からの副クロックをリフレッシュクロックとして使
用しない場合には，ＣＲ端子ＣＲに電源ＶDDを接続す
る。
【００１９】信号Ｂ，Ｄは判定切換え回路１４に入力さ
れる。また、この判定切換え回路１４には、パワーダウ
ンモードであるか否か示す信号Ａも入力されている。そ
して、この判定切換え回路１４が信号ＢまたはＤのいず
れかを選択して、リフレッシュクロックＣとして出力す
る。また、判定切換え回路１４は、判定結果についての
信号Ｅを水晶発振器１０およびＣＲ発振器１２にフィー
ドバックする。
れる。また、この判定切換え回路１４には、パワーダウ
ンモードであるか否か示す信号Ａも入力されている。そ
して、この判定切換え回路１４が信号ＢまたはＤのいず
れかを選択して、リフレッシュクロックＣとして出力す
る。また、判定切換え回路１４は、判定結果についての
信号Ｅを水晶発振器１０およびＣＲ発振器１２にフィー
ドバックする。
【００２０】次に、判定切換え回路１４における判定動
作について図２のフローチャートに基づいて説明する。
判定切換え回路１４は、まず信号Ａが「Ｈ」か否かを判
定する（Ｓ１）。「Ｈ」でなければ、通常動作モードで
あるため、水晶発振器１０からの信号Ｂを採用し、これ
をリフレッシュクロックＣとして出力すると共に、信号
Ｅに「Ｈ」を出力し（Ｓ２）、Ｓ１に戻る。また、この
信号Ｅの「Ｈ」を受け、ＣＲ発振器１２はその発振動作
を停止する。
作について図２のフローチャートに基づいて説明する。
判定切換え回路１４は、まず信号Ａが「Ｈ」か否かを判
定する（Ｓ１）。「Ｈ」でなければ、通常動作モードで
あるため、水晶発振器１０からの信号Ｂを採用し、これ
をリフレッシュクロックＣとして出力すると共に、信号
Ｅに「Ｈ」を出力し（Ｓ２）、Ｓ１に戻る。また、この
信号Ｅの「Ｈ」を受け、ＣＲ発振器１２はその発振動作
を停止する。
【００２１】Ｓ１において、信号Ａが「Ｌ」であった場
合には、パワーダウンモードである。そこで、判定切換
え回路１４は、信号Ｄが「Ｌ」になるか否かを検出する
（Ｓ３）。すなわち、ＣＲ発振器１２にコンデンサＣお
よび抵抗Ｒが接続されている場合には、ＣＲ発振器１２
が動作可能であり、ＣＲ発振器１２からの出力信号Ｄ
は、「Ｈ」，「Ｌ」を繰り返す。一方、ＣＲ発振器１２
にコンデンサＣおよび抵抗Ｒが接続されずに電源電位Ｖ
DDが入力されている場合には、ＣＲ発振器１２が動作不
能であり、ＣＲ発振器１２からの出力信号Ｄは、「Ｈ」
に固定され、ここから「Ｌ」は出力されない。そこで、
Ｓ３の判定によって、ＣＲ発振器１２からの信号を採用
するか否かが判定できる。
合には、パワーダウンモードである。そこで、判定切換
え回路１４は、信号Ｄが「Ｌ」になるか否かを検出する
（Ｓ３）。すなわち、ＣＲ発振器１２にコンデンサＣお
よび抵抗Ｒが接続されている場合には、ＣＲ発振器１２
が動作可能であり、ＣＲ発振器１２からの出力信号Ｄ
は、「Ｈ」，「Ｌ」を繰り返す。一方、ＣＲ発振器１２
にコンデンサＣおよび抵抗Ｒが接続されずに電源電位Ｖ
DDが入力されている場合には、ＣＲ発振器１２が動作不
能であり、ＣＲ発振器１２からの出力信号Ｄは、「Ｈ」
に固定され、ここから「Ｌ」は出力されない。そこで、
Ｓ３の判定によって、ＣＲ発振器１２からの信号を採用
するか否かが判定できる。
【００２２】Ｓ３において、信号Ｄに「Ｌ」が検出され
なかった場合には、Ｓ２移り、信号Ｂをリフレッシュク
ロックＣとして採用する。一方、Ｓ３において、信号Ｄ
に「Ｌ」が検出された場合には、ＣＲ発振器１２からの
信号ＤをリフレッシュクロックＣとして出力すると共
に、信号Ｅに「Ｌ」を出力する（Ｓ４）。水晶発振器１
０は、信号Ｅの「Ｌ」を受け、発振を停止する。
なかった場合には、Ｓ２移り、信号Ｂをリフレッシュク
ロックＣとして採用する。一方、Ｓ３において、信号Ｄ
に「Ｌ」が検出された場合には、ＣＲ発振器１２からの
信号ＤをリフレッシュクロックＣとして出力すると共
に、信号Ｅに「Ｌ」を出力する（Ｓ４）。水晶発振器１
０は、信号Ｅの「Ｌ」を受け、発振を停止する。
【００２３】そして、信号Ａが「Ｈ」（パワーダウンモ
ード）か否かを判定し（Ｓ５）、「Ｈ」であればＳ４に
戻り、パワーダウンモードが続く限り、ＣＲ発振器１２
の出力信号ＤをリフレッシュクロックＣとして出力す
る。このＳ５において、信号Ａが「Ｌ」になった場合に
は、Ｓ１に戻り、動作を繰り返す。
ード）か否かを判定し（Ｓ５）、「Ｈ」であればＳ４に
戻り、パワーダウンモードが続く限り、ＣＲ発振器１２
の出力信号ＤをリフレッシュクロックＣとして出力す
る。このＳ５において、信号Ａが「Ｌ」になった場合に
は、Ｓ１に戻り、動作を繰り返す。
【００２４】このように、本実施例によれば、ＣＲ端子
ＣＲにコンデンサＣおよび抵抗Ｒを接続するか、電源Ｖ
DDに接続するかで、ＣＲ発振器１２を利用するか否かを
決定できる。このため、ＣＲ発振器を使用するか否かに
ついての信号を入力する必要がなく、このための端子が
不要となる。
ＣＲにコンデンサＣおよび抵抗Ｒを接続するか、電源Ｖ
DDに接続するかで、ＣＲ発振器１２を利用するか否かを
決定できる。このため、ＣＲ発振器を使用するか否かに
ついての信号を入力する必要がなく、このための端子が
不要となる。
【００２５】図３および図４に本ＤＲＡＭリフレッシュ
クロック発生回路の具体的回路を示す。図３は、ＣＲ端
子ＣＲにコンデンサＣおよび抵抗Ｒを接続した回路であ
り、パワーダウン時に副発振器（ＣＲ発振器１２）を使
用する。一方、図４は、ＣＲ端子ＣＲをＶDDに接続した
回路であり、パワーダウン時にも主発振器（水晶発振器
１０）を使用する。
クロック発生回路の具体的回路を示す。図３は、ＣＲ端
子ＣＲにコンデンサＣおよび抵抗Ｒを接続した回路であ
り、パワーダウン時に副発振器（ＣＲ発振器１２）を使
用する。一方、図４は、ＣＲ端子ＣＲをＶDDに接続した
回路であり、パワーダウン時にも主発振器（水晶発振器
１０）を使用する。
【００２６】このＬＳＩには、３つの端子ＰＤＷＮ，Ｘ
ＩＮ，ＸＯＵＴ，ＣＲが設けられている。そして、端子
ＸＩＮ，ＸＯＵＴ間には水晶発振子Ｘｔａｌが接続され
ている。なお、端子ＸＩＮ，ＸＯＵＴ共に、所定のコン
デンサＣ１，Ｃ２によってアースに接続されている。そ
して、端子ＸＩＮはナンドゲートＮＤ１の１入力端に接
続されており、ナンドゲートＮＤ１の出力端が端子ＸＯ
ＵＴに接続されている。従って、ナンドゲートＮＤ１の
他入力端への入力信号が「Ｈ」であれば、ナンドゲート
ＮＤ１はインバータとして機能する。そこで、水晶発振
子Ｘｔａｌの両端がインバータで接続されることにな
り、この回路は水晶発振子Ｘｔａｌにより決定される周
波数で発振する。そして、このナンドゲートＮＤ１の出
力端には、インバータＩＮＶ１が接続されており、ナン
ドゲートＮＤ１の出力が反転されて、信号Ｂとして出力
される。
ＩＮ，ＸＯＵＴ，ＣＲが設けられている。そして、端子
ＸＩＮ，ＸＯＵＴ間には水晶発振子Ｘｔａｌが接続され
ている。なお、端子ＸＩＮ，ＸＯＵＴ共に、所定のコン
デンサＣ１，Ｃ２によってアースに接続されている。そ
して、端子ＸＩＮはナンドゲートＮＤ１の１入力端に接
続されており、ナンドゲートＮＤ１の出力端が端子ＸＯ
ＵＴに接続されている。従って、ナンドゲートＮＤ１の
他入力端への入力信号が「Ｈ」であれば、ナンドゲート
ＮＤ１はインバータとして機能する。そこで、水晶発振
子Ｘｔａｌの両端がインバータで接続されることにな
り、この回路は水晶発振子Ｘｔａｌにより決定される周
波数で発振する。そして、このナンドゲートＮＤ１の出
力端には、インバータＩＮＶ１が接続されており、ナン
ドゲートＮＤ１の出力が反転されて、信号Ｂとして出力
される。
【００２７】ＣＲ端子ＣＲには、ＰチャネルＦＥＴのソ
ースが接続され、このＦＥＴのドレインは電源ＶDDに接
続されている。そして、このＣＲ端子ＣＲには、ＦＥＴ
の他に３つのインバータＩＮＶ２，ＩＮＶ３，ＩＮＶ４
を介し、ナンドゲートＮＤ２の１入力端に接続されてい
る。そして、ナンドゲートＮＤ２の出力端がＦＥＴのゲ
ートに接続されている。ナンドゲートＮＤ２の他入力端
への入力が「Ｈ」であれば、ナンドゲートＮＤ２はイン
バータとして機能する。従って、ＣＲ端子ＣＲのレベル
がそのままＦＥＴのゲートに印加されることになる。そ
して、ＦＥＴはそのゲート電位がＬの時のオンするた
め、ＣＲ端子が「Ｌ」の場合に、ＦＥＴがオンし、ＣＲ
端子に向けて電流が供給される。そして、ＣＲ端子ＣＲ
が「Ｈ」の場合に、ＦＥＴがオフする。
ースが接続され、このＦＥＴのドレインは電源ＶDDに接
続されている。そして、このＣＲ端子ＣＲには、ＦＥＴ
の他に３つのインバータＩＮＶ２，ＩＮＶ３，ＩＮＶ４
を介し、ナンドゲートＮＤ２の１入力端に接続されてい
る。そして、ナンドゲートＮＤ２の出力端がＦＥＴのゲ
ートに接続されている。ナンドゲートＮＤ２の他入力端
への入力が「Ｈ」であれば、ナンドゲートＮＤ２はイン
バータとして機能する。従って、ＣＲ端子ＣＲのレベル
がそのままＦＥＴのゲートに印加されることになる。そ
して、ＦＥＴはそのゲート電位がＬの時のオンするた
め、ＣＲ端子が「Ｌ」の場合に、ＦＥＴがオンし、ＣＲ
端子に向けて電流が供給される。そして、ＣＲ端子ＣＲ
が「Ｈ」の場合に、ＦＥＴがオフする。
【００２８】従って、図３の構成では、ＣＲ端子ＣＲの
「Ｌ」の場合に、ＦＥＴがオンし外付けコンデンサＣが
充電され、ＣＲ端子ＣＲの電位が上昇する。そして、Ｃ
Ｒ端子ＣＲの電位が十分上昇してＦＥＴのゲート入力が
「Ｈ」になるとＦＥＴがオフし、外付けコンデンサＣに
充電されていた電荷は外付け抵抗Ｒによって放電され、
ＣＲ端子ＣＲの電位は下降する。このようにして、ＣＲ
端子ＣＲの電位が上昇、下降を繰り返し、発振が行われ
る。そして、インバータＩＮＶ３からの出力がＣＲ発振
回路１２の出力信号Ｄになっている。
「Ｌ」の場合に、ＦＥＴがオンし外付けコンデンサＣが
充電され、ＣＲ端子ＣＲの電位が上昇する。そして、Ｃ
Ｒ端子ＣＲの電位が十分上昇してＦＥＴのゲート入力が
「Ｈ」になるとＦＥＴがオフし、外付けコンデンサＣに
充電されていた電荷は外付け抵抗Ｒによって放電され、
ＣＲ端子ＣＲの電位は下降する。このようにして、ＣＲ
端子ＣＲの電位が上昇、下降を繰り返し、発振が行われ
る。そして、インバータＩＮＶ３からの出力がＣＲ発振
回路１２の出力信号Ｄになっている。
【００２９】一方、図４の構成では、ＣＲ端子ＣＲが電
源電圧ＶDDに引き上げられている。そこで、ＦＥＴのゲ
ート端子は、「Ｈ」に固定され、ＦＥＴはオフのままで
あり、出力信号Ｄは「Ｈ」に固定される。
源電圧ＶDDに引き上げられている。そこで、ＦＥＴのゲ
ート端子は、「Ｈ」に固定され、ＦＥＴはオフのままで
あり、出力信号Ｄは「Ｈ」に固定される。
【００３０】また、ＣＲ発振器１２の出力信号Ｄはナン
ドゲートＮＤ３の１入力端に入力されており、このナン
ドゲートＮＤ３の出力はナンドゲートＮＤ４の１入力端
に入力されている。さらに、このナンドゲートＮＤ４の
出力はナンドゲートＮＤ３の他入力端に入力され、ナン
ドゲートＮＤ４の他入力端には信号Ａが入力されてい
る。そして、ナンドゲートＮＤ４の出力端から信号Ｅが
出力される。従って、この２つのナンドゲートＮＤ３，
ＮＤ４は、信号Ａと信号Ｄを入力とするラッチ回路とし
て機能する。
ドゲートＮＤ３の１入力端に入力されており、このナン
ドゲートＮＤ３の出力はナンドゲートＮＤ４の１入力端
に入力されている。さらに、このナンドゲートＮＤ４の
出力はナンドゲートＮＤ３の他入力端に入力され、ナン
ドゲートＮＤ４の他入力端には信号Ａが入力されてい
る。そして、ナンドゲートＮＤ４の出力端から信号Ｅが
出力される。従って、この２つのナンドゲートＮＤ３，
ＮＤ４は、信号Ａと信号Ｄを入力とするラッチ回路とし
て機能する。
【００３１】そして、信号ＡがＬの場合、ナンドゲート
ＮＤ４の出力、すなわち信号Ｅは、信号Ｄの状態によら
ず「Ｈ」に固定される。一方、信号Ａが「Ｌ」の場合、
信号Ｄが「Ｌ」になったときに、ナンドゲートＮＤ４出
力、すなわち信号Ｅが「Ｌ」になり、その後信号Ｄが変
化しても信号Ｅは変化しない。また、信号Ｄが「Ｈ」に
固定されていた場合には、信号Ｅはその前の状態を維持
する。例えば、信号Ｄが「Ｈ」に固定されており、信号
Ａが「Ｌ」であった状態から「Ｈ」に変わった場合に
は、信号Ｅは「Ｈ」のままになる。
ＮＤ４の出力、すなわち信号Ｅは、信号Ｄの状態によら
ず「Ｈ」に固定される。一方、信号Ａが「Ｌ」の場合、
信号Ｄが「Ｌ」になったときに、ナンドゲートＮＤ４出
力、すなわち信号Ｅが「Ｌ」になり、その後信号Ｄが変
化しても信号Ｅは変化しない。また、信号Ｄが「Ｈ」に
固定されていた場合には、信号Ｅはその前の状態を維持
する。例えば、信号Ｄが「Ｈ」に固定されており、信号
Ａが「Ｌ」であった状態から「Ｈ」に変わった場合に
は、信号Ｅは「Ｈ」のままになる。
【００３２】そして、この信号Ｅは、ナンドゲートＮＤ
１の他の入力端に入力されている。従って、信号Ｅが
「Ｈ」の場合に、水晶発振器１０が動作し、信号Ｅが
「Ｌ」の場合に、水晶発振器１０の動作が停止する。
１の他の入力端に入力されている。従って、信号Ｅが
「Ｈ」の場合に、水晶発振器１０が動作し、信号Ｅが
「Ｌ」の場合に、水晶発振器１０の動作が停止する。
【００３３】さらに、信号ＥはインバータＩＮＶ５を介
し、ナンドゲートＮＤ２の他の入力端に入力される。従
って、このナンドゲートＮＤ２は信号Ｅが「Ｈ」の時に
出力が「Ｈ」に固定され、ＣＲ発振器１２の発振は停止
される。
し、ナンドゲートＮＤ２の他の入力端に入力される。従
って、このナンドゲートＮＤ２は信号Ｅが「Ｈ」の時に
出力が「Ｈ」に固定され、ＣＲ発振器１２の発振は停止
される。
【００３４】また、本回路には、さらにナンドゲートＮ
Ｄ５，ＮＤ６，ＮＤ７が設けられており、これらによっ
て信号ＢまたはＤのいずれかを選択してリフレッシュク
ロックＣとして出力するようになっている。すなわち、
信号Ｂは、ナンドゲートＮＤ５に入力され、このナンド
ゲートＮＤ５には、信号Ｅも入力される。従って、この
ナンドゲートＮＤ５は信号Ｅが「Ｈ」の時に信号Ｂを出
力し、信号Ｅが「Ｌ」の時に出力が「Ｈ」に固定され
る。一方、信号Ｄは、ナンドゲートＮＤ６に入力され、
このナンドゲートＮＤ６には、信号Ｅが反転されて入力
される。従って、このナンドゲートＮＤ６は信号Ｅが
「Ｌ」の時に信号Ｄを出力し、信号Ｅが「Ｈ」の時に出
力が「Ｈ」に固定される。そして、ナンドゲートＮＤ
５，ＮＤ６の出力がナンドゲートＮＤ７を介しリフレッ
シュクロックＣとして出力される。
Ｄ５，ＮＤ６，ＮＤ７が設けられており、これらによっ
て信号ＢまたはＤのいずれかを選択してリフレッシュク
ロックＣとして出力するようになっている。すなわち、
信号Ｂは、ナンドゲートＮＤ５に入力され、このナンド
ゲートＮＤ５には、信号Ｅも入力される。従って、この
ナンドゲートＮＤ５は信号Ｅが「Ｈ」の時に信号Ｂを出
力し、信号Ｅが「Ｌ」の時に出力が「Ｈ」に固定され
る。一方、信号Ｄは、ナンドゲートＮＤ６に入力され、
このナンドゲートＮＤ６には、信号Ｅが反転されて入力
される。従って、このナンドゲートＮＤ６は信号Ｅが
「Ｌ」の時に信号Ｄを出力し、信号Ｅが「Ｈ」の時に出
力が「Ｈ」に固定される。そして、ナンドゲートＮＤ
５，ＮＤ６の出力がナンドゲートＮＤ７を介しリフレッ
シュクロックＣとして出力される。
【００３５】従って、信号Ｅが「Ｈ」の時に、信号Ｂが
リフレッシュクロックＣとして出力され、信号Ｅが
「Ｌ」の時に信号ＤがリフレッシュクロックＣとして出
力される。
リフレッシュクロックＣとして出力され、信号Ｅが
「Ｌ」の時に信号ＤがリフレッシュクロックＣとして出
力される。
【００３６】以上のようにして、図３および図４の回路
において、信号Ａが「Ｌ」、すなわち通常動作モードの
場合は、信号Ｅが「Ｈ」に固定され、ナンドゲートＮＤ
１への他入力端への入力が「Ｈ」であるため、水晶発振
器１０が動作し、ここからの出力信号Ｂがリフレッシュ
クロックＣとして出力される。このとき、ナンドゲート
ＮＤ２の他入力端への入力は「Ｌ」となり、ＣＲ発振器
１２はその動作が停止される。
において、信号Ａが「Ｌ」、すなわち通常動作モードの
場合は、信号Ｅが「Ｈ」に固定され、ナンドゲートＮＤ
１への他入力端への入力が「Ｈ」であるため、水晶発振
器１０が動作し、ここからの出力信号Ｂがリフレッシュ
クロックＣとして出力される。このとき、ナンドゲート
ＮＤ２の他入力端への入力は「Ｌ」となり、ＣＲ発振器
１２はその動作が停止される。
【００３７】次に、図３の回路において、信号Ａが
「Ｈ」になると、ＣＲ端子ＣＲの「Ｌ」を検知して、信
号Ｅが「Ｌ」になる。従って、ナンドゲートＮＤ１の他
入力端への入力が「Ｌ」になり、水晶発振器１０の動作
が停止される。そして、ナンドゲートＮＤ２の他入力端
への入力が「Ｈ」になり、ＣＲ発振器１２が動作し、信
号Ｄが選択されてリフレッシュクロックＣとして出力さ
れる。このように、図３の回路においては、パワーダウ
ンモードの際のＣＲ発振器１２からの出力がリフレッシ
ュクロックＣとして選択されて出力される。
「Ｈ」になると、ＣＲ端子ＣＲの「Ｌ」を検知して、信
号Ｅが「Ｌ」になる。従って、ナンドゲートＮＤ１の他
入力端への入力が「Ｌ」になり、水晶発振器１０の動作
が停止される。そして、ナンドゲートＮＤ２の他入力端
への入力が「Ｈ」になり、ＣＲ発振器１２が動作し、信
号Ｄが選択されてリフレッシュクロックＣとして出力さ
れる。このように、図３の回路においては、パワーダウ
ンモードの際のＣＲ発振器１２からの出力がリフレッシ
ュクロックＣとして選択されて出力される。
【００３８】次に、図４の回路においては、ＣＲ端子Ｃ
Ｒは「Ｈ」に固定されている。そこで、信号Ａが「Ｌ」
から「Ｈ」になっても信号Ｅは「Ｈ」のままである。従
って、信号Ａが「Ｌ」の場合と同様に、水晶発振器１０
の出力信号ＢがリフレッシュクロックＣとして出力され
る。
Ｒは「Ｈ」に固定されている。そこで、信号Ａが「Ｌ」
から「Ｈ」になっても信号Ｅは「Ｈ」のままである。従
って、信号Ａが「Ｌ」の場合と同様に、水晶発振器１０
の出力信号ＢがリフレッシュクロックＣとして出力され
る。
【００３９】以上のように、本実施例によれば、ＣＲ端
子ＣＲにコンデンサＣおよび抵抗Ｒを接続するか、また
はここを電源電位ＶDDに引き上げるかにより、パワーダ
ウン時にＣＲ発振器１２（副発振器）を利用するか否か
が決定される。そこで、この判定のための信号入力が不
要であり、そのための端子が不要になる。
子ＣＲにコンデンサＣおよび抵抗Ｒを接続するか、また
はここを電源電位ＶDDに引き上げるかにより、パワーダ
ウン時にＣＲ発振器１２（副発振器）を利用するか否か
が決定される。そこで、この判定のための信号入力が不
要であり、そのための端子が不要になる。
【００４０】なお、上述の回路は、一構成例を示したも
のであり、各種の変形が可能である。例えば、信号の
「Ｈ」、「Ｌ」は適宜反転できるものであり、これによ
ってゲートの種類を変更できる。また、インバータのい
くつか（例えば、ＩＮＶ２，ＩＮＶ３）は、電力増幅用
のものであり、論理的には不要である。さらに、副発振
器を使用しない時に、ＣＲ端子ＣＲをアース電位に固定
してもよく、また抵抗Ｒを内蔵しても良い。
のであり、各種の変形が可能である。例えば、信号の
「Ｈ」、「Ｌ」は適宜反転できるものであり、これによ
ってゲートの種類を変更できる。また、インバータのい
くつか（例えば、ＩＮＶ２，ＩＮＶ３）は、電力増幅用
のものであり、論理的には不要である。さらに、副発振
器を使用しない時に、ＣＲ端子ＣＲをアース電位に固定
してもよく、また抵抗Ｒを内蔵しても良い。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
判定切換え手段は、コンデンサ接続端子に対しコンデン
サが接続されているか否かを検出し、これに応じて主ク
ロックのみを用いるか、主クロックおよび副クロックを
用いるかを選択する。従って、この設定のための信号の
入力の必要がなく、半導体集積回路の端子を減少するこ
とができる。
判定切換え手段は、コンデンサ接続端子に対しコンデン
サが接続されているか否かを検出し、これに応じて主ク
ロックのみを用いるか、主クロックおよび副クロックを
用いるかを選択する。従って、この設定のための信号の
入力の必要がなく、半導体集積回路の端子を減少するこ
とができる。
【００４２】また、副クロック発生回路は、コンデンサ
の充放電を利用してクロック生成するものであり、この
回路が動作する場合は、コンデンサ接続端子の電圧が変
動する。従って、この変動を検出することによって、コ
ンデンサの接続を容易に検出することができる。
の充放電を利用してクロック生成するものであり、この
回路が動作する場合は、コンデンサ接続端子の電圧が変
動する。従って、この変動を検出することによって、コ
ンデンサの接続を容易に検出することができる。
【００４３】このような回路によって、半導体集積回路
のパワーダウン時において、リフレッシュクロックとし
て副クロックを用いるか否かを専用の入力端子を設けず
に設定することができる。
のパワーダウン時において、リフレッシュクロックとし
て副クロックを用いるか否かを専用の入力端子を設けず
に設定することができる。
【図１】実施例の機能構成を示すブロック図である。
【図２】同実施例の動作を説明するためのフローチャー
トである。
トである。
【図３】ＣＲ発振器を使用する場合の回路図である。
【図４】ＣＲ発振器を使用しない場合の回路図である。
１０ 水晶発振器 １２ ＣＲ発振器 １４ 判定切換え回路 Ｃ 外付けコンデンサ Ｒ 外付け抵抗
Claims (3)
- 【請求項１】 半導体集積回路に内蔵され、ＤＲＡＭリ
フレッシュのためのリフレッシュクロックを発生する回
路であって、 比較的高周波数の主クロック信号を発生する主クロック
発生回路と、 外付けのコンデンサを利用して、比較的低周波数の副ク
ロック信号を発生する副クロック発生回路と、 上記外付けのコンデンサを接続するためのコンデンサ接
続端子と、 コンデンサ接続端子にコンデンサが接続された場合に、
このコンデンサを含むＣＲ発振回路からの副クロック信
号の選択を可能とし、コンデンサ接続端子の電圧が高レ
ベルまたは低レベルのいずれかのレベルに固定された場
合に主クロック信号のみを選択する判定切換え手段と、 を含み、 コンデンサ出力端子に対する接続状態に応じて、リフレ
ッシュクロックを選択することを特徴とするＤＲＡＭリ
フレッシュクロック発生回路。 - 【請求項２】 請求項１に記載の回路において、 副クロックを選択する場合に、上記コンデンサ接続端子
には、外付けのコンデンサおよび抵抗を接続することを
特徴とするＤＲＡＭリフレッシュクロック発生回路。 - 【請求項３】 請求項２に記載の回路において、 上記判定切換え手段は、上記コンデンサ接続端子のレベ
ルが変化しない場合に出力レベルが一方側に固定され、
コンデンサ接続端子のレベルが高レベル、低レベルの繰
り返す場合に出力が他方側に固定されるラッチ回路を含
み、 このラッチ回路の出力に応じて主クロックまたは副クロ
ックを選択することを特徴とするＤＲＡＭリフレッシュ
クロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06029350A JP3096556B2 (ja) | 1994-02-28 | 1994-02-28 | Ｄｒａｍリフレッシュクロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06029350A JP3096556B2 (ja) | 1994-02-28 | 1994-02-28 | Ｄｒａｍリフレッシュクロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240092A true JPH07240092A (ja) | 1995-09-12 |
| JP3096556B2 JP3096556B2 (ja) | 2000-10-10 |
Family
ID=12273776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06029350A Expired - Fee Related JP3096556B2 (ja) | 1994-02-28 | 1994-02-28 | Ｄｒａｍリフレッシュクロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3096556B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007280608A (ja) * | 2007-07-27 | 2007-10-25 | Fujitsu Ltd | 半導体記憶装置 |
-
1994
- 1994-02-28 JP JP06029350A patent/JP3096556B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007280608A (ja) * | 2007-07-27 | 2007-10-25 | Fujitsu Ltd | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3096556B2 (ja) | 2000-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2902434B2 (ja) | 半導体集積回路内の電圧変換回路 | |
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| US6404254B2 (en) | Latch circuit and semiconductor integrated circuit having the latch circuit with control signal having a large voltage amplitude | |
| JP3023238B2 (ja) | パワ−オンリセットシステムおよびこのパワ−オンリセットシステムを具備する半導体記憶装置 | |
| JP3898371B2 (ja) | 同期式ｄｒａｍ半導体装置 | |
| JP2006314130A (ja) | 低電力発振器 | |
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| JPH1145566A (ja) | 半導体記憶装置 | |
| JP2003023343A (ja) | 遅延信号生成回路 | |
| JP2002043906A (ja) | 発振停止検出回路 | |
| US6028492A (en) | Voltage-controlled oscillator and non-contact IC card including voltage-controlled oscillator | |
| US7429900B2 (en) | Oscillator and semiconductor device | |
| JP3096556B2 (ja) | Ｄｒａｍリフレッシュクロック発生回路 | |
| JP2819877B2 (ja) | 発振回路 | |
| JPH11260053A (ja) | 半導体記憶装置の昇圧回路 | |
| JP3080819B2 (ja) | 半導体集積回路装置 | |
| JPS6148726B2 (ja) | ||
| JP2961533B2 (ja) | 半導体素子の基板電源発生回路 | |
| JPH06152390A (ja) | 半導体集積回路 | |
| KR100557534B1 (ko) | 내부 전원 전압 제어 장치 및 그 제어방법 | |
| JPH11234043A (ja) | 発振回路および半導体集積回路 | |
| KR0184150B1 (ko) | 주파수 변별회로 | |
| JP2712746B2 (ja) | 発振回路 | |
| JPH08314886A (ja) | 半導体集積回路 | |
| JP2002184177A (ja) | チャージポンプ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |