JPH07237312A - ライン記録ヘッド - Google Patents

Abstract

(57)【要約】 【目的】 列状に配列されたドット群をこのドット群の
両脇に沿って配設された駆動回路により駆動する記録ヘ
ッドにおいて、各駆動回路におけるデータのシフト方向
を同一にし、制御を容易にする記録ヘッドを提供する。 【構成】 列状に配列されたドット群をこのドット群の
両脇に沿って配設された第１及び第２の駆動回路により
駆動する記録ヘッドにおいて、第１の駆動回路のデータ
シフト方向と上記第２の駆動回路のデータシフト方向と
を同方向とした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばサーマルヘッド
等の列状の記録ドット群を備えたいわゆるライン記録ヘ
ッドに関するもので、特に記録ヘッドに対するデータセ
ット機構に関するものである。

【０００２】

【従来の技術】従来技術を図４を参照して説明する。図
４はサーマルヘッドを示した図である。図４において、
１はライン記録ヘッドとしてのサーマルヘッド、２はデ
ータ供給手段としてのメモリ部である。

【０００３】サーマルヘッド１は、セラミック基板１１
と、複数の駆動ＩＣ１２−１〜１２−ｍからなる駆動回
路１２と、プリント基板（以下ＰＣＢという）１３とか
ら構成されている。

【０００４】上記セラミック基板１１上には第１の発熱
抵抗体１１２及び第２の発熱抵抗体１１３が形成され、
その中間に電源を供給する共通電極１１１が形成されて
いる。上記第１の発熱抵抗体１１２は、その一端が上記
共通電極１１１に接続され他端が上記第１の発熱抵抗体
１１２に接続された第１の電源リード群１１４とその一
端が上記第１の発熱抵抗体１１２に接続された第１の接
地リード群１１６とが所定ピッチ毎に交互に形成される
ことにより小領域に分割されている。同様に上記第２の
発熱抵抗体１１３も第２の電源リード群１１５の一端部
及び第２の接地リード群１１７の他端部により小領域に
分割されている。この配線パターンでは、上記接地リー
ド線が通電状態になると、この接地リード線と発熱抵抗
体との交差部分ｄ１〜ｄｎが発熱し、記録媒体上に画像
を形成する。この明細書においては、この交差部分ｄ１
〜ｄｎのように画像を形成する領域をドットと定義する
こととする。なお、上記第１の電源リード群１１４及び
上記第１の接地リード群１１６と上記第２の電源リード
群１１５及び上記第２の接地リード群１１７とは、ドッ
トが半ピッチづつずれるよう、その配設ピッチがずらさ
れている。これにより、上記第１の発熱抵抗体１１２上
のドットはｄ２，ｄ４，・・・，ｄｎからなる偶数ドッ
ト群とされ、上記第２の発熱抵抗体１１３上のドットは
ｄ１，ｄ３，・・・，ｄｎ−１からなる奇数ドット群と
されている。

【０００５】上記セラミック基板１１の長辺に隣接して
一対のＰＣＢ１３が設けられている。このＰＣＢ１３上
には、上記駆動回路１２に対する信号線として、データ
信号線１３１、ラッチ信号線１３２、クロック信号線１
３３及びストローブ信号線１３４が形成されている。

【０００６】上記第１の接地リード群１１６の他端部に
近接して駆動ＩＣ１２−２，１２−４，・・・１２−
（ｍ−２），１２−ｍが配設され、同様に上記第２の接
地リード群１１７の他端部に近接して駆動ＩＣ１２−
１，１２−３，・・・１２−（ｍ−３），１２−（ｍ−
１）が配設されている。なお、便宜上、上記駆動ＩＣ１
２−２〜１２−ｍを総称して第１の駆動回路１２ａとい
い、上記駆動ＩＣ１２−１〜１２−（ｍ−１）を総称し
て第２の駆動回路１２ｂという。

【０００７】ここで図３を参照し、上記駆動回路１２に
使用される各ＩＣ１２−１〜１２−ｍについて説明す
る。図３はこのＩＣの一般的構造を示した図である。こ
のＩＣはシフトレジスタ付きのスイッチング素子で、送
出されてくる記録データを順次セットするとともに所定
のタイミングでデータをラッチし、データの内容に応じ
て制御端子ＰＯを通電（オン）／非通電（オフ）の２状
態に切り換えている。このＩＣの一方の長辺側には制御
端子群ＰＯが形成されている。この制御端子群ＰＯは一
般に６４〜１２８出力分（６４〜１２８ｂｉｔ）形成さ
れているが、図面が煩雑になることを避けるため８出力
のものとして例示している。また他方の長辺側には、デ
ータ入力端子ＳＩ、ラッチ信号入力端子ＬＡＴ、クロッ
ク入力端子ＣＬＫ、ストローブ信号入力端子ＳＴＢ及び
データ出力端子ＳＯが形成されている。上記データ入力
端子ＳＩと上記データ出力端子ＳＯとはそれぞれ長手方
向端部に形成されている。すなわち、図３においては、
データ入力端子ＳＩが左端部に形成され、データ出力端
子ＳＯが右端部に形成されている。従って、このＩＣは
データが右方向にシフトするＩＣということができる。

【０００８】これらのＩＣ１２−１〜ｍを上記セラミッ
ク基板１１上に実装する際、図４に示すように、上記第
１の駆動回路１２ａの制御端子ＰＯが上記接地リード群
１１６の他端に近接配置されて接続され、上記第２の駆
動回路１２ｂの制御端子ＰＯが上記接地リード群１１７
の一端に近接配置されて接続されている。そしてデータ
入力端子ＳＩ、ラッチ信号入力端子ＬＡＴ、クロック入
力端子ＣＬＫ、ストローブ信号入力端子ＳＴＢ及びデー
タ出力端子ＳＯはそれぞれ上記ＰＣＢ１３側に配置さ
れ、当該ＰＣＢ１３上の対応する信号線に接続されてい
る。この接続はボンディングワイヤ１４により行われて
いる。このように接続することにより、サーマルヘッド
１からすれば、矢印Ａにて示す上記第１の駆動回路１２
ａのデータシフト方向と、矢印Ｂにて示す上記第２の駆
動回路１２ｂのデータシフト方向とが反対向きとなって
いる。

【０００９】メモリ部２は、ラスタメモリ２１と、分配
器２２と、第１のバッファメモリ２３と、第２のバッフ
ァメモリ２４とから構成されている。上記ラスタメモリ
２１には描画コマンドから生成された記録データ（ドッ
トデータ）が各ライン毎に格納されている。すなわち、
各ライン毎にドットｄ１〜ｄｎのオンオフ情報が格納さ
れている。このラスタメモリ２１に格納された記録デー
タは、ライン単位で読み出されて上記分配器２２にて奇
数ドットのデータ（ＯＤＤ）と偶数ドットのデータ（Ｅ
ＶＥＮ）とに分配される。そして偶数ドットの記録デー
タは上記第１のバッファメモリ２３に、奇数ドットの記
録データは上記第２のバッファメモリ２４に、それぞれ
格納される。そして、上記第１のバッファメモリ２３に
格納された偶数ドットの記録データは上記ＰＣＢ１３上
に形成されたデータ信号線１３１及び１３１ａを介して
上記第１の駆動回路１２ａの入力端側の駆動ＩＣ１２ｍ
のデータ入力端子ＳＩから入力され、上記第２のバッフ
ァメモリ２４に格納された奇数ドットの記録データも同
様にデータ信号線１３１及び１３１ｂを介して上記第２
の駆動回路１２ｂの入力端側の駆動ＩＣ１２−１のデー
タ入力端子ＳＩから入力される。入力された記録データ
は、上記クロック信号線１３３を介して上記クロック入
力端子ＣＬＫに入力された転送クロックにより順次出力
端子ＳＯに向けて（矢印Ａ及びＢ方向）シフトする。そ
して１ライン分の記録データがセットされると、上記ラ
ッチ信号線１３２を介して上記ラッチ信号入力端子ＬＡ
Ｔに入力されたラッチ信号により、セットされた記録デ
ータをラッチする。続いて上記ストローブ信号線１３４
を介してストローブ信号入力端子ＳＴＢに入力されたス
トローブ信号により、記録データに対応した制御端子Ｐ
Ｏを通電状態とする。

【００１０】

【発明が解決しようとする課題】このような装置におい
ては、上記ラスタメモリ２１に格納された記録データを
読み出す場合、あるいは上記第１のバッファメモリ２３
及び上記第２のバッファメモリ２４に記録データを書き
込む場合には、所定の書込／読出順序で行なうようにな
っていた。すなわち、上記ラスタメモリ２１に格納され
た記録データを読み出す場合には、各ライン毎にドット
番号の小さい方（ｄ１）から大きい方（ｄｎ）へと順に
読み出すようになっており、また上記バッファメモリに
書き込む場合にも同様にドット番号の小さい方（ｄ１又
はｄ２）から大きい方（ｄｎ−１又はｄｎ）に書き込む
ようになっていた。

【００１１】しかしながら、上記バッファメモリからサ
ーマルヘッドへ記録データを書き込む場合には、上記第
１のバッファメモリ２３と上記第２のバッファメモリ２
４とでは、その読出順序を変える必要があった。すなわ
ち、上記第１のバッファメモリ２３に格納された偶数ド
ットの記録データを読みだし上記サーマルヘッド１の第
１の駆動回路１２ａにこの記録データをセットする場合
はドット番号の小さい方（ｄ２）から大きい方（ｄｎ）
へと順に読みだせば良いが、上記第２のバッファメモリ
２４に格納された奇数ドットの記録データを上記第１の
駆動回路１２ｂにセットする場合には、この記録データ
を駆動ＩＣ１２−１のデータ入力端子ＳＩから入力する
ことになり、上記第２のバッファメモリ２４に格納され
たデータを読み出す場合、ドット番号の大きい方（ｄｎ
−１）から小さい方（ｄ１）へと逆順に読み出さなけれ
ばならなかった。これは、互いに向かい合う上記第１の
駆動回路１２ａのＩＣと上記第２の駆動回路１２ｂのＩ
Ｃとが上述したように配設され、上記第１の駆動回路１
２ａにおける記録データのシフト方向（矢印Ａ）と上記
第２の駆動回路１２ｂにおける記録データのシフト方向
（矢印Ｂ）とが反対方向になったことによるものであ
る。これにより記録データ読み出し時における読出アド
レスを制御する手段、例えばアップダウンカウンタ等を
バッファメモリ毎に設けなければならないといった問題
点があった。すなわち上記第１のバッファメモリ２３の
読出アドレスを指定するカウンタにはアップカウンタを
使用して正順に読み出すようにし、上記第２のバッファ
メモリ２４の読出アドレスを指定するカウンタにはダウ
ンカウンタを使用して逆順に読みだす必要があった。本
発明はこの問題点に対してなされたものであり、列状に
配列されたドット群をこのドット群の両脇に沿って配設
された駆動回路により駆動する記録ヘッドにおいて、各
駆動回路におけるデータのシフト方向を同一にし、制御
を容易にすることを目的とする。

【００１２】

【課題を解決するための手段】このため本発明の記録ヘ
ッドは、複数の記録ドットが列状に配列され画像信号に
応じたラインデータに基づき所定のラインの印字を行う
記録ドット群と、この記録ドット群の所定のドット順位
の記録ドットにそれぞれ接続する複数の駆動回路からな
る第１の駆動回路群と、上記所定のドット順位と異なる
ドット順位の記録ドットにそれぞれ接続する複数の駆動
回路からなる第２の駆動回路群と、上記ラインデータか
ら上記第１の駆動回路群が担う複数の記録ドットに対応
する印字データ群を作成する第１群データ作成手段と、
上記ラインデータから上記第２の駆動回路群が担う複数
の記録ドットに対応する印字データ群を作成する第２群
データ作成手段と、上記第１群データ作成手段のデータ
送出口を上記第１の駆動回路群の一端の駆動回路に接続
し上記第１群データを上記第１の駆動回路群の一端の駆
動回路から他端の駆動回路に順次シフトさせながらすべ
ての第１駆動回路群に上記第１群データをセットする第
１のデータセット手段と、上記第２群データ作成手段デ
ータ作成手段のデータ送出口を上記第２の駆動回路群の
一端の駆動回路に接続し上記第２群データを上記第２の
駆動回路群の一端の駆動回路から他端の駆動回路に順次
シフトさせながら全ての第２駆動回路群に上記第２群デ
ータをセットする第２のデータセット手段とを有し、該
それぞれのデータがセットされた後それぞれの駆動回路
群による駆動を行わせて所定のラインの印字を行うよう
構成したライン記録ヘッドにおいて、上記第１の駆動回
路群に関する第１群データのシフト方向と上記第２の駆
動回路群に関する第２群データのシフト方向とが上記記
録ドット群のドット順位の配列方向に一致するように上
記各駆動回路群を設置し、上記ラインデータを上記記録
ドット群のドット順位の配列に一致したデータ順位で配
列された一連の印字データ群とし、上記第１群データ作
成手段は順次導入される上記ラインデータのデータ順位
を監視しながら上記第１の駆動回路群が担う記録ドット
のドット順位に一致したデータ順位で配列された一連の
印字データ群とし、上記第１群データ作成手段は順次導
入される上記ラインデータのデータ順位を監視しながら
上記第１の駆動回路群が担う記録ドットのドット順位に
一致したデータ順位の印字データを取りだし、上記第２
群データ作成手段は順次導入される上記ラインデータの
データ順位を監視しながら上記第２の駆動回路群が担う
記録ドットのドット順位に一致したデータ順位の印字デ
ータを取りだし、該取りだしたそれぞれの印字データ群
をそれぞれの駆動回路群の一端の駆動回路に送出するよ
うにしたことを特徴とする。

【００１３】

【作用】第１の駆動回路のデータシフト方向と上記第２
の駆動回路のデータシフト方向を同方向にすることによ
り、上記第１の駆動回路にセットする記録データの送り
順序と、上記第２の駆動回路にセットする記録データの
送り順序とを同順序にすることができる。これによりバ
ッファメモリから記録データを読み出す際における読出
アドレスを制御する手段を簡略化することができる。ま
た、上記送り順序を同順序にする手段は配線構造（リー
ド群）により構成しているので、従来の記録ヘッドに僅
かな変更を加えるだけで実現することができる。

【００１４】

【実施例】以下、図面を参照して本発明を説明する。図
１及び図２は本発明の一実施例装置であり、本発明をサ
ーマルヘッドに適用した場合を示す図である。これらの
図において、先に説明したものと同一部には同一符号を
もって示し、その説明を省略する。

【００１５】図１を参照する。この実施例において従来
装置と違う点は、第２の駆動回路１２ｂのＩＣ１２−１
〜１２−（ｍ−１）の配設方向にある。すなわち、これ
らのＩＣは、その一端部に配された制御端子群ＰＯがＰ
ＣＢ１３側に、他端部に配された入力端子ＳＩ〜出力端
子ＳＯが第２の発熱抵抗体１１３（記録ドットｄ１〜ｄ
ｎ−１）側に向くように配設され、第２の駆動回路１２
ｂと同じ配設方向となっている。これに伴い、第２の駆
動回路１２ｂに対応する接地リード１１７の一端部はこ
れらのＩＣを越えて制御端子ＰＯ側にまで延設され、そ
してこのＩＣの各接続端子と上記接地リード１１７ある
いはＰＣＢ１３上の各信号線とはボンディングワイヤ１
４により接続されている。すなわち、図２に示すよう
に、第２の駆動回路１２ｂ側のＩＣにおいては、制御端
子群ＰＯと接地リードの他端部１１７ａの間をボンディ
ングワイヤ１４１で、データ入出力端子ＳＩ及びＳＯと
データ信号線の接続部１３１ｂの間をボンディングワイ
ヤ１４２で、ラッチ端子ＬＴＣとラッチ信号線の接続部
１３２ｂの間をボンディングワイヤ１４３で、クロック
入力端子ＣＬＫとクロック信号線の接続部１３３ｂの間
をボンディングワイヤ１４４で、ストローブ入力端子Ｓ
ＴＢとストローブ信号線の接続部１３４ｂの間をボンデ
ィングワイヤ１４５でそれぞれ結線している。このとき
上記ボンディングワイヤ１４２〜１４５は上記ボンディ
ングワイヤ１４１を跨ぐように配線されている。なお、
上記第２の駆動回路１２ｂの各駆動ＩＣ１２−１、１２
−２・・・１２−（ｎ−１）は上記接地リード群１１７
上に配置されている。この場合、上記接地リード群１１
７の表面にはガラス等による保護層１１８が形成され、
上記第２の駆動回路１２ｂの駆動ＩＣはこの保護層１１
８上に設置されている。これにより上記駆動ＩＣが絶縁
されている。なお、上記保護層１１８は発熱抵抗体用の
保護層を兼用しても良い。このようにすると駆動ＩＣ専
用の保護層１１８を省略することができる。また、図２
において、第１の駆動回路１２ａの配線構造は従来と同
じであるのでその説明を省略する。

【００１６】このような構成をとることにより、上記第
１の駆動回路１２ａにおけるデータのシフト方向と上記
第２の駆動回路１２ｂにおけるデータのシフト方向を同
一に揃えることができる。図１の装置についていえば、
上記第１の駆動回路１２ａのデータシフト方向はドット
ｄｎからｄ２へ向かう方向（図１中矢印Ａ方向）であ
り、上記第２の駆動回路１２ｂのデータシフト方向はド
ットｄｎ−１からｄ１へ向かう方向（同矢印Ａ’方向）
となる。

【００１７】次いでこの構成における動作について説明
する。まず、上位装置から送出されてきたコマンドデー
タ解釈し記録データとして上記ラスタメモリ２１に格納
する。この動作は図示省略したラスタプロセッサにより
行われるもので、このラスタプロセッサは所定ライン分
の領域（例えば図１における符号Ｌ１〜Ｌ８の領域と符
号Ｌ９〜Ｌ１６で示す領域）に関わるコマンドデータに
基づいて当該領域内のドットデータを生成する。すなわ
ち、コマンドデータに基づいて各ライン毎にドットのオ
ンオフ情報からなる記録データを生成する。

【００１８】そして上記所定領域に対するコマンドデー
タを処理すると、次いでこのラスタメモリ２１に格納さ
れた記録データを読みだし、第１のバッファメモリ２
３、第２のバッファメモリ２４に格納する。具体的に
は、上記ラスタメモリ２１に格納された記録データを１
ライン毎にそのドット順位の小さいドット（ｄ１）から
順次大きいドット（ｄｎ）まで読みだす。そしてこの読
みだした記録データは順次分配器２２に送出され、ここ
で奇数ドットデータ（ＯＤＤ）と偶数ドットデータ（Ｅ
ＶＥＮ）とに振り分けられる。そして奇数ドットデータ
（ＯＤＤ）は上記第２のバッファメモリ２４に、偶数ド
ットデータ（ＯＤＤ）は上記第１のバッファメモリ２３
にそれぞれ格納される。この格納動作は先の読みだし動
作と一連の動作であるので、この時においてもドット順
位の小さい順にデータの格納が行われる。従って、上記
第１のバッファメモリ２３にはドットｄ２、ｄ４、・・
・ｄｎの順で記録データが格納され、上記第２のバッフ
ァメモリ２４にはドットｄ１、ｄ３、・・・ｄｎ−１の
順で交互に記録データが格納される。

【００１９】次いで第１のバッファメモリ２３に格納さ
れた偶数ドットの記録データ及び第２のバッファメモリ
２４に格納された奇数ドットの記録データを読みだし、
それぞれ上記第１の駆動回路１２ａと上記第２の駆動回
路１２ｂにセットする。この際、上述したように上記第
１の駆動回路１２ａのデータシフト方向Ａと上記第２の
駆動回路１２ｂのデータシフト方向Ａ’とは同方向にな
っている。これにより、第１のバッファメモリ２３に格
納された上記偶数ドット（ｄ２、ｄ４・・・ｄｎ）の記
録データと第２のバッファメモリ２４に格納された奇数
ドット（ｄ１、ｄ３・・・ｄｎ−１）の記録データを読
みだす場合において、それぞれの記録データはドット番
号の小さい順に読みだしている。従って、上記第１のバ
ッファメモリ２３の読出アドレスを管理するカウンタと
上記第２のバッファメモリ２４の読出アドレスを管理す
るカウンタをアップカウンタのみで構成することができ
る。

【００２０】さらに、この構成においては上記奇数ドッ
ト（ｄ２、ｄ４・・・ｄｎ）と上記偶数ドット（ｄ１、
ｄ３・・・ｄｎ−１）の数は同数（ｎ／２）であるの
で、互いに対応するドットを対にすることにより、上記
アップカウンタを１つにすることができる。これは、第
１の駆動回路１２ａにおけるドットｄ２と第２の駆動回
路１２ｂにおけるドットｄ１とを、ドットｄ４とドット
ｄ３とを・・・ドットｄｎとドットｄｎ−１とをといっ
たように対応するドット同士を対にし、このドット同士
を同じタイミングでバッファメモリから取りだし駆動回
路にセットすることにより達成できる。この場合におい
て、上記第１の発熱抵抗体１１２と上記第２の発熱抵抗
体１１３は間隔をあけて配置されているので、この配設
間隔を補間するため読みだし対象となるラインを異なら
せる必要がある。図１に例示した装置において、図示省
略した記録媒体は上記第１の駆動回路１２ａ側から上記
第２の駆動回路１２ｂ側に向けて移送され、そして両発
熱抵抗体は３ドットライン分の間隔を隔てて配設されて
いるとする。この場合、上記第１の駆動回路１２ａには
ラインＬ５の記録データをセットし、同時に上記第２の
駆動回路１２ｂにラインＬ１の記録データをセットする
構成となる。

【００２１】なお、以上はライン記録ヘッドとしてサー
マルヘッドを例示したが、本発明は他のライン記録ヘッ
ド、例えばＬＥＤヘッドや静電ヘッドにも適用すること
ができる。本発明をＬＥＤヘッドに適用する場合には、
各駆動ＩＣの制御端子ＰＯに記録ドットを構成するＬＥ
Ｄを接続し、駆動ＩＣ（駆動回路）にセットされた記録
データに応じてＬＥＤに対する通電／非通電を選択する
ように構成し、本発明を静電記録ヘッドに適用する場合
には、上記記録ドットを構成する素子として電極素子を
用い、そしてこの電極素子に高電圧印加回路を接続する
とともに駆動ＩＣをこの高電圧印加回路に対するスイッ
チング回路として使用し、この駆動ＩＣ（駆動回路）に
セットされた記録データに応じて上記高電圧印加回路を
駆動し記録データによって選択された電極素子を所定の
電位とするように構成する。

【００２２】

【発明の効果】以上説明したように本発明の記録ヘッド
においては、列状に配列されたドット群をこのドット群
の両脇に沿って配設された駆動回路により駆動する記録
ヘッドにおいて、各駆動回路におけるデータのシフト方
向を同一にしているので、記録データに関わる制御が容
易になる利点を有する。

【図面の簡単な説明】

【図１】本発明の第１実施例装置を説明する構成図であ
る。

【図２】本発明の第１実施例装置の配線構造を示す側面
図である。

【図３】駆動回路に使用するＩＣの構成を示す図であ
る。

【図４】従来装置の構成を示す図である。

【符号の説明】

１ サーマルヘッド １２ａ 第１の駆動回路 １２ｂ 第２の駆動回路 ２ メモリ部 Ａ，Ｂ データシフト方向

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 浩一 神奈川県横浜市戸塚区品濃町503番10号 グラフテック株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】複数の記録ドットが列状に配列され画像信
   号に応じたラインデータに基づき所定のラインの印字を
   行う記録ドット群と、この記録ドット群の所定のドット
   順位の記録ドットにそれぞれ接続する複数の駆動回路か
   らなる第１の駆動回路群と、上記所定のドット順位と異
   なるドット順位の記録ドットにそれぞれ接続する複数の
   駆動回路からなる第２の駆動回路群と、上記ラインデー
   タから上記第１の駆動回路群が担う複数の記録ドットに
   対応する印字データ群を作成する第１群データ作成手段
   と、上記ラインデータから上記第２の駆動回路群が担う
   複数の記録ドットに対応する印字データ群を作成する第
   ２群データ作成手段と、上記第１群データ作成手段のデ
   ータ送出口を上記第１の駆動回路群の一端の駆動回路に
   接続し上記第１群データを上記第１の駆動回路群の一端
   の駆動回路から他端の駆動回路に順次シフトさせながら
   すべての第１駆動回路群に上記第１群データをセットす
   る第１のデータセット手段と、上記第２群データ作成手
   段データ作成手段のデータ送出口を上記第２の駆動回路
   群の一端の駆動回路に接続し上記第２群データを上記第
   ２の駆動回路群の一端の駆動回路から他端の駆動回路に
   順次シフトさせながら全ての第２駆動回路群に上記第２
   群データをセットする第２のデータセット手段とを有
   し、該それぞれのデータがセットされた後それぞれの駆
   動回路群による駆動を行わせて所定のラインの印字を行
   うよう構成したライン記録ヘッドにおいて、 上記第１の駆動回路群に関する第１群データのシフト方
   向と上記第２の駆動回路群に関する第２群データのシフ
   ト方向とが上記記録ドット群のドット順位の配列方向に
   一致するように上記各駆動回路群を設置し、 上記ラインデータを上記記録ドット群のドット順位の配
   列に一致したデータ順位で配列された一連の印字データ
   群とし、 上記第１群データ作成手段は順次導入される上記ライン
   データのデータ順位を監視しながら上記第１の駆動回路
   群が担う記録ドットのドット順位に一致したデータ順位
   で配列された一連の印字データ群とし、 上記第１群データ作成手段は順次導入される上記ライン
   データのデータ順位を監視しながら上記第１の駆動回路
   群が担う記録ドットのドット順位に一致したデータ順位
   の印字データを取りだし、上記第２群データ作成手段は
   順次導入される上記ラインデータのデータ順位を監視し
   ながら上記第２の駆動回路群が担う記録ドットのドット
   順位に一致したデータ順位の印字データを取りだし、該
   取りだしたそれぞれの印字データ群をそれぞれの駆動回
   路群の一端の駆動回路に送出するようにしたことを特徴
   とするライン記録ヘッド。
2. 【請求項２】複数の記録ドットが列状に配列され画像信
   号に応じたラインデータに基づき所定のラインの印字を
   行う記録ドット群と、この記録ドット群に沿って配置さ
   れ該記録ドット群の所定のドット順位の記録ドットにそ
   れぞれ接続する複数の駆動回路からなる第１の駆動回路
   群と、上記記録ドット群を挟んで上記第１の駆動回路群
   と反対側に該記録ドット群に沿って配置され上記所定の
   ドット順位と異なるドット順位の記録ドットにそれぞれ
   接続する複数の駆動回路からなる第２の駆動回路群と、
   上記ラインデータから上記第１の駆動回路群が担う複数
   の記録ドットに対応する印字データ群を作成する第１群
   データ作成手段と、上記ラインデータから上記第２の駆
   動回路群が担う複数の記録ドットに対応する印字データ
   群を作成する第２群データ作成手段と、上記第１群デー
   タ作成手段のデータ送出口を上記第１の駆動回路群の一
   端の駆動回路に接続し上記第１群データを上記第１の駆
   動回路群の一端の駆動回路から他端の駆動回路に順次シ
   フトさせながらすべての第１の駆動回路群に上記第１群
   データをセットする第１のデータセット手段と、上記第
   ２群データ作成手段のデータ送出口を上記第２の駆動回
   路群の一端の駆動回路に接続し上記第２群データを上記
   第２の駆動回路群の一端の駆動回路から他端の駆動回路
   に順次シフトさせながらすべての第２駆動回路群に上記
   第２群データをセットする第２のデータセット手段とを
   有し、該それぞれのデータがセットされた後それぞれの
   駆動回路群による駆動を行わせて所定のラインの印字を
   行うように構成したライン記録ヘッドにおいて、 上記第１の駆動回路群と第２の駆動回路群を同一の駆動
   ＩＣ（１２−１〜１２−ｍ）からなる１個以上の第１駆
   動ＩＣ（１２−２〜１２−ｍ）と１個以上の第２駆動Ｉ
   Ｃ（１２−１〜１２（ｍ−１））として構成するととも
   に該第２駆動ＩＣについては上記記録ドット群（１１
   ２、１１３）を挟んで反対側に該第１駆動ＩＣとは逆向
   きに設置し、さらにこれら第１、第２駆動ＩＣにそれぞ
   れの印字データ群を供給する送出口となる第１、第２の
   送出口導体（１３１、１３１ａ、１３１ｂ）を設け、 上記記録ドット群の各記録ドット（ｄ１〜ｄｎ）にはそ
   れぞれ対応する駆動ＩＣに向けてリード導体（１１６、
   １１７）を延設して、第１、第２のリード導体群を形成
   し、 上記第１駆動ＩＣは該第１駆動ＩＣに対応する第１の送
   出口導体（１３１，１３１ａ）と第１のリード導体群
   （１１６）との間に設置されて第１駆動ＩＣのデータ入
   力端子部（ＳＩ）及びデータ出力端子部（ＰＯ）がそれ
   ぞれ第１の送出口導体（１３１，１３１ａ）、第１のリ
   ード導体群（１１６）にそれぞれ近接した状態とされて
   接続され、 上記第２駆動ＩＣは第２のリード導体群（１１７）に保
   護膜（１１８）を介して積層設置されて第２駆動ＩＣの
   データ出力端子部（ＰＯ）と第２のリード導体群（１１
   ７）が近接した状態に、第２駆動ＩＣのデータ入力端子
   部（ＳＩ）と第２の送出口導体（１３１、１３１ｂ）が
   離隔した状態になされてそれぞれ接続されて、上記第１
   の駆動回路群に関する第１群のデータシフト方向と上記
   第２群の駆動回路群に関する第２群のデータシフト方向
   とが上記記録ドット群のドット順位の配列方向に一致す
   るようになし、 上記ラインデータを上記記録ドット群のドット順位の配
   列に一致したデータ順位で配列された一連の印字データ
   群とし、 上記第１群データ作成手段は順次導入される上記ライン
   データのデータ順位を監視しながら上記第１の駆動回路
   群が担う記録ドットのドット順位に一致したデータ順位
   の印字データを取りだし、上記第２群データ作成手段は
   順次導入される上記ラインデータのデータ順位を監視し
   ながら上記第２の駆動回路群が担う記録ドットのドット
   順位に一致したデータ順位の印字データを取りだし、該
   取りだしたそれぞれの印字データ群をそれぞれの駆動回
   路に送出するようにしたことを特徴とするライン記録ヘ
   ッド。