JPH07231236A - 電子減衰回路 - Google Patents
電子減衰回路Info
- Publication number
- JPH07231236A JPH07231236A JP6021694A JP2169494A JPH07231236A JP H07231236 A JPH07231236 A JP H07231236A JP 6021694 A JP6021694 A JP 6021694A JP 2169494 A JP2169494 A JP 2169494A JP H07231236 A JPH07231236 A JP H07231236A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistor
- pin
- resistor
- pin diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Attenuators (AREA)
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】 （修正有）
【目的】どの減衰量においても入出力インピーダンスを
５０Ωに整合でき、かつ、１５ｄＢ以上減衰させること
を可能とする。 【構成】低レベルの信号が入力された場合、第２トラン
ジスタ２１はオフし、第３、第４のＰＩＮダイオード
８，４０はオープン状態になる。また第１のトランジス
タ２０は、オンする。よって第１、第２のＰＩＮダイオ
ード６，９はショート状態になり、信号は減衰せずに伝
送される。強レベルの信号が入力された場合、第２のト
ランジスタはオンし、第３、第４のＰＩＮダイオードは
ショート状態になる。また第１のトランジスタはオフす
る。よって第１、第２のＰＩＮダイオードはオープン状
態になり、信号は減衰されて伝送される。また、入出力
側の信号ラインとグランド間に挿入されている抵抗値
４，１１を５０Ωに近い抵抗値に選んでおくと、どの減
衰量に対してもほぼ５０Ωに整合させることができる。
５０Ωに整合でき、かつ、１５ｄＢ以上減衰させること
を可能とする。 【構成】低レベルの信号が入力された場合、第２トラン
ジスタ２１はオフし、第３、第４のＰＩＮダイオード
８，４０はオープン状態になる。また第１のトランジス
タ２０は、オンする。よって第１、第２のＰＩＮダイオ
ード６，９はショート状態になり、信号は減衰せずに伝
送される。強レベルの信号が入力された場合、第２のト
ランジスタはオンし、第３、第４のＰＩＮダイオードは
ショート状態になる。また第１のトランジスタはオフす
る。よって第１、第２のＰＩＮダイオードはオープン状
態になり、信号は減衰されて伝送される。また、入出力
側の信号ラインとグランド間に挿入されている抵抗値
４，１１を５０Ωに近い抵抗値に選んでおくと、どの減
衰量に対してもほぼ５０Ωに整合させることができる。
Description
【０００１】
【産業上の利用分野】本発明はＰＩＮダイオードを用い
た電子減衰回路、特にＢＳの第１中間周波数帯高周波信
号の減衰制御に供する電子減衰回路に関する。
た電子減衰回路、特にＢＳの第１中間周波数帯高周波信
号の減衰制御に供する電子減衰回路に関する。
【０００２】
【従来の技術】ＢＳチューナにおいては、入力レベルが
−２８ｄＢｍから−６１ｄＢｍまでと広範囲にわたって
変動するため、増幅器等の非線形素子の歪むのを防止す
る利得制御回路が用いられている。
−２８ｄＢｍから−６１ｄＢｍまでと広範囲にわたって
変動するため、増幅器等の非線形素子の歪むのを防止す
る利得制御回路が用いられている。
【０００３】以下図面を参照しながら従来のＰＩＮダイ
オードを用いた電子減衰回路について説明する。図４
は、従来のＰＩＮダイオードを用いた電子減衰回路の回
路図である。図４において、２２は入力端子、３０は出
力端子であり、その間にＰＩＮダイオード２５，２７が
コンデンサ２３，２９を介して接続されている。２６、
２４、２８、３２、３５、３６は抵抗である。３１はＡ
ＧＣ制御端子であり、ＰＮＰトランジスタ３３をオンオ
フして電源３４を前記ＰＩＮダイオード２５，２７に与
えるようになっている。
オードを用いた電子減衰回路について説明する。図４
は、従来のＰＩＮダイオードを用いた電子減衰回路の回
路図である。図４において、２２は入力端子、３０は出
力端子であり、その間にＰＩＮダイオード２５，２７が
コンデンサ２３，２９を介して接続されている。２６、
２４、２８、３２、３５、３６は抵抗である。３１はＡ
ＧＣ制御端子であり、ＰＮＰトランジスタ３３をオンオ
フして電源３４を前記ＰＩＮダイオード２５，２７に与
えるようになっている。
【０００４】図５は、従来のＰＩＮダイオードを用いた
電子減衰回路の周波数伝達特性と入力インピーダンスの
周波数特性を示す図である。図４において、まずＡＧＣ
制御端子３１にローレベルが入力された場合、トランジ
スタ３３はオンする。トランジスタ３３がオンすると、
電源３４よりトランジスタ３３を介してＰＩＮダイオー
ド２５、２７に電流が流れ、ＰＩＮダイオード２５、２
７はオンし、周波数伝達特性はあまり減衰しない状態、
つまりロスの少ない状態になる。つまり図５のＡの状態
になる。次にハイレベルが入力された場合、トランジス
タ３３はオフする。トランジスタ３３がオフすると、Ｐ
ＩＮダイオード２５、２７には電流が流れず、ＰＩＮダ
イオード２５、２７はオフし、周波数伝達特性は減衰し
ていく状態になる。つまり図５のＢの状態になる。この
ように、ＢＳチューナに入力される入力レベルに応じて
ＡＧＣ制御端子３１に適当な電圧が入力され、利得が制
御される。
電子減衰回路の周波数伝達特性と入力インピーダンスの
周波数特性を示す図である。図４において、まずＡＧＣ
制御端子３１にローレベルが入力された場合、トランジ
スタ３３はオンする。トランジスタ３３がオンすると、
電源３４よりトランジスタ３３を介してＰＩＮダイオー
ド２５、２７に電流が流れ、ＰＩＮダイオード２５、２
７はオンし、周波数伝達特性はあまり減衰しない状態、
つまりロスの少ない状態になる。つまり図５のＡの状態
になる。次にハイレベルが入力された場合、トランジス
タ３３はオフする。トランジスタ３３がオフすると、Ｐ
ＩＮダイオード２５、２７には電流が流れず、ＰＩＮダ
イオード２５、２７はオフし、周波数伝達特性は減衰し
ていく状態になる。つまり図５のＢの状態になる。この
ように、ＢＳチューナに入力される入力レベルに応じて
ＡＧＣ制御端子３１に適当な電圧が入力され、利得が制
御される。
【０００５】
【発明が解決しようとする課題】しかしながら上記の構
成では、ＡＧＣ制御端子３１にローレベルが入力された
場合、ＰＩＮダイオード２５，２７に電流が流れ、ＰＩ
Ｎダイオード２５，２７はオンする。ＰＩＮダイオード
２５，２７がオンすると、周波数伝達特性が図５のＡの
状態のときには、入力インピーダンスは５０Ωに整合さ
れた状態であるが、ハイレベルが入力された場合、ＰＩ
Ｎダイオード２５，２７には電流が流れず、ＰＩＮダイ
オード２５，２７はオフする。ＰＩＮダイオード２５，
２７がオフするとＰＩＮダイオード２５，２７はオープ
ン状態になり、周波数伝達特性は、図５のＢの状態のと
きには入力インピーダンスは５０Ωに整合されてない状
態になるため、電子減衰回路の前段にある回路動作が不
安定になる。
成では、ＡＧＣ制御端子３１にローレベルが入力された
場合、ＰＩＮダイオード２５，２７に電流が流れ、ＰＩ
Ｎダイオード２５，２７はオンする。ＰＩＮダイオード
２５，２７がオンすると、周波数伝達特性が図５のＡの
状態のときには、入力インピーダンスは５０Ωに整合さ
れた状態であるが、ハイレベルが入力された場合、ＰＩ
Ｎダイオード２５，２７には電流が流れず、ＰＩＮダイ
オード２５，２７はオフする。ＰＩＮダイオード２５，
２７がオフするとＰＩＮダイオード２５，２７はオープ
ン状態になり、周波数伝達特性は、図５のＢの状態のと
きには入力インピーダンスは５０Ωに整合されてない状
態になるため、電子減衰回路の前段にある回路動作が不
安定になる。
【０００６】本発明は上記課題に鑑み、どの減衰量にお
いても入出力インピーダンスを５０Ωに整合させること
ができ、なおかつ、１５ｄＢ以上減衰させることができ
る電子減衰回路を提供することを目的とする。
いても入出力インピーダンスを５０Ωに整合させること
ができ、なおかつ、１５ｄＢ以上減衰させることができ
る電子減衰回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
の本発明の電子減衰回路は、第１のコンデンサーの一方
を入力端子とし、前記第１のコンデンサーのもう一方に
第１のＰＩＮダイオードのカソードを接続し、第１のＰ
ＩＮダイオードのアノードに第２のＰＩＮダイオードの
アノードを接続し、第１のＰＩＮダイオードのカソード
に、第３のＰＩＮダイオードのカソードを接続し、第１
のＰＩＮダイオードのカソードに第１の抵抗を接続し、
第１の抵抗のもう一方の端子を接地する。第１のＰＩＮ
ダイオードのアノードに第２の抵抗を接続し、第２の抵
抗のもう一方の端子を第１のＡＧＣ制御端子とする。第
３のＰＩＮダイオードのアノードに第３のコンデンサー
を接続し、第３のコンデンサーのもう１方の端子に第３
の抵抗を接続し、第３の抵抗のもう一方の端子を接地す
る。第２のＰＩＮダイオードのカソードに第４の抵抗を
接続し、第４の抵抗のもう一方の端子を接地する。第２
のＰＩＮダイオードのカソードに第２のコンデンサーを
接続し、第２のコンデンサーのもう一方の端子を出力端
子とする。第２のＰＩＮダイオードのカソードに第４の
ＰＩＮダイオードのカソードを接続し、第４のＰＩＮダ
イオードのアノードに第４のコンデンサーを接続し、第
４のコンデンサーのもう１方の端子に第５の抵抗を接続
し、第５の抵抗のもう一方の端子を接地する。第３のＰ
ＩＮダイオードのアノードと第３のコンデンサーの接続
点および、第４のＰＩＮダイオードのアノードと第４の
コンデンサーの接続点を第２のＡＧＣ制御端子として電
子減衰回路を構成している。
の本発明の電子減衰回路は、第１のコンデンサーの一方
を入力端子とし、前記第１のコンデンサーのもう一方に
第１のＰＩＮダイオードのカソードを接続し、第１のＰ
ＩＮダイオードのアノードに第２のＰＩＮダイオードの
アノードを接続し、第１のＰＩＮダイオードのカソード
に、第３のＰＩＮダイオードのカソードを接続し、第１
のＰＩＮダイオードのカソードに第１の抵抗を接続し、
第１の抵抗のもう一方の端子を接地する。第１のＰＩＮ
ダイオードのアノードに第２の抵抗を接続し、第２の抵
抗のもう一方の端子を第１のＡＧＣ制御端子とする。第
３のＰＩＮダイオードのアノードに第３のコンデンサー
を接続し、第３のコンデンサーのもう１方の端子に第３
の抵抗を接続し、第３の抵抗のもう一方の端子を接地す
る。第２のＰＩＮダイオードのカソードに第４の抵抗を
接続し、第４の抵抗のもう一方の端子を接地する。第２
のＰＩＮダイオードのカソードに第２のコンデンサーを
接続し、第２のコンデンサーのもう一方の端子を出力端
子とする。第２のＰＩＮダイオードのカソードに第４の
ＰＩＮダイオードのカソードを接続し、第４のＰＩＮダ
イオードのアノードに第４のコンデンサーを接続し、第
４のコンデンサーのもう１方の端子に第５の抵抗を接続
し、第５の抵抗のもう一方の端子を接地する。第３のＰ
ＩＮダイオードのアノードと第３のコンデンサーの接続
点および、第４のＰＩＮダイオードのアノードと第４の
コンデンサーの接続点を第２のＡＧＣ制御端子として電
子減衰回路を構成している。
【０００８】つぎに第１と第２のＰＮＰトランジスタの
エミッタ同士を接続し、エミッタに第６の抵抗を介して
電源と接続する。第２のトランジスタのベースから第７
の抵抗を介して電源と接続し、第２のトランジスタのベ
ースから第８の抵抗を介して接地する。第１のトランジ
スタのベースにＡＧＣ電圧を供給する。また第１のトラ
ンジスタのコレクタから第１のＡＧＣ制御端子へ制御電
圧を供給する。また第２のトランジスタのコレクタから
第２のＡＧＣ制御端子へ制御電圧を供給するようにして
制御電圧供給回路を構成している。
エミッタ同士を接続し、エミッタに第６の抵抗を介して
電源と接続する。第２のトランジスタのベースから第７
の抵抗を介して電源と接続し、第２のトランジスタのベ
ースから第８の抵抗を介して接地する。第１のトランジ
スタのベースにＡＧＣ電圧を供給する。また第１のトラ
ンジスタのコレクタから第１のＡＧＣ制御端子へ制御電
圧を供給する。また第２のトランジスタのコレクタから
第２のＡＧＣ制御端子へ制御電圧を供給するようにして
制御電圧供給回路を構成している。
【０００９】
【作用】本発明は上記した構成によって、ＢＳチューナ
に低レベルの信号が入力された場合、ＡＧＣ制御端子に
ローレベルが入力される。すると信号ラインとグランド
間に挿入されている第３、第４のＰＩＮダイオードを駆
動する第２トランジスタはオフする。よって第２のトラ
ンジスタに電流が流れず、第３、第４のＰＩＮダイオー
ドはオープン状態になる。また信号ラインに挿入されて
いる第１、第２のＰＩＮダイオードを駆動する第１のト
ランジスタは、オンするよって第１のトランジスタに電
流が流れ、第１、第２のＰＩＮダイオードはショート状
態になる。よって信号は減衰せずに伝送される。またこ
の場合の入力インピーダンスは、電子減衰器の出力に接
続されている素子の入力インピーダンスに依存する。ま
たＢＳチューナに強レベルの信号が入力された場合、Ａ
ＧＣ制御端子にハイレベルが入力される。すると信号ラ
インとグランド間に挿入されている第３、第４のＰＩＮ
ダイオードを駆動する第２のトランジスタはオンする。
よって第２のトランジスタに電流が流れ、第３、第４の
ＰＩＮダイオードはショート状態になる。またそのとき
信号ラインに挿入されている第１、第２のＰＩＮダイオ
ードを駆動する第１のトランジスタはオフする。よって
第１のトランジスタに電流が流れず、第１、第２のＰＩ
Ｎダイオードはオープン状態になる。よって信号は減衰
されて伝送される。またこの電子減衰器が減衰している
ときにおける入出力インピーダンスは、入出力側の信号
ラインとグランド間に挿入されている抵抗値となる。よ
ってこの抵抗値を５０Ωに近い抵抗値に選んでおくと、
どの減衰量に対してもほぼ５０Ωに整合させることがで
きる。以上のように、ＢＳチューナに入力される入力レ
ベルに応じて利得が制御され、またどの減衰量において
も入出力インピーダンスを５０Ωに整合させることがで
きる。
に低レベルの信号が入力された場合、ＡＧＣ制御端子に
ローレベルが入力される。すると信号ラインとグランド
間に挿入されている第３、第４のＰＩＮダイオードを駆
動する第２トランジスタはオフする。よって第２のトラ
ンジスタに電流が流れず、第３、第４のＰＩＮダイオー
ドはオープン状態になる。また信号ラインに挿入されて
いる第１、第２のＰＩＮダイオードを駆動する第１のト
ランジスタは、オンするよって第１のトランジスタに電
流が流れ、第１、第２のＰＩＮダイオードはショート状
態になる。よって信号は減衰せずに伝送される。またこ
の場合の入力インピーダンスは、電子減衰器の出力に接
続されている素子の入力インピーダンスに依存する。ま
たＢＳチューナに強レベルの信号が入力された場合、Ａ
ＧＣ制御端子にハイレベルが入力される。すると信号ラ
インとグランド間に挿入されている第３、第４のＰＩＮ
ダイオードを駆動する第２のトランジスタはオンする。
よって第２のトランジスタに電流が流れ、第３、第４の
ＰＩＮダイオードはショート状態になる。またそのとき
信号ラインに挿入されている第１、第２のＰＩＮダイオ
ードを駆動する第１のトランジスタはオフする。よって
第１のトランジスタに電流が流れず、第１、第２のＰＩ
Ｎダイオードはオープン状態になる。よって信号は減衰
されて伝送される。またこの電子減衰器が減衰している
ときにおける入出力インピーダンスは、入出力側の信号
ラインとグランド間に挿入されている抵抗値となる。よ
ってこの抵抗値を５０Ωに近い抵抗値に選んでおくと、
どの減衰量に対してもほぼ５０Ωに整合させることがで
きる。以上のように、ＢＳチューナに入力される入力レ
ベルに応じて利得が制御され、またどの減衰量において
も入出力インピーダンスを５０Ωに整合させることがで
きる。
【００１０】
【実施例】以下本発明の一実施例の電子減衰回路につい
て、図面を参照しながら説明する。図１は、本発明のＰ
ＩＮダイオードを用いた電子減衰回路の回路図を示す図
である。図２は、本発明のＰＩＮダイオードを用いた電
子減衰回路の利得を可変させたときの周波数伝達特性
と、入力インピーダンスの周波数特性を示す図である。
図３は、本発明のＰＩＮダイオードを用いた電子減衰回
路の利得を可変させたときの周波数伝達特性と出力イン
ピーダンスの周波数特性を示す図である。
て、図面を参照しながら説明する。図１は、本発明のＰ
ＩＮダイオードを用いた電子減衰回路の回路図を示す図
である。図２は、本発明のＰＩＮダイオードを用いた電
子減衰回路の利得を可変させたときの周波数伝達特性
と、入力インピーダンスの周波数特性を示す図である。
図３は、本発明のＰＩＮダイオードを用いた電子減衰回
路の利得を可変させたときの周波数伝達特性と出力イン
ピーダンスの周波数特性を示す図である。
【００１１】図１に示すように第１のコンデンサー２の
一方を入力端子１に接続し、前記第１のコンデンサー２
のもう一方に第１のＰＩＮダイオード６のカソードを接
続し、第１のＰＩＮダイオード６のアノードに第２のＰ
ＩＮダイオード９のアノードを接続し、第１のＰＩＮダ
イオード６のカソードに第３のＰＩＮダイオード８のカ
ソードを接続し、第１のＰＩＮダイオード６のカソード
に第１の抵抗７を接続し、第１の抵抗７のもう一方の端
子を接地する。第１のＰＩＮダイオード６のアノードに
第２の抵抗３を接続し、第２の抵抗３のもう一方の端子
を第１のＡＧＣ制御端子とする。第３のＰＩＮダイオー
ド８のアノードに第３のコンデンサー５を接続し、第３
のコンデンサー５のもう１方の端子に第３の抵抗４を接
続し、第３の抵抗４のもう一方の端子を接地する。第２
のＰＩＮダイオード９のカソードに第４の抵抗４を接続
し、第２の抵抗４１のもう一方の端子を接地する。第２
のＰＩＮダイオード９のカソードに第２のコンデンサー
１２を接続し、第２のコンデンサー１２のもう一方の端
子を出力端子１３に接続する。第２のＰＩＮダイオード
９のカソードに第４のＰＩＮダイオード４０のカソード
を接続し、第４のＰＩＮダイオード４０のアノードに第
４のコンデンサー１０を接続し、第４のコンデンサー１
０のもう１方の端子に第５の抵抗１１を接続し、第５の
抵抗１１のもう一方の端子を接地する。第３のＰＩＮダ
イオード８のアノードと第３のコンデンサー５の接続点
および、第４のＰＩＮダイオード４０のアノードと第４
のコンデンサー１０の接続点を第２のＡＧＣ制御端子と
して、電子減衰回路を構成している。
一方を入力端子１に接続し、前記第１のコンデンサー２
のもう一方に第１のＰＩＮダイオード６のカソードを接
続し、第１のＰＩＮダイオード６のアノードに第２のＰ
ＩＮダイオード９のアノードを接続し、第１のＰＩＮダ
イオード６のカソードに第３のＰＩＮダイオード８のカ
ソードを接続し、第１のＰＩＮダイオード６のカソード
に第１の抵抗７を接続し、第１の抵抗７のもう一方の端
子を接地する。第１のＰＩＮダイオード６のアノードに
第２の抵抗３を接続し、第２の抵抗３のもう一方の端子
を第１のＡＧＣ制御端子とする。第３のＰＩＮダイオー
ド８のアノードに第３のコンデンサー５を接続し、第３
のコンデンサー５のもう１方の端子に第３の抵抗４を接
続し、第３の抵抗４のもう一方の端子を接地する。第２
のＰＩＮダイオード９のカソードに第４の抵抗４を接続
し、第２の抵抗４１のもう一方の端子を接地する。第２
のＰＩＮダイオード９のカソードに第２のコンデンサー
１２を接続し、第２のコンデンサー１２のもう一方の端
子を出力端子１３に接続する。第２のＰＩＮダイオード
９のカソードに第４のＰＩＮダイオード４０のカソード
を接続し、第４のＰＩＮダイオード４０のアノードに第
４のコンデンサー１０を接続し、第４のコンデンサー１
０のもう１方の端子に第５の抵抗１１を接続し、第５の
抵抗１１のもう一方の端子を接地する。第３のＰＩＮダ
イオード８のアノードと第３のコンデンサー５の接続点
および、第４のＰＩＮダイオード４０のアノードと第４
のコンデンサー１０の接続点を第２のＡＧＣ制御端子と
して、電子減衰回路を構成している。
【００１２】つぎに第１と第２のＰＮＰトランジスタ２
０，２１のエミッタ同士を接続し、エミッタに第６の抵
抗を１４介して電源１５と接続する。第２のトランジス
タ２１のベースから第７の抵抗を介して電源１５と接続
し、第２のトランジスタ２１のベースから第８の抵抗１
７を介して接地する。第１のトランジスタ２０のベース
に、ＡＧＣ制御端子１８より第９の抵抗１９を介してＡ
ＧＣ電圧を供給する。また第１のトランジスタ２０のコ
レクタから第１のＡＧＣ制御端子へ制御電圧を供給す
る。また第２のトランジスタ２１のコレクタから第２の
ＡＧＣ制御端子へ制御電圧を供給するようにして制御電
圧供給回路を構成している。
０，２１のエミッタ同士を接続し、エミッタに第６の抵
抗を１４介して電源１５と接続する。第２のトランジス
タ２１のベースから第７の抵抗を介して電源１５と接続
し、第２のトランジスタ２１のベースから第８の抵抗１
７を介して接地する。第１のトランジスタ２０のベース
に、ＡＧＣ制御端子１８より第９の抵抗１９を介してＡ
ＧＣ電圧を供給する。また第１のトランジスタ２０のコ
レクタから第１のＡＧＣ制御端子へ制御電圧を供給す
る。また第２のトランジスタ２１のコレクタから第２の
ＡＧＣ制御端子へ制御電圧を供給するようにして制御電
圧供給回路を構成している。
【００１３】以上の構成において、以下動作原理を説明
する。ＢＳチューナに低レベルの信号が入力された場
合、ＡＧＣ制御端子１８にローレベルが入力される。す
ると信号ラインとグランド間に挿入されている第３、第
４のＰＩＮダイオード８，４０を駆動する第２のトラン
ジスタ２１はオフする。よって第２のトランジスタ２１
に電流が流れず、第３、第４のＰＩＮダイオード８，４
０はオープン状態になる。また信号ラインに挿入されて
いる第１、第２のＰＩＮダイオード６、９を駆動する第
１のトランジスタ２０はオンする。よって第１のトラン
ジスタ２０に電流が流れ、第１、第２のＰＩＮダイオー
ド６，９はショート状態になる。よって信号は減衰せず
に伝送される。またこの場合の入力インピーダンスは、
本実施例の電子減衰器の出力に接続されている素子の入
力インピーダンスに依存する。
する。ＢＳチューナに低レベルの信号が入力された場
合、ＡＧＣ制御端子１８にローレベルが入力される。す
ると信号ラインとグランド間に挿入されている第３、第
４のＰＩＮダイオード８，４０を駆動する第２のトラン
ジスタ２１はオフする。よって第２のトランジスタ２１
に電流が流れず、第３、第４のＰＩＮダイオード８，４
０はオープン状態になる。また信号ラインに挿入されて
いる第１、第２のＰＩＮダイオード６、９を駆動する第
１のトランジスタ２０はオンする。よって第１のトラン
ジスタ２０に電流が流れ、第１、第２のＰＩＮダイオー
ド６，９はショート状態になる。よって信号は減衰せず
に伝送される。またこの場合の入力インピーダンスは、
本実施例の電子減衰器の出力に接続されている素子の入
力インピーダンスに依存する。
【００１４】またＢＳチューナに強レベルの信号が入力
された場合、ＡＧＣ制御端子１８にハイレベルが入力さ
れる。すると信号ラインとグランド間に挿入されている
第３、第４のＰＩＮダイオード８，４０を駆動する第２
のトランジスタ２１はオンする。よって第２のトランジ
スタ２１に電流が流れ、第３、第４のＰＩＮダイオード
８，４０はショート状態になる。また信号ラインに挿入
されている第１、第２のＰＩＮダイオード６，９を駆動
する第１のトランジスタ２０はオフする。よって第１の
トランジスタ２０に電流が流れず、第１、第２のＰＩＮ
ダイオード６、９はオープン状態になる。よって信号は
減衰されて伝送される。
された場合、ＡＧＣ制御端子１８にハイレベルが入力さ
れる。すると信号ラインとグランド間に挿入されている
第３、第４のＰＩＮダイオード８，４０を駆動する第２
のトランジスタ２１はオンする。よって第２のトランジ
スタ２１に電流が流れ、第３、第４のＰＩＮダイオード
８，４０はショート状態になる。また信号ラインに挿入
されている第１、第２のＰＩＮダイオード６，９を駆動
する第１のトランジスタ２０はオフする。よって第１の
トランジスタ２０に電流が流れず、第１、第２のＰＩＮ
ダイオード６、９はオープン状態になる。よって信号は
減衰されて伝送される。
【００１５】またこの本実施例の電子減衰器が減衰して
いるときにおける入出力インピーダンスは、入出力側の
信号ラインとグランド間に挿入されている第３、第５の
抵抗４，１１によって決定される。よってこの抵抗値を
５０Ωに近い抵抗値に選んでおくと、どの減衰量に対し
てもほぼ５０Ωに整合させることができる。
いるときにおける入出力インピーダンスは、入出力側の
信号ラインとグランド間に挿入されている第３、第５の
抵抗４，１１によって決定される。よってこの抵抗値を
５０Ωに近い抵抗値に選んでおくと、どの減衰量に対し
てもほぼ５０Ωに整合させることができる。
【００１６】以上のように、ＢＳチューナおよびＣＳチ
ューナに入力される入力レベルに応じて、図２，３に示
すようにＢＳの第１中間周波数帯高周波信号を１５ｄＢ
以上の利得制御することが可能である。またどの減衰量
においても入出力インピーダンスを５０Ωに整合させる
ことができる。そして整合用の第３、第５の抵抗４，１
１を信号ラインと並列な第３、第４のＰＩＮダイオード
８，４０を介してグランドに接地しているため、伝送ロ
スを少なくすることができる。
ューナに入力される入力レベルに応じて、図２，３に示
すようにＢＳの第１中間周波数帯高周波信号を１５ｄＢ
以上の利得制御することが可能である。またどの減衰量
においても入出力インピーダンスを５０Ωに整合させる
ことができる。そして整合用の第３、第５の抵抗４，１
１を信号ラインと並列な第３、第４のＰＩＮダイオード
８，４０を介してグランドに接地しているため、伝送ロ
スを少なくすることができる。
【００１７】
【発明の効果】以上の実施例の説明より明らかなよう
に、本発明によればＢＳチューナに入力される入力レベ
ルに応じて利得が制御され、またどの減衰量においても
入出力インピーダンスを５０Ωに整合させることができ
る。
に、本発明によればＢＳチューナに入力される入力レベ
ルに応じて利得が制御され、またどの減衰量においても
入出力インピーダンスを５０Ωに整合させることができ
る。
【図１】本発明の一実施例の電子減衰回路の回路図
【図２】同電子減衰回路の利得を可変させたときの周波
数伝達特性と入力インピーダンスを示す図
数伝達特性と入力インピーダンスを示す図
【図３】同電子減衰回路の利得を可変させたときの周波
数伝達特性と出力インピーダンスの周波数特性を示す図
数伝達特性と出力インピーダンスの周波数特性を示す図
【図４】従来の電子減衰回路の回路図
【図５】同電子減衰回路の周波数伝達特性と入力インピ
ーダンスを示す図
ーダンスを示す図
１ 入力端子 ２ 第１のコンデンサ ３ 第２の抵抗 ４ 第３の抵抗 ５ 第３のコンデンサ ６ 第１のＰＩＮダイオード ７ 第１の抵抗 ８ 第３のＰＩＮダイオード ９ 第２のＰＩＮダイオード １０ 第４のコンデンサ １１ 第５の抵抗 １２ 第２のコンデンサ １３ 出力端子 １４ 第６の抵抗 １５ 電源 １６ 第７の抵抗 １７ 第８の抵抗 １８ ＡＧＣ制御端子 １９ 第９の抵抗 ２０ 第１のトランジスタ ２１ 第２のトランジスタ ４０ 第４のＰＩＮダイオード ４１ 第４の抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０４Ｂ 1/16 Ｒ 7739−5Ｋ
Claims (1)
- 【請求項１】 信号ライン上にアノード同志を接続した
第１、第２のＰＩＮダイオードを有し、前記第１、第２
のＰＩＮダイオードのカソードとグランド間にそれぞ
れ、第３、第４のＰＩＮダイオードとコンデンサと抵抗
の直列回路を設け、前記第１、第２のＰＩＮダイオード
のカソードとグランド間に抵抗を挿入して信号を減衰し
て伝送する主回路と、第１、第２のＰＮＰトランジスタ
のエミッタ同志を接続してなるＡＧＣ電圧制御回路を備
え、前記第１のトランジスタのベースへＡＧＣ電圧を供
給し、第１のＰＮＰトランジスタのコレクタから第１、
第２のＰＩＮダイオードの接続点へ制御電圧を供給し、
第２のＰＮＰトランジスタのコレクタから第３、第４の
ＰＩＮダイオードのアノードへ制御電圧を供給する制御
電圧供給手段を設けた電子減衰回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6021694A JPH07231236A (ja) | 1994-02-21 | 1994-02-21 | 電子減衰回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6021694A JPH07231236A (ja) | 1994-02-21 | 1994-02-21 | 電子減衰回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07231236A true JPH07231236A (ja) | 1995-08-29 |
Family
ID=12062182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6021694A Pending JPH07231236A (ja) | 1994-02-21 | 1994-02-21 | 電子減衰回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07231236A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008035419A (ja) * | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | カーラジオ用ｆｍアンプおよびそれを備えるｆｍ受信機 |
| WO2009084098A1 (ja) * | 2007-12-27 | 2009-07-09 | Mitsumi Electric Co., Ltd. | カーラジオ用ｆｍアンプおよびそれを備えるｆｍ受信機 |
| JP2011015070A (ja) * | 2009-06-30 | 2011-01-20 | Toshiba Corp | 高周波信号の分配装置及び分配方法及びテレビジョン信号受信装置 |
-
1994
- 1994-02-21 JP JP6021694A patent/JPH07231236A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008035419A (ja) * | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | カーラジオ用ｆｍアンプおよびそれを備えるｆｍ受信機 |
| WO2009084098A1 (ja) * | 2007-12-27 | 2009-07-09 | Mitsumi Electric Co., Ltd. | カーラジオ用ｆｍアンプおよびそれを備えるｆｍ受信機 |
| JP2011015070A (ja) * | 2009-06-30 | 2011-01-20 | Toshiba Corp | 高周波信号の分配装置及び分配方法及びテレビジョン信号受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480071B1 (ko) | 가변 감쇠기 | |
| US5994963A (en) | Amplifier circuit and multistage amplifier circuit | |
| US20040124917A1 (en) | Variable gain amplifier | |
| US6624700B2 (en) | Radio frequency power amplifier for cellular telephones | |
| EP0601888B1 (en) | Variable gain RF amplifier with linear gain control | |
| JPH07231236A (ja) | 電子減衰回路 | |
| US7345556B2 (en) | Variable attenuation circuit having large attenuation amount with small circuit size | |
| CN107222174B (zh) | 一种低损耗自适应偏置电路及无线发射系统 | |
| JPH1022754A (ja) | Ａｇｃ回路 | |
| JPH0314818Y2 (ja) | ||
| JP2606165B2 (ja) | インピーダンス整合回路 | |
| US6518843B1 (en) | Variable gain type amplifier | |
| JPH07176984A (ja) | 電子減衰回路 | |
| JPH0230202B2 (ja) | Ritokukahenzofukukairo | |
| JPH05183360A (ja) | 自動利得制御装置 | |
| KR100190610B1 (ko) | 자동 이득 제어 회로 | |
| JP2864688B2 (ja) | 高周波復調回路 | |
| JPH04306907A (ja) | 高周波増幅装置 | |
| JPH0510843B2 (ja) | ||
| JP3049718B2 (ja) | 屋内受信機 | |
| KR0133088Y1 (ko) | 튜너의 알에프 신호 감쇄기 | |
| JPH0687532B2 (ja) | 自動利得制御回路 | |
| KR200182977Y1 (ko) | 저잡음 증폭기 이득조정회로 | |
| JPS62278812A (ja) | Ａｇｃ回路 | |
| KR0133541Y1 (ko) | 가변 감쇄기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |