JPH07230542A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH07230542A JPH07230542A JP6019524A JP1952494A JPH07230542A JP H07230542 A JPH07230542 A JP H07230542A JP 6019524 A JP6019524 A JP 6019524A JP 1952494 A JP1952494 A JP 1952494A JP H07230542 A JPH07230542 A JP H07230542A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image data
- register
- microprocessor
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 マイクロプロセッサの負荷を軽減し、二値画
像データの鏡像処理を高速に行う。 【構成】 二値画像データを鏡像処理するために、第
１，第２の回路１３ａ，１３ｂおよび反転回路１３ｃで
構成されるセレクタ１３と、レジスタ１４とからなる専
用回路１２を設けている。入力部１１とレジスタ１４と
の間に第１の回路１３ａと第２の回路１３ｂとが並列接
続され、第１の回路１３ａは、入力部１１からの二値画
像データの上位ビットから下位ビットまでの順位を同順
位としてレジスタ１４に接続し、第２の回路１３ｂは、
入力部１１からの二値画像データの上位ビットから下位
ビットまでの順位を逆にしてレジスタ１４に接続してい
る。マイクロプロセッサ１５からの制御信号Ｓにより、
第２の回路１３ｂを通過状態としたときは第１の回路１
３ａを遮断状態とするとともに、第１の回路１３ａを通
過状態としたときは第２の回路１３ｂを遮断状態とす
る。
像データの鏡像処理を高速に行う。 【構成】 二値画像データを鏡像処理するために、第
１，第２の回路１３ａ，１３ｂおよび反転回路１３ｃで
構成されるセレクタ１３と、レジスタ１４とからなる専
用回路１２を設けている。入力部１１とレジスタ１４と
の間に第１の回路１３ａと第２の回路１３ｂとが並列接
続され、第１の回路１３ａは、入力部１１からの二値画
像データの上位ビットから下位ビットまでの順位を同順
位としてレジスタ１４に接続し、第２の回路１３ｂは、
入力部１１からの二値画像データの上位ビットから下位
ビットまでの順位を逆にしてレジスタ１４に接続してい
る。マイクロプロセッサ１５からの制御信号Ｓにより、
第２の回路１３ｂを通過状態としたときは第１の回路１
３ａを遮断状態とするとともに、第１の回路１３ａを通
過状態としたときは第２の回路１３ｂを遮断状態とす
る。
Description
【０００１】
【産業上の利用分野】この発明は、画像の反転処理等に
用いられ、二値画像データの鏡像処理を行う画像処理装
置に関するものである。
用いられ、二値画像データの鏡像処理を行う画像処理装
置に関するものである。
【０００２】
【従来の技術】従来、二値画像データの鏡像処理につい
ては、マイクロプロセッサ等を用いて、プログラムによ
り実現されていることが多い。そのマイクロプロセッサ
が扱う画像データ量は、近年益々莫大になっている。な
お、二値画像データの鏡像処理は、通常の二値画像デー
タを上下または左右に反転させて出力する。
ては、マイクロプロセッサ等を用いて、プログラムによ
り実現されていることが多い。そのマイクロプロセッサ
が扱う画像データ量は、近年益々莫大になっている。な
お、二値画像データの鏡像処理は、通常の二値画像デー
タを上下または左右に反転させて出力する。
【０００３】図２はマイクロプロセッサを用いた従来の
画像処理装置の構成を示すブロック図である。図２にお
いて、１は画像データの入力部、２はマイクロプロセッ
サ、３はマイクロプロセッサ２に内蔵されている各種処
理を実現するためのプログラムを格納した記憶部、４は
マイクロプロセッサ２内部で処理を行う演算部、５はマ
イクロプロセッサ２を制御する制御部、６は処理データ
を表示する表示装置である。
画像処理装置の構成を示すブロック図である。図２にお
いて、１は画像データの入力部、２はマイクロプロセッ
サ、３はマイクロプロセッサ２に内蔵されている各種処
理を実現するためのプログラムを格納した記憶部、４は
マイクロプロセッサ２内部で処理を行う演算部、５はマ
イクロプロセッサ２を制御する制御部、６は処理データ
を表示する表示装置である。
【０００４】以上のように構成された従来の画像処理装
置における二値画像データの鏡像処理について説明す
る。画像データの入力部１から入力される画像データ
は、記憶部３に格納されたプログラムを制御部５が実行
することによって、マイクロプロセッサ２に取り込まれ
る。そして演算部４の中で二値画像データの鏡像処理が
行われ、表示装置６に処理されたデータが転送されて、
画像データが表示される。
置における二値画像データの鏡像処理について説明す
る。画像データの入力部１から入力される画像データ
は、記憶部３に格納されたプログラムを制御部５が実行
することによって、マイクロプロセッサ２に取り込まれ
る。そして演算部４の中で二値画像データの鏡像処理が
行われ、表示装置６に処理されたデータが転送されて、
画像データが表示される。
【０００５】図３は図２の演算部４の内部で行われる鏡
像処理を説明するための図である。図３において、７，
８は演算部４に内蔵されているレジスタである。マイク
ロプロセッサ２に取り込まれた画像データは、演算部４
内のレジスタ７に格納される。レジスタ７では取り込ん
だデータＤ1 〜Ｄ4 を左シフトした後、レジスタ８に送
り出す。レジスタ８はレジスタ７から送出されたデータ
Ｄ1 〜Ｄ 4 を右シフトで取り込む。このような操作によ
って、二値画像データの鏡像処理が実現され、表示装置
６へ出力される。
像処理を説明するための図である。図３において、７，
８は演算部４に内蔵されているレジスタである。マイク
ロプロセッサ２に取り込まれた画像データは、演算部４
内のレジスタ７に格納される。レジスタ７では取り込ん
だデータＤ1 〜Ｄ4 を左シフトした後、レジスタ８に送
り出す。レジスタ８はレジスタ７から送出されたデータ
Ｄ1 〜Ｄ 4 を右シフトで取り込む。このような操作によ
って、二値画像データの鏡像処理が実現され、表示装置
６へ出力される。
【０００６】
【発明が解決しようとする課題】上記従来の画像処理装
置では、二値画像データの鏡像処理をマイクロプロセッ
サ２の内部で行っているため、処理する画像データ量が
莫大になり、マイクロプロセッサ２にかかる負荷が大き
くなっている。また、マイクロプロセッサ２内に画像デ
ータを取り込んで処理を行うために、処理に非常に時間
がかかる。そのため、処理速度の高速化が難しい。
置では、二値画像データの鏡像処理をマイクロプロセッ
サ２の内部で行っているため、処理する画像データ量が
莫大になり、マイクロプロセッサ２にかかる負荷が大き
くなっている。また、マイクロプロセッサ２内に画像デ
ータを取り込んで処理を行うために、処理に非常に時間
がかかる。そのため、処理速度の高速化が難しい。
【０００７】この発明は上記従来の問題点を改善するた
めに、マイクロプロセッサの負荷を軽減し、二値画像デ
ータの鏡像処理を高速に行うことのできる画像処理装置
を提供することを目的とする。
めに、マイクロプロセッサの負荷を軽減し、二値画像デ
ータの鏡像処理を高速に行うことのできる画像処理装置
を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、この発明の画像処理装置は、画像データを処理する
マイクロプロセッサと、複数ビットの二値画像データを
入力する入力部と、表示装置へ処理データを出力するレ
ジスタと、入力部とレジスタとの間に並列接続され入力
部からの複数ビットの二値画像データを遮断および通過
させる第１および第２の回路とを備えている。第１の回
路は入力部からの複数ビットの二値画像データの上位ビ
ットから下位ビットまでの順位を同順位としてレジスタ
に接続し、第２の回路は入力部からの複数ビットの二値
画像データの上位ビットから下位ビットまでの順位を逆
にしてレジスタに接続している。そして、マイクロプロ
セッサからの制御信号により、第２の回路を通過状態と
したときは第１の回路を遮断状態とするとともに、第１
の回路を通過状態としたときは第２の回路を遮断状態と
するようにしている。
に、この発明の画像処理装置は、画像データを処理する
マイクロプロセッサと、複数ビットの二値画像データを
入力する入力部と、表示装置へ処理データを出力するレ
ジスタと、入力部とレジスタとの間に並列接続され入力
部からの複数ビットの二値画像データを遮断および通過
させる第１および第２の回路とを備えている。第１の回
路は入力部からの複数ビットの二値画像データの上位ビ
ットから下位ビットまでの順位を同順位としてレジスタ
に接続し、第２の回路は入力部からの複数ビットの二値
画像データの上位ビットから下位ビットまでの順位を逆
にしてレジスタに接続している。そして、マイクロプロ
セッサからの制御信号により、第２の回路を通過状態と
したときは第１の回路を遮断状態とするとともに、第１
の回路を通過状態としたときは第２の回路を遮断状態と
するようにしている。
【０００９】
【作用】この発明の構成によれば、二値画像データの鏡
像処理を行う場合には、マイクロプロセッサからの制御
信号により第２の回路を通過状態とし第１の回路を遮断
状態とすることにより、入力部へ入力した複数ビットの
二値画像データは第２の回路を通過し、上位ビットから
下位ビットまでの順位を逆にしてレジスタへ入力され、
さらにレジスタから表示装置へ出力される。このよう
に、マイクロプロセッサ内で処理を行わないため、マイ
クロプロセッサの負荷を軽減することができる。さら
に、従来の鏡像処理のようなデータのシフトを行わない
ため、二値画像データの鏡像処理について高速化を図る
ことができる。
像処理を行う場合には、マイクロプロセッサからの制御
信号により第２の回路を通過状態とし第１の回路を遮断
状態とすることにより、入力部へ入力した複数ビットの
二値画像データは第２の回路を通過し、上位ビットから
下位ビットまでの順位を逆にしてレジスタへ入力され、
さらにレジスタから表示装置へ出力される。このよう
に、マイクロプロセッサ内で処理を行わないため、マイ
クロプロセッサの負荷を軽減することができる。さら
に、従来の鏡像処理のようなデータのシフトを行わない
ため、二値画像データの鏡像処理について高速化を図る
ことができる。
【００１０】また、二値画像データの鏡像処理を行わな
い場合には、マイクロプロセッサからの制御信号により
第１の回路を通過状態とし第２の回路を遮断状態とする
ことにより、入力部へ入力した複数ビットの二値画像デ
ータは第１の回路を通過してビット順位はそのままでレ
ジスタへ入力され、さらにレジスタから表示装置へ出力
される。
い場合には、マイクロプロセッサからの制御信号により
第１の回路を通過状態とし第２の回路を遮断状態とする
ことにより、入力部へ入力した複数ビットの二値画像デ
ータは第１の回路を通過してビット順位はそのままでレ
ジスタへ入力され、さらにレジスタから表示装置へ出力
される。
【００１１】
【実施例】以下、この発明の一実施例について説明す
る。図１はこの発明の一実施例の画像処理装置の構成を
示すブロック図である。図１において、１１は４ビット
の二値画像データを入力する入力部である。１２は二値
画像データを鏡像処理するための専用回路である。１３
は第１の回路１３ａおよび第２の回路１３ｂのうち一方
を選択してデータを出力するセレクタである。１４はレ
ジスタ、１５は専用回路１２を制御するマイクロプロセ
ッサであり、１６はレジスタ１４の出力する処理データ
を表示するＣＲＴ等の表示装置である。
る。図１はこの発明の一実施例の画像処理装置の構成を
示すブロック図である。図１において、１１は４ビット
の二値画像データを入力する入力部である。１２は二値
画像データを鏡像処理するための専用回路である。１３
は第１の回路１３ａおよび第２の回路１３ｂのうち一方
を選択してデータを出力するセレクタである。１４はレ
ジスタ、１５は専用回路１２を制御するマイクロプロセ
ッサであり、１６はレジスタ１４の出力する処理データ
を表示するＣＲＴ等の表示装置である。
【００１２】この画像処理装置は、二値画像データを鏡
像処理するための専用回路１２が設けられている。専用
回路１２は、第１の回路１３ａ，第２の回路１３ｂおよ
び反転回路１３ｃで構成されるセレクタ１３と、レジス
タ１４とからなる。入力部１１とレジスタ１４との間に
第１の回路１３ａと第２の回路１３ｂとが並列接続され
ている。第１の回路１３ａは、４個のトライステートバ
ッファからなり、入力部１１からの４ビットの二値画像
データの上位ビットから下位ビットまでの順位を同順位
としてレジスタ１４に接続している。第２の回路１３ｂ
は、４個のトライステートバッファからなり、入力部１
１からの４ビットの二値画像データの上位ビットから下
位ビットまでの順位を逆にしてレジスタ１４に接続して
いる。そして、マイクロプロセッサ１５からの制御信号
Ｓは第２の回路１３ｂに入力されるとともに、反転回路
１３ｃにより反転された信号が第１の回路１３ａに入力
される。すなわち、マイクロプロセッサ１５からの制御
信号Ｓにより、第２の回路１３ｂを通過状態としたとき
は第１の回路１３ａを遮断状態とするとともに、第１の
回路１３ａを通過状態としたときは第２の回路１３ｂを
遮断状態とするようにしている。
像処理するための専用回路１２が設けられている。専用
回路１２は、第１の回路１３ａ，第２の回路１３ｂおよ
び反転回路１３ｃで構成されるセレクタ１３と、レジス
タ１４とからなる。入力部１１とレジスタ１４との間に
第１の回路１３ａと第２の回路１３ｂとが並列接続され
ている。第１の回路１３ａは、４個のトライステートバ
ッファからなり、入力部１１からの４ビットの二値画像
データの上位ビットから下位ビットまでの順位を同順位
としてレジスタ１４に接続している。第２の回路１３ｂ
は、４個のトライステートバッファからなり、入力部１
１からの４ビットの二値画像データの上位ビットから下
位ビットまでの順位を逆にしてレジスタ１４に接続して
いる。そして、マイクロプロセッサ１５からの制御信号
Ｓは第２の回路１３ｂに入力されるとともに、反転回路
１３ｃにより反転された信号が第１の回路１３ａに入力
される。すなわち、マイクロプロセッサ１５からの制御
信号Ｓにより、第２の回路１３ｂを通過状態としたとき
は第１の回路１３ａを遮断状態とするとともに、第１の
回路１３ａを通過状態としたときは第２の回路１３ｂを
遮断状態とするようにしている。
【００１３】以上のように構成されるこの実施例の画像
処理装置における二値画像データの鏡像処理について説
明する。入力部１１から入力された４ビットの二値画像
データは、専用回路１２に入力される。専用回路１２に
内蔵されているセレクタ１３では、鏡像処理を行う場合
には、マイクロプロセッサ１５からの制御信号Ｓによっ
て第２の回路１３ｂを選択し、第２の回路１３ｂで処理
されたデータをレジスタ１４に取り込み、レジスタ１４
から表示装置１６へ出力する。また、鏡像処理を行わな
い場合には、セレクタ１３は、マイクロプロセッサ１５
からの制御信号Ｓによって第１の回路１３ａを選択し、
第１の回路１３ａのデータをレジスタ１４に取り込み、
表示装置１６へ出力する。
処理装置における二値画像データの鏡像処理について説
明する。入力部１１から入力された４ビットの二値画像
データは、専用回路１２に入力される。専用回路１２に
内蔵されているセレクタ１３では、鏡像処理を行う場合
には、マイクロプロセッサ１５からの制御信号Ｓによっ
て第２の回路１３ｂを選択し、第２の回路１３ｂで処理
されたデータをレジスタ１４に取り込み、レジスタ１４
から表示装置１６へ出力する。また、鏡像処理を行わな
い場合には、セレクタ１３は、マイクロプロセッサ１５
からの制御信号Ｓによって第１の回路１３ａを選択し、
第１の回路１３ａのデータをレジスタ１４に取り込み、
表示装置１６へ出力する。
【００１４】以上のようにこの実施例によれば、二値画
像データの鏡像処理用に専用回路１２を設けることによ
り、マイクロプロセッサ１５の負荷を軽減し、しかも二
値画像データの鏡像処理について従来の鏡像処理のよう
なデータのシフトを行なわないので、高速化を図ること
ができる。なお、この実施例では、４ビットの二値画像
データを処理する画像処理装置について示したが、これ
は一例であり、４ビットに限られるものではない。
像データの鏡像処理用に専用回路１２を設けることによ
り、マイクロプロセッサ１５の負荷を軽減し、しかも二
値画像データの鏡像処理について従来の鏡像処理のよう
なデータのシフトを行なわないので、高速化を図ること
ができる。なお、この実施例では、４ビットの二値画像
データを処理する画像処理装置について示したが、これ
は一例であり、４ビットに限られるものではない。
【００１５】
【発明の効果】この発明の画像処理装置は、二値画像デ
ータの鏡像処理を行う場合には、マイクロプロセッサか
らの制御信号により第２の回路を通過状態とし第１の回
路を遮断状態とすることにより、入力部へ入力した複数
ビットの二値画像データは第２の回路を通過し、上位ビ
ットから下位ビットまでの順位を逆にしてレジスタへ入
力され、さらにレジスタから表示装置へ出力される。こ
のように、マイクロプロセッサ内で処理を行わないた
め、マイクロプロセッサの負荷を軽減することができ
る。さらに、従来の鏡像処理のようなデータのシフトを
行わないため、二値画像データの鏡像処理について高速
化を図ることができる。
ータの鏡像処理を行う場合には、マイクロプロセッサか
らの制御信号により第２の回路を通過状態とし第１の回
路を遮断状態とすることにより、入力部へ入力した複数
ビットの二値画像データは第２の回路を通過し、上位ビ
ットから下位ビットまでの順位を逆にしてレジスタへ入
力され、さらにレジスタから表示装置へ出力される。こ
のように、マイクロプロセッサ内で処理を行わないた
め、マイクロプロセッサの負荷を軽減することができ
る。さらに、従来の鏡像処理のようなデータのシフトを
行わないため、二値画像データの鏡像処理について高速
化を図ることができる。
【図１】この発明の一実施例の画像処理装置の構成を示
すブロック図である。
すブロック図である。
【図２】従来の画像処理装置の構成を示すブロック図で
ある。
ある。
【図３】従来の画像処理装置における二値画像データの
鏡像処理を説明するための図である。
鏡像処理を説明するための図である。
１１ 入力部 １３ａ 第１の回路 １３ｂ 第２の回路 １３ｃ 反転回路 １４ レジスタ １５ マイクロプロセッサ １６ 表示装置 Ｓ 制御信号
Claims (1)
- 【請求項１】 画像データを処理するマイクロプロセッ
サと、複数ビットの二値画像データを入力する入力部
と、表示装置へ処理データを出力するレジスタと、前記
入力部と前記レジスタとの間に並列接続され前記入力部
からの複数ビットの二値画像データを遮断および通過さ
せる第１および第２の回路とを備え、 前記第１の回路は前記入力部からの複数ビットの二値画
像データの上位ビットから下位ビットまでの順位を同順
位として前記レジスタに接続し、前記第２の回路は前記
入力部からの複数ビットの二値画像データの上位ビット
から下位ビットまでの順位を逆にして前記レジスタに接
続し、 前記マイクロプロセッサからの制御信号により、前記第
２の回路を通過状態としたときは前記第１の回路を遮断
状態とするとともに、前記第１の回路を通過状態とした
ときは前記第２の回路を遮断状態とするようにした画像
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6019524A JPH07230542A (ja) | 1994-02-16 | 1994-02-16 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6019524A JPH07230542A (ja) | 1994-02-16 | 1994-02-16 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07230542A true JPH07230542A (ja) | 1995-08-29 |
Family
ID=12001736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6019524A Pending JPH07230542A (ja) | 1994-02-16 | 1994-02-16 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07230542A (ja) |
-
1994
- 1994-02-16 JP JP6019524A patent/JPH07230542A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896307A (en) | Method for handling an underflow condition in a processor | |
| US5905661A (en) | Method for handling an overflow condition in a processor | |
| EP0686910A1 (en) | Data processing system having a saturation arithmetic operation function | |
| US6499046B1 (en) | Saturation detection apparatus and method therefor | |
| JPH07230542A (ja) | 画像処理装置 | |
| JPH0353668B2 (ja) | ||
| US5649172A (en) | Color mixing device using a high speed image register | |
| JPS60262243A (ja) | 高速演算装置 | |
| JP2893350B2 (ja) | データ処理装置、画像処理装置、シフトレジスタ回路、ルックアップテーブル回路、演算回路、画像処理システム | |
| JPH0433477A (ja) | ガンマ補償方式 | |
| JP3110072B2 (ja) | 事前正規化回路 | |
| JPS62106555A (ja) | デ−タ処理装置 | |
| JPH05314256A (ja) | 画像データ処理装置 | |
| JPH06214673A (ja) | コンピュータにおける論理関数生成器 | |
| JP3331682B2 (ja) | 演算装置 | |
| JPH0553759A (ja) | 固定小数点演算ユニツト | |
| JPS6399609A (ja) | デイジタル演算回路 | |
| JPH06149564A (ja) | 命令制御装置 | |
| JPH04235619A (ja) | 情報処理装置 | |
| JPH04283828A (ja) | データのゼロ判定装置 | |
| JPH0439095B2 (ja) | ||
| JPH0764768A (ja) | 絶対値累積加算装置 | |
| JPS63108859A (ja) | 画像処理装置 | |
| JPH05284041A (ja) | 非線形特性出力回路 | |
| JPS61139888A (ja) | 画像演算装置 |