JPH0722768Y2 - ドロツプアウト検出回路 - Google Patents
ドロツプアウト検出回路Info
- Publication number
- JPH0722768Y2 JPH0722768Y2 JP1986137350U JP13735086U JPH0722768Y2 JP H0722768 Y2 JPH0722768 Y2 JP H0722768Y2 JP 1986137350 U JP1986137350 U JP 1986137350U JP 13735086 U JP13735086 U JP 13735086U JP H0722768 Y2 JPH0722768 Y2 JP H0722768Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- dropout
- level
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、磁気記録媒体や光学記録媒体等から再生され
る再生信号の欠落を検出するドロップアウト検出回路に
関し、例えばビデオテープレコーダやレーザディスクプ
レーヤ等に適用される。
る再生信号の欠落を検出するドロップアウト検出回路に
関し、例えばビデオテープレコーダやレーザディスクプ
レーヤ等に適用される。
本考案は、ビデオテープレコーダやレーザディスクプレ
ーヤ等に適用されるドロップアウト検出回路において、
記録媒体から再生される再生信号をヒステリシスの与え
られたレベルコンパレータにて正負両レベルでレベル弁
別して、その出力パルスについて正負両エッジトリガの
リトリガブルモノステーブルマルチバイブレータにより
パルス弁別することによって、簡単な構成でドロップア
ウト検出を高精度に行い得るようにしたものである。
ーヤ等に適用されるドロップアウト検出回路において、
記録媒体から再生される再生信号をヒステリシスの与え
られたレベルコンパレータにて正負両レベルでレベル弁
別して、その出力パルスについて正負両エッジトリガの
リトリガブルモノステーブルマルチバイブレータにより
パルス弁別することによって、簡単な構成でドロップア
ウト検出を高精度に行い得るようにしたものである。
一般に、ビデオテープレコーダやレーザディスクプレー
ヤ等の再生系においては、再生RF信号が欠落すると復調
出力中に過大なノイズが発生して画質劣化を生ずるの
で、上記再生RF信号の欠落を検出して欠落部分の情報を
補償するドロップアウト補償が行われている。
ヤ等の再生系においては、再生RF信号が欠落すると復調
出力中に過大なノイズが発生して画質劣化を生ずるの
で、上記再生RF信号の欠落を検出して欠落部分の情報を
補償するドロップアウト補償が行われている。
従来、ビデオ信号の再生系におけるドロップアウト補償
は、再生RF信号のエンベロープ検波出力をレベル弁別す
ることによってドロップアウトすなわち信号の欠落部分
を検出し、ビデオ信号の垂直相関性を利用して欠落部分
の情報を１水平走査期間前の情報に置き換えることによ
り行っていた。
は、再生RF信号のエンベロープ検波出力をレベル弁別す
ることによってドロップアウトすなわち信号の欠落部分
を検出し、ビデオ信号の垂直相関性を利用して欠落部分
の情報を１水平走査期間前の情報に置き換えることによ
り行っていた。
ところで、上述のように再生RF信号のエンベローブ検波
出力をレベル弁別してドロップアウト検出を行う従来の
ドロップアウト検出回路では、連続的に発生したドロッ
プアウトの検出を行うことはできても、極めて時間の短
いドロップアウトを検出することは困難であった。ま
た、高品位テレビジョン信号の記録再生系では、再生RF
信号の半波長分のドロップアウトまで補償できるように
する必要があり、上記再生RF信号の信号レベルとともに
波長の識別機能を有する極めて複雑な回路構成のドロッ
プアウト検出回路が使用されていた。
出力をレベル弁別してドロップアウト検出を行う従来の
ドロップアウト検出回路では、連続的に発生したドロッ
プアウトの検出を行うことはできても、極めて時間の短
いドロップアウトを検出することは困難であった。ま
た、高品位テレビジョン信号の記録再生系では、再生RF
信号の半波長分のドロップアウトまで補償できるように
する必要があり、上記再生RF信号の信号レベルとともに
波長の識別機能を有する極めて複雑な回路構成のドロッ
プアウト検出回路が使用されていた。
そこで、本考案は、上述の如き従来の問題点に鑑み、簡
単な回路構成で記録媒体から再生される再生RF信号の半
波長分のドロップアウトまで確実に検出できるようにし
た新規な構成のドロップアウト検出回路を構成すること
を目的とするものである。
単な回路構成で記録媒体から再生される再生RF信号の半
波長分のドロップアウトまで確実に検出できるようにし
た新規な構成のドロップアウト検出回路を構成すること
を目的とするものである。
本考案に係るドロップアウト検出回路は、上述の問題点
を解決するために、帰還量が可変設定可能な帰還ループ
を介して帰還をかけることによりヒステリシスの与えら
れたレベルコンパレータと、上記レベルコンパレータの
出力が供給される正負両エッジトリガのリトリガブルモ
ノステーブルマルチバイブレータと、上記リトリガブル
モノステーブルマルチバイブレータの出力のパルス幅を
広げるパルス成形回路とを備えて成ることを特徴として
いる。
を解決するために、帰還量が可変設定可能な帰還ループ
を介して帰還をかけることによりヒステリシスの与えら
れたレベルコンパレータと、上記レベルコンパレータの
出力が供給される正負両エッジトリガのリトリガブルモ
ノステーブルマルチバイブレータと、上記リトリガブル
モノステーブルマルチバイブレータの出力のパルス幅を
広げるパルス成形回路とを備えて成ることを特徴として
いる。
本考案に係るドロップアウト検出回路では、記録媒体か
ら再生される再生信号をヒステリシスの与えられたレベ
ルコンパレータにて正負両レベルでレベル弁別すること
によりパルス信号に変換して正負両エッジトリガのリト
リガブルモノステーブルマルチバイブレータによりパル
ス弁別することによってドロップアウト検出を行う。
ら再生される再生信号をヒステリシスの与えられたレベ
ルコンパレータにて正負両レベルでレベル弁別すること
によりパルス信号に変換して正負両エッジトリガのリト
リガブルモノステーブルマルチバイブレータによりパル
ス弁別することによってドロップアウト検出を行う。
以下、本考案に係るドロップアウト検出回路の一実施例
について、図面に従い詳細に説明する。
について、図面に従い詳細に説明する。
第１図のブロック図に示す実施例において、信号入力端
子１には、図示しない再生ヘッドにて記録媒体から再生
された再生RF信号が入力信号（Sin）として供給され
る。上記入力信号（Sin）は、バッファ増幅器２を介し
てレベルコンパレータ３に供給されている。
子１には、図示しない再生ヘッドにて記録媒体から再生
された再生RF信号が入力信号（Sin）として供給され
る。上記入力信号（Sin）は、バッファ増幅器２を介し
てレベルコンパレータ３に供給されている。
上記レベルコンパレータ３は、その反転出力端がコンデ
ンサ4,抵抗５と可変抵抗６の直列回路を介して接地さ
れ、その反転入力端が上記可変抵抗６の可動端子6Aに接
続されており、上記コンデンサ4,抵抗５と可変抵抗６か
ら成る帰還回路７を介して正帰還がかけられることによ
り、コンパレータレベルにヒステリシスが与えられ、上
記入力信号（Sin）の信号レベルを正極性側コンパレー
タレベル（＋Ｌ）および負極性側コンパレータレベル
（−Ｌ）と比較して上記入力信号（Sin）をパルス化す
るヒステリシスコンパレータとして動作するようになっ
ている。このレベルコンパレータ３は、例えば第２図
（Ａ）に示すようにドロップアウト（DO）により信号レ
ベルが低下している部分のある入力信号（Sin）に対し
て、第２図（Ｂ）に示すように、上記各コンパレータレ
ベル（＋Ｌ），（−Ｌ）以上の信号レベルを有する部分
では上記入力信号（Sin）の周期（ＴRF）に対応するパ
ルス幅（ＰRF）を有し、上記ドロップアウト（DO）によ
り信号レベルが上記正極性側コンパレータレベル（＋
Ｌ）あるいは負極性側コンパレータレベル（−Ｌ）より
も低下した部分では上記パルス幅（ＰRF）よりも少なく
とも３倍以上のパルス幅（ＰDO）となるパルス信号（Ｑ
0）を形成して、このパルス信号（Ｑ0）を非反転出力端
からリトリガブルモノステーブルマルチバイブレータ８
のトリガ入力端に供給する。
ンサ4,抵抗５と可変抵抗６の直列回路を介して接地さ
れ、その反転入力端が上記可変抵抗６の可動端子6Aに接
続されており、上記コンデンサ4,抵抗５と可変抵抗６か
ら成る帰還回路７を介して正帰還がかけられることによ
り、コンパレータレベルにヒステリシスが与えられ、上
記入力信号（Sin）の信号レベルを正極性側コンパレー
タレベル（＋Ｌ）および負極性側コンパレータレベル
（−Ｌ）と比較して上記入力信号（Sin）をパルス化す
るヒステリシスコンパレータとして動作するようになっ
ている。このレベルコンパレータ３は、例えば第２図
（Ａ）に示すようにドロップアウト（DO）により信号レ
ベルが低下している部分のある入力信号（Sin）に対し
て、第２図（Ｂ）に示すように、上記各コンパレータレ
ベル（＋Ｌ），（−Ｌ）以上の信号レベルを有する部分
では上記入力信号（Sin）の周期（ＴRF）に対応するパ
ルス幅（ＰRF）を有し、上記ドロップアウト（DO）によ
り信号レベルが上記正極性側コンパレータレベル（＋
Ｌ）あるいは負極性側コンパレータレベル（−Ｌ）より
も低下した部分では上記パルス幅（ＰRF）よりも少なく
とも３倍以上のパルス幅（ＰDO）となるパルス信号（Ｑ
0）を形成して、このパルス信号（Ｑ0）を非反転出力端
からリトリガブルモノステーブルマルチバイブレータ８
のトリガ入力端に供給する。
ここで、上記レベルコンパレータ３の上記正極性側コン
パレータレベル（＋Ｌ）と負極性側コンパレータレベル
（−Ｌ）とのレベル差（Lhys）すなわちドロップアウト
の検出レベルは、上記帰還回路７の可変抵抗６にて任意
に可変設定することができる。
パレータレベル（＋Ｌ）と負極性側コンパレータレベル
（−Ｌ）とのレベル差（Lhys）すなわちドロップアウト
の検出レベルは、上記帰還回路７の可変抵抗６にて任意
に可変設定することができる。
上記リトリガブルモノステーブルマルチバイブレータ８
は、そのトリガ入力端に与えられるトリガパルスの立ち
上がりエッジと立ち下がりエッジの両方でトリガされる
正負両エッジトリガタイプのものが用いられており、上
記レベルコンパレータ３から供給されるパルス信号（Ｑ
0）が所定のパルス幅（ＰREF）よりも広い部分を検出す
るパルス弁別動作を行い、その出力（Ｑ1）をドロップ
アウトパルス成形回路10に供給する。なお、上記リトリ
ガブルモノステーブルマルチバイブレータ８の時定数
は、制御端子９に印加する制御電圧（ＶCON）により可
変することができるようになっている。
は、そのトリガ入力端に与えられるトリガパルスの立ち
上がりエッジと立ち下がりエッジの両方でトリガされる
正負両エッジトリガタイプのものが用いられており、上
記レベルコンパレータ３から供給されるパルス信号（Ｑ
0）が所定のパルス幅（ＰREF）よりも広い部分を検出す
るパルス弁別動作を行い、その出力（Ｑ1）をドロップ
アウトパルス成形回路10に供給する。なお、上記リトリ
ガブルモノステーブルマルチバイブレータ８の時定数
は、制御端子９に印加する制御電圧（ＶCON）により可
変することができるようになっている。
上記ドロップアウトパルス成形回路10は、遅延回路11、
３個のインバータ12,13,14、モノステーブルマルチバイ
ブレータ15および３入力NORゲート回路16にて構成され
ており、上記リトリガブルモノステーブルマルチバイブ
レータ８からのパルス信号（Ｑ1）が上記第１および第
３のインバータ12,14に直接供給されるとともに上記遅
延回路11を介して第２のインバータ13に供給されるよう
になっている。上記第１のインバータ12は、上記パルス
信号（Ｑ1）を第２図（Ｄ）に示すように極性反転して
上記NORゲート回路16に供給する。また、上記第２のイ
ンバータ13は、上記遅延回路11を介して遅延量（τ）の
与えられた上記パルス信号（Ｑ1）を第２図（Ｅ）に示
すように極性反転して上記NORゲート回路16に供給す
る。さらに、上記第３のインバータ14は、上記パルス信
号（Ｑ1）を極性反転して上記モノステーブルマルチバ
イブレータ15のトリガ入力端に供給する。上記モノステ
ーブルマルチバイブレータ15は、上記第３のインバータ
14を介して供給されるパルス信号の立ち下がりエッジに
てトリガされて所定パルス幅（ＰMM2）のパルス信号
（Ｑ2）を上記NORゲート回路16に供給する。そして、上
記NORゲート回路16は、第２図（Ｇ）に示すように、３
入力信号の否定論理和出力をドロップアウト検出パルス
（DOout）として信号出力端子17から出力するようにな
っている。なお、上記ドロップアウト検出パルス（DOou
t）は、図示しないドロップアウト補償回路に供給され
る。
３個のインバータ12,13,14、モノステーブルマルチバイ
ブレータ15および３入力NORゲート回路16にて構成され
ており、上記リトリガブルモノステーブルマルチバイブ
レータ８からのパルス信号（Ｑ1）が上記第１および第
３のインバータ12,14に直接供給されるとともに上記遅
延回路11を介して第２のインバータ13に供給されるよう
になっている。上記第１のインバータ12は、上記パルス
信号（Ｑ1）を第２図（Ｄ）に示すように極性反転して
上記NORゲート回路16に供給する。また、上記第２のイ
ンバータ13は、上記遅延回路11を介して遅延量（τ）の
与えられた上記パルス信号（Ｑ1）を第２図（Ｅ）に示
すように極性反転して上記NORゲート回路16に供給す
る。さらに、上記第３のインバータ14は、上記パルス信
号（Ｑ1）を極性反転して上記モノステーブルマルチバ
イブレータ15のトリガ入力端に供給する。上記モノステ
ーブルマルチバイブレータ15は、上記第３のインバータ
14を介して供給されるパルス信号の立ち下がりエッジに
てトリガされて所定パルス幅（ＰMM2）のパルス信号
（Ｑ2）を上記NORゲート回路16に供給する。そして、上
記NORゲート回路16は、第２図（Ｇ）に示すように、３
入力信号の否定論理和出力をドロップアウト検出パルス
（DOout）として信号出力端子17から出力するようにな
っている。なお、上記ドロップアウト検出パルス（DOou
t）は、図示しないドロップアウト補償回路に供給され
る。
すなわち、この実施例のドロップアウト検出回路では、
上記入力信号（Sin）の信号レベルを検出する上記レベ
ルコンパレータ３に帰還回路７を設けることにより、該
レベルコンパレータ３を正負両極性のコンパレータレベ
ル（＋Ｌ），コンパレータレベル（−Ｌ）を持ったヒス
テリシスコンパレータとして動作させ、その出力パルス
信号（Ｑ0）のパルス幅を正負両エッジトリガタイプの
リトリガブルモノステーブルマルチバイブレータ８によ
り弁別することによって上記入力信号（Sin）の信号レ
ベル低下すなわちドロップアウト（DO）部分を検出して
いる。そして、上記ドロップアウト形成回路10により、
上記リトリガブルモノステーブルマルチバイブレータ８
の出力パルス信号（Ｑ1）を含むパルス幅（ＰTBC）の広
いドロップアウト検出パルス（DOout）形成している。
上記入力信号（Sin）の信号レベルを検出する上記レベ
ルコンパレータ３に帰還回路７を設けることにより、該
レベルコンパレータ３を正負両極性のコンパレータレベ
ル（＋Ｌ），コンパレータレベル（−Ｌ）を持ったヒス
テリシスコンパレータとして動作させ、その出力パルス
信号（Ｑ0）のパルス幅を正負両エッジトリガタイプの
リトリガブルモノステーブルマルチバイブレータ８によ
り弁別することによって上記入力信号（Sin）の信号レ
ベル低下すなわちドロップアウト（DO）部分を検出して
いる。そして、上記ドロップアウト形成回路10により、
上記リトリガブルモノステーブルマルチバイブレータ８
の出力パルス信号（Ｑ1）を含むパルス幅（ＰTBC）の広
いドロップアウト検出パルス（DOout）形成している。
上述の実施例の説明から明らかなように、本考案に係る
ドロップアウト検出回路では、ヒステリシスの与えられ
たレベルコンパレータにて正負両レベルでレベル弁別す
ることによりパルス信号に変換して正負両エッジトリガ
のリトリガブルモノステーブルマルチバイブレータによ
りパルス弁別することによってドロップアウト検出を行
うので、入力信号の正負両極性の信号レベルを１個のレ
ベルコンパレータにて検出するとともに上記入力信号の
波長判別も１個のリトリガブルモノステーブルマルチバ
イブレータにて行うことができ、しかも、記録媒体から
再生される再生信号の半波長分のドロップアウトまで確
実に検出するこことができる。
ドロップアウト検出回路では、ヒステリシスの与えられ
たレベルコンパレータにて正負両レベルでレベル弁別す
ることによりパルス信号に変換して正負両エッジトリガ
のリトリガブルモノステーブルマルチバイブレータによ
りパルス弁別することによってドロップアウト検出を行
うので、入力信号の正負両極性の信号レベルを１個のレ
ベルコンパレータにて検出するとともに上記入力信号の
波長判別も１個のリトリガブルモノステーブルマルチバ
イブレータにて行うことができ、しかも、記録媒体から
再生される再生信号の半波長分のドロップアウトまで確
実に検出するこことができる。
第１図は本考案に係るドロップアウト検出回路の一実施
例の構成を示すブロック図であり、第２図は上記実施例
の動作を説明するための波形図である。 １……信号入力端子、３……レベルコンパレータ、６…
…可変抵抗、７……帰還回路、８……リトリガブルモノ
ステーブルマルチバイブレータ、10……ドロップアウト
パルス成形回路、17……信号入力端子
例の構成を示すブロック図であり、第２図は上記実施例
の動作を説明するための波形図である。 １……信号入力端子、３……レベルコンパレータ、６…
…可変抵抗、７……帰還回路、８……リトリガブルモノ
ステーブルマルチバイブレータ、10……ドロップアウト
パルス成形回路、17……信号入力端子
Claims (1)
- 【請求項１】帰還量が可変設定可能な帰還ループを介し
て帰還をかけることによりヒステリシスの与えられたレ
ベルコンパレータと、 上記レベルコンパレータの出力が供給される正負両エッ
ジトリガのリトリガブルモノステーブルマルチバイブレ
ータと、 上記リトリガブルモノステーブルマルチバイブレータの
出力のパルス幅を広げるパルス成形回路とを備え、 記録媒体から再生される再生信号を上記ヒステリシスの
与えられたレベルコンパレータにてパルス信号に変換し
て上記リトリガブルモノステーブルマルチバイブレータ
によりパルス弁別することによって、ドロップアウト検
出を行うようにしたことを特徴とするドロップアウト検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986137350U JPH0722768Y2 (ja) | 1986-09-09 | 1986-09-09 | ドロツプアウト検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986137350U JPH0722768Y2 (ja) | 1986-09-09 | 1986-09-09 | ドロツプアウト検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6344266U JPS6344266U (ja) | 1988-03-24 |
| JPH0722768Y2 true JPH0722768Y2 (ja) | 1995-05-24 |
Family
ID=31041318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986137350U Expired - Lifetime JPH0722768Y2 (ja) | 1986-09-09 | 1986-09-09 | ドロツプアウト検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722768Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4895215A (ja) * | 1972-03-15 | 1973-12-06 | ||
| JPS53138665A (en) * | 1977-05-10 | 1978-12-04 | Teac Corp | Signal droppout detector |
-
1986
- 1986-09-09 JP JP1986137350U patent/JPH0722768Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6344266U (ja) | 1988-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0406123A2 (en) | Still/slow circuit for a VCR with two heads | |
| US4480276A (en) | Apparatus for peak detection in magnetic recording | |
| US4445092A (en) | Periodic pulse forming circuit | |
| JPH0722768Y2 (ja) | ドロツプアウト検出回路 | |
| US4914528A (en) | Detection of a synchronizing signal in a magnetic recording/reproducing apparatus | |
| JPH0376522B2 (ja) | ||
| JP3334187B2 (ja) | Ｖｔｒの記録速度モード判別回路 | |
| JPS59108494A (ja) | パル・セカム信号判別回路 | |
| JPH0430864Y2 (ja) | ||
| JPS6061955A (ja) | 磁気ディスクデ−タ読み出し回路 | |
| JPS648513A (en) | Optical disk signal reproducing system | |
| KR930009653B1 (ko) | 기록 모우드 판별 회로 | |
| JPH0633544Y2 (ja) | 磁気記録再生装置における記録速度判別装置 | |
| JPS61111278U (ja) | ||
| JPH0523033Y2 (ja) | ||
| JPH0519206B2 (ja) | ||
| JPH0238549Y2 (ja) | ||
| JP2533637Y2 (ja) | ドロップアウト検出装置 | |
| JPS58196612A (ja) | デイスク装置読出信号検出回路 | |
| JPH03207186A (ja) | ドロップアウト検出回路 | |
| JPS59210779A (ja) | ビデオテ−プレコ−ダの静止画再生装置 | |
| JPH0375922B2 (ja) | ||
| JPH029009A (ja) | ディジタル・データ検出器 | |
| JPH0313766B2 (ja) | ||
| JPS58111588A (ja) | 映像信号再生装置 |