JPH0722708A - 半導体レーザ装置およびその実装方法 - Google Patents
半導体レーザ装置およびその実装方法Info
- Publication number
- JPH0722708A JPH0722708A JP15869993A JP15869993A JPH0722708A JP H0722708 A JPH0722708 A JP H0722708A JP 15869993 A JP15869993 A JP 15869993A JP 15869993 A JP15869993 A JP 15869993A JP H0722708 A JPH0722708 A JP H0722708A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- submount
- laser device
- pattern wiring
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 簡単かつ歩留まりの良い組立を可能とするレ
ーザアレイ装置及びその実装方法を得ることを目的とす
る。 【構成】 ヒートシンク２の上にはＳｉＣで形成された
サブマウント７がジャンクションアップ方式で載置さ
れ、その上にレーザアレイチップ３が載置されている。
サブマウント７の表面には、レーザアレイチップ３のエ
レメント３ａ〜３ｃに対応してパターン配線８ａ〜８ｃ
が各々形成されている。エレメント３ａ〜３ｃは金線９
ａ〜９ｃを介してパターン配線８ａ〜８ｃに各々接続さ
れている。ヒートシンクブロック２の周囲には絶縁板１
０が設けられ、その表面にはリード端子４ａ〜４ｃに接
続されたパターン配線１１ａ〜１１ｃが各々形成されて
いる。 【効果】 配線間の接触により個々の発振部が電気的に
導通するなどの現象が低減されるので、動作不良の発生
率が減少して歩留まりを向上する効果がある。
ーザアレイ装置及びその実装方法を得ることを目的とす
る。 【構成】 ヒートシンク２の上にはＳｉＣで形成された
サブマウント７がジャンクションアップ方式で載置さ
れ、その上にレーザアレイチップ３が載置されている。
サブマウント７の表面には、レーザアレイチップ３のエ
レメント３ａ〜３ｃに対応してパターン配線８ａ〜８ｃ
が各々形成されている。エレメント３ａ〜３ｃは金線９
ａ〜９ｃを介してパターン配線８ａ〜８ｃに各々接続さ
れている。ヒートシンクブロック２の周囲には絶縁板１
０が設けられ、その表面にはリード端子４ａ〜４ｃに接
続されたパターン配線１１ａ〜１１ｃが各々形成されて
いる。 【効果】 配線間の接触により個々の発振部が電気的に
導通するなどの現象が低減されるので、動作不良の発生
率が減少して歩留まりを向上する効果がある。
Description
【０００１】
【産業上の利用分野】本発明は半導体レーザ装置および
その実装方法に関し、特にモノリシックレーザアレイに
適した半導体レーザ装置およびその実装方法に関する。
その実装方法に関し、特にモノリシックレーザアレイに
適した半導体レーザ装置およびその実装方法に関する。
【０００２】
【従来の技術】図５は従来のモノリシックレーザアレイ
を示す斜視図である。図５において、支持基板となるス
テム１の上に放熱のためのヒートシンクブロック２が載
置され、その正面には３ビームのレーザアレイチップ３
が載置されている。レーザアレイチップ３は３つのエレ
メントで構成され、向かって右端がエレメント３ａ、中
央がエレメント３ｂ、左端がエレメント３ｃである。各
エレメントは各々リード端子４ａ、４ｂ、４ｃに金線５
ａ、５ｂ、５ｃを介して電気的に接続されて個別に第１
の電位が与えられ、リード端子４ｄは３つのエレメント
に共通の第２の電位を与える端子である。また、これら
は気密封じのためのキャップ６に覆われている。
を示す斜視図である。図５において、支持基板となるス
テム１の上に放熱のためのヒートシンクブロック２が載
置され、その正面には３ビームのレーザアレイチップ３
が載置されている。レーザアレイチップ３は３つのエレ
メントで構成され、向かって右端がエレメント３ａ、中
央がエレメント３ｂ、左端がエレメント３ｃである。各
エレメントは各々リード端子４ａ、４ｂ、４ｃに金線５
ａ、５ｂ、５ｃを介して電気的に接続されて個別に第１
の電位が与えられ、リード端子４ｄは３つのエレメント
に共通の第２の電位を与える端子である。また、これら
は気密封じのためのキャップ６に覆われている。
【０００３】次に動作について説明する。レーザアレイ
チップ３の各エレメントは互いに電気的に分離して形成
され、独立駆動が可能な構造となっている。例えば、リ
ード端子４ｄにマイナス電位、リード端子４ａ、４ｂ、
４ｃに各々個別にプラス電位を与えると、３つのエレメ
ントは独立してステム１の主面に対して垂直方向にレー
ザ光を発振することになる。この方式は光ディスク装置
に多用されている。
チップ３の各エレメントは互いに電気的に分離して形成
され、独立駆動が可能な構造となっている。例えば、リ
ード端子４ｄにマイナス電位、リード端子４ａ、４ｂ、
４ｃに各々個別にプラス電位を与えると、３つのエレメ
ントは独立してステム１の主面に対して垂直方向にレー
ザ光を発振することになる。この方式は光ディスク装置
に多用されている。
【０００４】次に図６〜図８を参照しつつ組立方法につ
いて説明する。まず図６に示すように、銀または銅など
の熱伝導の良い部材で構成されるヒートシンクブロック
２の上にレーザアレイチップ３を半田材等を用いてダイ
ボンディングした後、レーザアレイチップ３の各エレメ
ント３ａ〜３ｃに各々金線５ａ〜５ｃをワイヤボンディ
ングする。続いて、図７に示されるように、金線５ａ〜
５ｃがリード端子４ａ〜４ｃに対応して位置するように
ヒートシンクブロック２をステム１の所定位置に半田付
け等で固定する。その後、図８に示すように、金線５ａ
〜５ｃを各々リード端子４ａ〜４ｃに半田付け等で接続
する。以上の工程を経て独立駆動が可能なレーザアレイ
装置が組立られる。
いて説明する。まず図６に示すように、銀または銅など
の熱伝導の良い部材で構成されるヒートシンクブロック
２の上にレーザアレイチップ３を半田材等を用いてダイ
ボンディングした後、レーザアレイチップ３の各エレメ
ント３ａ〜３ｃに各々金線５ａ〜５ｃをワイヤボンディ
ングする。続いて、図７に示されるように、金線５ａ〜
５ｃがリード端子４ａ〜４ｃに対応して位置するように
ヒートシンクブロック２をステム１の所定位置に半田付
け等で固定する。その後、図８に示すように、金線５ａ
〜５ｃを各々リード端子４ａ〜４ｃに半田付け等で接続
する。以上の工程を経て独立駆動が可能なレーザアレイ
装置が組立られる。
【０００５】
【発明が解決しようとする課題】従来のレーザアレイは
以上のように構成されているので、金線５ａ〜５ｃをリ
ード端子４ａ〜４ｃに１本ずつ半田付けする必要があ
り、組立効率低下の原因となっていた。また、エレメン
ト３ａ〜３ｃとリード端子４ａ〜４ｃの間に距離がある
ので長い金線５ａ〜５ｃが必要となり、金線が絡み合っ
てエレメント間が電気的に導通するといった問題もあっ
た。このことは、レーザアレイ装置のエレメント数が増
加するにつれて装置不良発生の頻度が高まる可能性を示
唆する。
以上のように構成されているので、金線５ａ〜５ｃをリ
ード端子４ａ〜４ｃに１本ずつ半田付けする必要があ
り、組立効率低下の原因となっていた。また、エレメン
ト３ａ〜３ｃとリード端子４ａ〜４ｃの間に距離がある
ので長い金線５ａ〜５ｃが必要となり、金線が絡み合っ
てエレメント間が電気的に導通するといった問題もあっ
た。このことは、レーザアレイ装置のエレメント数が増
加するにつれて装置不良発生の頻度が高まる可能性を示
唆する。
【０００６】本発明は上記のような問題点を解決するた
めになされたもので、簡単かつ歩留まりの良い組立を可
能とするレーザアレイ装置及びその実装方法を得ること
を目的とする。
めになされたもので、簡単かつ歩留まりの良い組立を可
能とするレーザアレイ装置及びその実装方法を得ること
を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体レー
ザ装置の第１の態様は、装置全体を支持する支持基板
と、半導体基板上に形成され、電極を有する発振部を備
えた半導体レーザ素子と、前記半導体レーザ素子を載置
するサブマウントと、前記サブマウントを載置する放熱
体と、前記支持基板に垂直に挿設されたリード端子とを
有し、前記支持基板に前記放熱体がサブマウント載置面
が垂直になるように固定された半導体レーザ装置におい
て、前記サブマウントの表面に、前記発振部の前記電極
に対応して形成され、一方端が前記発振部に接続された
第１のパターン配線と、前記支持基板上面に前記放熱体
を囲むように形成された絶縁板と、前記絶縁板上に、一
方端が前記リード端子に接続され、他方端が前記第１の
パターン配線の他方端に接続されるように形成された第
２のパターン配線とをさらに備えている。
ザ装置の第１の態様は、装置全体を支持する支持基板
と、半導体基板上に形成され、電極を有する発振部を備
えた半導体レーザ素子と、前記半導体レーザ素子を載置
するサブマウントと、前記サブマウントを載置する放熱
体と、前記支持基板に垂直に挿設されたリード端子とを
有し、前記支持基板に前記放熱体がサブマウント載置面
が垂直になるように固定された半導体レーザ装置におい
て、前記サブマウントの表面に、前記発振部の前記電極
に対応して形成され、一方端が前記発振部に接続された
第１のパターン配線と、前記支持基板上面に前記放熱体
を囲むように形成された絶縁板と、前記絶縁板上に、一
方端が前記リード端子に接続され、他方端が前記第１の
パターン配線の他方端に接続されるように形成された第
２のパターン配線とをさらに備えている。
【０００８】本発明に係る半導体レーザ装置の第２の態
様は、前記発振部が同一半導体基板上に、個々に電極を
有して複数形成され、前記リード端子および前記第１の
パターン配線および前記第２のパターン配線が前記発振
部に対応して各々複数設けられている。
様は、前記発振部が同一半導体基板上に、個々に電極を
有して複数形成され、前記リード端子および前記第１の
パターン配線および前記第２のパターン配線が前記発振
部に対応して各々複数設けられている。
【０００９】本発明に係る半導体レーザ装置の第３の態
様は、前記半導体レーザ素子が、前記サブマウント上に
ジャンクションアップ方式で載置され、前記第１のパタ
ーン配線と前記発振部の電極とを金属線を介して接続さ
れている。
様は、前記半導体レーザ素子が、前記サブマウント上に
ジャンクションアップ方式で載置され、前記第１のパタ
ーン配線と前記発振部の電極とを金属線を介して接続さ
れている。
【００１０】本発明に係る半導体レーザ装置の第４の態
様は、前記半導体レーザ素子が、前記サブマウント上に
ジャンクションダウン方式で載置され、前記第１のパタ
ーン配線と前記発振部の電極とが直接接続されている。
様は、前記半導体レーザ素子が、前記サブマウント上に
ジャンクションダウン方式で載置され、前記第１のパタ
ーン配線と前記発振部の電極とが直接接続されている。
【００１１】本発明に係る半導体レーザ装置の実装方法
の第１の態様は、リード端子が挿設され、欠切部を有す
る絶縁板が載置された支持基板を準備する工程と、半導
体基板上に形成され、電極を有した発振部を備えた半導
体レーザ素子を、一方端が前記発振部の前記電極に接続
される第１のパターン配線を表面に有するサブマウント
に載置する工程と、前記サブマウントを冷却のための放
熱体に載置する工程と、前記放熱体を、前記絶縁板の欠
切部に溶着することによって、前記サブマウント上の第
１のパターン配線の他方端と、前記絶縁板上に形成さ
れ、一方端が前記リード端子に接続された第２のパター
ン配線の他方端とを溶着する工程とを備えている。
の第１の態様は、リード端子が挿設され、欠切部を有す
る絶縁板が載置された支持基板を準備する工程と、半導
体基板上に形成され、電極を有した発振部を備えた半導
体レーザ素子を、一方端が前記発振部の前記電極に接続
される第１のパターン配線を表面に有するサブマウント
に載置する工程と、前記サブマウントを冷却のための放
熱体に載置する工程と、前記放熱体を、前記絶縁板の欠
切部に溶着することによって、前記サブマウント上の第
１のパターン配線の他方端と、前記絶縁板上に形成さ
れ、一方端が前記リード端子に接続された第２のパター
ン配線の他方端とを溶着する工程とを備えている。
【００１２】本発明に係る半導体レーザ装置の実装方法
の第２の態様は、前記発振部が同一半導体基板上に、個
々に電極を有して複数形成され、前記リード端子および
前記第１のパターン配線および前記第２のパターン配線
が前記発振部に対応して各々複数設けられ、前記第１の
パターン配線と前記第２のパターン配線を溶着する工程
において、前記サブマウント上の複数の第１のパターン
配線の各他方端と、前記絶縁板上の複数第２のパターン
配線とを同時に溶着する工程を含んでいる。
の第２の態様は、前記発振部が同一半導体基板上に、個
々に電極を有して複数形成され、前記リード端子および
前記第１のパターン配線および前記第２のパターン配線
が前記発振部に対応して各々複数設けられ、前記第１の
パターン配線と前記第２のパターン配線を溶着する工程
において、前記サブマウント上の複数の第１のパターン
配線の各他方端と、前記絶縁板上の複数第２のパターン
配線とを同時に溶着する工程を含んでいる。
【００１３】本発明に係る半導体レーザ装置の実装方法
の第３の態様は、前記半導体レーザ素子をサブマウント
に載置する工程において、前記サブマウントをジャンク
ションアップ方式で載置し、前記第１のパターン配線
を、金属線を介して前記発振部の電極に接続する工程を
含んでいる。
の第３の態様は、前記半導体レーザ素子をサブマウント
に載置する工程において、前記サブマウントをジャンク
ションアップ方式で載置し、前記第１のパターン配線
を、金属線を介して前記発振部の電極に接続する工程を
含んでいる。
【００１４】本発明に係る半導体レーザ装置の実装方法
の第４の態様は、前記半導体レーザ素子をサブマウント
に載置する工程において、前記サブマウントをジャンク
ションダウン方式で載置し、前記第１のパターン配線を
直接同時に前記発振部の電極に接続する工程を含んでい
る。
の第４の態様は、前記半導体レーザ素子をサブマウント
に載置する工程において、前記サブマウントをジャンク
ションダウン方式で載置し、前記第１のパターン配線を
直接同時に前記発振部の電極に接続する工程を含んでい
る。
【００１５】
【作用】本発明に係る半導体レーザ装置の第１の態様に
よれば、リード端子と発振部はパターン配線によって接
続されるので、金属線による接続部分を低減することが
できる。
よれば、リード端子と発振部はパターン配線によって接
続されるので、金属線による接続部分を低減することが
できる。
【００１６】本発明に係る半導体レーザ装置の第２の態
様によれば、複数のリード端子と複数の発振部をパター
ン配線によって接続するので、配線の接触により個々の
発振部が電気的に導通するなどの現象が低減される。
様によれば、複数のリード端子と複数の発振部をパター
ン配線によって接続するので、配線の接触により個々の
発振部が電気的に導通するなどの現象が低減される。
【００１７】本発明に係る半導体レーザ装置の第３の態
様によれば、半導体レーザ素子がサブマウント上にジャ
ンクションアップ方式で載置され、発振部がサブマウン
トと半導体レーザ素子の接合面から離れた位置に存在す
ることになるので、接合のための半田材等によって発振
部が損傷するなどの現象が低減される。
様によれば、半導体レーザ素子がサブマウント上にジャ
ンクションアップ方式で載置され、発振部がサブマウン
トと半導体レーザ素子の接合面から離れた位置に存在す
ることになるので、接合のための半田材等によって発振
部が損傷するなどの現象が低減される。
【００１８】本発明に係る半導体レーザ装置の第３の態
様によれば、半導体レーザ素子がサブマウント上にジャ
ンクションダウン方式で載置され、該素子の発振部の電
極が第１のパターン配線に直接接合されることになり、
金属線による配線部分が削減される。
様によれば、半導体レーザ素子がサブマウント上にジャ
ンクションダウン方式で載置され、該素子の発振部の電
極が第１のパターン配線に直接接合されることになり、
金属線による配線部分が削減される。
【００１９】本発明に係る半導体レーザ装置の実装方法
の第１の態様によれば、サブマウントが載置された放熱
体を、絶縁板の欠切部に溶着することによって、サブマ
ウント上の第１のパターン配線と、絶縁板上の第２のパ
ターン配線とが溶着され、半導体レーザ素子の発振部と
リード端子が接続されることになるので、実装効率が向
上する。
の第１の態様によれば、サブマウントが載置された放熱
体を、絶縁板の欠切部に溶着することによって、サブマ
ウント上の第１のパターン配線と、絶縁板上の第２のパ
ターン配線とが溶着され、半導体レーザ素子の発振部と
リード端子が接続されることになるので、実装効率が向
上する。
【００２０】本発明に係る半導体レーザ装置の実装方法
の第２の態様によれば、サブマウントが載置された放熱
体を、絶縁板の欠切部に溶着することによって、サブマ
ウント上の複数の第１のパターン配線と、絶縁板上の複
数の第２のパターン配線とが同時溶着され装効率が向上
し、かつ、複数の金属線を長距離に渡って配置する必要
がないので、金属線どうしが接触して電気的絶縁不良に
なることを防止できる。
の第２の態様によれば、サブマウントが載置された放熱
体を、絶縁板の欠切部に溶着することによって、サブマ
ウント上の複数の第１のパターン配線と、絶縁板上の複
数の第２のパターン配線とが同時溶着され装効率が向上
し、かつ、複数の金属線を長距離に渡って配置する必要
がないので、金属線どうしが接触して電気的絶縁不良に
なることを防止できる。
【００２１】本発明に係る半導体レーザ装置の実装方法
の第３の態様によれば、第１のパターン配線を金属線を
介して、ジャンクションアップ方式の半導体レーザ素子
に接続するので、該素子の接合の際に半田材等によって
発振部が損傷することなどを懸念する必要がないので実
装が容易にできる。本発明に係る半導体レーザ装置の実
装方法の第４の態様によれば、第１のパターン配線を直
接ジャンクションダウン方式の半導体レーザ素子に接続
する工程により、第１のパターン配線を金属線で半導体
レーザ素子の電極に接続する工程が省略できる。
の第３の態様によれば、第１のパターン配線を金属線を
介して、ジャンクションアップ方式の半導体レーザ素子
に接続するので、該素子の接合の際に半田材等によって
発振部が損傷することなどを懸念する必要がないので実
装が容易にできる。本発明に係る半導体レーザ装置の実
装方法の第４の態様によれば、第１のパターン配線を直
接ジャンクションダウン方式の半導体レーザ素子に接続
する工程により、第１のパターン配線を金属線で半導体
レーザ素子の電極に接続する工程が省略できる。
【００２２】
【実施例】図１および図２は本発明に係るモノリシック
レーザアレイの第１の実施例を示す斜視図である。図１
において、ヒートシンク２の上にはＳｉＣで形成された
サブマウント７が載置され、その上にレーザアレイチッ
プ３がジャンクションアップ方式で載置されている。ヒ
ートシンクブロック２に係る部分の詳細図である図２に
おいて、サブマウント７の表面には、レーザアレイチッ
プ３のエレメント３ａ〜３ｃに対応してパターン配線８
ａ〜８ｃが各々形成され、さらに、レーザアレイチップ
３の裏面の共通電極に対応する部分には共通電位を与え
るためのパターン配線８ｄが形成されている。エレメン
ト３ａ〜３ｃは金線９ａ〜９ｃを介してパターン配線８
ａ〜８ｃに各々接続され、パターン配線８ｄは金線９ｄ
を介してヒートシンクブロック２に接続されている。図
１において、ヒートシンクブロック２の周囲には絶縁板
１０が設けられ、その表面にはリード端子４ａ〜４ｃに
接続されたパターン配線１１ａ〜１１ｃが各々形成され
ている。パターン配線８ａ〜８ｃの端部に溶融固定され
た半田材１２でパターン配線１１ａ〜１１ｃが接続され
る。リード端子４ａ〜４ｄの配置は図４で説明した従来
のレーザアレイ装置と同様であり、基本的な動作につい
ても同様である。
レーザアレイの第１の実施例を示す斜視図である。図１
において、ヒートシンク２の上にはＳｉＣで形成された
サブマウント７が載置され、その上にレーザアレイチッ
プ３がジャンクションアップ方式で載置されている。ヒ
ートシンクブロック２に係る部分の詳細図である図２に
おいて、サブマウント７の表面には、レーザアレイチッ
プ３のエレメント３ａ〜３ｃに対応してパターン配線８
ａ〜８ｃが各々形成され、さらに、レーザアレイチップ
３の裏面の共通電極に対応する部分には共通電位を与え
るためのパターン配線８ｄが形成されている。エレメン
ト３ａ〜３ｃは金線９ａ〜９ｃを介してパターン配線８
ａ〜８ｃに各々接続され、パターン配線８ｄは金線９ｄ
を介してヒートシンクブロック２に接続されている。図
１において、ヒートシンクブロック２の周囲には絶縁板
１０が設けられ、その表面にはリード端子４ａ〜４ｃに
接続されたパターン配線１１ａ〜１１ｃが各々形成され
ている。パターン配線８ａ〜８ｃの端部に溶融固定され
た半田材１２でパターン配線１１ａ〜１１ｃが接続され
る。リード端子４ａ〜４ｄの配置は図４で説明した従来
のレーザアレイ装置と同様であり、基本的な動作につい
ても同様である。
【００２３】次に、図２および図３を参照しつつ組立方
法について説明する。図２に示されるように、ヒートシ
ンクブロック２の上にサブマウント７およびレーザアレ
イチップ３をダイボンディングする。次にレーザアレイ
チップ３のエレメント３ａ〜３ｃとパターン配線８ａ〜
８ｃとの間を金線９ａ〜９ｃで各々ワイヤボンディング
する。また、パターン配線８ｄとヒートシンクブロック
２の間を金線９ｄでワイヤボンディングする。この場
合、レーザアレイチップ３およびサブマウント７の厚み
は２００〜３００μｍ以下と比較的薄いので、ヒートシ
ンクブロック２の表面との段差が無視でき、ヒートシン
クブロック２の同一平面上にレーザアレイチップ３およ
びサブマウント７が形成されたものと見なせるので、金
線９ａ〜９ｄのワイヤボンディングによる結線は容易で
ある。また、金線９ａ〜９ｄの長さも１ｍｍ程度で十分
である。
法について説明する。図２に示されるように、ヒートシ
ンクブロック２の上にサブマウント７およびレーザアレ
イチップ３をダイボンディングする。次にレーザアレイ
チップ３のエレメント３ａ〜３ｃとパターン配線８ａ〜
８ｃとの間を金線９ａ〜９ｃで各々ワイヤボンディング
する。また、パターン配線８ｄとヒートシンクブロック
２の間を金線９ｄでワイヤボンディングする。この場
合、レーザアレイチップ３およびサブマウント７の厚み
は２００〜３００μｍ以下と比較的薄いので、ヒートシ
ンクブロック２の表面との段差が無視でき、ヒートシン
クブロック２の同一平面上にレーザアレイチップ３およ
びサブマウント７が形成されたものと見なせるので、金
線９ａ〜９ｄのワイヤボンディングによる結線は容易で
ある。また、金線９ａ〜９ｄの長さも１ｍｍ程度で十分
である。
【００２４】図３は図２で説明したヒートシンクブロッ
ク２部分をステム１の絶縁板１０の欠切部に固定する工
程を示す斜視図である。図３に示されるように、予め半
田材１３が溶融固定された所定部分に密接して配置され
る。このとき、パターン配線８ａ〜８ｃの終端部分に溶
融固定された半田材１２とパターン配線１１ａ〜１１ｃ
も密接することになる。続いて半田材１２および１３の
融点以上にヒートシンクブロック２およびステム１を加
熱する。これによりヒートシンクブロック２とステム１
が固着されるだけでなくパターン配線８ａ〜８ｃとパタ
ーン配線１１ａ〜１１ｃも固着され、電気的に接続され
る。パターン配線１１ａ〜１１ｃはリード端子４ａ〜４
ｃに電気的に接続して形成されているので、固着の完了
によってエレメント３ａ〜３ｃとリード４ａ〜４ｃの電
気的接続も完了する。
ク２部分をステム１の絶縁板１０の欠切部に固定する工
程を示す斜視図である。図３に示されるように、予め半
田材１３が溶融固定された所定部分に密接して配置され
る。このとき、パターン配線８ａ〜８ｃの終端部分に溶
融固定された半田材１２とパターン配線１１ａ〜１１ｃ
も密接することになる。続いて半田材１２および１３の
融点以上にヒートシンクブロック２およびステム１を加
熱する。これによりヒートシンクブロック２とステム１
が固着されるだけでなくパターン配線８ａ〜８ｃとパタ
ーン配線１１ａ〜１１ｃも固着され、電気的に接続され
る。パターン配線１１ａ〜１１ｃはリード端子４ａ〜４
ｃに電気的に接続して形成されているので、固着の完了
によってエレメント３ａ〜３ｃとリード４ａ〜４ｃの電
気的接続も完了する。
【００２５】なお、ステム１上の絶縁板１０を可撓性の
ある材質を用いて形成すれば、ステム１の加熱時にステ
ム１との熱膨張率の差によって生ずるストレスを緩和で
きる。この場合、絶縁板１０の材質の決定においてはス
テム１との接合性も考慮する必要があり、これらを考慮
すると例えば、黒色ガラスの絶縁板１０に対してＦｅあ
るいは重量比で２０％程度のＣｕを含むＣｕＷ合金のス
テム１、またはｃ−ＢＮの絶縁板１０に対してＦｅある
いはＣｕＷ合金あるいはＣｕのステム１、またはＳｉＣ
の絶縁板１０に対してＦｅあるいはＣｕＷ合金あるいは
Ｃｕのステム１などの組合せが使用される。
ある材質を用いて形成すれば、ステム１の加熱時にステ
ム１との熱膨張率の差によって生ずるストレスを緩和で
きる。この場合、絶縁板１０の材質の決定においてはス
テム１との接合性も考慮する必要があり、これらを考慮
すると例えば、黒色ガラスの絶縁板１０に対してＦｅあ
るいは重量比で２０％程度のＣｕを含むＣｕＷ合金のス
テム１、またはｃ−ＢＮの絶縁板１０に対してＦｅある
いはＣｕＷ合金あるいはＣｕのステム１、またはＳｉＣ
の絶縁板１０に対してＦｅあるいはＣｕＷ合金あるいは
Ｃｕのステム１などの組合せが使用される。
【００２６】上述した第１の実施例により、金線を必要
とする部分が減少し、配線長も短縮される。よって、組
立工程が簡略化され、金線が絡み合うことによる不良発
生率が低減する。
とする部分が減少し、配線長も短縮される。よって、組
立工程が簡略化され、金線が絡み合うことによる不良発
生率が低減する。
【００２７】図４に本発明に係るレーザアレイ装置の第
２の実施例を示す。図４においては、図２で説明した第
１の実施例に対して、レーザアレイチップ３は表裏反転
してジャンクションダウン方式でサブマウント７の上に
載置されている。この場合、パターン配線８ａ〜８ｃは
レーザアレイチップ３の真下まで形成され、表面側とな
ったレーザアレイチップ３の共通電極は金線９ｄでヒー
トシンクブロック２にワイヤボンディングされている。
その他の構成は図２で説明した第１の実施例と同様であ
り、基本的な動作についても同様である。この構成によ
り、ヒートシンクブロック２上で必要な金線は、レーザ
アレイチップ３の共通電極とヒートシンクブロック２を
接続する金線９ｄだけとなる。
２の実施例を示す。図４においては、図２で説明した第
１の実施例に対して、レーザアレイチップ３は表裏反転
してジャンクションダウン方式でサブマウント７の上に
載置されている。この場合、パターン配線８ａ〜８ｃは
レーザアレイチップ３の真下まで形成され、表面側とな
ったレーザアレイチップ３の共通電極は金線９ｄでヒー
トシンクブロック２にワイヤボンディングされている。
その他の構成は図２で説明した第１の実施例と同様であ
り、基本的な動作についても同様である。この構成によ
り、ヒートシンクブロック２上で必要な金線は、レーザ
アレイチップ３の共通電極とヒートシンクブロック２を
接続する金線９ｄだけとなる。
【００２８】上述した第１の実施例により、金線を必要
する部位がさらに減少し、組立工程がさらに簡略化され
る。
する部位がさらに減少し、組立工程がさらに簡略化され
る。
【００２９】
【発明の効果】請求項１記載の半導体レーザ装置によれ
ば、リード端子と発振部はパターン配線によって接続さ
れるので、金属線による接続部分を低減することがで
き、実装効率が向上する効果がある。
ば、リード端子と発振部はパターン配線によって接続さ
れるので、金属線による接続部分を低減することがで
き、実装効率が向上する効果がある。
【００３０】請求項２記載の半導体レーザ装置によれ
ば、複数のリード端子と複数の発振部をパターン配線に
よって接続するので、配線の接触により個々の発振部が
電気的に導通するなどの現象が低減され、動作不良の発
生率が減少して歩留まりが向上する効果がある。
ば、複数のリード端子と複数の発振部をパターン配線に
よって接続するので、配線の接触により個々の発振部が
電気的に導通するなどの現象が低減され、動作不良の発
生率が減少して歩留まりが向上する効果がある。
【００３１】請求項３記載の半導体レーザ装置によれ
ば、発振部がサブマウントと半導体レーザ素子の接合面
から離れた位置に存在することになるので、接合のため
の半田材等によって発振部が損傷するなどの現象が低減
され、動作不良の発生率が減少して歩留まりを向上する
効果がある。
ば、発振部がサブマウントと半導体レーザ素子の接合面
から離れた位置に存在することになるので、接合のため
の半田材等によって発振部が損傷するなどの現象が低減
され、動作不良の発生率が減少して歩留まりを向上する
効果がある。
【００３２】請求項４記載の半導体レーザ装置によれ
ば、発振部ごとに形成された電極が各々第１のパターン
配線に直接接合されることになるので、金属線による配
線部分が削減され、配線不良による動作不良の発生率が
減少して歩留まりを向上する効果がある。
ば、発振部ごとに形成された電極が各々第１のパターン
配線に直接接合されることになるので、金属線による配
線部分が削減され、配線不良による動作不良の発生率が
減少して歩留まりを向上する効果がある。
【００３３】請求項５記載の半導体レーザ装置の実装方
法によれば、サブマウント上の第１のパターン配線と、
絶縁板上の第２のパターン配線とを溶着することで、半
導体レーザ素子の発振部とリード端子が接続されること
になるので、金属線による長距離配線が不要になり、実
装効率が向上する効果がある。
法によれば、サブマウント上の第１のパターン配線と、
絶縁板上の第２のパターン配線とを溶着することで、半
導体レーザ素子の発振部とリード端子が接続されること
になるので、金属線による長距離配線が不要になり、実
装効率が向上する効果がある。
【００３４】請求項６記載の半導体レーザ装置の実装方
法によれば、サブマウント上の複数第１のパターン配線
と、絶縁板上の複数の第２のパターン配線とが同時に溶
着されるので装効率が向上し、かつ、複数の金属線を長
距離に渡って配置する必要がないので、金属線どうしが
接触して電気的絶縁不良になることを防止でき、部留ま
りが向上する効果がある。
法によれば、サブマウント上の複数第１のパターン配線
と、絶縁板上の複数の第２のパターン配線とが同時に溶
着されるので装効率が向上し、かつ、複数の金属線を長
距離に渡って配置する必要がないので、金属線どうしが
接触して電気的絶縁不良になることを防止でき、部留ま
りが向上する効果がある。
【００３５】請求項７記載の半導体レーザ装置の実装方
法によれば、半導体レーザ素子の接合の際に半田材等に
よって発振部が損傷することなどを懸念する必要がない
ので組立が容易にでき、実装効率が向上する効果があ
る。
法によれば、半導体レーザ素子の接合の際に半田材等に
よって発振部が損傷することなどを懸念する必要がない
ので組立が容易にでき、実装効率が向上する効果があ
る。
【００３６】請求項８記載の半導体レーザ装置の実装方
法によれば、第１のパターン配線をジャンクションダウ
ン方式の半導体レーザ素子に直接同時に接続するので、
第１のパターン配線を半導体レーザ素子の電極に接続す
る工程が省略され、実装効率が向上する効果がある。
法によれば、第１のパターン配線をジャンクションダウ
ン方式の半導体レーザ素子に直接同時に接続するので、
第１のパターン配線を半導体レーザ素子の電極に接続す
る工程が省略され、実装効率が向上する効果がある。
【図１】本発明に係る半導体レーザ装置の第１の実施例
を示す斜視図である。
を示す斜視図である。
【図２】本発明に係る半導体レーザ装置の実装方法の第
１の実施例を示す斜視図である。
１の実施例を示す斜視図である。
【図３】本発明に係る半導体レーザ装置の実装方法の第
１の実施例を示す斜視図である。
１の実施例を示す斜視図である。
【図４】本発明に係る半導体レーザ装置の実装方法の第
２の実施例を示す斜視図である。
２の実施例を示す斜視図である。
【図５】従来の半導体レーザ装置を示す斜視図である。
【図６】従来の半導体レーザ装置の実装方法の第１工程
を示す斜視図である。
を示す斜視図である。
【図７】従来の半導体レーザ装置の実装方法の第２工程
を示す斜視図である。
を示す斜視図である。
【図８】従来の半導体レーザ装置の実装方法の第３工程
を示す斜視図である。
を示す斜視図である。
１ ステム ２ ヒートシンクブロック ３ レーザアレイチップ ４ａ〜４ｃ リード端子 ７ サブマウント ８ａ〜８ｄ サブマウント上のパターン配線 ９ａ〜９ｄ 金線 １０ 絶縁板 １１ａ〜１１ｃ 絶縁板上のパターン配線
Claims (8)
- 【請求項１】 装置全体を支持する支持基板と、 半導体基板上に形成され、電極を有する発振部を備えた
半導体レーザ素子と、 前記半導体レーザ素子を載置するサブマウントと、 前記サブマウントを載置する放熱体と、 前記支持基板に垂直に挿設されたリード端子とを有し、 前記支持基板に前記放熱体がサブマウント載置面が垂直
になるように固定された半導体レーザ装置において、 前記サブマウントの表面に前記発振部に対応して形成さ
れ、一方端が前記発振部の前記電極に接続された第１の
パターン配線と、 前記支持基板上面に前記放熱体を囲むように形成された
絶縁板と、 前記絶縁板上に、一方端が前記リード端子に接続され、
他方端が前記第１のパターン配線の他方端に接続される
ように形成された第２のパターン配線とをさらに備えた
半導体レーザ装置。 - 【請求項２】 前記発振部が同一半導体基板上に、個々
に電極を有して複数形成され、 前記リード端子および前記第１のパターン配線および前
記第２のパターン配線が前記発振部に対応して各々複数
設けられた請求項１記載の半導体レーザ装置。 - 【請求項３】 前記半導体レーザ素子は、前記サブマウ
ント上にジャンクションアップ方式で載置され、前記第
１のパターン配線と前記発振部の電極とを金属線を介し
て接続した請求項１又は請求項２記載の半導体レーザ装
置。 - 【請求項４】 前記半導体レーザ素子は、前記サブマウ
ント上にジャンクションダウン方式で載置され、前記第
１のパターン配線と前記発振部の電極とを直接接続した
請求項１又は請求項２記載の半導体レーザ装置。 - 【請求項５】 リード端子が挿設され、欠切部を有する
絶縁板が載置された支持基板を準備する工程と、 半導体基板上に形成され、電極を有した発振部を備えた
半導体レーザ素子を、一方端が前記発振部の前記電極に
接続される第１のパターン配線を表面に有するサブマウ
ントに載置する工程と、 前記サブマウントを冷却のための放熱体に載置する工程
と、 前記放熱体を、前記絶縁板の欠切部に溶着することによ
って、前記サブマウント上の第１のパターン配線の他方
端と、前記絶縁板上に形成され、一方端が前記リード端
子に接続された第２のパターン配線の他方端とを溶着す
る工程とを備える半導体レーザ装置の実装方法。 - 【請求項６】 前記発振部が同一半導体基板上に、個々
に電極を有して複数形成され、 前記リード端子および前記第１のパターン配線および前
記第２のパターン配線が前記発振部に対応して各々複数
設けられ、 前記第１のパターン配線と前記第２のパターン配線を溶
着する工程は、前記サブマウント上の複数の第１のパタ
ーン配線の各他方端と、前記絶縁板上の複数第２のパタ
ーン配線とを同時に溶着する工程を含む請求項５記載の
半導体レーザ装置の実装方法。 - 【請求項７】 前記半導体レーザ素子をサブマウントに
載置する工程は、前記サブマウントをジャンクションア
ップ方式で載置し、前記第１のパターン配線を、金属線
を介して前記発振部の電極に接続する工程を含む請求項
５又は請求項６記載の半導体レーザ装置の実装方法。 - 【請求項８】 前記半導体レーザ素子をサブマウントに
載置する工程は、前記サブマウントをジャンクションダ
ウン方式で載置し、前記第１のパターン配線を直接に前
記発振部の電極に同時に接続する工程を含む請求項５記
載又は請求項６記載の半導体レーザ装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15869993A JP3222635B2 (ja) | 1993-06-29 | 1993-06-29 | 半導体レーザ装置およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15869993A JP3222635B2 (ja) | 1993-06-29 | 1993-06-29 | 半導体レーザ装置およびその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722708A true JPH0722708A (ja) | 1995-01-24 |
| JP3222635B2 JP3222635B2 (ja) | 2001-10-29 |
Family
ID=15677430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15869993A Expired - Fee Related JP3222635B2 (ja) | 1993-06-29 | 1993-06-29 | 半導体レーザ装置およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3222635B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303046A (ja) * | 2004-04-13 | 2005-10-27 | Okaya Electric Ind Co Ltd | 表示ランプ |
| US7564886B2 (en) | 2004-07-07 | 2009-07-21 | Ricoh Company, Ltd. | Semiconductor laser diode array |
| WO2016114224A1 (ja) * | 2015-01-13 | 2016-07-21 | 三菱電機株式会社 | レーザモジュールおよびその製造方法 |
| JP2017162976A (ja) * | 2016-03-09 | 2017-09-14 | 三菱電機株式会社 | 半導体レーザ装置 |
-
1993
- 1993-06-29 JP JP15869993A patent/JP3222635B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303046A (ja) * | 2004-04-13 | 2005-10-27 | Okaya Electric Ind Co Ltd | 表示ランプ |
| US7564886B2 (en) | 2004-07-07 | 2009-07-21 | Ricoh Company, Ltd. | Semiconductor laser diode array |
| WO2016114224A1 (ja) * | 2015-01-13 | 2016-07-21 | 三菱電機株式会社 | レーザモジュールおよびその製造方法 |
| JP2017162976A (ja) * | 2016-03-09 | 2017-09-14 | 三菱電機株式会社 | 半導体レーザ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3222635B2 (ja) | 2001-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0613717A (ja) | レーザダイオードバー用の担体及び実装アセンブリ | |
| JP7368450B2 (ja) | 半導体装置および接合方法 | |
| JPH09186390A (ja) | 半導体レーザ装置 | |
| JP4072093B2 (ja) | 半導体レーザモジュール | |
| JPH09172224A (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
| JP2000349353A (ja) | ペルチェモジュールおよびそれを備えた光通信用モジュール | |
| JP3222635B2 (ja) | 半導体レーザ装置およびその実装方法 | |
| US5324387A (en) | Method of fabricating asymmetric closely-spaced multiple diode lasers | |
| JP3216305B2 (ja) | 半導体装置 | |
| US5907185A (en) | Ceramic terminal block, hermetic sealed package, and complex semiconductor device | |
| JP2001284731A (ja) | 半導体レーザ装置 | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| JP2988432B2 (ja) | 温度制御型半導体モジュール | |
| JP2018113377A (ja) | レーザー光源装置 | |
| JP2618475B2 (ja) | Ｌｅｄアレイチップとヒートシンク基板との接合方法 | |
| JP2002270906A (ja) | 熱電モジュール | |
| JP2001036180A (ja) | 半導体レーザ装置およびその製造方法 | |
| US3215907A (en) | Mounting tab for semiconductor devices | |
| JPH02116186A (ja) | 半導体レーザ | |
| JP2005251838A (ja) | 半導体レーザ装置 | |
| JP3555304B2 (ja) | 電子装置 | |
| CN117117627B (zh) | 一种激光单元和激光器 | |
| JP2003008133A (ja) | 光素子モジュール | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| JP4514647B2 (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |