JPH0722592A - マスクｒｏｍのテスト方法 - Google Patents
マスクｒｏｍのテスト方法Info
- Publication number
- JPH0722592A JPH0722592A JP15711793A JP15711793A JPH0722592A JP H0722592 A JPH0722592 A JP H0722592A JP 15711793 A JP15711793 A JP 15711793A JP 15711793 A JP15711793 A JP 15711793A JP H0722592 A JPH0722592 A JP H0722592A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- output
- identification
- customer
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ＲＯＭのカスタマ識別と、それに基づくテス
トプログラムの選択および実行を自動的に行えるように
した、マスクＲＯＭのテスト方法を提供する。 【構成】 ＭＯＳトランジスタのチャンネル領域に選択
的にイオン注入がなされることにより、ＲＯＭデータが
書き込まれる方式のマスクＲＯＭのテスト方法におい
て、前記イオン注入と同時にカスタマ情報を識別回路
（１３１，１３２）に書き込み、テストモード時に前記
識別回路（１３１，１３２）の出力を出力バッファ（１
２１，１２２）を介して出力し、そのカスタマ情報に基
づいて、対応するテストプログラムを実行する。
トプログラムの選択および実行を自動的に行えるように
した、マスクＲＯＭのテスト方法を提供する。 【構成】 ＭＯＳトランジスタのチャンネル領域に選択
的にイオン注入がなされることにより、ＲＯＭデータが
書き込まれる方式のマスクＲＯＭのテスト方法におい
て、前記イオン注入と同時にカスタマ情報を識別回路
（１３１，１３２）に書き込み、テストモード時に前記
識別回路（１３１，１３２）の出力を出力バッファ（１
２１，１２２）を介して出力し、そのカスタマ情報に基
づいて、対応するテストプログラムを実行する。
Description
【０００１】
【産業上の利用分野】本発明は、マスクＲＯＭのテスト
方法に関し、さらに詳しく言えば、ＲＯＭのカスタマ識
別と、それに基づくテストプログラムの選択および実行
を自動的に行うマスクＲＯＭのテスト方法に関する。
方法に関し、さらに詳しく言えば、ＲＯＭのカスタマ識
別と、それに基づくテストプログラムの選択および実行
を自動的に行うマスクＲＯＭのテスト方法に関する。
【０００２】
【従来の技術】マスクＲＯＭは、ユーザー毎に異なるＲ
ＯＭ内容が書き込まれるので、混入等を防止するため
に、ＲＯＭ内容のテストに先だって、カスタマ識別（ど
のユーザーのＲＯＭ内容かの識別をいう。）を行うこと
が必要である。従来、マスクＲＯＭのカスタマ識別する
ためには、ウエハ表面上に識別符号を描画することで、
視覚的情報から識別していたが、識別が人間が行わなけ
ればならず、自動化の妨げとなるとともに、その処理時
間が長いなどの欠点があった。
ＯＭ内容が書き込まれるので、混入等を防止するため
に、ＲＯＭ内容のテストに先だって、カスタマ識別（ど
のユーザーのＲＯＭ内容かの識別をいう。）を行うこと
が必要である。従来、マスクＲＯＭのカスタマ識別する
ためには、ウエハ表面上に識別符号を描画することで、
視覚的情報から識別していたが、識別が人間が行わなけ
ればならず、自動化の妨げとなるとともに、その処理時
間が長いなどの欠点があった。
【０００３】そこで、ＲＯＭの内容を電気的に識別する
方法が考えられた。これは例えば、図５に示すように、
ＲＯＭ回路（１）、ＲＯＭ回路（１）のデータを出力す
るための出力バッファ（２）および出力バッファ（２）
から外部へデータを出力するための外部端子用パッド
（Ｄout1〜Ｄoutn）とで構成されるマスクＲＯＭにおい
て、ＲＯＭのカスタマを電気的に識別する識別回路
（３）をマスクＲＯＭとは独立して設け、さらに外部端
子用パッド（Ｄout1〜Ｄoutn）とは別個に設けた識別端
子用パッド（ＤS1〜ＤSn）を設けていた。識別回路は
（３）は並列に接続された複数のＭＯＳトランジスタか
ら構成され、それらのチャンネル領域に選択的にイオン
注入がなされることにより、ＲＯＭのカスタマ識別情報
が書き込まれる。そして、その情報を識別端子用パッド
（ＤS1〜ＤSn)において、電気的に測定することで、Ｒ
ＯＭのカスタマ識別を行い、その後カスタマ別のプログ
ラムによりＲＯＭ内容のテストを行っていた。
方法が考えられた。これは例えば、図５に示すように、
ＲＯＭ回路（１）、ＲＯＭ回路（１）のデータを出力す
るための出力バッファ（２）および出力バッファ（２）
から外部へデータを出力するための外部端子用パッド
（Ｄout1〜Ｄoutn）とで構成されるマスクＲＯＭにおい
て、ＲＯＭのカスタマを電気的に識別する識別回路
（３）をマスクＲＯＭとは独立して設け、さらに外部端
子用パッド（Ｄout1〜Ｄoutn）とは別個に設けた識別端
子用パッド（ＤS1〜ＤSn）を設けていた。識別回路は
（３）は並列に接続された複数のＭＯＳトランジスタか
ら構成され、それらのチャンネル領域に選択的にイオン
注入がなされることにより、ＲＯＭのカスタマ識別情報
が書き込まれる。そして、その情報を識別端子用パッド
（ＤS1〜ＤSn)において、電気的に測定することで、Ｒ
ＯＭのカスタマ識別を行い、その後カスタマ別のプログ
ラムによりＲＯＭ内容のテストを行っていた。
【０００４】この種の技術は、例えば特開昭５４−３８
７６４号公報、特開昭５７−１９１８９６号公報等に記
載されている。
７６４号公報、特開昭５７−１９１８９６号公報等に記
載されている。
【０００５】
【発明が解決しようとする課題】ところで、識別端子用
パッド（ＤS1〜ＤSn)は、パターン面積の制約から一般
に、外部端子用パッド（Ｄout1〜Ｄoutn）よりも小さく
形成される。すると、同一のプローブカードを使用し
て、一括して測定することができないという問題点が生
ずる。このため、ＲＯＭのカスタマ識別とＲＯＭ内容の
テストという一連の作業を自動化できなかった。
パッド（ＤS1〜ＤSn)は、パターン面積の制約から一般
に、外部端子用パッド（Ｄout1〜Ｄoutn）よりも小さく
形成される。すると、同一のプローブカードを使用し
て、一括して測定することができないという問題点が生
ずる。このため、ＲＯＭのカスタマ識別とＲＯＭ内容の
テストという一連の作業を自動化できなかった。
【０００６】本発明は、上記の問題点に鑑みてなされた
ものであり、ＲＯＭのカスタマ識別と、それに基づくテ
ストプログラムの選択、実行を自動的に行えるようにし
た、マスクＲＯＭのテスト方法を提供することを目的と
している。
ものであり、ＲＯＭのカスタマ識別と、それに基づくテ
ストプログラムの選択、実行を自動的に行えるようにし
た、マスクＲＯＭのテスト方法を提供することを目的と
している。
【０００７】
【課題を解決するための手段】本発明は、ＭＯＳトラン
ジスタのチャンネル領域に選択的にイオン注入がなされ
ることにより、ＲＯＭデータが書き込まれる方式のマス
クＲＯＭのテスト方法において、前記イオン注入と同時
にカスタマ情報を識別回路（１３１，１３２）に書き込
み、テストモード時に前記識別回路（１３１，１３２）
の出力を出力バッファ（１２１，１２２）を介して出力
し、そのカスタマ情報に基づいて、対応するテストプロ
グラムを実行することを特徴としている。
ジスタのチャンネル領域に選択的にイオン注入がなされ
ることにより、ＲＯＭデータが書き込まれる方式のマス
クＲＯＭのテスト方法において、前記イオン注入と同時
にカスタマ情報を識別回路（１３１，１３２）に書き込
み、テストモード時に前記識別回路（１３１，１３２）
の出力を出力バッファ（１２１，１２２）を介して出力
し、そのカスタマ情報に基づいて、対応するテストプロ
グラムを実行することを特徴としている。
【０００８】
【作用】本発明によれば、図１に示すように、テスト信
号ＴＥをＨレベルにすることにより、識別回路（１３
１，１３２）の出力は、出力バッファ（１２１，１２
２）を介して、外部端子用パッド（Ｄout1，Ｄout2）に
出力される。また、テスト信号ＴＥをＬレベルにする
と、通常通り、ＲＯＭ回路（１１）のデータが出力バッ
ファ（１２１〜１２ｎ）を介して、外部端子用パッド
（Ｄout1〜Ｄoutn）に出力される。
号ＴＥをＨレベルにすることにより、識別回路（１３
１，１３２）の出力は、出力バッファ（１２１，１２
２）を介して、外部端子用パッド（Ｄout1，Ｄout2）に
出力される。また、テスト信号ＴＥをＬレベルにする
と、通常通り、ＲＯＭ回路（１１）のデータが出力バッ
ファ（１２１〜１２ｎ）を介して、外部端子用パッド
（Ｄout1〜Ｄoutn）に出力される。
【０００９】このように、本発明のマスクＲＯＭのテス
ト方法では、出力バッファ（１２１，１２２）および外
部端子用パッド（Ｄout1，Ｄout2）を共用しているの
で、一つのプローブカードで一括測定ができるようにな
る。よって、テストモードでカスタマ識別をした後に、
これに基づき各カスタマに対応したテストプログラムに
より、テストをすることが可能になる。
ト方法では、出力バッファ（１２１，１２２）および外
部端子用パッド（Ｄout1，Ｄout2）を共用しているの
で、一つのプローブカードで一括測定ができるようにな
る。よって、テストモードでカスタマ識別をした後に、
これに基づき各カスタマに対応したテストプログラムに
より、テストをすることが可能になる。
【００１０】
【実施例】次に、本発明のマスクＲＯＭのテスト方法に
係る一実施例を図１乃至図４を参照しながら説明する。
図１は、本発明に係るマスクＲＯＭの構成を示してい
る。説明の簡単のために、２ビットの識別回路（１３
１，１３２）を有するものとする。図において、（１
１）は、ＲＯＭ回路であって、ＭＯＳトランジスタのチ
ャンネル領域にイオン注入がなされることにより、ＲＯ
Ｍの内容が書き込まれるものである。（１２１〜１２
ｎ）は、出力バッファであり、それぞれ外部端子用パッ
ド（Ｄout1〜Ｄoutn）に接続されている。（１３１，１
３２）は識別回路である。そして、（１４１，１４２）
は、切換回路であって、信号ＴＥがゲートに印加された
ＭＯＳトランジスタ（ＱS1）と、反転信号＊ＴＥがゲー
トに印加されたＭＯＳトランジスタ（ＱS2）とから構成
されており、識別回路（１３１，１３２）とＲＯＭ回路
（１１）の出力のいづれかを択一的に切換えている。
係る一実施例を図１乃至図４を参照しながら説明する。
図１は、本発明に係るマスクＲＯＭの構成を示してい
る。説明の簡単のために、２ビットの識別回路（１３
１，１３２）を有するものとする。図において、（１
１）は、ＲＯＭ回路であって、ＭＯＳトランジスタのチ
ャンネル領域にイオン注入がなされることにより、ＲＯ
Ｍの内容が書き込まれるものである。（１２１〜１２
ｎ）は、出力バッファであり、それぞれ外部端子用パッ
ド（Ｄout1〜Ｄoutn）に接続されている。（１３１，１
３２）は識別回路である。そして、（１４１，１４２）
は、切換回路であって、信号ＴＥがゲートに印加された
ＭＯＳトランジスタ（ＱS1）と、反転信号＊ＴＥがゲー
トに印加されたＭＯＳトランジスタ（ＱS2）とから構成
されており、識別回路（１３１，１３２）とＲＯＭ回路
（１１）の出力のいづれかを択一的に切換えている。
【００１１】次に、テストモード時の動作を説明する。
今、テスト信号ＴＥをＨレベルにすると、識別回路（１
３１，１３２）の出力は、出力バッファ（１２１，１２
２）を介して、外部端子用パッド（Ｄout1，Ｄout2）に
出力される。そして、テスト信号ＴＥをＬレベルにする
と、識別回路（１３１，１３２）は遮断され、通常通
り、ＲＯＭ回路（１１）のデータが出力バッファ（１２
１〜１２ｎ）を介して、外部端子用パッド（Ｄout1〜Ｄ
outn）に出力される。
今、テスト信号ＴＥをＨレベルにすると、識別回路（１
３１，１３２）の出力は、出力バッファ（１２１，１２
２）を介して、外部端子用パッド（Ｄout1，Ｄout2）に
出力される。そして、テスト信号ＴＥをＬレベルにする
と、識別回路（１３１，１３２）は遮断され、通常通
り、ＲＯＭ回路（１１）のデータが出力バッファ（１２
１〜１２ｎ）を介して、外部端子用パッド（Ｄout1〜Ｄ
outn）に出力される。
【００１２】このように、出力バッファ（１２１，１２
２）および外部端子用パッド（Ｄout1，Ｄout2）を共用
しているので、一つのプローブカードで一括測定ができ
るようになる。よって、テストモードでカスタマ選別を
した後に、各カスタマに対応したテストプログラムによ
り、ＲＯＭテストをすることが可能になる。図２は、識
別回路（１３１，１３２）の構成の一例を示している。
２）および外部端子用パッド（Ｄout1，Ｄout2）を共用
しているので、一つのプローブカードで一括測定ができ
るようになる。よって、テストモードでカスタマ選別を
した後に、各カスタマに対応したテストプログラムによ
り、ＲＯＭテストをすることが可能になる。図２は、識
別回路（１３１，１３２）の構成の一例を示している。
【００１３】識別回路（１３１，１３２）は、電源ＶCC
と接地ＶSS間に直列接続された２つのＭＯＳトランジス
タ（Ｑ1，Ｑ2）の接続点から出力が取り出されるように
構成され、チャンネル領域に選択的にイオン注入がなさ
れる。たとえば、ＭＯＳトランジスタ（Ｑ1）にイオン
注入された場合には、ＭＯＳトランジスタ（Ｑ1）がオ
ンし、’１’の信号が接続点に現れる。逆に、ＭＯＳト
ランジスタ（Ｑ2）にイオン注入された場合には、ＭＯ
Ｓトランジスタ（Ｑ2）がオンし、’０’の信号が接続
点に現れる。
と接地ＶSS間に直列接続された２つのＭＯＳトランジス
タ（Ｑ1，Ｑ2）の接続点から出力が取り出されるように
構成され、チャンネル領域に選択的にイオン注入がなさ
れる。たとえば、ＭＯＳトランジスタ（Ｑ1）にイオン
注入された場合には、ＭＯＳトランジスタ（Ｑ1）がオ
ンし、’１’の信号が接続点に現れる。逆に、ＭＯＳト
ランジスタ（Ｑ2）にイオン注入された場合には、ＭＯ
Ｓトランジスタ（Ｑ2）がオンし、’０’の信号が接続
点に現れる。
【００１４】したがって、図１に示すマスクＲＯＭの場
合には、２ビットの識別回路（１３１，１３２）が設け
られているので、２2＝４の種類のカスタマを識別可能
である。図３は、テストモード時に、識別回路（１３
１，１３２）の内容を外部端子用パッド（Ｄout1，Ｄou
t2）に出力した場合の例を示している。
合には、２ビットの識別回路（１３１，１３２）が設け
られているので、２2＝４の種類のカスタマを識別可能
である。図３は、テストモード時に、識別回路（１３
１，１３２）の内容を外部端子用パッド（Ｄout1，Ｄou
t2）に出力した場合の例を示している。
【００１５】すなわち、（０，０）の場合は、ユーザー
Ａ、（０，１）の場合は、ユーザーＢ、（１，０）の場
合は、ユーザーＣ、（１，１）の場合は、ユーザーＤと
いった具合である。もちろん、識別回路（１３１，１３
２）の数を増やすことにより、さらに多くのカスタマを
識別することが可能である。
Ａ、（０，１）の場合は、ユーザーＢ、（１，０）の場
合は、ユーザーＣ、（１，１）の場合は、ユーザーＤと
いった具合である。もちろん、識別回路（１３１，１３
２）の数を増やすことにより、さらに多くのカスタマを
識別することが可能である。
【００１６】図４は、本発明のマスクＲＯＭのテスト方
法のテストフローを示す図である。本発明のマスクＲＯ
Ｍのテスト方法は、まず、上述のテストモードに入るこ
とにより、被測定物であるマスクＲＯＭのカスタマ（Ａ
〜Ｄ）を識別する。そして、カスタマに対応するテスト
プログラムを選択する。この後、選択されたテストプロ
グラムを実行することにより、ＲＯＭ内容のテストを行
う。
法のテストフローを示す図である。本発明のマスクＲＯ
Ｍのテスト方法は、まず、上述のテストモードに入るこ
とにより、被測定物であるマスクＲＯＭのカスタマ（Ａ
〜Ｄ）を識別する。そして、カスタマに対応するテスト
プログラムを選択する。この後、選択されたテストプロ
グラムを実行することにより、ＲＯＭ内容のテストを行
う。
【００１７】このように、本発明のマスクＲＯＭのテス
ト方法によれば、ＲＯＭのカスタマ識別と、それに基づ
くテストプログラムの選択および実行を自動的に行うこ
とができる。
ト方法によれば、ＲＯＭのカスタマ識別と、それに基づ
くテストプログラムの選択および実行を自動的に行うこ
とができる。
【００１８】
【発明の効果】以上説明したように、本発明のマスクＲ
ＯＭのテスト方法よれば、前記イオン注入と同時にカス
タマ情報が書き込まれた識別回路（１３１，１３２）の
出力を、テストモード時にを出力バッファ（１２１，１
２２）を介して出力しているので、ＲＯＭのカスタマ識
別とＲＯＭ内容のテストという一連の作業を自動化する
ことが可能となる。これにより、マスクＲＯＭのテスト
を大幅に合理化することができる。
ＯＭのテスト方法よれば、前記イオン注入と同時にカス
タマ情報が書き込まれた識別回路（１３１，１３２）の
出力を、テストモード時にを出力バッファ（１２１，１
２２）を介して出力しているので、ＲＯＭのカスタマ識
別とＲＯＭ内容のテストという一連の作業を自動化する
ことが可能となる。これにより、マスクＲＯＭのテスト
を大幅に合理化することができる。
【図１】本発明の実施例に係るマスクＲＯＭの構成を示
す回路図である。
す回路図である。
【図２】本発明の実施例に係る識別回路の構成を示す回
路図である。
路図である。
【図３】本発明の実施例に係るカスタマ識別を説明する
図である。
図である。
【図４】本発明の実施例に係るマスクＲＯＭのテスト方
法のテストフローを示す図である。
法のテストフローを示す図である。
【図５】従来例に係るマスクＲＯＭの構成を示す回路図
である。
である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 27/04
Claims (1)
- 【請求項１】 ＭＯＳトランジスタのチャンネル領域に
選択的にイオン注入がなされることにより、ＲＯＭデー
タが書き込まれる方式のマスクＲＯＭのテスト方法にお
いて、 前記イオン注入と同時にカスタマ情報を識別回路に書き
込み、 テストモード時に前記識別回路の出力を出力バッファを
介して出力し、 前記カスタマ情報に基づいて、対応するテストプログラ
ムを実行することを特徴としたマスクＲＯＭのテスト方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15711793A JPH0722592A (ja) | 1993-06-28 | 1993-06-28 | マスクｒｏｍのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15711793A JPH0722592A (ja) | 1993-06-28 | 1993-06-28 | マスクｒｏｍのテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722592A true JPH0722592A (ja) | 1995-01-24 |
Family
ID=15642591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15711793A Pending JPH0722592A (ja) | 1993-06-28 | 1993-06-28 | マスクｒｏｍのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722592A (ja) |
-
1993
- 1993-06-28 JP JP15711793A patent/JPH0722592A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500048B2 (ja) | ＢｉＣＭＯＳ集積回路及びＩＤＤ試験方法 | |
| EP0704802B1 (en) | Microcomputer and a method of testing the same | |
| JPH0722592A (ja) | マスクｒｏｍのテスト方法 | |
| US5623202A (en) | Testing multiple IC in parallel by a single IC tester | |
| JPH0722591A (ja) | マスクｒｏｍ | |
| JP2707595B2 (ja) | Ｒｏｍコード番号読出回路 | |
| JPH07174822A (ja) | 半導体集積回路装置 | |
| US6460091B1 (en) | Address decoding circuit and method for identifying individual addresses and selecting a desired one of a plurality of peripheral macros | |
| US5754559A (en) | Method and apparatus for testing integrated circuits | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JPS645461B2 (ja) | ||
| JPS60154637A (ja) | 集積回路装置 | |
| JPS6082871A (ja) | 論理集積回路 | |
| JP3278594B2 (ja) | 半導体集積回路のテスト方法 | |
| JPS63298173A (ja) | 集積回路 | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JPS6074643A (ja) | 半導体装置の製造方法 | |
| JP3032624B2 (ja) | スキャンセル装置 | |
| JPS6384012A (ja) | 集積回路 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JPH03142385A (ja) | 半導体集積回路 | |
| JPS6251234A (ja) | プログラムｉｃ | |
| JPS60221842A (ja) | 論理装置の故障診断回路 | |
| JPH0749366A (ja) | 半導体集積回路 | |
| JPH0850164A (ja) | テスト容易化回路 |