JPH0722592A - マスクromのテスト方法 - Google Patents
マスクromのテスト方法Info
- Publication number
- JPH0722592A JPH0722592A JP15711793A JP15711793A JPH0722592A JP H0722592 A JPH0722592 A JP H0722592A JP 15711793 A JP15711793 A JP 15711793A JP 15711793 A JP15711793 A JP 15711793A JP H0722592 A JPH0722592 A JP H0722592A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- output
- identification
- customer
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ROMのカスタマ識別と、それに基づくテス
トプログラムの選択および実行を自動的に行えるように
した、マスクROMのテスト方法を提供する。 【構成】 MOSトランジスタのチャンネル領域に選択
的にイオン注入がなされることにより、ROMデータが
書き込まれる方式のマスクROMのテスト方法におい
て、前記イオン注入と同時にカスタマ情報を識別回路
(131,132)に書き込み、テストモード時に前記
識別回路(131,132)の出力を出力バッファ(1
21,122)を介して出力し、そのカスタマ情報に基
づいて、対応するテストプログラムを実行する。
トプログラムの選択および実行を自動的に行えるように
した、マスクROMのテスト方法を提供する。 【構成】 MOSトランジスタのチャンネル領域に選択
的にイオン注入がなされることにより、ROMデータが
書き込まれる方式のマスクROMのテスト方法におい
て、前記イオン注入と同時にカスタマ情報を識別回路
(131,132)に書き込み、テストモード時に前記
識別回路(131,132)の出力を出力バッファ(1
21,122)を介して出力し、そのカスタマ情報に基
づいて、対応するテストプログラムを実行する。
Description
【0001】
【産業上の利用分野】本発明は、マスクROMのテスト
方法に関し、さらに詳しく言えば、ROMのカスタマ識
別と、それに基づくテストプログラムの選択および実行
を自動的に行うマスクROMのテスト方法に関する。
方法に関し、さらに詳しく言えば、ROMのカスタマ識
別と、それに基づくテストプログラムの選択および実行
を自動的に行うマスクROMのテスト方法に関する。
【0002】
【従来の技術】マスクROMは、ユーザー毎に異なるR
OM内容が書き込まれるので、混入等を防止するため
に、ROM内容のテストに先だって、カスタマ識別(ど
のユーザーのROM内容かの識別をいう。)を行うこと
が必要である。従来、マスクROMのカスタマ識別する
ためには、ウエハ表面上に識別符号を描画することで、
視覚的情報から識別していたが、識別が人間が行わなけ
ればならず、自動化の妨げとなるとともに、その処理時
間が長いなどの欠点があった。
OM内容が書き込まれるので、混入等を防止するため
に、ROM内容のテストに先だって、カスタマ識別(ど
のユーザーのROM内容かの識別をいう。)を行うこと
が必要である。従来、マスクROMのカスタマ識別する
ためには、ウエハ表面上に識別符号を描画することで、
視覚的情報から識別していたが、識別が人間が行わなけ
ればならず、自動化の妨げとなるとともに、その処理時
間が長いなどの欠点があった。
【0003】そこで、ROMの内容を電気的に識別する
方法が考えられた。これは例えば、図5に示すように、
ROM回路(1)、ROM回路(1)のデータを出力す
るための出力バッファ(2)および出力バッファ(2)
から外部へデータを出力するための外部端子用パッド
(Dout1〜Doutn)とで構成されるマスクROMにおい
て、ROMのカスタマを電気的に識別する識別回路
(3)をマスクROMとは独立して設け、さらに外部端
子用パッド(Dout1〜Doutn)とは別個に設けた識別端
子用パッド(DS1〜DSn)を設けていた。識別回路は
(3)は並列に接続された複数のMOSトランジスタか
ら構成され、それらのチャンネル領域に選択的にイオン
注入がなされることにより、ROMのカスタマ識別情報
が書き込まれる。そして、その情報を識別端子用パッド
(DS1〜DSn)において、電気的に測定することで、R
OMのカスタマ識別を行い、その後カスタマ別のプログ
ラムによりROM内容のテストを行っていた。
方法が考えられた。これは例えば、図5に示すように、
ROM回路(1)、ROM回路(1)のデータを出力す
るための出力バッファ(2)および出力バッファ(2)
から外部へデータを出力するための外部端子用パッド
(Dout1〜Doutn)とで構成されるマスクROMにおい
て、ROMのカスタマを電気的に識別する識別回路
(3)をマスクROMとは独立して設け、さらに外部端
子用パッド(Dout1〜Doutn)とは別個に設けた識別端
子用パッド(DS1〜DSn)を設けていた。識別回路は
(3)は並列に接続された複数のMOSトランジスタか
ら構成され、それらのチャンネル領域に選択的にイオン
注入がなされることにより、ROMのカスタマ識別情報
が書き込まれる。そして、その情報を識別端子用パッド
(DS1〜DSn)において、電気的に測定することで、R
OMのカスタマ識別を行い、その後カスタマ別のプログ
ラムによりROM内容のテストを行っていた。
【0004】この種の技術は、例えば特開昭54−38
764号公報、特開昭57−191896号公報等に記
載されている。
764号公報、特開昭57−191896号公報等に記
載されている。
【0005】
【発明が解決しようとする課題】ところで、識別端子用
パッド(DS1〜DSn)は、パターン面積の制約から一般
に、外部端子用パッド(Dout1〜Doutn)よりも小さく
形成される。すると、同一のプローブカードを使用し
て、一括して測定することができないという問題点が生
ずる。このため、ROMのカスタマ識別とROM内容の
テストという一連の作業を自動化できなかった。
パッド(DS1〜DSn)は、パターン面積の制約から一般
に、外部端子用パッド(Dout1〜Doutn)よりも小さく
形成される。すると、同一のプローブカードを使用し
て、一括して測定することができないという問題点が生
ずる。このため、ROMのカスタマ識別とROM内容の
テストという一連の作業を自動化できなかった。
【0006】本発明は、上記の問題点に鑑みてなされた
ものであり、ROMのカスタマ識別と、それに基づくテ
ストプログラムの選択、実行を自動的に行えるようにし
た、マスクROMのテスト方法を提供することを目的と
している。
ものであり、ROMのカスタマ識別と、それに基づくテ
ストプログラムの選択、実行を自動的に行えるようにし
た、マスクROMのテスト方法を提供することを目的と
している。
【0007】
【課題を解決するための手段】本発明は、MOSトラン
ジスタのチャンネル領域に選択的にイオン注入がなされ
ることにより、ROMデータが書き込まれる方式のマス
クROMのテスト方法において、前記イオン注入と同時
にカスタマ情報を識別回路(131,132)に書き込
み、テストモード時に前記識別回路(131,132)
の出力を出力バッファ(121,122)を介して出力
し、そのカスタマ情報に基づいて、対応するテストプロ
グラムを実行することを特徴としている。
ジスタのチャンネル領域に選択的にイオン注入がなされ
ることにより、ROMデータが書き込まれる方式のマス
クROMのテスト方法において、前記イオン注入と同時
にカスタマ情報を識別回路(131,132)に書き込
み、テストモード時に前記識別回路(131,132)
の出力を出力バッファ(121,122)を介して出力
し、そのカスタマ情報に基づいて、対応するテストプロ
グラムを実行することを特徴としている。
【0008】
【作用】本発明によれば、図1に示すように、テスト信
号TEをHレベルにすることにより、識別回路(13
1,132)の出力は、出力バッファ(121,12
2)を介して、外部端子用パッド(Dout1,Dout2)に
出力される。また、テスト信号TEをLレベルにする
と、通常通り、ROM回路(11)のデータが出力バッ
ファ(121〜12n)を介して、外部端子用パッド
(Dout1〜Doutn)に出力される。
号TEをHレベルにすることにより、識別回路(13
1,132)の出力は、出力バッファ(121,12
2)を介して、外部端子用パッド(Dout1,Dout2)に
出力される。また、テスト信号TEをLレベルにする
と、通常通り、ROM回路(11)のデータが出力バッ
ファ(121〜12n)を介して、外部端子用パッド
(Dout1〜Doutn)に出力される。
【0009】このように、本発明のマスクROMのテス
ト方法では、出力バッファ(121,122)および外
部端子用パッド(Dout1,Dout2)を共用しているの
で、一つのプローブカードで一括測定ができるようにな
る。よって、テストモードでカスタマ識別をした後に、
これに基づき各カスタマに対応したテストプログラムに
より、テストをすることが可能になる。
ト方法では、出力バッファ(121,122)および外
部端子用パッド(Dout1,Dout2)を共用しているの
で、一つのプローブカードで一括測定ができるようにな
る。よって、テストモードでカスタマ識別をした後に、
これに基づき各カスタマに対応したテストプログラムに
より、テストをすることが可能になる。
【0010】
【実施例】次に、本発明のマスクROMのテスト方法に
係る一実施例を図1乃至図4を参照しながら説明する。
図1は、本発明に係るマスクROMの構成を示してい
る。説明の簡単のために、2ビットの識別回路(13
1,132)を有するものとする。図において、(1
1)は、ROM回路であって、MOSトランジスタのチ
ャンネル領域にイオン注入がなされることにより、RO
Mの内容が書き込まれるものである。(121〜12
n)は、出力バッファであり、それぞれ外部端子用パッ
ド(Dout1〜Doutn)に接続されている。(131,1
32)は識別回路である。そして、(141,142)
は、切換回路であって、信号TEがゲートに印加された
MOSトランジスタ(QS1)と、反転信号*TEがゲー
トに印加されたMOSトランジスタ(QS2)とから構成
されており、識別回路(131,132)とROM回路
(11)の出力のいづれかを択一的に切換えている。
係る一実施例を図1乃至図4を参照しながら説明する。
図1は、本発明に係るマスクROMの構成を示してい
る。説明の簡単のために、2ビットの識別回路(13
1,132)を有するものとする。図において、(1
1)は、ROM回路であって、MOSトランジスタのチ
ャンネル領域にイオン注入がなされることにより、RO
Mの内容が書き込まれるものである。(121〜12
n)は、出力バッファであり、それぞれ外部端子用パッ
ド(Dout1〜Doutn)に接続されている。(131,1
32)は識別回路である。そして、(141,142)
は、切換回路であって、信号TEがゲートに印加された
MOSトランジスタ(QS1)と、反転信号*TEがゲー
トに印加されたMOSトランジスタ(QS2)とから構成
されており、識別回路(131,132)とROM回路
(11)の出力のいづれかを択一的に切換えている。
【0011】次に、テストモード時の動作を説明する。
今、テスト信号TEをHレベルにすると、識別回路(1
31,132)の出力は、出力バッファ(121,12
2)を介して、外部端子用パッド(Dout1,Dout2)に
出力される。そして、テスト信号TEをLレベルにする
と、識別回路(131,132)は遮断され、通常通
り、ROM回路(11)のデータが出力バッファ(12
1〜12n)を介して、外部端子用パッド(Dout1〜D
outn)に出力される。
今、テスト信号TEをHレベルにすると、識別回路(1
31,132)の出力は、出力バッファ(121,12
2)を介して、外部端子用パッド(Dout1,Dout2)に
出力される。そして、テスト信号TEをLレベルにする
と、識別回路(131,132)は遮断され、通常通
り、ROM回路(11)のデータが出力バッファ(12
1〜12n)を介して、外部端子用パッド(Dout1〜D
outn)に出力される。
【0012】このように、出力バッファ(121,12
2)および外部端子用パッド(Dout1,Dout2)を共用
しているので、一つのプローブカードで一括測定ができ
るようになる。よって、テストモードでカスタマ選別を
した後に、各カスタマに対応したテストプログラムによ
り、ROMテストをすることが可能になる。図2は、識
別回路(131,132)の構成の一例を示している。
2)および外部端子用パッド(Dout1,Dout2)を共用
しているので、一つのプローブカードで一括測定ができ
るようになる。よって、テストモードでカスタマ選別を
した後に、各カスタマに対応したテストプログラムによ
り、ROMテストをすることが可能になる。図2は、識
別回路(131,132)の構成の一例を示している。
【0013】識別回路(131,132)は、電源VCC
と接地VSS間に直列接続された2つのMOSトランジス
タ(Q1,Q2)の接続点から出力が取り出されるように
構成され、チャンネル領域に選択的にイオン注入がなさ
れる。たとえば、MOSトランジスタ(Q1)にイオン
注入された場合には、MOSトランジスタ(Q1)がオ
ンし、’1’の信号が接続点に現れる。逆に、MOSト
ランジスタ(Q2)にイオン注入された場合には、MO
Sトランジスタ(Q2)がオンし、’0’の信号が接続
点に現れる。
と接地VSS間に直列接続された2つのMOSトランジス
タ(Q1,Q2)の接続点から出力が取り出されるように
構成され、チャンネル領域に選択的にイオン注入がなさ
れる。たとえば、MOSトランジスタ(Q1)にイオン
注入された場合には、MOSトランジスタ(Q1)がオ
ンし、’1’の信号が接続点に現れる。逆に、MOSト
ランジスタ(Q2)にイオン注入された場合には、MO
Sトランジスタ(Q2)がオンし、’0’の信号が接続
点に現れる。
【0014】したがって、図1に示すマスクROMの場
合には、2ビットの識別回路(131,132)が設け
られているので、22=4の種類のカスタマを識別可能
である。図3は、テストモード時に、識別回路(13
1,132)の内容を外部端子用パッド(Dout1,Dou
t2)に出力した場合の例を示している。
合には、2ビットの識別回路(131,132)が設け
られているので、22=4の種類のカスタマを識別可能
である。図3は、テストモード時に、識別回路(13
1,132)の内容を外部端子用パッド(Dout1,Dou
t2)に出力した場合の例を示している。
【0015】すなわち、(0,0)の場合は、ユーザー
A、(0,1)の場合は、ユーザーB、(1,0)の場
合は、ユーザーC、(1,1)の場合は、ユーザーDと
いった具合である。もちろん、識別回路(131,13
2)の数を増やすことにより、さらに多くのカスタマを
識別することが可能である。
A、(0,1)の場合は、ユーザーB、(1,0)の場
合は、ユーザーC、(1,1)の場合は、ユーザーDと
いった具合である。もちろん、識別回路(131,13
2)の数を増やすことにより、さらに多くのカスタマを
識別することが可能である。
【0016】図4は、本発明のマスクROMのテスト方
法のテストフローを示す図である。本発明のマスクRO
Mのテスト方法は、まず、上述のテストモードに入るこ
とにより、被測定物であるマスクROMのカスタマ(A
〜D)を識別する。そして、カスタマに対応するテスト
プログラムを選択する。この後、選択されたテストプロ
グラムを実行することにより、ROM内容のテストを行
う。
法のテストフローを示す図である。本発明のマスクRO
Mのテスト方法は、まず、上述のテストモードに入るこ
とにより、被測定物であるマスクROMのカスタマ(A
〜D)を識別する。そして、カスタマに対応するテスト
プログラムを選択する。この後、選択されたテストプロ
グラムを実行することにより、ROM内容のテストを行
う。
【0017】このように、本発明のマスクROMのテス
ト方法によれば、ROMのカスタマ識別と、それに基づ
くテストプログラムの選択および実行を自動的に行うこ
とができる。
ト方法によれば、ROMのカスタマ識別と、それに基づ
くテストプログラムの選択および実行を自動的に行うこ
とができる。
【0018】
【発明の効果】以上説明したように、本発明のマスクR
OMのテスト方法よれば、前記イオン注入と同時にカス
タマ情報が書き込まれた識別回路(131,132)の
出力を、テストモード時にを出力バッファ(121,1
22)を介して出力しているので、ROMのカスタマ識
別とROM内容のテストという一連の作業を自動化する
ことが可能となる。これにより、マスクROMのテスト
を大幅に合理化することができる。
OMのテスト方法よれば、前記イオン注入と同時にカス
タマ情報が書き込まれた識別回路(131,132)の
出力を、テストモード時にを出力バッファ(121,1
22)を介して出力しているので、ROMのカスタマ識
別とROM内容のテストという一連の作業を自動化する
ことが可能となる。これにより、マスクROMのテスト
を大幅に合理化することができる。
【図1】本発明の実施例に係るマスクROMの構成を示
す回路図である。
す回路図である。
【図2】本発明の実施例に係る識別回路の構成を示す回
路図である。
路図である。
【図3】本発明の実施例に係るカスタマ識別を説明する
図である。
図である。
【図4】本発明の実施例に係るマスクROMのテスト方
法のテストフローを示す図である。
法のテストフローを示す図である。
【図5】従来例に係るマスクROMの構成を示す回路図
である。
である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/822 27/04
Claims (1)
- 【請求項1】 MOSトランジスタのチャンネル領域に
選択的にイオン注入がなされることにより、ROMデー
タが書き込まれる方式のマスクROMのテスト方法にお
いて、 前記イオン注入と同時にカスタマ情報を識別回路に書き
込み、 テストモード時に前記識別回路の出力を出力バッファを
介して出力し、 前記カスタマ情報に基づいて、対応するテストプログラ
ムを実行することを特徴としたマスクROMのテスト方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15711793A JPH0722592A (ja) | 1993-06-28 | 1993-06-28 | マスクromのテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15711793A JPH0722592A (ja) | 1993-06-28 | 1993-06-28 | マスクromのテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0722592A true JPH0722592A (ja) | 1995-01-24 |
Family
ID=15642591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15711793A Pending JPH0722592A (ja) | 1993-06-28 | 1993-06-28 | マスクromのテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0722592A (ja) |
-
1993
- 1993-06-28 JP JP15711793A patent/JPH0722592A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2500048B2 (ja) | BiCMOS集積回路及びIDD試験方法 | |
EP0704802B1 (en) | Microcomputer and a method of testing the same | |
JPH0722592A (ja) | マスクromのテスト方法 | |
US5623202A (en) | Testing multiple IC in parallel by a single IC tester | |
JPH0722591A (ja) | マスクrom | |
JP2707595B2 (ja) | Romコード番号読出回路 | |
JPH07174822A (ja) | 半導体集積回路装置 | |
US6460091B1 (en) | Address decoding circuit and method for identifying individual addresses and selecting a desired one of a plurality of peripheral macros | |
US5754559A (en) | Method and apparatus for testing integrated circuits | |
JPS6227831A (ja) | 演算器チエツク回路 | |
JPS645461B2 (ja) | ||
JPS60154637A (ja) | 集積回路装置 | |
JPS6082871A (ja) | 論理集積回路 | |
JP3278594B2 (ja) | 半導体集積回路のテスト方法 | |
JPS63298173A (ja) | 集積回路 | |
JP2943161B2 (ja) | 故障シミュレーション方法 | |
JPS6074643A (ja) | 半導体装置の製造方法 | |
JP3032624B2 (ja) | スキャンセル装置 | |
JPS6384012A (ja) | 集積回路 | |
JP2723676B2 (ja) | 半導体集積回路 | |
JPH03142385A (ja) | 半導体集積回路 | |
JPS6251234A (ja) | プログラムic | |
JPS60221842A (ja) | 論理装置の故障診断回路 | |
JPH0749366A (ja) | 半導体集積回路 | |
JPH0850164A (ja) | テスト容易化回路 |