JPS6251234A - プログラムｉｃ - Google Patents
プログラムｉｃInfo
- Publication number
- JPS6251234A JPS6251234A JP60192831A JP19283185A JPS6251234A JP S6251234 A JPS6251234 A JP S6251234A JP 60192831 A JP60192831 A JP 60192831A JP 19283185 A JP19283185 A JP 19283185A JP S6251234 A JPS6251234 A JP S6251234A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- test
- information
- testing
- test system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明はＩＣ（半導体集積回路）に関し、特にはＩＣ
チップの自動テストを容易にしたプロゲラ、ムＩＣに関
する。
チップの自動テストを容易にしたプロゲラ、ムＩＣに関
する。
〈従来の技術〉
近年ＩＣの利用範囲が拡大するに伴って、ＩＣがもつ機
能としても種々のものが要求され、これらの要求に応じ
るべく多品種少量生産に適したＩＣの開発が活発に試み
られている。
能としても種々のものが要求され、これらの要求に応じ
るべく多品種少量生産に適したＩＣの開発が活発に試み
られている。
処で一応の製造工程を終えたＩＣチップは、所定の機能
を果し得るか否かのテストが実施されるが、テスト内容
は夫々機種に応じたものでなければならない。ＩＣチッ
プの自動テストは、ハンドラ等に予め同一品種のチップ
のみをセットし、セットされたチップ群に対して一律に
同じテストを実行するものであった。従って品種が異な
ればその都度ハンドラに同一品種のチップ群をセットす
ると共にテストシステムが適合するように調整されてい
や。
を果し得るか否かのテストが実施されるが、テスト内容
は夫々機種に応じたものでなければならない。ＩＣチッ
プの自動テストは、ハンドラ等に予め同一品種のチップ
のみをセットし、セットされたチップ群に対して一律に
同じテストを実行するものであった。従って品種が異な
ればその都度ハンドラに同一品種のチップ群をセットす
ると共にテストシステムが適合するように調整されてい
や。
〈発明の解決しようとする問題点〉
上記従来のＩＣチップの如く、チップ自身にテストのた
めの情報を予め持たせてなければ、テストに先立って各
チップを識別して品種毎にテストシステムのハンドラに
供給しなければならない。
めの情報を予め持たせてなければ、テストに先立って各
チップを識別して品種毎にテストシステムのハンドラに
供給しなければならない。
即ち多品種ＩＣや或いは同一ウエバ内に異品種チップを
形成した多品種ウェハチップ、特に近年のゲートアレイ
による半導体集積回路の如く、多品種少量生産ＩＣでは
、品種毎に対象となるＩＣのテストプログラムをセット
アツプしなければならず、テスト工程の管理が非常に手
間を要して問題になっていた。
形成した多品種ウェハチップ、特に近年のゲートアレイ
による半導体集積回路の如く、多品種少量生産ＩＣでは
、品種毎に対象となるＩＣのテストプログラムをセット
アツプしなければならず、テスト工程の管理が非常に手
間を要して問題になっていた。
〈問題点を解決するための手段〉
上記従来のＩＣテストの問題点に鑑みてなされたもので
、ＩＣチップ内にＲＯＭ領域を設けて、該ＲＯＭ領域に
少なくともＩＣチップをテストする場合に、適切なテス
トプログラムをテストシステムに設定し得る製造工程時
のマスク塩等の情報を記録させて、テスト工程でＩＣチ
ップ内の上記情報を読出すことによって各チップに適し
たチップテストを自動的に実行させるプログラムＩＣで
ある。
、ＩＣチップ内にＲＯＭ領域を設けて、該ＲＯＭ領域に
少なくともＩＣチップをテストする場合に、適切なテス
トプログラムをテストシステムに設定し得る製造工程時
のマスク塩等の情報を記録させて、テスト工程でＩＣチ
ップ内の上記情報を読出すことによって各チップに適し
たチップテストを自動的に実行させるプログラムＩＣで
ある。
〈作用〉
チップ内に設けられたＲＯＭ領域に書込まれたテストの
ための情報を読取ることによって、ＩＣチップがテスト
システムにセットされる順序に関係なく、各チップに適
したテストプログラムをテストシステムに設定してテス
トを実施することができ、テストプログラムの切替えの
自動化が図れ、多品種少量生産のＩＣテストに特に効果
が著しい。
ための情報を読取ることによって、ＩＣチップがテスト
システムにセットされる順序に関係なく、各チップに適
したテストプログラムをテストシステムに設定してテス
トを実施することができ、テストプログラムの切替えの
自動化が図れ、多品種少量生産のＩＣテストに特に効果
が著しい。
〈実施例〉
図はＩＣチップを模型的に示す図で、ＩＣチップｌ内に
は、各種信号処理や演算を実行するためのロジック領域
２が、従来公知の半導体製造技術を利用して作製されて
いる。上記ロジック領域２には代表的には電源電圧Ｖｃ
ｃを印加する端子３、接地レベルを印加するＧＮＤ端子
４、入力ポート５及び出力ポートロが設けられ、信号の
入出力が実行される。
は、各種信号処理や演算を実行するためのロジック領域
２が、従来公知の半導体製造技術を利用して作製されて
いる。上記ロジック領域２には代表的には電源電圧Ｖｃ
ｃを印加する端子３、接地レベルを印加するＧＮＤ端子
４、入力ポート５及び出力ポートロが設けられ、信号の
入出力が実行される。
上記ロジック領域２が設けられた同一のＩＣチップ１に
ついて、他の領域を利用してＲＯＭ領域７が設けられて
いる。該ＲＯＭ領域７にはチツ′プ１をテストする場合
に、テストシステムに対して最適のテストプログラムを
設定するための情報、例えば品種名やＩｃ作製に使用し
たマスク塩がコード化されて書込まれている。上記ＲＯ
Ｍ領域７はロジック領域２と同様に電源電圧Ｖｃｃを印
加する端子３及びＧＮＤ端子４に接続され、更にアドレ
スポート８及びデータバス９が設けられている。
ついて、他の領域を利用してＲＯＭ領域７が設けられて
いる。該ＲＯＭ領域７にはチツ′プ１をテストする場合
に、テストシステムに対して最適のテストプログラムを
設定するための情報、例えば品種名やＩｃ作製に使用し
たマスク塩がコード化されて書込まれている。上記ＲＯ
Ｍ領域７はロジック領域２と同様に電源電圧Ｖｃｃを印
加する端子３及びＧＮＤ端子４に接続され、更にアドレ
スポート８及びデータバス９が設けられている。
上記構成のＩＣチップをテストする場合を説明する。
ＬＳＩテストシステム（図示せず）に上記ＩＣチップｌ
が測定対象ＩＣとしてセットされると、まずテストに必
要な電源電圧が端子３及び端子４間番こ印加される。次
にＲＯＭ領域７１こ書込まれたテストプログラム選択の
ための情報をアドレスポート８に読出すために、アドレ
スポート８がセットアツプされる。アドレスポート８を
アクセスすることにより上記ＲＯＭ領域７の情報が読み
出され、データバス９を介してテストシステムに供給さ
れる。ＬＳＩテストシステムは入力されたＲＯＭ情報を
判別して測定対象ＩＣのマスク塩を識別し、品種を決定
して該当するＩＣテストプログラムを実行する。
が測定対象ＩＣとしてセットされると、まずテストに必
要な電源電圧が端子３及び端子４間番こ印加される。次
にＲＯＭ領域７１こ書込まれたテストプログラム選択の
ための情報をアドレスポート８に読出すために、アドレ
スポート８がセットアツプされる。アドレスポート８を
アクセスすることにより上記ＲＯＭ領域７の情報が読み
出され、データバス９を介してテストシステムに供給さ
れる。ＬＳＩテストシステムは入力されたＲＯＭ情報を
判別して測定対象ＩＣのマスク塩を識別し、品種を決定
して該当するＩＣテストプログラムを実行する。
ＩＣテストプログラムの実行においては、ＩＣチップ１
の入力ポート５に論理パターンを印加し、この入力論理
パターンに従った信号処理結果が出力ポートロに導出さ
れる。該出力された論理値に対して、予め正常な論理値
がＬＳＩテストシステムのパターンメモリに収納され、
該収納されている正常値との間に比較が行われ、ＩＣチ
ップｌにおける良・否等が自動判別される。
の入力ポート５に論理パターンを印加し、この入力論理
パターンに従った信号処理結果が出力ポートロに導出さ
れる。該出力された論理値に対して、予め正常な論理値
がＬＳＩテストシステムのパターンメモリに収納され、
該収納されている正常値との間に比較が行われ、ＩＣチ
ップｌにおける良・否等が自動判別される。
く効果〉
以上本発明によれば、各ＩＣチップ毎にテストのための
情報が書込まれるため、テストに際してはＩＣチップに
最適のテストプログラムを自動的に選択させることがで
き、多品種のＩＣが混在する場合にもテスト工程を自動
化することができ、テスト所要時間の短縮化及び作業負
担の軽減を図ることができる。
情報が書込まれるため、テストに際してはＩＣチップに
最適のテストプログラムを自動的に選択させることがで
き、多品種のＩＣが混在する場合にもテスト工程を自動
化することができ、テスト所要時間の短縮化及び作業負
担の軽減を図ることができる。
図は本発明による一実施例を示すＩＣチップの模型図で
ある。 １：ＩＣチップ、２：ロジック領域、７：ＲＯＭ領域。
ある。 １：ＩＣチップ、２：ロジック領域、７：ＲＯＭ領域。
Claims (1)
- １、ＩＣチップ内に少なくともＲＯＭ領域を設け、該Ｒ
ＯＭ領域に、ＩＣチップをテストするための情報を記録
してなる特徴とするプログラムＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192831A JPS6251234A (ja) | 1985-08-29 | 1985-08-29 | プログラムｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192831A JPS6251234A (ja) | 1985-08-29 | 1985-08-29 | プログラムｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6251234A true JPS6251234A (ja) | 1987-03-05 |
Family
ID=16297700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60192831A Pending JPS6251234A (ja) | 1985-08-29 | 1985-08-29 | プログラムｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6251234A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412546A (en) * | 1987-07-07 | 1989-01-17 | Nec Corp | Gate array device |
-
1985
- 1985-08-29 JP JP60192831A patent/JPS6251234A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412546A (en) * | 1987-07-07 | 1989-01-17 | Nec Corp | Gate array device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0834124B1 (en) | Parallel testing of cpu cache and instruction units | |
| JP2950475B2 (ja) | メモリを備えた組込み自己検査 | |
| US5123016A (en) | Arrangement and method for identifying and localizing faulty circuits of a memory module | |
| US4460999A (en) | Memory tester having memory repair analysis under pattern generator control | |
| US5483175A (en) | Method for circuits connection for wafer level burning and testing of individual dies on semiconductor wafer | |
| US4460997A (en) | Memory tester having memory repair analysis capability | |
| US4686456A (en) | Memory test circuit | |
| EP0144680B1 (en) | Ic device and a system for testing the same | |
| JPH03719B2 (ja) | ||
| US5247521A (en) | Data processor | |
| JP3509001B2 (ja) | 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法 | |
| JPS6251234A (ja) | プログラムｉｃ | |
| US8176370B2 (en) | Method and system for direct access memory testing of an integrated circuit | |
| US5623202A (en) | Testing multiple IC in parallel by a single IC tester | |
| US20070152732A1 (en) | Method and apparatus to detect electrical overstress of a device | |
| EP0265913A2 (en) | Semi-custom-made integrated circuit device | |
| EP0481487A2 (en) | Stand-by control circuit | |
| US5754559A (en) | Method and apparatus for testing integrated circuits | |
| JP3278594B2 (ja) | 半導体集積回路のテスト方法 | |
| JPH11260095A (ja) | 半導体集積回路装置およびその試験方法 | |
| JP2861001B2 (ja) | 入出力回路 | |
| JPS63239863A (ja) | マスクｒｏｍの製造方法 | |
| JPS58209137A (ja) | 半導体集積回路装置 | |
| JPS58184663A (ja) | テスト装置 | |
| JPS6145498A (ja) | 半導体集積回路装置 |