JPH0722589A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 配線を低抵抗化し、容量−電圧特性の直線性
が良好で、絶縁耐圧が高く、信頼性の高い半導体装置を
提供する。 【構成】 半導体装置は、半導体基板１上に設けられた
金属シリサイド層４と、金属シリサイド層４上に設けら
れた多結晶シリコン膜５と、多結晶シリコン層５上に設
けられた層間絶縁膜６とを具備する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、さらに詳しくは、下部電極、層間絶縁
膜、および上部電極からなるキャパシタを有する半導体
装置およびその製造方法に関するものである。

【０００２】

【従来の技術】近年の半導体装置のめざましい微細化に
より、半導体装置で用いられる配線は断面積が縮小し、
それに反比例して配線の抵抗値が高まってきている。こ
のため、例えばシリコンゲートＭＯＳトランジスタ技術
においては、シリコンゲートおよび配線の抵抗により信
号伝達が遅くなるという問題が生じていた。

【０００３】このような問題を解決するために、高融点
金属を堆積させたり、あるいは多結晶シリコン層上に金
属シリサイドを堆積したりして、配線の低抵抗化を図っ
ていた。

【０００４】一方、微細化されたＭＯＳアナログ回路に
おいては、キャパシタを多用しており、電圧−容量特性
の直線性がよいものが望まれている。このようなキャパ
シタを形成するためには、以下のような方法により製造
することにより性能上、または製造コスト上有利であ
る。

【０００５】すなわち、トランジスタを形成する活性領
域を形成した後、全面に多結晶シリコン層を堆積し、不
純物を導入し、導電層を形成する。この導電層はＭＯＳ
トランジスタのゲート電極となると共に、キャパシタの
下部電極となる。次に、導電層上に絶縁誘電体としてシ
リコン酸化膜を熱酸化法またはＣＶＤ（Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成
する。

【０００６】さらに、多結晶シリコン層を堆積させ、不
純物を導入し、導電層を形成する。この導電層をリソグ
ラフィーによりエッチングして、キャパシタの上部電極
を形成し、次いで、導電層をリソグラフィーにより再び
エッチングして、キャパシタの下部電極、ゲート電極、
配線を形成する。

【０００７】

【発明が解決しようとする課題】しかしながら、微細化
されたＭＯＳアナログ回路を実現する場合、配線を低抵
抗化するために、上述した金属シリサイド等を配線やゲ
ート電極に用いると、上述のような製造方法ではゲート
電極やキャパシタの下部電極表面に金属シリサイド等が
露出することとなる。従って、キャパシタの下部電極上
に形成される層間絶縁膜が金属シリサイドと接触するこ
ととなり、層間絶縁膜が汚染され、絶縁耐圧や精度が劣
化するといった問題があった。一方で、シリコンナイト
ライド等の誘電率が高く、汚染や絶縁耐圧に有利な比較
的厚い膜を利用する方法もあるが、これらの膜では電圧
により誘電率が変化し、良好な容量−電圧特性が得られ
ない。そのため、ＬＳＩにおける高精度キャパシタの誘
電体としては汚染の少ないシリコン酸化膜が望まれる。

【０００８】そこで、本発明の目的は、上述した問題点
を解消し、配線を低抵抗化しつつ、容量−電圧特性の直
線性が良好で、また絶縁耐圧が高く、信頼性の高いキャ
パシタを有する半導体装置およびその製造方法を提供す
ることにある。

【０００９】

【課題を解決するための手段】このような目的を達成す
るために、本発明の半導体装置は、半導体基板と、該半
導体基板上に設けられた金属シリサイド層または高融点
金属層と、前記金属シリサイド層または高融点金属層上
に設けられた多結晶シリコン層とを具備したことを特徴
とする。

【００１０】さらに、本発明の半導体装置は、半導体基
板と、該半導体基板上に設けられた金属シリサイド層ま
たは高融点金属層と、前記金属シリサイド層または前記
高融点金属層上に設けられた多結晶シリコン層を下部電
極とする容量素子とを具備したことを特徴とする。

【００１１】さらにまた、本発明の半導体装置の製造方
法は、半導体基板上に金属シリサイド層または高融点金
属層を形成する工程と、前記金属シリサイド層または前
記高融点金属層上に多結晶シリコン層を形成する工程
と、前記多結晶シリコン層上に層間絶縁膜を形成する工
程とを含むことを特徴とする。

【００１２】

【作用】本発明によれば、下部電極が金属シリサイド層
または高融点金属層から形成されているので、十分に下
部電極および配線の抵抗を低下させることができると共
に、キャパシタの層間絶縁膜を金属シリサイドに接触さ
せないので、特性の良好な層間絶縁膜となる。

【００１３】

【実施例】以下、本発明を図面に基づいて詳細に説明す
る。

【００１４】図１は、本発明の半導体装置を示す模式的
断面図である。

【００１５】１は半導体基板、２はフィールド酸化膜、
３，４，５は下部電極を形成する導電層であり、３は多
結晶シリコン層、４は金属シリサイド層、５は多結晶シ
リコン層である。また、６は層間絶縁膜、７は上部電極
を形成する多結晶シリコン層である。

【００１６】半導体基板１は例えば、ｎ型（１００）シ
リコン単結晶基板を用いており、この半導体基板１上に
例えば熱酸化によりフィールド酸化膜２が形成されてお
り、このフィールド酸化膜２上に多結晶シリコン層３，
金属シリサイド層４および多結晶シリコン層５からなる
下部電極が形成されている。

【００１７】層間絶縁膜６はこの下部電極上に形成され
ており、下部電極の最上層に多結晶シリコン層５が形成
されるため、層間絶縁膜６が直接金属シリサイド層４に
接触しない。従って、層間絶縁膜６が汚染されることが
なく、絶縁耐圧や精度が劣化することがない。なお、金
属シリサイド層４の代わりに高融点金属層を形成しても
よい。

【００１８】図２は本発明の半導体装置の製造方法を示
す工程図である。

【００１９】まず、図２（Ａ）に示すように、ｎ型（１
００）シリコン単結晶基板１上に、例えば、熱酸化によ
りフィールド酸化膜２を形成し、次いで、フィールド酸
化膜２上に多結晶シリコン層３を１０００Å、金属シリ
サイド層４を１５００Å、多結晶シリコン層５を１００
０Åの厚みに形成する。多結晶シリコン層３および５
は、例えば低圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＨ₄ （モノシ
ラン）を反応ガスとして温度が６３０℃、圧力が５０Ｐ
ａの雰囲気中で形成される。

【００２０】ここで、モノシランを用いるエピタキシャ
ル成長には約１０００℃の堆積速度が必要であるが、多
結晶シリコン層の場合は６００℃から７００℃の温度が
用いられる。従って、多結晶シリコン層の形成の場合に
は、プロセスの低温化が図れる。

【００２１】この多結晶シリコン層３および５は、オキ
シ塩化リン（ＰＯＣｌ₃ ）をＳｉＨ₄ に添加して導電性
を持たせる。

【００２２】ＰＯＣｌ₃ は常温で液体であり、バブラー
によりＮ₂ またはＯ₂ をキャリアガスとして炉内に導入
する。この方法によれば、イオン注入では量産的に不可
能な高濃度ドーピングを大量に短時間で行うことができ
る。多結晶シリコン中ではりんの拡散係数は極めて大き
く、そのため深さ方向に均一で、しかも高濃度（１×１
０²¹／ｃｍ³ ）の燐ドープ多結晶シリコンが得られる。
燐濃度に対しては、制御性は乏しいものの、５×１０²⁰
／ｃｍ³ 以上の濃度では飽和溶解度のためキャリア濃度
は増加せず、抵抗のばらつきは比較的少ない。また、こ
のように高濃度にドープされた多結晶シリコンは、ＭＯ
Ｓの安定性にとって好ましくない可動イオンにもゲッタ
リング効果を持つ。この可動イオンは、電極等の形成
時、フォトプロセスの工程時等において汚染元素、例え
ば、ナトリウムとしてＭＯＳトランジスタに導入され
る。この可動イオンは高温，高電界のもとでイオン化し
てＭＯＳトランジスタの閾値電圧を変動させるので好ま
しくない。さらに、ウェハ裏面に高濃度でドープされた
燐にも重金属のゲッタ効果がある。また、イオン注入に
より不純物をドーピングしても良い。この方法によれ
ば、廉価でも制御性良くドープすることができる。

【００２３】金属シリサイド層は、次の方法により形成
することができる。

【００２４】１）シリコンあるいはポリシリコン上に直
接金属をスパッタ法あるいは蒸着法により堆積する。

【００２５】２）独立したターゲットより、金属とシリ
コンを同時スパッタする。この同時スパッタによる金属
シリサイドの形成は、金属とシリコンとの組成が任意に
変えられ、高純度ターゲットを用いることができ、Ｃ，
Ｏ等の不純物の少ない膜が得られる。この方法は金属シ
リサイドの形成に特に有効である。

【００２６】３）各元素を電子ビーム、あるいは、抵抗
加熱により同時蒸着する。電子ビームによる同時蒸着法
は、さらに高純度ソースを用い、高真空で行うことから
汚染の少ない膜が得られる。

【００２７】４）化学気相成長法（ＣＶＤ）で、ポリシ
リコンまたはシリコン基板上に金属を成長させるか、あ
るいは、金属とシリコンとを同時に成長させる。

【００２８】この他の金属シリサイドの形成方法には、
ＳｉＨ₄ ／Ａｒ雰囲気でＭｏターゲットを用い、リアク
ティブスパッタを行う方法、ＭｏをＳｉＨ₄ 雰囲気下で
熱処理する方法等もある。

【００２９】上記の方法により形成され、ＬＳＩに興味
のあるシリサイドは、周期表IV−Ａ，Ｖ−Ａ，VI−Ａ族
すなわち高融点金属のシリサイドおよびVIII族のシリサ
イドである。

【００３０】金属シリサイドであるＴｉＳｉ₂ ，ＶＳｉ
₂ ，ＣｏＳｉ₂ ，ＮｉＳｉ，ＺｒＳｉ，ＮｂＳｉ₂ ，Ｐ
ｄＳｉ₂ ，ＨｆＳｉ₂ ，ＴａＳｉ₂ ，ＷＳｉ₂ ，ＰｔＳ
ｉ₂の抵抗率は、数１０μΩ・ｃｍである。

【００３１】金属シリサイド層４の代わりにＴｉ，Ｚ
ｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，ＭｏまたはＷの高融
点金属を用いてもよい。

【００３２】高融点金属であるＴｉ，Ｚｒ，Ｈｆ，Ｖ，
Ｎｂ，Ｔａの抵抗率はバルク結晶の場合、数十μΩ・ｃ
ｍであり、Ｃｒ，Ｍｏ，Ｗの場合の抵抗率は数μΩ・ｃ
ｍである。

【００３３】従来、長く用いられてきた多結晶シリコン
は、最大限不純物を添加しても比抵抗は１０^-3Ωｃｍ程
度で、電極として用いやすい３０００〜５０００Åの膜
厚での層抵抗は、２０〜３０Ω／□で、デバイスの微細
化に伴い配線遅延の原因のひとつとなり始めた。

【００３４】しかるに、多結晶シリコンの抵抗率と比較
すれば、金属シリサイドの場合は１／１０ないし１／２
０であり、高融点金属の場合は約１／１００で極めて抵
抗率が小さい。

【００３５】次いで、図２（Ｂ）に示すように、下部電
極上に層間絶縁膜６を、例えば、３５０Åの厚みに形成
する。層間絶縁膜６は、例えば、１０００Åのドライ酸
化により形成してもよいし、ＴＥＯＳ（テトラエトキシ
オルトケイ酸エステル）の熱分解によるＣＶＤ法で形成
してもよい。このとき下部電極は多結晶シリコンのみが
露出しており良好な酸化膜を形成することができる。次
に、上部電極となる多結晶シリコン層７を２０００Å形
成し、燐等を拡散して導電性を持たせる。

【００３６】次に、図２（Ｃ）および（Ｄ）に示すよう
に、上部電極をエッチングし、下部電極をエッチングし
て、キャパシタを形成する。

【００３７】最後に、層間絶縁膜８を形成し、上部電極
および下部電極の適当な部分を開口してアルミニウム等
をスパッタ法により形成し、配線層９とする（図２
（Ｅ））。この時、開口部を形成するためにエッチング
しても、金属シリサイド層が露出することなく、また下
部電極に配線される配線層９も直接金属シリサイド層に
接触することがないため、金属汚染を防止することがで
きる。

【００３８】配線層９の材料としてはＡｌが一般的であ
る。１００％Ａｌの配線以外に、Ａｌ−Ｓｉ，Ａｌ−Ｃ
ｕあるいはＡｌ−Ｃｕ−Ｓｉなど他の原子を添加したＡ
ｌ配線もＡｌスパイク（ｓｐｉｋｅ）の発生やエレクト
ロマイグレーションを抑制するのに用いられる。

【００３９】デバイスの微細化は、Ａｌ配線の電流密度
を増加させる傾向にある。従って、エレクトロマイグレ
ーションは深刻な問題である。これを防止するための一
つの解決策として、Ａｌ配線上にＭｏＳｉ₂ やＴｉＳｉ
₂ をコーティングする方法もある。Ａｌ配線中でのエレ
クトロマイグレーションは、活性化エネルギーの評価か
ら、粒界中を移動することが知られており、ＭｏＳｉ₂
をＡｌ上にコートし熱処理することで、粒界がＭｏＳｉ
₂ ，ＴｉＳｉ₂ で占有され、Ａｌ原子の移動はＡｌ粒界
でなく、Ａｌバルク中を移動することにより、エレクト
ロマイグレーションが緩和されると考えられている。

【００４０】配線パターンが微細加工技術によって決ま
ると半導体装置を保護するため、パッシベーション膜を
全体に堆積させる。これにはＰＳＧなどのリンガラス膜
が用いられる。ＰＳＧ膜の熱膨張係数はＡｌとほぼ同じ
であるため、クラック発生などの心配がなく、パッシベ
ーション材料として優れている。また、プラズマＣＶＤ
法で形成したシリコンナイトライドも、強度や耐湿性が
高く、パッシベーション膜として用いる。

【００４１】図３は、本発明の他の実施例を示す模式的
断面図である。

【００４２】図１と同じ構成には同じ符号を付与し、こ
こでは説明は省略する。

【００４３】図３において、１０はゲート酸化膜、１１
および１２は、それぞれ、ＭＯＳトランジスタのソース
領域およびドレイン領域であり、１３はゲート電極であ
る。

【００４４】ゲート電極１３はキャパシタの下部電極と
同時に形成される３層の導電層である。従って、ゲート
電極や配線部分を低抵抗化できると共に、キャパシタの
層間絶縁膜６が金属シリサイド層４に直接に接触するこ
とがないので、信頼性の高いキャパシタとすることがで
きる。

【００４５】図４は上記の半導体装置の製造方法を示す
工程図である。

【００４６】まず図４（Ａ）に示すように、ｎ型（１０
０）シリコン単結晶からなる半導体基板１上に、例え
ば、熱酸化によりフィールド酸化膜２を形成し、ＭＯＳ
トランジスタを形成する領域にはゲート酸化膜１０を１
５０Åの厚みに形成する。次いで、フィールド酸化膜２
およびゲート酸化膜１０上に多結晶シリコン層３を１０
００Åの厚み、金属シリサイド層４を１５００Åの厚
み、多結晶シリコン層５を１０００Åの厚みに形成す
る。多結晶シリコン層３，５、および金属シリサイド層
４は上述した方法と同様に、例えば低圧ＣＶＤ法により
形成し、多結晶シリコン層３，５には、オキシ塩化リン
（ＰＯＣｌ₃ ）などを用いてリンを拡散し、導電性を持
たせる。

【００４７】次いで、図４（Ｂ）に示すように、下部電
極上に層間絶縁膜６を３５０Åの厚みに形成し、上部電
極となる多結晶シリコン層７を２０００Åの厚みに形成
し、リンを拡散して導電性を持たせる。

【００４８】次に、図４（Ｃ）に示すように、上部電極
となる部分を残して多結晶シリコン層７をエッチングし
て、図４（Ｄ）に示すように下部電極およびゲート電極
となる部分を残して多結晶シリコン層３，金属シリサイ
ド層４，多結晶シリコン層５をエッチングして、キャパ
シタおよびゲート電極を形成し、次いで、ヒ素を拡散し
て、ソース，ドレイン領域１１，１２を形成し、ＭＯＳ
トランジスタを形成し、図４（Ｅ）に示す半導体装置を
得ることができる。

【００４９】

【発明の効果】以上説明したように、本発明によれば、
下部電極が金属シリサイド層または高融点金属層から形
成されているので、十分に下部電極および配線の抵抗を
低下させることができると共に、キャパシタの層間絶縁
膜を金属シリサイドに接触させないので、特性の良好な
層間絶縁膜となる。

【００５０】従って、容量−電圧特性の直線性が良好
で、また絶縁耐圧が高く、信頼性の高い半導体装置を提
供することができる。

【００５１】また、本例によれば、層間絶縁膜が直接に
金属シリサイド膜または高融点金属層と接触しないの
で、絶縁耐圧や精度が劣化することはない。さらにま
た、本例においては下部電極として極めて低抵抗な金属
シリサイドまたは高融点金属を用いているので、スケー
リング比を小さく保つことができ、容量−電圧特性の直
線性が良好となり、信頼性の高い半導体装置を実現する
ことができる。

【図面の簡単な説明】

【図１】本発明の半導体装置を示す模式的断面図であ
る。

【図２】本発明の半導体装置の製造方法を示す工程図で
ある。

【図３】本発明の他の半導体装置を示す模式的断面図で
ある。

【図４】図３に示した半導体装置の製造方法を示す工程
図である。

【符号の説明】

１ 半導体基板 ２ フィールド酸化膜 ３，５，７ 多結晶シリコン層 ４ 金属シリサイド層 ６ 層間絶縁膜 ８ 層間絶縁膜 ９ 配線層

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 該半導体基板上に設けられた金属シリサイド層または高
   融点金属層と、 前記金属シリサイド層または高融点金属層上に設けられ
   た多結晶シリコン層とを具備したことを特徴とする半導
   体装置。
2. 【請求項２】 半導体基板と、 該半導体基板上に設けられた金属シリサイド層または高
   融点金属層と、 前記金属シリサイド層または前記高融点金属層上に設け
   られた多結晶シリコン層を下部電極とする容量素子とを
   具備したことを特徴とする半導体装置。
3. 【請求項３】 半導体基板上に金属シリサイド層または
   高融点金属層を形成する工程と、 前記金属シリサイド層または前記高融点金属層上に多結
   晶シリコン層を形成する工程と、 前記多結晶シリコン層上に層間絶縁膜を形成する工程と
   を含むことを特徴とする半導体装置の製造方法。