JPH0722423A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0722423A JPH0722423A JP16675893A JP16675893A JPH0722423A JP H0722423 A JPH0722423 A JP H0722423A JP 16675893 A JP16675893 A JP 16675893A JP 16675893 A JP16675893 A JP 16675893A JP H0722423 A JPH0722423 A JP H0722423A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- polycrystalline silicon
- metal
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 配線の低抵抗化を実現し、かつ製造工程の簡
略化された半導体装置を提供する。 【構成】 半導体装置は、半導体基板１上に設けられた
フィールド酸化膜２と、このフィールド酸化膜２上に形
成された金属シリサイド層４を含むＡｌ配線層７とを有
する。ここで、配線層７同士を接続するコンタクトホー
ル８の下層配線の表面が多結晶シリコン層５で覆われて
いる。
略化された半導体装置を提供する。 【構成】 半導体装置は、半導体基板１上に設けられた
フィールド酸化膜２と、このフィールド酸化膜２上に形
成された金属シリサイド層４を含むＡｌ配線層７とを有
する。ここで、配線層７同士を接続するコンタクトホー
ル８の下層配線の表面が多結晶シリコン層５で覆われて
いる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、より
詳細には、配線または電極等のコンタクト領域を改良し
た半導体装置に関するものである。
詳細には、配線または電極等のコンタクト領域を改良し
た半導体装置に関するものである。
【０００２】
【従来の技術】近年の半導体装置のめざましい微細化に
より、半導体装置で用いられる配線は断面積が縮小し、
それに反比例して配線の抵抗値が高まってきている。こ
のため、例えば、シリコンゲートＭＯＳトランジスタ技
術においては、シリコンゲートおよび配線の抵抗により
信号伝達が遅くなるという問題が生じていた。
より、半導体装置で用いられる配線は断面積が縮小し、
それに反比例して配線の抵抗値が高まってきている。こ
のため、例えば、シリコンゲートＭＯＳトランジスタ技
術においては、シリコンゲートおよび配線の抵抗により
信号伝達が遅くなるという問題が生じていた。
【０００３】このような問題を解決するために、高融点
金属を堆積させたり、あるいは多結晶シリコン層上に金
属シリサイドを堆積したりして、配線の低抵抗化を図っ
ていた。
金属を堆積させたり、あるいは多結晶シリコン層上に金
属シリサイドを堆積したりして、配線の低抵抗化を図っ
ていた。
【０００４】
【発明が解決しようとする課題】しかしながら、微細化
されたＭＯＳアナログ回路を実現する場合、配線を低抵
抗化するために、上述した金属シリサイド等を配線やゲ
ート電極に用いると、上述のような製造方法では配線や
ゲート電極のコンタクトホールに金属シリサイド等が露
出することとなる。また、多層配線の場合には上層との
接続用のコンタクトホールを形成した場合にも、コンタ
クトホールの底部に金属シリサイドまたは高融点金属が
露出することとなる。
されたＭＯＳアナログ回路を実現する場合、配線を低抵
抗化するために、上述した金属シリサイド等を配線やゲ
ート電極に用いると、上述のような製造方法では配線や
ゲート電極のコンタクトホールに金属シリサイド等が露
出することとなる。また、多層配線の場合には上層との
接続用のコンタクトホールを形成した場合にも、コンタ
クトホールの底部に金属シリサイドまたは高融点金属が
露出することとなる。
【０００５】このように露出した金属シリサイドや高融
点金属の金属原子は、その後の工程での加工により飛散
し金属汚染を引き起こすことが知られている。そのた
め、このような工程では製造工程を分割し、専用の工程
や装置が必要となる。
点金属の金属原子は、その後の工程での加工により飛散
し金属汚染を引き起こすことが知られている。そのた
め、このような工程では製造工程を分割し、専用の工程
や装置が必要となる。
【０００６】また、金属シリサイドや高融点金属は、イ
オン注入やドライエッチングにより損傷を受けて、抵抗
値の増大や膜はがれ等の不具合を起こすことも知られて
いる。そのため、保護膜を形成したり、頻繁にアニール
処理を行うなどして損傷の回復を図る必要があり、多結
晶シリコンのみの工程に比べ非常に多くの工程を必要と
する。
オン注入やドライエッチングにより損傷を受けて、抵抗
値の増大や膜はがれ等の不具合を起こすことも知られて
いる。そのため、保護膜を形成したり、頻繁にアニール
処理を行うなどして損傷の回復を図る必要があり、多結
晶シリコンのみの工程に比べ非常に多くの工程を必要と
する。
【０００７】そこで、本発明の目的は、上述した問題点
を解消し、配線の低抵抗を実現し、かつ製造工程の簡略
化された半導体装置を提供することにある。
を解消し、配線の低抵抗を実現し、かつ製造工程の簡略
化された半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために、本発明の半導体装置は、半導体基板上に設け
られた絶縁層と、該絶縁層上に形成され、金属シリサイ
ド層または高融点金属層を含む配線層を複数有する半導
体装置において、前記配線層同士を接続するコンタクト
領域の下層配線の表面が多結晶シリコン層で覆われてい
ることを特徴とする。
るために、本発明の半導体装置は、半導体基板上に設け
られた絶縁層と、該絶縁層上に形成され、金属シリサイ
ド層または高融点金属層を含む配線層を複数有する半導
体装置において、前記配線層同士を接続するコンタクト
領域の下層配線の表面が多結晶シリコン層で覆われてい
ることを特徴とする。
【０００９】
【作用】本発明によれば、金属シリサイド層または高融
点金属層を含む配線層同士を接続するコンタクト領域の
下層配線の表面が多結晶シリコン膜に覆われているの
で、製造工程中金属が飛散することなく金属汚染を防止
することができ、そのため、金属汚染防止のプロセスが
なくなるので製造工程を簡素化することができる。
点金属層を含む配線層同士を接続するコンタクト領域の
下層配線の表面が多結晶シリコン膜に覆われているの
で、製造工程中金属が飛散することなく金属汚染を防止
することができ、そのため、金属汚染防止のプロセスが
なくなるので製造工程を簡素化することができる。
【００１０】さらに本発明によれば、金属シリサイドま
たは、高融点金属を含む配線層のコンタクト領域の下層
配線の表面が高多晶シリコン層で覆われているので、イ
オン注入やドライエッチングしても配線層が損傷を受け
ることがなく、配線層の抵抗の増大や膜はがれ等の不都
合を受けることは解消される。
たは、高融点金属を含む配線層のコンタクト領域の下層
配線の表面が高多晶シリコン層で覆われているので、イ
オン注入やドライエッチングしても配線層が損傷を受け
ることがなく、配線層の抵抗の増大や膜はがれ等の不都
合を受けることは解消される。
【００１１】
【実施例】以下、図面を参照しつつ本発明の実施例を詳
細に説明する。
細に説明する。
【００１２】図１は、本発明の半導体装置の模式的断面
図である。
図である。
【００１３】図１において、１は半導体基板、２はフイ
ールド酸化膜、３，４，５は導電層であり、３は多結晶
シリコン層、４は金属シリサイド層、５は多結晶シリコ
ン層である。また、６は層間絶縁膜、７は上層を形成す
る配線層である。
ールド酸化膜、３，４，５は導電層であり、３は多結晶
シリコン層、４は金属シリサイド層、５は多結晶シリコ
ン層である。また、６は層間絶縁膜、７は上層を形成す
る配線層である。
【００１４】ここで、半導体基板１は、例えば、ｎ型
（１００）シリコン単結晶基板を用いている。この半導
体基板１上に、例えば、熱酸化によりフィールド酸化膜
２を５０００Åの厚みに形成し、このフィールド酸化膜
２上に多結晶シリコン層３，金属シリサイド層４，多結
晶シリコン層５からなる下層配線が形成されている。本
例においては、多結晶シリコン層３の膜厚は約１０００
Å、高融点シリサイド層４の膜厚は約１５００Å、多結
晶シリコン層５の膜厚は約１０００Åとする。
（１００）シリコン単結晶基板を用いている。この半導
体基板１上に、例えば、熱酸化によりフィールド酸化膜
２を５０００Åの厚みに形成し、このフィールド酸化膜
２上に多結晶シリコン層３，金属シリサイド層４，多結
晶シリコン層５からなる下層配線が形成されている。本
例においては、多結晶シリコン層３の膜厚は約１０００
Å、高融点シリサイド層４の膜厚は約１５００Å、多結
晶シリコン層５の膜厚は約１０００Åとする。
【００１５】多結晶シリコン層３および５は、例えば低
圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法により、モノシラン（ＳｉＨ4 ）を反応
ガスとして温度が６３０℃、圧力が５０Ｐａの雰囲気中
で形成される。
圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法により、モノシラン（ＳｉＨ4 ）を反応
ガスとして温度が６３０℃、圧力が５０Ｐａの雰囲気中
で形成される。
【００１６】ここで、モノシランを用いるエピタキシャ
ル成長には約１０００℃の堆積速度が必要であるが、多
結晶シリコン層の場合は６００から７００℃の温度が用
いられる。従って、多結晶シリコン層の場合プロセスの
低温化が図れる。
ル成長には約１０００℃の堆積速度が必要であるが、多
結晶シリコン層の場合は６００から７００℃の温度が用
いられる。従って、多結晶シリコン層の場合プロセスの
低温化が図れる。
【００１７】この多結晶シリコン層３および５は、オキ
シ塩化リン（ＰＯＣｌ3 ）をＳｉＨ4 に添加して導電性
を持たせる。
シ塩化リン（ＰＯＣｌ3 ）をＳｉＨ4 に添加して導電性
を持たせる。
【００１８】ＰＯＣｌ3 は常温で液体であり、バブラー
によりＮ2 またはＯ2 をキャリアガスとして炉内に導入
する。多結晶シリコン中では燐の拡散係数は極めて大き
く、そのため深さ方向に均一で、しかも高濃度（１×１
０21／ｃｍ3 ）の燐ドープ多結晶シリコンが得られる。
燐濃度に対しては、制御性は乏しいものの、５×１０20
／ｃｍ3 以上の濃度では飽和溶解度のためキャリア濃度
は増加せず、抵抗のばらつきは比較的少ない。また、こ
のように高濃度にドープされた多結晶シリコンは、ＭＯ
Ｓの安定性にとって好ましくない可動イオンにもゲッタ
リング効果を持つ。この可動イオンは、電極等の形成
時、フォトプロセスの工程時等において汚染元素、例え
ば、ナトリウムとしてＭＯＳトランジスタに導入され
る。この可動イオンは高温、高電界のもとでイオン化し
てＭＯＳトランジスタの閾値電圧を変動させるので好ま
しくない。さらに、ウェハ裏面に高濃度でドープされた
燐にも重金属のゲッタ効果がある。また、イオン注入に
より不純物をドーピングしても良い。この方法によれ
ば、低濃度でも制御性良くドープすることができる。
によりＮ2 またはＯ2 をキャリアガスとして炉内に導入
する。多結晶シリコン中では燐の拡散係数は極めて大き
く、そのため深さ方向に均一で、しかも高濃度（１×１
０21／ｃｍ3 ）の燐ドープ多結晶シリコンが得られる。
燐濃度に対しては、制御性は乏しいものの、５×１０20
／ｃｍ3 以上の濃度では飽和溶解度のためキャリア濃度
は増加せず、抵抗のばらつきは比較的少ない。また、こ
のように高濃度にドープされた多結晶シリコンは、ＭＯ
Ｓの安定性にとって好ましくない可動イオンにもゲッタ
リング効果を持つ。この可動イオンは、電極等の形成
時、フォトプロセスの工程時等において汚染元素、例え
ば、ナトリウムとしてＭＯＳトランジスタに導入され
る。この可動イオンは高温、高電界のもとでイオン化し
てＭＯＳトランジスタの閾値電圧を変動させるので好ま
しくない。さらに、ウェハ裏面に高濃度でドープされた
燐にも重金属のゲッタ効果がある。また、イオン注入に
より不純物をドーピングしても良い。この方法によれ
ば、低濃度でも制御性良くドープすることができる。
【００１９】金属シリサイド層は、次の方法により形成
することができる。
することができる。
【００２０】１）シリコンあるいはポリシリコン上に直
接金属をスパッタ法あるいは蒸着法により堆積する。
接金属をスパッタ法あるいは蒸着法により堆積する。
【００２１】２）独立したターゲットより、金属とシリ
コンを同時スパッタする。この同時スパッタによる金属
シリサイドの形成は、金属とシリコンとの組成が任意に
変えられ、高純度ターゲットを用いることができ、Ｃ，
Ｏ等の不純物の少ない膜が得られる。この方法は金属シ
リサイドの形成に特に有効である。
コンを同時スパッタする。この同時スパッタによる金属
シリサイドの形成は、金属とシリコンとの組成が任意に
変えられ、高純度ターゲットを用いることができ、Ｃ，
Ｏ等の不純物の少ない膜が得られる。この方法は金属シ
リサイドの形成に特に有効である。
【００２２】３）各元素を電子ビーム、あるいは、抵抗
加熱により同時蒸着する。電子ビームによる同時蒸着法
は、さらに高純度ソースを用い、高真空で行うことから
汚染の少ない膜が得られる。
加熱により同時蒸着する。電子ビームによる同時蒸着法
は、さらに高純度ソースを用い、高真空で行うことから
汚染の少ない膜が得られる。
【００２３】４）化学気相成長法（ＣＶＤ）で、ポリシ
リコンまたはシリコン基板上に金属を成長させるか、あ
るいは、金属とシリコンとを同時に成長させる。
リコンまたはシリコン基板上に金属を成長させるか、あ
るいは、金属とシリコンとを同時に成長させる。
【００２４】この他の金属シリサイドの形成方法には、
ＳｉＨ4 ／Ａｒ雰囲気でＭｏターゲットを用い、リアク
ティブスパッタを行う方法、ＭｏをＳｉＨ4 雰囲気下で
熱処理する方法等もある。
ＳｉＨ4 ／Ａｒ雰囲気でＭｏターゲットを用い、リアク
ティブスパッタを行う方法、ＭｏをＳｉＨ4 雰囲気下で
熱処理する方法等もある。
【００２５】上記の方法により形成され、ＬＳＩにとっ
て興味のあるシリサイドは、周期表IV−Ａ，Ｖ−Ａ，VI
−Ａ族すなわち高融点金属のシリサイドおよびVIII族の
シリサイドである。
て興味のあるシリサイドは、周期表IV−Ａ，Ｖ−Ａ，VI
−Ａ族すなわち高融点金属のシリサイドおよびVIII族の
シリサイドである。
【００２６】金属シリサイドであるＴｉＳｉ2 ，ＶＳｉ
2 ，ＣｏＳｉ2 ，ＮｉＳｉ，ＺｒＳｉ，ＮｂＳｉ2 ，Ｐ
ｄＳｉ2 ，ＨｆＳｉ2 ，ＴａＳｉ2 ，ＷＳｉ2 ，ＰｔＳ
ｉ2の抵抗率は、数１０μΩ・ｃｍである。
2 ，ＣｏＳｉ2 ，ＮｉＳｉ，ＺｒＳｉ，ＮｂＳｉ2 ，Ｐ
ｄＳｉ2 ，ＨｆＳｉ2 ，ＴａＳｉ2 ，ＷＳｉ2 ，ＰｔＳ
ｉ2の抵抗率は、数１０μΩ・ｃｍである。
【００２７】金属シリサイド層４の代わりにＴｉ，Ｚ
ｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，ＭｏまたはＷの高融
点金属を用いてもよい。
ｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，ＭｏまたはＷの高融
点金属を用いてもよい。
【００２８】高融点金属であるＴｉ，Ｚｒ，Ｈｆ，Ｖ，
Ｎｂ，Ｔａの抵抗率はバルク結晶の場合、数十μΩ・ｃ
ｍであり、Ｃｒ，Ｍｏ，Ｗの場合の抵抗率は数μΩ・ｃ
ｍである。
Ｎｂ，Ｔａの抵抗率はバルク結晶の場合、数十μΩ・ｃ
ｍであり、Ｃｒ，Ｍｏ，Ｗの場合の抵抗率は数μΩ・ｃ
ｍである。
【００２９】従来、長く用いられてきた多結晶シリコン
は、最大限不純物を添加しても比抵抗は１０-3Ωｃｍ程
度で、電極として用いやすい３０００〜５０００Åの膜
厚での層抵抗は、２０〜３０Ω／□で、デバイスの微細
化に伴い配線遅延の原因のひとつとなり始めた。
は、最大限不純物を添加しても比抵抗は１０-3Ωｃｍ程
度で、電極として用いやすい３０００〜５０００Åの膜
厚での層抵抗は、２０〜３０Ω／□で、デバイスの微細
化に伴い配線遅延の原因のひとつとなり始めた。
【００３０】しかるに、多結晶シリコンの抵抗率と比較
すれば、金属シリサイドの場合は１／１０ないし１／２
０であり、高融点金属の場合は約１／１００で極めて抵
抗率が小さい。
すれば、金属シリサイドの場合は１／１０ないし１／２
０であり、高融点金属の場合は約１／１００で極めて抵
抗率が小さい。
【００３１】層間絶縁膜６はこの下層配線上に形成され
ており、上層配線との絶縁を確保する。この、層間絶縁
膜６はシリコン酸化物を主成分とした物質が用いられ、
常圧ＣＶＤ法，減圧ＣＶＤ法，プラズマＣＶＤ法などに
より形成される。
ており、上層配線との絶縁を確保する。この、層間絶縁
膜６はシリコン酸化物を主成分とした物質が用いられ、
常圧ＣＶＤ法，減圧ＣＶＤ法，プラズマＣＶＤ法などに
より形成される。
【００３２】上下の配線を接続するため、層間絶縁膜６
にコンタクトホール８を形成する。このとき、コンタク
トホール８を形成するために層間絶縁膜６をエッチング
しても、下層配線の最上層に多結晶シリコン層５が形成
されているため、開口部に金属シリサイド層４が露出す
ることなく、金属汚染を防止できる。この場合、エッチ
ングはプラズマエッチングまたはフッ酸などによるウエ
ットエッチング法が適用できるが、精度良い加工にはプ
ラズマエッチングが有利である。このとき、過度にエッ
チングを行うと、多結晶シリコン層５を突き抜け金属シ
リサイド層４に達しないよう適度な位置でエッチングを
停止する必要がある。
にコンタクトホール８を形成する。このとき、コンタク
トホール８を形成するために層間絶縁膜６をエッチング
しても、下層配線の最上層に多結晶シリコン層５が形成
されているため、開口部に金属シリサイド層４が露出す
ることなく、金属汚染を防止できる。この場合、エッチ
ングはプラズマエッチングまたはフッ酸などによるウエ
ットエッチング法が適用できるが、精度良い加工にはプ
ラズマエッチングが有利である。このとき、過度にエッ
チングを行うと、多結晶シリコン層５を突き抜け金属シ
リサイド層４に達しないよう適度な位置でエッチングを
停止する必要がある。
【００３３】コンタクトホール８を形成したのち、スパ
ッタリング法等のより、配線層７を形成する。配線層７
は主成分がＡｌからなり、下層の多結晶シリコン層５と
良好なコンタクトをとることができる。
ッタリング法等のより、配線層７を形成する。配線層７
は主成分がＡｌからなり、下層の多結晶シリコン層５と
良好なコンタクトをとることができる。
【００３４】従来の技術では、金属シリサイド層４が露
出するためエッチングの最終時期にイオンに晒され、ダ
メージを受けていた。そのため、良好なコンタクトを得
るには、専用の拡散炉などでアニールが必要であった。
本方法によれば、アニールは不要であり、よって専用の
拡散炉を持つ必要がない。
出するためエッチングの最終時期にイオンに晒され、ダ
メージを受けていた。そのため、良好なコンタクトを得
るには、専用の拡散炉などでアニールが必要であった。
本方法によれば、アニールは不要であり、よって専用の
拡散炉を持つ必要がない。
【００３５】なお、本実施例では多結晶シリコン／金属
シリサイド層からなる下層配線と、上層配線の２層配線
の場合を示したが、多結晶シリコン／金属シリサイド層
からなる配線層を２層とした３層配線においても使用す
ることができる。
シリサイド層からなる下層配線と、上層配線の２層配線
の場合を示したが、多結晶シリコン／金属シリサイド層
からなる配線層を２層とした３層配線においても使用す
ることができる。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
金属シリサイド層または高融点金属層を含む配線層同士
を接続するコンタクト領域の下層配線の表面が多結晶シ
リコン膜に覆われているので、製造工程中金属が飛散す
ることなく金属汚染を防止することができ、この金属汚
染の防止のプロセスがなくなるので製造工程を簡素化す
ることができる。
金属シリサイド層または高融点金属層を含む配線層同士
を接続するコンタクト領域の下層配線の表面が多結晶シ
リコン膜に覆われているので、製造工程中金属が飛散す
ることなく金属汚染を防止することができ、この金属汚
染の防止のプロセスがなくなるので製造工程を簡素化す
ることができる。
【００３７】さらに本発明によれば、金属シリサイドま
たは、高融点金属を含む配線層のコンタクト領域の下層
配線の表面が高多晶シリコン層で覆われているので、イ
オン注入やドライエッチングしても配線層が損傷を受け
ることがなく、配線層の抵抗の増大や膜はがれ等の不都
合を受けることは解消される。
たは、高融点金属を含む配線層のコンタクト領域の下層
配線の表面が高多晶シリコン層で覆われているので、イ
オン注入やドライエッチングしても配線層が損傷を受け
ることがなく、配線層の抵抗の増大や膜はがれ等の不都
合を受けることは解消される。
【００３８】したがって、金属シリサイド、高融点金属
の金属の飛散を防止するプロセスをなくすことができ、
製造工程を簡素化することができる。
の金属の飛散を防止するプロセスをなくすことができ、
製造工程を簡素化することができる。
【図１】本発明の半導体装置の模式的断面図である。
１ 半導体基板 ２ フィールド酸化膜 ３，５ 多結晶シリコン層 ４ 金属シリサイド層 ６ 層間絶縁膜 ７ 配線層 ８ コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8826−4Ｍ 21/90 Ｂ
Claims (1)
- 【請求項１】 半導体基板上に設けられた絶縁層と、 該絶縁層上に形成され、金属シリサイド層または高融点
金属層を含む配線層を複数有する半導体装置において、 前記配線層同士を接続するコンタクト領域の下層配線の
表面が多結晶シリコン層で覆われていることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16675893A JPH0722423A (ja) | 1993-07-06 | 1993-07-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16675893A JPH0722423A (ja) | 1993-07-06 | 1993-07-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722423A true JPH0722423A (ja) | 1995-01-24 |
Family
ID=15837181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16675893A Pending JPH0722423A (ja) | 1993-07-06 | 1993-07-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722423A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018006551A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 固体撮像装置の製造方法 |
-
1993
- 1993-07-06 JP JP16675893A patent/JPH0722423A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018006551A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 固体撮像装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3132750B2 (ja) | 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法 | |
| US5970370A (en) | Manufacturing capping layer for the fabrication of cobalt salicide structures | |
| US5365111A (en) | Stable local interconnect/active area silicide structure for VLSI applications | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| KR930004295B1 (ko) | Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| IE52791B1 (en) | Semiconductor devices | |
| JPS61166075A (ja) | 半導体装置およびその製造方法 | |
| KR0147626B1 (ko) | 타이타늄 카본 나이트라이드 게이트전극 형성방법 | |
| US6100191A (en) | Method for forming self-aligned silicide layers on sub-quarter micron VLSI circuits | |
| EP0100454B1 (en) | Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device | |
| JPH0722423A (ja) | 半導体装置 | |
| JP3416205B2 (ja) | 半導体装置およびその製造方法 | |
| CN101452878A (zh) | 半导体器件的阻挡层形成方法 | |
| JP2001068670A (ja) | 半導体装置の製造方法 | |
| JPS61224435A (ja) | 半導体装置 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| JPH10223561A (ja) | 半導体装置の製造方法 | |
| Rosser et al. | Self Aligned Nitridation of TiSi2: A TiN/TiSi2Contact Structure | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JPS62293772A (ja) | 半導体装置 | |
| KR100356817B1 (ko) | 반도체장치의 콘택 형성방법 | |
| JP3222501B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07122744A (ja) | 金属シリサイド配線層を有するｍｏｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020802 |