JPH07221257A - Electronic component having terminal array - Google Patents

Electronic component having terminal array

Info

Publication number
JPH07221257A
JPH07221257A JP6033113A JP3311394A JPH07221257A JP H07221257 A JPH07221257 A JP H07221257A JP 6033113 A JP6033113 A JP 6033113A JP 3311394 A JP3311394 A JP 3311394A JP H07221257 A JPH07221257 A JP H07221257A
Authority
JP
Japan
Prior art keywords
terminal
terminals
electronic component
floating state
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6033113A
Other languages
Japanese (ja)
Inventor
Fumiya Taguchi
文也 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP6033113A priority Critical patent/JPH07221257A/en
Publication of JPH07221257A publication Critical patent/JPH07221257A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To enhance reliability when leads are drawn out of IC terminals of fine pitch by making terminals cause no particular problem even in electric short circuit adjacent to general-purpose input/output terminals. CONSTITUTION:If terminals 60 and 63 are terminals MONs 1 and 2 to draw out, a terminal 61 that is a vacant terminal NC is arranged adjacent to the terminal 60, and a terminal 69 that is an open drain terminal or open collector terminal OP adjacent to the terminal 63. In the case of drawing a lead out of the terminal 63, both terminals 63 and 64 are soldered together with the terminal 64 floated, and the lead is drawn out. This makes it easier to work than in drawing a lead out of one terminal because a lead is drawn out of a soldered point of two terminals in the case where the gap of terminals is fine 0.5mm pitch, so that reliability improves.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、IC等の端子配列を有
する電子部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component having a terminal arrangement such as an IC.

【0002】[0002]

【従来の技術】カスタムICを設計する場合、外部との
信号の授受を行うために、端子をICの外周に設けるこ
とが行われる。このとき、まず注意することはアナログ
信号とデジタル信号の分離である。この二者の信号は、
ICからプリント配線基板上に出て行くときに、互いに
干渉しないように配置するのが普通である。また、IC
をプリント配線基板に実装する都合で、信号を取り出す
方向が制限される場合がある。このような場合には、信
号を取り出す方向に応じた端子の配置が重要である。
2. Description of the Related Art When designing a custom IC, terminals are provided on the outer periphery of the IC in order to exchange signals with the outside. At this time, the first thing to note is the separation of analog and digital signals. These two signals are
It is usual to arrange the ICs so that they do not interfere with each other when they leave the IC on the printed wiring board. Also, IC
The direction in which signals are taken out may be limited due to the convenience of mounting the on a printed wiring board. In such a case, it is important to arrange the terminals according to the direction in which the signal is taken out.

【0003】このように従来は、アナログ信号とデジタ
ル信号の分離と信号を取り出す方向とを考慮して端子の
配置が決められていた。
As described above, conventionally, the arrangement of terminals has been determined in consideration of the separation of analog signals and digital signals and the direction of taking out signals.

【0004】[0004]

【発明が解決しようとする課題】電気回路を高密度実装
することは、製品の小型化が可能となり携帯性も良くな
る。しかし高密度化が進むにつれ製造過程において人間
の手作業の入り込む余地がなくなってきている。特に設
計と試作が同時進行するような場合は、試作途中で暫定
回路を追加したり、回路検討用に信号をモニターした
り、人間の手作業の方が効率が良いこともある。
The high-density mounting of electric circuits makes it possible to downsize the product and improve portability. However, as the density is increased, there is no room for human manual labor in the manufacturing process. In particular, when designing and prototyping proceed at the same time, it may be more efficient to add a temporary circuit during prototyping, monitor signals for circuit examination, or perform manual work by humans.

【0005】この場合に最も行われていることは基板上
の導体露出部を用いてリード線で信号を外部に出すこと
であるが、基板上にその様な導体露出部がないことも多
い。この場合は信号の大本のカスタムICの端子から直
接信号を取り出すわけであるが、近年めざましいカスタ
ムICの微細ピッチ化により人間の手作業によるリード
線出しが困難になってきている。
In this case, what is most done is to use a conductor exposed portion on the substrate to output a signal to the outside through a lead wire, but such a conductor exposed portion is often not present on the substrate. In this case, the signal is directly taken out from the terminal of a large number of custom ICs for signals, but in recent years, it has become difficult to lead the wires manually by human due to the remarkable fine pitch of the custom IC.

【0006】一方、カスタムICを開発する際に、パッ
ケージに用意された全てのピンを利用することは少な
く、空き端子が存在する場合が多い。そこで空きピンに
汎用のポートを割り当てたりすることも行われている。
しかしながら、この空きピンを汎用ポートに割り当てる
場合に、カスタムICを搭載するプリント配線基板のパ
ターンが汎用ポートに対応していないときは、利用が困
難となる。
On the other hand, when developing a custom IC, it is rare to use all the pins prepared in the package, and in many cases there are empty terminals. Therefore, general-purpose ports are also assigned to empty pins.
However, when assigning this empty pin to a general-purpose port, if the pattern of the printed wiring board on which the custom IC is mounted does not correspond to the general-purpose port, it becomes difficult to use.

【0007】また、検査用にある端子の信号をモニター
したい場合には、端子からリード線等で信号を直接取り
出すことが行われている。しかしながら、最近は高密度
実装化が進み、端子の間隔が0.5ミリピッチまで微小
になってきているために、熟練者が作業をしても狙った
端子から半田付けでリード線を導き出すのは困難であ
り、また可能であっても信頼性が欠落するという問題点
がある。
Further, when it is desired to monitor the signal of a certain terminal for inspection, the signal is directly taken out from the terminal by a lead wire or the like. However, due to the recent progress in high-density mounting, the distance between terminals is becoming as small as 0.5 mm pitch, so even if a skilled worker works, it is difficult to derive a lead wire from the target terminal by soldering. There is a problem that it is difficult, and reliability is lacking even if possible.

【0008】本発明は、このような状況に鑑みてなされ
たもので、微細ピッチのIC端子からリード線を導き出
す際の信頼性を高めることを目的とする。
The present invention has been made in view of such circumstances, and it is an object of the present invention to improve the reliability in leading a lead wire from an IC terminal having a fine pitch.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に本発明は、直線状に配置された複数の端子を有し、こ
の端子のうちのフローティング状態になり得る端子と汎
用入出力端子とが隣合うように構成されている。
To achieve the above object, the present invention has a plurality of linearly arranged terminals, of which terminals that can be in a floating state and general-purpose input / output terminals. Are arranged next to each other.

【0010】[0010]

【作用】上記構成の端子配列を有する電子部品において
は、フローティング状態、即ち電気的に短絡しても特に
問題の起こらない状態になり得る端子と汎用入出力端子
とが隣合うようにしたので、リード線で外部に信号を出
す場合には、隣合う2つの端子を一緒に半田付けするこ
とで、微細ピッチのIC端子からリード線を導き出す際
の信頼性を高めることができる。
In the electronic component having the above-described terminal arrangement, the general-purpose input / output terminal and the terminal that can be in a floating state, that is, a state in which no particular problem occurs even when electrically short-circuited, are adjacent to each other When a signal is output to the outside by a lead wire, two adjacent terminals can be soldered together to enhance the reliability when the lead wire is led out from the fine pitch IC terminals.

【0011】[0011]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0012】図1は、本発明による端子配列を有する電
子部品の一実施例を示す上面図である。図2は、比較の
ために示す従来の端子配列を有する電子部品を示す上面
図である。
FIG. 1 is a top view showing an embodiment of an electronic component having a terminal arrangement according to the present invention. FIG. 2 is a top view showing an electronic component having a conventional terminal arrangement shown for comparison.

【0013】図1において、IC11は、64ピンのQ
FP(QUAD FLAT PACKAGE)ICであり、図1はIC1
1の一部分(右上部)のみを示す。IC11は、ほぼ矩
形を成し、外周部に端子1〜64が設けられている。た
だし、図1には端子1〜6および端子60〜64のみを
示す。
In FIG. 1, the IC 11 is a 64-pin Q
FP (QUAD FLAT PACKAGE) IC, and Fig. 1 shows IC1
Only part of 1 (upper right part) is shown. The IC 11 has a substantially rectangular shape, and terminals 1 to 64 are provided on the outer peripheral portion thereof. However, only terminals 1 to 6 and terminals 60 to 64 are shown in FIG.

【0014】端子60は、外部にリード線で出したい端
子(MON2)である。端子61は、空き端子(内部に
接続されていない端子、NC)である。端子62は、そ
の他の端子(OT)であり、例えばCMOS出力が取り
出される端子である。端子63は、外部にリード線で出
したい端子(MON1)である。端子64は、オープン
ドレイン端子またはオープンコレクタ端子(OP)であ
る。
The terminal 60 is a terminal (MON2) which is desired to be output by a lead wire to the outside. The terminal 61 is an empty terminal (a terminal that is not connected to the inside, NC). The terminal 62 is another terminal (OT), for example, a terminal from which a CMOS output is taken out. The terminal 63 is a terminal (MON1) to be output to the outside by a lead wire. The terminal 64 is an open drain terminal or an open collector terminal (OP).

【0015】このように、端子60および端子63が、
外部にリード線で出したい端子(汎用入出力端子、MO
N1およびMON2)であるとすると、端子60の隣に
は空き端子(内部に接続されていない端子、NC)であ
る端子61が配置される。また、端子63の隣には、オ
ープンドレイン端子またはオープンコレクタ端子(O
P)である端子64が配置される。なお、端子62はそ
の他の端子(OT)である。
Thus, the terminals 60 and 63 are
The terminal you want to output to the outside with a lead wire (general-purpose input / output terminal, MO
N1 and MON2), a terminal 61, which is an empty terminal (a terminal not connected to the inside, NC), is arranged next to the terminal 60. Next to the terminal 63, an open drain terminal or an open collector terminal (O
The terminal 64 which is P) is arranged. The terminal 62 is another terminal (OT).

【0016】端子63からリード線を出す場合は、端子
64をフローティング状態にしておいて、端子63およ
び64の両者を半田で共付けしてからリード線を取り出
す。端子の間隔が0.5ミリピッチと微小である場合に
は、このように、2つの端子を共付けした箇所からリー
ド線を出す方が、1つの端子からリード線を出すよりは
作業が容易であり信頼性が向上する。
When the lead wire is taken out from the terminal 63, the terminal 64 is left in a floating state, both terminals 63 and 64 are soldered together, and then the lead wire is taken out. When the terminal spacing is as small as 0.5 mm pitch, it is easier to work the lead wire from the location where the two terminals are attached, as compared to the one terminal. Yes Improves reliability.

【0017】比較のために示す図2(従来例)において
も、IC101は、64ピンのQFP(QUAD FLAT PACK
AGE)ICであり、図2はIC101の一部分(右上
部)のみを示す。IC101は、ほぼ矩形を成し、外周
部に端子1〜64が設けられている。ただし、図2には
端子1〜6および端子60〜64のみを示す。
Also in FIG. 2 (conventional example) shown for comparison, the IC 101 is a 64-pin QFP (QUAD FLAT PACK).
AGE) IC, and FIG. 2 shows only a part of IC 101 (upper right part). The IC 101 has a substantially rectangular shape, and terminals 1 to 64 are provided on the outer peripheral portion thereof. However, only terminals 1 to 6 and terminals 60 to 64 are shown in FIG.

【0018】端子60は、外部にリード線で出したい端
子(MON4)である。端子61は、その他の端子(O
T)であり、例えばCMOS出力が取り出される端子で
ある。端子62は、外部にリード線で出したい端子(M
ON3)である。端子63は、その他の端子(OT)で
あり、例えばCMOS出力が取り出される端子である。
端子64は、空き端子(内部に接続されていない端子、
NC)である。
The terminal 60 is a terminal (MON4) which is desired to be output to the outside by a lead wire. Terminal 61 is the other terminal (O
T), which is a terminal from which a CMOS output is taken out, for example. The terminal 62 is a terminal (M
ON3). The terminal 63 is another terminal (OT), for example, a terminal from which a CMOS output is taken out.
The terminal 64 is an empty terminal (terminal not connected to the inside,
NC).

【0019】従来は、この図2に示すように、端子から
リード線を出すことは考慮されておらず、端子62(M
ON3)からリード線を出す場合でも、端子61または
63はフローティング状態にならないので、そのまま共
付けするとIC101の内部回路に大電流が流れて破損
したりする。即ち従来は、1つの端子からリード線を出
すしか方法はなかったのである。
Conventionally, as shown in FIG. 2, taking out a lead wire from the terminal is not considered, and the terminal 62 (M
Even when the lead wire is output from (ON3), the terminal 61 or 63 does not become in a floating state, so if they are attached together, a large current may flow into the internal circuit of the IC 101, resulting in damage. That is, conventionally, the only method is to lead the wire from one terminal.

【0020】なお、本明細書中でのフローティング状態
とは、電気的にインピーダンスが非常に高く、他の電気
回路に接続しても影響を与えない状態のことをいう。以
下、図3および図1を参照してフローティング状態につ
いて説明する。
The floating state in this specification means a state in which the electrical impedance is very high and there is no effect even when connected to other electric circuits. Hereinafter, the floating state will be described with reference to FIGS. 3 and 1.

【0021】図3(a)は、端子64がフローティング
状態(ハイインピーダンス)となった状態を示してい
る。IC11の内部を等価回路で示すと、端子64はス
イッチSWを介してGND(接地)端子に接続され、ス
イッチSWはオフの状態となっている。スイッチSW
は、図1に示すように、端子C1〜C4に供給される信
号によってオンオフの切換制御が行われる切換スイッチ
である。端子64はプルアップ抵抗Rによって電源に接
続されている。プルアップ抵抗Rは発光ダイオード(図
示せず)と直列に接続される場合もある。端子64がフ
ローティング状態となると、端子64はハイレベルとな
るので、プルアップ抵抗Rに直列に接続された発光ダイ
オード(図示せず)は消灯する。
FIG. 3A shows a state in which the terminal 64 is in a floating state (high impedance). When the inside of the IC 11 is shown by an equivalent circuit, the terminal 64 is connected to the GND (ground) terminal via the switch SW, and the switch SW is in an off state. Switch SW
As shown in FIG. 1, is a changeover switch whose on / off changeover control is performed by signals supplied to terminals C1 to C4. The terminal 64 is connected to the power supply by the pull-up resistor R. The pull-up resistor R may be connected in series with a light emitting diode (not shown). When the terminal 64 is in a floating state, the terminal 64 is at a high level, so that the light emitting diode (not shown) connected in series to the pull-up resistor R is turned off.

【0022】図3(b)は、端子64がフローティング
状態ではなくなった状態を示している。スイッチSWは
オンの状態となり、端子64は接地電位(ローレベル、
ローインピーダンス)となる。端子64が接地電位とな
ると、プルアップ抵抗Rに電流が流れ、プルアップ抵抗
Rに直列に接続された発光ダイオード(図示せず)は点
灯する。このように、フローティング状態(ハイインピ
ーダンス)とローインピーダンスとに切り換え得る端子
が、フローティング状態になり得る端子である。
FIG. 3B shows a state in which the terminal 64 is no longer in the floating state. The switch SW is turned on, and the terminal 64 has a ground potential (low level,
Low impedance). When the terminal 64 becomes the ground potential, a current flows through the pull-up resistor R, and a light emitting diode (not shown) connected in series with the pull-up resistor R lights up. In this way, a terminal that can switch between a floating state (high impedance) and a low impedance is a terminal that can be in a floating state.

【0023】以上、本発明を実施例により説明したが、
本発明の技術的思想によれば、種々の変形が可能であ
る。例えば、上述した実施例においては、汎用入出力端
子である端子63の一方の隣にのみ、フローティング状
態になり得る端子64を配置したが、他方の端子62も
フローティング状態になり得る端子として、汎用入出力
端子の両隣にフローティング状態になり得る端子を配置
することも可能である。この場合は、3つの端子を共付
けすることまで許されるので、更に作業が容易であり信
頼性もより向上する。
The present invention has been described above with reference to the embodiments.
Various modifications are possible according to the technical idea of the present invention. For example, in the above-described embodiment, the terminal 64 that can be in the floating state is arranged only next to one of the terminals 63 that are general-purpose input / output terminals, but the other terminal 62 is also a terminal that can be in the floating state. It is also possible to arrange terminals that can be in a floating state on both sides of the input / output terminal. In this case, since it is allowed to attach the three terminals together, the work is further facilitated and the reliability is further improved.

【0024】また、上述した実施例においては、電子部
品がカスタムICである場合について説明したが、カス
タムIC以外の電子部品であっても本発明を適用するこ
とができる。
Further, in the above-described embodiment, the case where the electronic component is a custom IC has been described, but the present invention can be applied to an electronic component other than the custom IC.

【0025】更に、上述した実施例においては、半田で
共付けする場合について説明したが、本発明による電子
部品であれば、端子にプローブを当接する場合において
も、より高い信頼性で信号を取り出すことができる。ま
た、上述した実施例において、フローティング状態にな
り得る端子は、出力端子であるかのように説明したが、
入力端子に成り得る端子であってもよい。
Further, in the above-described embodiment, the case of soldering together is explained, but with the electronic component according to the present invention, even when the probe is brought into contact with the terminal, the signal can be extracted with higher reliability. be able to. Further, in the above-described embodiment, the terminal that can be in the floating state is described as if it is the output terminal.
It may be a terminal that can be an input terminal.

【0026】[0026]

【発明の効果】以上のように本発明によれば、フローテ
ィング状態、即ち電気的に短絡しても特に問題の起こら
ない状態になり得る端子と汎用入出力端子とが隣合うよ
うにしたので、リード線で外部に信号を出す場合には、
隣合う2つの端子を一緒に半田付けすることで、微細ピ
ッチのIC端子からリード線を導き出す際の信頼性を高
めることが可能となる。
As described above, according to the present invention, the terminal which can be in the floating state, that is, the state in which no particular problem occurs even when electrically short-circuited, and the general-purpose input / output terminal are adjacent to each other. When sending a signal to the outside with a lead wire,
By soldering two adjacent terminals together, it is possible to increase the reliability when leading out a lead wire from an IC terminal with a fine pitch.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による端子配列を有する電子部品の一実
施例を示す上面図である。
FIG. 1 is a top view showing an embodiment of an electronic component having a terminal arrangement according to the present invention.

【図2】従来の端子配列を有する電子部品の一例を示す
上面図である。
FIG. 2 is a top view showing an example of an electronic component having a conventional terminal arrangement.

【図3】本発明による端子配列を有する電子部品の一実
施例を説明する等価回路図である。
FIG. 3 is an equivalent circuit diagram illustrating an embodiment of an electronic component having a terminal arrangement according to the present invention.

【符号の説明】[Explanation of symbols]

1〜6 端子 11 IC 60〜64 端子 1 to 6 terminals 11 IC 60 to 64 terminals

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】微細ピッチで直線状に配置された複数の端
子を有し、 該端子のうちのフローティング状態になり得る端子と汎
用入出力端子とを隣合うように配置したことを特徴とす
る端子配列を有する電子部品。
1. A plurality of terminals linearly arranged at a fine pitch, wherein a terminal that can be in a floating state and a general-purpose input / output terminal are arranged next to each other. An electronic component having a terminal arrangement.
【請求項2】請求項1において、前記端子の配列ピッチ
が0.5ミリピッチであることを特徴とする端子配列を
有する電子部品。
2. An electronic component having a terminal arrangement according to claim 1, wherein the arrangement pitch of the terminals is 0.5 mm pitch.
【請求項3】請求項1において、前記フローティング状
態になり得る端子は、オープンコレクタ端子であること
を特徴とする端子配列を有する電子部品。
3. The electronic component according to claim 1, wherein the terminal that can be in a floating state is an open collector terminal.
【請求項4】請求項1において、前記フローティング状
態になり得る端子は、オープンドレイン端子であること
を特徴とする端子配列を有する電子部品。
4. The electronic component according to claim 1, wherein the terminal that can be in a floating state is an open drain terminal.
【請求項5】請求項1において、前記フローティング状
態になり得る端子は、空き端子であることを特徴とする
端子配列を有する電子部品。
5. The electronic component according to claim 1, wherein the terminal that can be in a floating state is an empty terminal.
【請求項6】請求項1において、前記フローティング状
態になり得る端子は、入力端子に成り得る端子であるこ
とを特徴とする端子配列を有する電子部品。
6. An electronic component having a terminal arrangement according to claim 1, wherein the terminal that can be in a floating state is a terminal that can be an input terminal.
JP6033113A 1994-02-04 1994-02-04 Electronic component having terminal array Pending JPH07221257A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6033113A JPH07221257A (en) 1994-02-04 1994-02-04 Electronic component having terminal array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6033113A JPH07221257A (en) 1994-02-04 1994-02-04 Electronic component having terminal array

Publications (1)

Publication Number Publication Date
JPH07221257A true JPH07221257A (en) 1995-08-18

Family

ID=12377601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6033113A Pending JPH07221257A (en) 1994-02-04 1994-02-04 Electronic component having terminal array

Country Status (1)

Country Link
JP (1) JPH07221257A (en)

Similar Documents

Publication Publication Date Title
KR100232939B1 (en) Method for plating using nested plating buses and semiconductor device having the same
US4706165A (en) Multilayer circuit board
JPH0740790B2 (en) High power power module
KR0135734B1 (en) Semiconductor device
US5200580A (en) Configurable multi-chip module interconnect
JPH07221257A (en) Electronic component having terminal array
JPS5954247A (en) Electronic component parts
KR20080000879A (en) Ball grid array semiconductor chip package and testing method of the same
US6319418B1 (en) Zig-zagged plating bus lines
JPH07183627A (en) Printed circuit board
JPS60160641A (en) Mounting of leadless package ic for board
JP2001210926A (en) Assembled substrate, circuit board, and method of manufacturing circuit board using assembled substrate
JPH05211280A (en) Hybrid integrated circuit device
JP2587804B2 (en) Semiconductor device
JPS60218864A (en) Mounting method of electronic-parts package and structure of electronic-parts package
JP3024590B2 (en) Programmable logic device
JPH0722577A (en) Hybrid integrated circuit device
JPH0730061A (en) Hybrid integrated circuit device
KR930011117B1 (en) Mounting method of semiconductor package
JPH03123096A (en) Manufacture and structure of hybrid ic
JPH07183320A (en) Connecting structure of bonding wire and connecting method of bonding wire
JPH05343604A (en) Hybrid ic and its manufacture
JPH03297151A (en) Printed circuit board
JPH0629070U (en) IC socket
JPH03261079A (en) Hybrid integrated circuit