JP3024590B2 - Programmable logic device - Google Patents

Programmable logic device

Info

Publication number
JP3024590B2
JP3024590B2 JP9109794A JP10979497A JP3024590B2 JP 3024590 B2 JP3024590 B2 JP 3024590B2 JP 9109794 A JP9109794 A JP 9109794A JP 10979497 A JP10979497 A JP 10979497A JP 3024590 B2 JP3024590 B2 JP 3024590B2
Authority
JP
Japan
Prior art keywords
wiring channel
logic circuit
pld
channel group
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9109794A
Other languages
Japanese (ja)
Other versions
JPH10303302A (en
Inventor
悌二 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9109794A priority Critical patent/JP3024590B2/en
Publication of JPH10303302A publication Critical patent/JPH10303302A/en
Application granted granted Critical
Publication of JP3024590B2 publication Critical patent/JP3024590B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、プログラム可能型論理
デバイス(Programmable Logic D
evice(PLD))に関し、特に、内部回路と外部
端子を接続するプログラマブル論理デバイスの構造に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable logic device.
device (PLD)), and more particularly, to a structure of a programmable logic device that connects an internal circuit and an external terminal.

【0002】[0002]

【従来の技術】従来、PLDの論理回路構成部と外部端
子との接続において、一般信号用接続は、プログラミン
グによる任意性があるが、電源(含む接地)用接続はデ
バイス品種単位で固定である。
2. Description of the Related Art Conventionally, in connection between a logic circuit component of a PLD and external terminals, connection for general signals has an arbitrary property by programming, but connection for power supply (including ground) is fixed for each device type. .

【0003】同一形状、同一端子数のPLDであって
も、メーカが異なるか、あるいはメーカが同じであって
も、品名が異なれば、端子の同一機能性は保証されてい
ない場合が多い。
[0003] Even if the PLDs have the same shape and the same number of terminals, even if the manufacturers are different or the same manufacturer, if the product names are different, the same functionality of the terminals is often not guaranteed.

【0004】この種の技術の先行技術として、特開平0
6−163690号公報に示す方式が提案されている。
As a prior art of this kind of technology, Japanese Patent Application Laid-Open
A method disclosed in JP-A-6-163690 has been proposed.

【0005】この公報に開示された電子デバイス配置配
線装置は、プリント基板上に複数配置されたPLDを配
置する配置手段と、デバイス間配線手段のほか、ピン機
能変更手段を備えている。
The electronic device arrangement and wiring apparatus disclosed in this publication includes an arrangement means for arranging a plurality of PLDs arranged on a printed circuit board, an inter-device wiring means, and a pin function changing means.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来技
術には以下に示す如き欠点があった。
However, the prior art has the following drawbacks.

【0007】第1の問題点は、従来の技術において、現
行PLDと形状が同じで大容量PLDに置き換えるか、
または現用PLDが廃品種になり代替えPLDにする場
合にはプリント基板の再設計を要している。
A first problem is that, in the prior art, a large-capacity PLD having the same shape as the current PLD is used.
Alternatively, when the current PLD becomes a discontinued product and becomes a substitute PLD, redesign of the printed circuit board is required.

【0008】その理由は、同一形状条件のPLDであっ
てもメーカが異なるか、あるいは同一メーカ品であって
も品名が異なれば、電源端子及びPLD固有端子に違い
があるためである。
The reason is that, even if the PLDs have the same shape and condition, if the manufacturers are different, or if the products of the same manufacturer have different product names, there are differences in the power supply terminal and the PLD specific terminal.

【0009】第2の問題点は、従来の技術においては、
PLDの回路変更により端子配置の変更が必要な場合に
は、プリント基板の再設計を行っている。
The second problem is that in the prior art,
If the terminal arrangement needs to be changed due to a change in the PLD circuit, the printed circuit board is redesigned.

【0010】その理由は、PLDの端子配置が変更にな
ったためである。
[0010] The reason is that the terminal arrangement of the PLD has been changed.

【0011】本発明は従来の上記実情に鑑み、従来の技
術に内在する上記諸欠点を解消する為になされたもので
あり、従って本発明の目的は、PLDの電源端子、GN
D端子、及び信号端子の位置をPLD内で任意に変更で
きる機能を持たせることで、プリント基板の再設計を不
要とすることを可能とした新規なプログラマブル論理デ
バイスを提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional circumstances, and has been made to solve the above-mentioned drawbacks inherent in the prior art. Therefore, an object of the present invention is to provide a power supply terminal of a PLD, a GN.
It is an object of the present invention to provide a novel programmable logic device that has a function of arbitrarily changing the positions of a D terminal and a signal terminal in a PLD, thereby making it unnecessary to redesign a printed circuit board.

【0012】[0012]

【課題を解決するための手段】上記目的を達成する為
に、本発明に係るプログラマブル論理デバイスは、プロ
グラミング可能な論理回路構成部(図1の3)と、信号
パッド(PAD)(必要に応じて電源PAD、GND
PADになる)(図1の4)と、前記論理回路構成部と
信号パッドとの間にプログラマブルに接続するためのマ
トリックススイッチを含んだ配線チャネル群(図1の
1)とを備えて構成される。
In order to achieve the above object, a programmable logic device according to the present invention comprises a programmable logic circuit component (3 in FIG. 1) and a signal pad (PAD) (as required). Power supply PAD, GND
PAD) (4 in FIG. 1), and a wiring channel group (1 in FIG. 1) including a matrix switch for programmably connecting between the logic circuit component and the signal pad. You.

【0013】[0013]

【作用】本発明においては、予め下地として有する内部
インタフェース2は、配線チャネル群1内に到達してい
る。
In the present invention, the internal interface 2 previously provided as a base has reached the wiring channel group 1.

【0014】内部インタフェース2と任意のパッド4の
接続は、配線チャネル群1内に用意されたスイッチのう
ち、プログラム指令により選ばれたスイッチが導通する
ことにより実現される。
The connection between the internal interface 2 and an arbitrary pad 4 is realized by turning on a switch selected by a program command among switches prepared in the wiring channel group 1.

【0015】配線チャネル群1は、内部インタフェース
2の全てと外部端子5の全ての間での任意接続を可能と
するマトリックス性を持つスイッチを有することによ
り、電源、信号を任意に外部端子5に割り振ることがで
きる。
The wiring channel group 1 has a switch having a matrix property that enables arbitrary connection between all of the internal interfaces 2 and all of the external terminals 5, so that power and signals can be arbitrarily applied to the external terminals 5. Can be allocated.

【0016】[0016]

【発明の実施の形態】次に本発明による第1の実施の形
態について図面を参照して説明する。
Next, a first embodiment of the present invention will be described with reference to the drawings.

【0017】図1は本発明による第1の実施の形態を示
す正面図である。
FIG. 1 is a front view showing a first embodiment according to the present invention.

【0018】図1を参照するに、本発明による第1の実
施の形態は、配線チャネル群1、内部インタフェース
2、論理回路構成部3、パッド(PAD)4、及び外部
端子5から構成されている。
Referring to FIG. 1, a first embodiment of the present invention comprises a wiring channel group 1, an internal interface 2, a logic circuit configuration unit 3, a pad (PAD) 4, and an external terminal 5. I have.

【0019】配線チャネル群1の所在位置が本発明の主
要対象である。
The location of the wiring channel group 1 is a main object of the present invention.

【0020】論理回路構成部3は、従来のプログラミン
グテクノロジィにて任意のプログラムが可能な、所要回
路実現のための論理ブロック群および配線リソースから
なり、所定プログラムソフトウエアにより所要の回路を
実現することができる。
The logic circuit configuration unit 3 is composed of a group of logic blocks and wiring resources for realizing a required circuit, which can be arbitrarily programmed by a conventional programming technology, and realizes a required circuit by predetermined program software. Can be.

【0021】内部インタフェース2は、論理回路構成部
3と配線チャネル群1との接続を実現している導体であ
り、プログラミングにより実現した、論理回路構成部3
の結果により、一般信号、電源、接地のいずれかを担
う。
The internal interface 2 is a conductor for realizing the connection between the logic circuit forming section 3 and the wiring channel group 1, and is realized by programming.
According to the result of the above, one of the general signal, the power supply and the ground is taken.

【0022】配線チャネル群1には、各チャネル間を接
続するためのトランジスタからなるスイッチ群を有して
おり、プログラムソフトウエアにより所定の配線チャネ
ル間接続を実現する。
The wiring channel group 1 has a switch group composed of transistors for connecting the respective channels, and realizes a predetermined connection between the wiring channels by the program software.

【0023】配線チャネル群1は論理回路構成部3と外
部端子5との任意の接続を可能とするチャネル数を有し
ている。
The wiring channel group 1 has the number of channels that enable arbitrary connection between the logic circuit constituting section 3 and the external terminal 5.

【0024】パッド4、外部端子5は従来技術であり、
機能も従来技術のそれと同じである。
The pad 4 and the external terminal 5 are of the prior art.
The function is the same as that of the prior art.

【0025】次に本発明による第2の実施の形態につい
て図2を参照して説明する。
Next, a second embodiment of the present invention will be described with reference to FIG.

【0026】図2は本発明による第2の実施の形態を示
す正面図である。
FIG. 2 is a front view showing a second embodiment according to the present invention.

【0027】図2を参照するに、本第2の実施の形態に
おいては、第1の実施の形態で示した配線チャネル群1
の他に、論理回路構成部3内に別の配線チャネル群10
を配設し、配線チャネル群10内の配線リソースを論理
回路構成部3の実現のための手段として兼用することに
より、端子指定の任意性を高めると同時に、論理回路構
成実現上不足した場合の配線性を補う構造ができる。
Referring to FIG. 2, in the second embodiment, wiring channel group 1 shown in the first embodiment is used.
In addition to the above, another wiring channel group 10
Is arranged, and the wiring resources in the wiring channel group 10 are also used as a means for realizing the logic circuit configuration unit 3, thereby increasing the arbitrariness of the terminal designation, and at the same time, when the logic circuit configuration is insufficient for realization. A structure that supplements the wiring properties can be obtained.

【0028】本発明による第3の実施の形態として、配
線チャネル群10を配線チャネル群1の上部に形成した
形態を考えることもできる。
As a third embodiment according to the present invention, an embodiment in which the wiring channel group 10 is formed above the wiring channel group 1 can be considered.

【0029】次に、本発明による第1の実施の形態の動
作について図1を参照して説明する。
Next, the operation of the first embodiment according to the present invention will be described with reference to FIG.

【0030】本発明に係る、当該PLDは、プログラム
ソフトウエアにより論理回路構成部3が具現化すると共
に、配線チャネル群1内の所定スイッチが導通し、内部
インタフェース2と任意の外部端子5間の導通を実現す
る。
In the PLD according to the present invention, the logic circuit configuration unit 3 is embodied by program software, a predetermined switch in the wiring channel group 1 is turned on, and the PLD between the internal interface 2 and any external terminal 5 is provided. Achieve continuity.

【0031】[0031]

【実施例】次に、本発明による第1の実施の形態の一実
施例について図面を参照して具体的に説明する。
Next, an example of the first embodiment of the present invention will be described in detail with reference to the drawings.

【0032】図3は、本発明による第1の実施の形態の
一実施例を示す概略構成図である。即ち、図3は配線チ
ャネル群1の一具体例を示す概略構成図である。
FIG. 3 is a schematic configuration diagram showing an example of the first embodiment according to the present invention. That is, FIG. 3 is a schematic configuration diagram showing a specific example of the wiring channel group 1.

【0033】図3において、論理回路構成部3の外周に
は導通状態のマトリックススイッチ8および非導通状態
のマトリックススイッチ9を含んだ配線チャネル6が配
置されている。
In FIG. 3, a wiring channel 6 including a matrix switch 8 in a conducting state and a matrix switch 9 in a non-conducting state is arranged on the outer periphery of the logic circuit constituting section 3.

【0034】内部インタフェース2は、導通状態のマト
リックススイッチ8と配線チャネル7で電気的に接続さ
れ、外部端子5に到達している。
The internal interface 2 is electrically connected to the conductive matrix switch 8 via the wiring channel 7 and reaches the external terminal 5.

【0035】前記した第2、第3の実施の形態の実施例
は、上述した第1の実施の形態とほぼ同様に構成するこ
とができる。
The examples of the second and third embodiments can be constructed in substantially the same manner as the first embodiment.

【0036】次に、本発明による第1の実施の形態の一
実施例の動作について図3を参照して説明する。
Next, the operation of one example of the first embodiment according to the present invention will be described with reference to FIG.

【0037】配線チャネル6内に存在するマトリックス
スイッチは、本発明に係るPLD用プログラムソフトウ
エアの制御により、導通、非導通状態をつくる。
The matrix switch existing in the wiring channel 6 creates a conductive state or a non-conductive state under the control of the PLD program software according to the present invention.

【0038】本実施例では、マトリックススイッチ8が
導通することにより、配線チャネル7を介して論理回路
構成部3との電気的接続が内部インタフェース2を経て
実現する。内部インタフェース2が、一般信号、電源、
接地のいずれを担うかは、本プログラム内の論理回路構
成部構築部分の指令に依存して決められる。
In this embodiment, when the matrix switch 8 is turned on, the electrical connection with the logic circuit component 3 via the wiring channel 7 is realized via the internal interface 2. Internal interface 2 is a general signal, power supply,
Which of the grounding is to be taken is determined depending on a command of the logic circuit component constructing portion in this program.

【0039】プログラムにより決定された信号特性は、
上述した接続ルートを介し外部端子5に到達する。
The signal characteristics determined by the program are:
The external terminal 5 is reached via the connection route described above.

【0040】[0040]

【発明の効果】本発明は以上の如く構成され、作用する
ものであり、本発明によれば、以下に示すような諸効果
が得られる。
The present invention is constructed and operates as described above. According to the present invention, the following effects can be obtained.

【0041】第1の効果は、廃品種となったPLDを使
用しているプリント基板の再利用ができ、資源の再利用
に寄与することが可能となる。
The first effect is that a printed circuit board using a PLD that has become a waste product can be reused, which can contribute to resource reuse.

【0042】その理由は、形状と端子数が同じであれ
ば、既設計のプリント基板の一般信号、電源、接地に合
わせてPLDの端子を任意に設定できるからである。
The reason is that if the shape and the number of terminals are the same, the terminals of the PLD can be arbitrarily set according to the general signal, power supply, and ground of the already designed printed circuit board.

【0043】第2の効果は、PLDの端子決定を待たず
にプリント基板の先行設計をすることができる。
The second effect is that the printed circuit board can be designed in advance without waiting for the determination of the terminal of the PLD.

【0044】その理由は、先行設計したプリント基板の
端子決定に合わせてPLDの一般信号、電源、接地の端
子を任意に設定することができるからである。
The reason is that the general signal, power supply, and ground terminals of the PLD can be arbitrarily set in accordance with the terminal design of the printed circuit board designed in advance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による第1の実施形態を示し、PLD内
の内部回路と外部端子の電気的接続を示す正面図であ
る。
FIG. 1 is a front view showing a first embodiment of the present invention and showing an electrical connection between an internal circuit in a PLD and an external terminal.

【図2】本発明による第2の実施の形態を示す正面図で
ある。
FIG. 2 is a front view showing a second embodiment according to the present invention.

【図3】本発明による第1の実施の形態の一実施例を示
す部分概略構成図である。
FIG. 3 is a partial schematic configuration diagram showing an example of the first embodiment according to the present invention.

【符号の説明】[Explanation of symbols]

1…配線チャネル群 2…内部インタフェース 3…論理回路構成部 4…パッド(PAD) 5…外部端子 6…配線チャネル(非導通) 7…配線チャネル(導通) 8…マトリックススイッチ(導通) 9…マトリックススイッチ(非導通) 10…論理回路構成部の配線チャネル群 DESCRIPTION OF SYMBOLS 1 ... Wiring channel group 2 ... Internal interface 3 ... Logic circuit constituent part 4 ... Pad (PAD) 5 ... External terminal 6 ... Wiring channel (non-conductive) 7 ... Wiring channel (conductive) 8 ... Matrix switch (conductive) 9 ... Matrix Switch (non-conducting) 10: wiring channel group of logic circuit component

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 プログラム可能型論理デバイス(以下P
LDと略記する)において、論理回路構成部と、該論理
回路構成部の外周に配設されPLD入出力電源及び接地
端子を任意に接続する第1の配線チャネル群と、前記論
理回路構成部内または前記第1の配線チャネル群の上部
に配設され前記第1の配線チャネル群とは別の第2の配
線チャネル群と、前記論理回路構成部と外部端子に接続
されたパッドとの間に介在して設けられた内部インタフ
ェースとを具備し、前記第1、第2の配線チャネル群は
配線チャネルとPLD用プログラムソフトウエア制御に
より導通、非導通となるマトリックススイッチを含む
とを特徴としたプログラマブル論理デバイス。
1. A programmable logic device (hereinafter referred to as P)
In abbreviated as LD), a logic circuit unit, a first wiring channel group that optionally connect the PLD output power is disposed on the outer periphery of the logic circuit unit and a ground terminal, the theory
In the logic circuit component or above the first wiring channel group
And a second wiring different from the first wiring channel group.
Line channels, connected to the logic circuit components and external terminals
Internal interface provided between the
And the first and second wiring channel groups are
For wiring channel and PLD program software control
A programmable logic device comprising a matrix switch that becomes more conductive and non-conductive .
JP9109794A 1997-04-25 1997-04-25 Programmable logic device Expired - Fee Related JP3024590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9109794A JP3024590B2 (en) 1997-04-25 1997-04-25 Programmable logic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9109794A JP3024590B2 (en) 1997-04-25 1997-04-25 Programmable logic device

Publications (2)

Publication Number Publication Date
JPH10303302A JPH10303302A (en) 1998-11-13
JP3024590B2 true JP3024590B2 (en) 2000-03-21

Family

ID=14519397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9109794A Expired - Fee Related JP3024590B2 (en) 1997-04-25 1997-04-25 Programmable logic device

Country Status (1)

Country Link
JP (1) JP3024590B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378868B2 (en) * 2006-01-19 2008-05-27 Altera Corporation Modular I/O bank architecture

Also Published As

Publication number Publication date
JPH10303302A (en) 1998-11-13

Similar Documents

Publication Publication Date Title
JP3786455B2 (en) Modular terminal block device for control equipment
JPH0740790B2 (en) High power power module
US5790383A (en) Printed circuit board
JP3024590B2 (en) Programmable logic device
US6344975B1 (en) Modular backplane
EP0518701A2 (en) Field programmable circuit module
US6757175B1 (en) Method and embedded bus bar structure for implementing power distribution
JPH09135058A (en) Printed wiring board
US5737190A (en) Digital input/output circuit board
JP4849242B2 (en) Printed circuit board fixing device
JPH11111913A (en) Function variable semiconductor device
JP2884845B2 (en) Circuit formation method on printed circuit board
KR19980049792A (en) PCB layout method of electronic control module
JPH10282186A (en) Socket for pld
US5724614A (en) Circuits provide input/output module connections having the input receptacle being connected to neutral wiring terminal and the output receptacle being connected to hot wiring terminal
JPH1063978A (en) Face board module
CN117391035A (en) Chip with self-defined pin function and implementation method
JPH0722577A (en) Hybrid integrated circuit device
JPH07211820A (en) Ic socket
JPH11289051A (en) Programmable controller and processor
JPS617646A (en) Changing method of hybrid ic
JPH022146A (en) Semiconductor device
JP3578879B2 (en) Electric circuit device
JPH1082835A (en) Semiconductor device
JPH07221257A (en) Electronic component having terminal array

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees