JPH11111913A - Function variable semiconductor device - Google Patents

Function variable semiconductor device

Info

Publication number
JPH11111913A
JPH11111913A JP9282507A JP28250797A JPH11111913A JP H11111913 A JPH11111913 A JP H11111913A JP 9282507 A JP9282507 A JP 9282507A JP 28250797 A JP28250797 A JP 28250797A JP H11111913 A JPH11111913 A JP H11111913A
Authority
JP
Japan
Prior art keywords
function
chip
external circuit
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9282507A
Other languages
Japanese (ja)
Other versions
JP3191743B2 (en
Inventor
Kazuo Yamada
和雄 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP28250797A priority Critical patent/JP3191743B2/en
Publication of JPH11111913A publication Critical patent/JPH11111913A/en
Application granted granted Critical
Publication of JP3191743B2 publication Critical patent/JP3191743B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]

Abstract

PROBLEM TO BE SOLVED: To enable change or addition of a function in a device capable of high integration such as an ASIC, without the use of a programmable device such as a PLD, PGA, or the like. SOLUTION: This semiconductor device is equipped beforehand with a function varying means before and behind the functional block (at the interface part with the chip of other functional block), where there is a possibility of functional changes (addition) from among a plurality of functional blocks (units of functions) made in a substrate 1. The function changing means comprises a connection means 5, which connects the chip of the functional block having a function after change at the time of change of the function and validates the function, and a separation means 4 which invalidates the function by cutting off the functional block prior to the change from the circuit.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップやプ
リント基板に内蔵された回路の機能の一部の変更や追加
を可能とする半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device capable of partially changing or adding a function of a circuit built in a semiconductor chip or a printed circuit board.

【0002】[0002]

【従来の技術】従来、回路内容を変更可能なデバイスと
してはPLD(Programmable Logic
Device、プログラム可能な論理デバイス)やF
PGA(Field Programmable Ga
te Array、フィールドプログラム可能なゲート
アレイ)などがある。これらのデバイスでは、−集積度
があがらない、−スピ−ドが遅い、−大規模メモリが内
蔵できない、−コストが高いなどの問題があった。これ
らはデバイス内部に書き換え可能な機構を内蔵している
ことが原因である。一方、ASIC(Applicat
ion Specific IC、特定用途IC)のよ
うなカスタム・デバイスではプロセスの微細化によって
大規模メモリを内蔵したものが数多く見られるようにな
った。又、プロセスの微細化は従来1つの機能を実現す
るために数多くのデバイスを必要としたものを数個で済
むまでに集積度を押し進めてきた。これによって、チッ
プセットという概念が明確になり近年これらチップセッ
トを同一パッケ−ジに封止し、システムをより小型化、
高速化するためのマルチチップモジュールMCM(Mu
lti Chip Module)が注目を浴びてい
る。
2. Description of the Related Art Conventionally, a PLD (Programmable Logic) has been used as a device whose circuit contents can be changed.
Device, programmable logic device) or F
PGA (Field Programmable Ga)
te Array, a field-programmable gate array) and the like. These devices have problems such as-low integration,-slow speed,-inability to incorporate a large-scale memory,-high cost. These are due to the built-in rewritable mechanism inside the device. On the other hand, ASIC (Applicat
Many custom devices such as ion specific ICs (application-specific ICs) have a large-scale memory built-in due to miniaturization of processes. In addition, miniaturization of the process has pushed the degree of integration so far that only a few devices that required a large number of devices in order to realize one function have been required. This has clarified the concept of chipset, and in recent years these chipsets have been sealed in the same package to reduce the size of the system.
Multi-chip module MCM (Mu
lti Chip Module) has received much attention.

【0003】このような集積度が高い大規模デバイスを
機能ブロックを構成するチップとして用いたMCMにお
いても、既存の機能ブロックの変更や、新たな機能ブロ
ックの追加等を可能にすることが望まれる。例えば、色
変換用のMCMを例にとれば、近年、RGBからYMC
へ色変換(補正)する際に、一意的に計数を決定してし
まう線形補間から画質向上のため非線形補間であるダイ
レクトルックアップ方式に変わってきている。ダイレク
トルックアップ方式は、係数によらず入力のRGB値か
ら直接に変換後のYMC値を決定しようとする方法で、
非線形補間が可能である反面大規模なメモリ空間を必要
とするという欠点がある。そこで、このメモリ空間を縮
小するための様々な工夫が考えられてきているが、反面
補間による画質の低下も免れない。しかし、半導体デバ
イス製造の進歩によりプロセスの微細化が進み、例えば
0.8μmから0.35μmに微細化すると、従来のメ
モリと同じ面積で5倍強の容量のメモリが可能となって
おり、これを既存のメモリの替わりに用いることができ
れば、画質の向上が可能となる。従って、MCMにおい
て既設のメモリチップを容量が増加された新メモリチッ
プに変更する手段が望まれる。一般的には、MCMにお
ける既設の機能ブロックを機能の新しい機能ブロックに
変更する手段が望まれる。
In an MCM using such a large-scale device with a high degree of integration as a chip constituting a functional block, it is desired to be able to modify an existing functional block or add a new functional block. . For example, taking an MCM for color conversion as an example, in recent years, RGB has been changed from YMC to YMC.
When color conversion (correction) is performed, linear interpolation, in which the count is uniquely determined, has been changed to non-linear interpolation, a direct lookup method, in order to improve image quality. The direct lookup method is a method of directly determining a converted YMC value from an input RGB value regardless of a coefficient.
Although nonlinear interpolation is possible, there is a disadvantage that a large-scale memory space is required. Therefore, various devices for reducing the memory space have been considered, but the image quality is inevitably reduced due to interpolation. However, with the progress of semiconductor device manufacturing, the miniaturization of the process has progressed. For example, when the size is reduced from 0.8 μm to 0.35 μm, a memory having the same area as a conventional memory and a little more than five times the capacity has become possible. Can be used in place of the existing memory, the image quality can be improved. Therefore, a means for changing an existing memory chip to a new memory chip having an increased capacity in the MCM is desired. Generally, means for changing an existing functional block in the MCM to a new functional block is desired.

【0004】また、同じくカラー複写機におけるRGB
からYMCへ色変換(補正)するMCMを例にとれば、
図14(a)に示すように、MCMの1チップでK、
Y、C、Mの各色を時間的に直列に色変換処理を行うよ
う構成する場合と、同図(b)に示すようにK、Y、
C、Mの各色に対してそれぞれ1チップを割り当てて並
列処理をすることにより高速処理をする場合とがある。
図14図(a)において、ページメモリ1411は同じ
入力データを順次に行う各色変換において用いるために
最後の変換まで保持しておくメモリである。色変換部1
412は複写モードの数に対応した色変換機能を有し、
マルチプレクサ(MUX)1413は色変換部1412
の出力の中から指定された複写モードに対応する出力を
選択するためのものである。図14(b)は、各色の変
換を並列処理するので、ページメモリは必要としない。
同図(b)の各色変換部1421〜1451およびマル
チプレクサ1422は、同図(a)の色変換部1412
と同じ構成のものを用いることができる。しかし、ペー
ジメモリの有無の差があるため同図(a)の直列処理の
両MCMと同図(b)の並列処理のMCMを共通化する
ことができない。集積度の高い大規模デバイスは信頼性
を高くし、製造工程を簡単にするためには、各種用途に
共通に利用できる回路構成のものとすることが好まし
い。図14の場合では、各チップは色変換部とマルチプ
レクサは共通でありページメモリだけが異なるだけであ
るので、共通部分を固定的に備え、異なる部分を追加可
能なMCMを作成すれば、共通化されたMCMを実現で
きる。しかし、従来技術ではそれができなかった。例え
ば同図(c)のようにページメモリを追加可能な余白1
461を設けておき色変換部1462とマルチプレクサ
1463を載せたMCM146が考えられる。これによ
り余白1461にページメモリを追加接続することによ
り同図(a)の構成を得ることができる。しかし、これ
では入力端子と色変換部1462との接続手段がないた
め同図(b)に使用することはできない。逆に最初から
色変換部1462の入力部をチップの入力端子1464
に接続したチップにするとページメモリを追加できない
こととなる。
[0004] Also, RGB in color copiers
Take the example of MCM which performs color conversion (correction) from to YMC.
As shown in FIG. 14 (a), K,
In the case where each color of Y, C, and M is configured to perform color conversion processing in series in time, there is a case where K, Y, and
In some cases, high-speed processing is performed by allocating one chip to each of the colors C and M and performing parallel processing.
In FIG. 14A, a page memory 1411 is a memory for holding the same input data until the last conversion in order to use the same input data in each color conversion performed sequentially. Color converter 1
412 has a color conversion function corresponding to the number of copy modes,
A multiplexer (MUX) 1413 is a color conversion unit 1412
Is used to select an output corresponding to the designated copy mode from among the outputs of. FIG. 14B does not require a page memory because the conversion of each color is performed in parallel.
Each of the color conversion units 1421 to 1451 and the multiplexer 1422 in FIG.
The same configuration as described above can be used. However, since there is a difference in the presence or absence of a page memory, it is not possible to share the two MCMs for the serial processing in FIG. In order to increase the reliability and simplify the manufacturing process of a large-scale device with a high degree of integration, it is preferable to use a circuit configuration that can be commonly used for various applications. In the case of FIG. 14, since each chip has the same color conversion unit and multiplexer and only a different page memory, a common portion is fixedly provided, and if an MCM capable of adding a different portion is created, the commonalization is achieved. MCM can be realized. However, this was not possible with the prior art. For example, a margin 1 to which a page memory can be added as shown in FIG.
An MCM 146 provided with a color conversion unit 1462 and a multiplexer 1463 is conceivable. Thus, by additionally connecting the page memory to the margin 1461, the configuration shown in FIG. However, in this case, since there is no connection means between the input terminal and the color conversion unit 1462, it cannot be used in FIG. Conversely, the input section of the color conversion section 1462 is connected from the beginning to the input terminal 1464 of the chip.
If the chip is connected to the, the page memory cannot be added.

【0005】機能変更可能な半導体装置としては、例え
ば特開平7−211868号公報記載のものがあるが、
第1の機能ブロックとこれを変更するための第2の機能
ブロックを最初から用意すると共に、どちらの機能ブロ
ックを選択するかを不揮発性素子に設定する機能選択ブ
ロックを有する構成である。この構成では変更後の機能
ブロックを最初から組み込んでおくものであるので、チ
ップ面積が大きくなるとともに機能ブロック選択のため
の機能選択ブロックを有するため速度が遅くなる。ま
た、選択可能な回路素子を有する半導体装置として、特
開平8−204136号公報記載のものがある。これ
は、隣接する分割パッドを選択的にボンディングするこ
とによって、回路素子の特性や機能の選択を行うように
したものであるが、集積度の高い大規模デバイスに適用
したものではない。
[0005] As a semiconductor device whose function can be changed, for example, there is one described in Japanese Patent Application Laid-Open No. 7-212868.
In this configuration, a first function block and a second function block for changing the first function block are prepared from the beginning, and a function selection block is provided for setting which function block is to be selected in the nonvolatile element. In this configuration, the function block after the change is incorporated from the beginning, so that the chip area is increased and the speed is reduced due to the provision of the function selection block for selecting the function block. Further, as a semiconductor device having selectable circuit elements, there is one described in Japanese Patent Application Laid-Open No. 8-204136. This is to select characteristics and functions of circuit elements by selectively bonding adjacent divided pads, but is not applied to a large-scale device with a high degree of integration.

【0006】上述のように、機能ブロックの変更や追加
ができることが望まれるMCMに用いられる集積度が高
い大規模デバイスのチップは一般に開発費も高く、従っ
て回路変更時のインパクトが大きい。さらに、MCMの
場合はセラミックやシリコンなどの高密度実装基板を使
用するので、1つのチップの回路変更のインパクトは、
高価なMCM基板の変更にまで及び、開発費もさらに膨
大なものとなる。すなわち、MCMにおいて用いられて
いる1つのチップの回路の変更を行うには基板全体に及
ぶ変更が必要となり開発費が膨大となる。従って、MC
Mにおいて回路変更を手軽に行うのは難しかった。
As described above, a high-integration large-scale device chip used in an MCM in which it is desired to be able to change or add a functional block generally has a high development cost, and therefore has a large impact when a circuit is changed. Furthermore, in the case of MCM, a high-density mounting substrate such as ceramic or silicon is used, so the impact of changing the circuit of one chip is as follows:
Even the change of expensive MCM substrate, the development cost becomes huge. That is, in order to change the circuit of one chip used in the MCM, it is necessary to change the entire substrate, and the development cost becomes enormous. Therefore, MC
It was difficult to change the circuit easily in M.

【0007】[0007]

【発明が解決しようとする課題】本発明は、複数の機能
ブロックを有する半導体装置において、少なくとも1つ
の機能ブロックを他の機能を持つ機能ブロックに簡単に
変更できるようにすることを課題とする。また、本発明
は少なくとも1つの機能ブロックを有する半導体装置に
おいて、少なくとも1つの機能ブロックを簡単に追加す
ることができるようにすることを課題とする。また、本
発明は複数の機能ブロックを有する半導体装置におい
て、少なくとも1つの機能ブロックを他の機能を持つ機
能ブロックに変更することが可能であると共に、少なく
とも1つの機能ブロックを追加することができるように
することを課題とする。
SUMMARY OF THE INVENTION It is an object of the present invention to enable a semiconductor device having a plurality of function blocks to easily change at least one function block to a function block having another function. Another object of the present invention is to make it possible to easily add at least one functional block to a semiconductor device having at least one functional block. Further, according to the present invention, in a semiconductor device having a plurality of function blocks, at least one function block can be changed to a function block having another function, and at least one function block can be added. The task is to

【0008】また、本発明は、追加機能ブロックのチッ
プを基板の所定箇所に接合するだけで、機能の変更や追
加を行うことができるようにすることを課題とする。ま
た、本発明は、機能の変更や追加を行う場合に、変更前
機能ブロックや追加を行う部分の配線を自動的に切り離
し、その代わりに追加追加機能チップを作動させること
ができるすることを課題とする。
Another object of the present invention is to make it possible to change or add a function only by bonding a chip of an additional function block to a predetermined portion of a substrate. Another object of the present invention is to automatically disconnect a wiring of a function block before change or a part to be added when a function is changed or added, and to operate an additional function chip instead. And

【0009】[0009]

【課題を解決するための手段および作用】本発明(請求
項1)は、基板(図1〜図5の1)と、その基板に形成
した所定の機能を持つ複数の機能ブロック(図1〜図5
の2、3)と、それらの各機能ブロック間を接続し、基
板上に回路を構成する外部回路(図1〜図5の13)
と、前記機能ブロックのうち機能変更時に機能停止する
機能ブロック(以下、変更前機能ブロックという)を外
部回路から電気的に分離する分離手段(図1〜図3の
4;図4〜図5の17〜19)と、前記変更前機能ブロ
ックの近傍に設けられ、追加する機能ブロックのチップ
(図1〜図5の8、追加機能チップという)を接続する
ための接続手段(図1〜図3の5;図4〜図5の18)
とを有し、機能変更をするときに、前記追加機能チップ
(8)を前記接続手段により前記外部回路に接続すると
共に、前記分離手段により変更前機能ブロックを前記外
部回路から分離することを特徴とする半導体装置であ
る。
The present invention (claim 1) comprises a substrate (1 in FIGS. 1 to 5) and a plurality of functional blocks (FIG. 1 to FIG. 1) formed on the substrate and having predetermined functions. FIG.
2 and 3), and an external circuit (13 in FIGS. 1 to 5) that connects the respective functional blocks and forms a circuit on the substrate.
And a separating unit (4 in FIGS. 1 to 3; 4 in FIGS. 4 to 5) for electrically separating a functional block that stops functioning when a function is changed (hereinafter referred to as a pre-change functional block) from the external circuit. 17 to 19) and connecting means (FIG. 1 to FIG. 3) for connecting a chip of a functional block to be added (referred to as 8 in FIGS. No. 5; 18 in FIGS. 4 and 5)
When the function is changed, the additional function chip (8) is connected to the external circuit by the connection means, and the function block before change is separated from the external circuit by the separation means. Semiconductor device.

【0010】上記構成において、機能の変更を行わない
場合には、追加機能チップは使用せず、変更前機能ブロ
ックを有効に保つ。他方、機能変更を行う場合には、変
更前機能ブロックの機能を分離手段により外部回路から
切り離して無効にすると同時に、追加機能チップを接続
手段により接続して、その機能を遂行させる。この発明
によれば、既存機能ブロックを新たな機能の機能ブロッ
クに簡単に変更することができる。
In the above configuration, when the function is not changed, the additional function chip is not used and the function block before the change is kept effective. On the other hand, when the function is changed, the function of the pre-change function block is separated from the external circuit by the separating means and invalidated, and at the same time, the additional function chip is connected by the connecting means to perform the function. According to the present invention, an existing function block can be easily changed to a function block of a new function.

【0011】また、本発明(請求項2)は、基板(図6
〜図7の21;図8の41;図9〜図10の70)と、
その基板に形成した所定の機能を持つ少なくとも1つの
機能ブロック(図6〜図7の22;図8の42)と、前
記各機能ブロック間を接続し、基板上に回路を構成する
外部回路(図6〜図7の33;図8の68、69;図9
〜図10の74)と、前記外部回路に挿入されたバイパ
ス配線(図6〜図7の23;図8の43;図9〜図10
の71)と、機能追加をするときに、前記バイパス配線
を外部回路から電気的に分離する分離手段(図6〜図7
の24、26、27、34、35;図8の44、50〜
58、63〜66;図9〜図10の75)と、前記バイ
パス配線の近傍に設けられ、追加機能チップ(図6〜図
7の28;図8の45;図9の76;図10の80)を
接続するための接続手段(図6〜図7の25、29;図
8の46、47、48、49、61、62;図9の7
3、77;図10の73、82、83)とを有し、機能
追加をするときに、前記追加機能チップ(28;45)
を前記接続手段により外部回路に接続すると共に、前記
分離手段によりバイパス配線を前記外部回路から分離す
ることを特徴とする半導体装置である。
The present invention (Claim 2) provides a substrate (FIG. 6).
7 to 21; 41 in FIG. 8; 70 in FIGS. 9 to 10);
At least one functional block (22 in FIGS. 6 and 7; 42 in FIG. 8) having a predetermined function formed on the substrate and an external circuit (42) that connects the functional blocks and forms a circuit on the substrate 6 to 7; 68 and 69 in FIG. 8; FIG.
10 to 74; and a bypass wiring (23 in FIGS. 6 to 7; 43 in FIG. 8; FIG. 9 to FIG. 10) inserted into the external circuit.
71) and a separating means (FIGS. 6 and 7) for electrically separating the bypass wiring from an external circuit when adding a function.
24, 26, 27, 34, 35;
58, 63 to 66; 75 in FIGS. 9 to 10, and an additional function chip (28 in FIGS. 6 to 7; 45 in FIG. 8; 45 in FIG. 9; 76 in FIG. 9; 80) (25, 29 in FIGS. 6 to 7; 46, 47, 48, 49, 61, 62 in FIG. 8; 7 in FIG. 9).
3, 77; 73, 82, 83 in FIG. 10), and when adding a function, the additional function chip (28; 45)
Is connected to an external circuit by the connecting means, and the bypass wiring is separated from the external circuit by the separating means.

【0012】上記構成において、機能の追加を行わない
場合には、追加機能チップは使用せず、追加機能チップ
が装着される部分はバイパス配線によって接続された状
態とする。他方、機能追加を行う場合には、バイパス配
線を分離手段により外部回路から切り離してバイパスの
機能を無効にすると同時に、追加機能チップを接続手段
により接続して、追加機能チップを有効とする。この発
明によれば、機能ブロックの追加を簡単に行うことがで
きる。
In the above configuration, when the function is not added, the additional function chip is not used, and the portion where the additional function chip is mounted is connected by the bypass wiring. On the other hand, when adding a function, the bypass wiring is separated from the external circuit by the separating means to disable the bypass function, and at the same time, the additional function chip is connected by the connecting means to enable the additional function chip. According to the present invention, it is possible to easily add a functional block.

【0013】また、本発明(請求項3)は、基板(図1
1の91)と、その基板に形成した所定の機能を持つ少
なくとも1つのの機能ブロック(図11の92、93)
と、前記各機能ブロック間を接続し、基板上に回路を構
成する外部回路(図11の110、111)と、前記機
能ブロックのうち機能変更時に機能停止する変更前機能
ブロックを外部回路から電気的に分離する第1の分離手
段(図11の97、98)と、前記変更前機能ブロック
の近傍に設けられ、機能変更時に追加する第1の追加機
能チップ(図11の102)を接続するための第1の接
続手段(図11の95、96)と、前記基板に形成され
た任意の機能ブロックの領域の上部に重ねて敷設され、
前記外部回路中に接続されたバイパス配線(図11の9
4)と、機能追加をするときに、前記バイパス配線を外
部回路から電気的に分離する第2の分離手段(図11の
101)と、前記バイパス配線の近傍に設けられ、機能
追加時に追加する第2の追加機能チップ(図11の10
5)を接続するための第2の接続手段(図11の99、
100)とを有する半導体装置である。そして、機能変
更をするときに、前記第1の追加機能チップ(102)
を前記第1の接続手段により前記外部回路に接続すると
共に、前記第1の分離手段により変更前機能ブロックを
前記外部回路から分離する。機能追加をするときには、
前記第2の追加機能チップ(105)を前記第2の接続
手段により外部回路に接続すると共に、前記第2の分離
手段によりバイパス配線を前記外部回路から切り離す。
Further, the present invention (claim 3) provides a substrate (FIG. 1)
1 and 91) and at least one functional block (92 and 93 in FIG. 11) formed on the substrate and having a predetermined function.
And an external circuit (110, 111 in FIG. 11) that connects the functional blocks and forms a circuit on the board; and a pre-change functional block that stops functioning when a function is changed among the functional blocks is electrically connected to the external circuit. A first separating means (97, 98 in FIG. 11) for separating the circuit and a first additional function chip (102 in FIG. 11) provided near the function block before change and added at the time of function change are connected. Connecting means (95, 96 in FIG. 11) and an arbitrary functional block formed on the substrate.
The bypass wiring (9 in FIG. 11) connected in the external circuit
4), a second separating means (101 in FIG. 11) for electrically separating the bypass wiring from an external circuit when adding a function, and a second separating means provided near the bypass wiring to be added when a function is added. The second additional function chip (10 in FIG. 11)
5) second connecting means (99 in FIG. 11;
100). Then, when the function is changed, the first additional function chip (102)
Is connected to the external circuit by the first connection means, and the function block before change is separated from the external circuit by the first separation means. When adding features,
The second additional function chip (105) is connected to an external circuit by the second connecting means, and the bypass wiring is separated from the external circuit by the second separating means.

【0014】この発明は、上記の構成において、機能の
変更も機能の追加も行わない場合には、第1および第2
の追加機能チップはいずれも使用せず、変更前機能ブロ
ックを有効に保つと共にバイパス配線も有効に保つ。機
能変更を行う場合には、変更前機能ブロックの機能を第
1の分離手段により外部回路から切り離して無効にする
と同時に、第1の追加機能チップを第1の接続手段によ
り接続して、第1の追加機能チップの機能を有効にす
る。なお、この場合、第2の追加機能チップは接続せ
ず、第2の分離手段はバイパス配線を有効な状態に維持
する。機能追加を行う場合には、バイパス配線を第2の
分離手段により外部回路から切り離して無効にすると同
時に、第2の追加機能チップを第2の接続手段により接
続して、第2の追加機能チップの機能を有効にする。な
お、このとき第1の追加機能チップは接続せず、第1の
分離手段は変更前機能ブロックを有効な状態に維持す
る。この発明によれば、変更前機能ブロックと、バイパ
ス配線が同じ領域に重なるよう配置されるので、バイパ
ス配線領域が機能追加を行わないときに占める領域が変
更前機能ブロックまたは第1の追加機能チップの接続で
有効に用いられるので、半導体装置をよりコンパクトに
構成することができる。
According to the present invention, in the above configuration, when neither the function is changed nor the function is added, the first and second functions are provided.
No additional function chip is used, and the pre-change function block is kept valid and the bypass wiring is kept valid. When the function is changed, the function of the pre-change function block is separated from the external circuit by the first separating unit and invalidated, and at the same time, the first additional function chip is connected by the first connecting unit and the first connecting unit is connected. Enable additional function chip functions. In this case, the second additional function chip is not connected, and the second separating means maintains the bypass wiring in an effective state. When adding a function, the bypass wiring is disconnected from the external circuit by the second separating means and disabled, and at the same time, the second additional function chip is connected by the second connecting means and the second additional function chip is connected. Enable the function. At this time, the first additional function chip is not connected, and the first separating unit maintains the pre-change function block in a valid state. According to the present invention, since the before-change function block and the bypass wiring are arranged so as to overlap the same area, the area occupied by the bypass wiring area when the function is not added is the before-change function block or the first additional function chip. , The semiconductor device can be configured more compactly.

【0015】上記各発明の一態様においては、前記接続
手段は、前記変更前機能ブロック(図1ないし図2の
3)の近傍または前記バイパス配線(図6〜図7の2
3;図8の43)の近傍に形成されたパッド(図1〜図
2の5;18;25)とこれに対応する前記追加機能チ
ップに形成したバンプ(図1〜図2の9;図6〜7の2
9)とを有し、前記パッドと前記バンプとを接合するこ
とにより追加機能チップの接続を行う。この態様によれ
ば、追加機能チップを接合するだけで、機能の変更や追
加を行うことができる。
In one aspect of each of the above inventions, the connecting means may be in the vicinity of the pre-change functional block (3 in FIGS. 1 and 2) or the bypass wiring (2 in FIGS. 6 and 7).
3; pads (5; 18; 25 in FIGS. 1 and 2) formed near 43 in FIG. 8 and bumps (9 in FIGS. 1 and 2; FIGS. 6-7 2
9), the additional function chip is connected by joining the pad and the bump. According to this aspect, the function can be changed or added only by bonding the additional function chip.

【0016】本発明の他の態様においては、前記分離手
段は、制御端子に印加される制御信号により導通状態ま
たは非導通状態に設定される半導体スイッチ手段(図1
〜図2の4;図6〜図7の24)と、その半導体スイッ
チ手段に制御信号を供給する制御手段とを備えている。
その制御手段は、前記基板に設けた一対の電極(図1〜
図2の6、7;図6〜図7の26、27)と、前記追加
機能チップに設けられその追加機能チップを特定機能ブ
ロックに接続したときに前記一対の電極を短絡する短絡
電極(図1〜図2の10、11、12;図6〜図7の3
0、31、32)と、一対の電極の内の一方の電極(図
1〜2の6;図6〜図7の26)に接続された高電位源
(14;34)と、入力側が他方の電極(図1〜2の
7;図6〜図7の27)に接続され出力側が半導体スイ
ッチの制御端子に接続されたプルダウン用のバッファ手
段(図1の15;図6〜図7の35)とを備えている。
この構成において、追加機能チップが接合されていない
ときには、一対の電極間は開いているので、プルダウン
用バッファ手段は入力側がプルダウン抵抗により低電位
となっている。従って、プルダウン用バッファ手段の出
力側に生成する制御信号はローイネーブルの半導体スイ
ッチを導通状態にする。追加機能チップが接合されてい
るときには、一対の電極間は短絡電極により短絡されて
いるので、高電位源からの電位がプルダウン用バッファ
手段に入力され、その出力側に生成する制御信号は半導
体スイッチを非導通状態にする。この発明の態様によれ
ば、機能の変更や追加を行う場合は、追加機能チップを
基板の接続手段の所定の場所に接合することにより、変
更前機能ブロックやバイパス配線を自動的に切り離し、
その代わりの追加機能チップを作動させることができ
る。
In another embodiment of the present invention, the separating means is a semiconductor switch means (FIG. 1) which is set to a conductive state or a non-conductive state by a control signal applied to a control terminal.
4 of FIG. 2; 24) of FIGS. 6 and 7, and control means for supplying a control signal to the semiconductor switch means.
The control means includes a pair of electrodes (FIGS.
6 and 7 in FIG. 2; 26 and 27 in FIGS. 6 to 7), and a short-circuit electrode provided in the additional function chip and short-circuiting the pair of electrodes when the additional function chip is connected to a specific function block (FIG. 1-2 of 10, 11, and 12; 3 of FIGS. 6 and 7
0, 31, 32), a high potential source (14; 34) connected to one of the pair of electrodes (6 in FIGS. 1 and 2; 26 in FIGS. 6 to 7), and the other input side. 6 (FIGS. 1 and 2; 27 of FIGS. 6 and 7) and a pull-down buffer means (15 of FIGS. 1; 35 of FIGS. 6 and 7) whose output side is connected to the control terminal of the semiconductor switch. ).
In this configuration, when the additional function chip is not bonded, since the pair of electrodes is open, the input side of the pull-down buffer means has a low potential due to the pull-down resistor. Therefore, the control signal generated at the output side of the pull-down buffer means makes the low enable semiconductor switch conductive. When the additional function chip is joined, since the pair of electrodes is short-circuited by the short-circuit electrode, the potential from the high potential source is input to the pull-down buffer means, and the control signal generated at the output side is a semiconductor switch. Is turned off. According to the aspect of the present invention, when changing or adding a function, the additional function chip is joined to a predetermined portion of the connection means of the board, thereby automatically separating the pre-change function block and the bypass wiring,
Instead, an additional function chip can be activated.

【0017】本発明の他の態様においては、上記前段の
機能ブロック内に設けた制御信号を供給する回路を、外
部入力データに基づいて、追加機能チップの追加前の旧
機能を使用するか、追加後の新機能を使用するかを表す
選択制御信号を生成するものとする。追加機能チップに
も、接続された回路から電気的に切り離す分離手段を設
ける。前記選択制御信号により、前記特定機能ブロック
の分離手段と、追加機能チップの分離手段を制御し、旧
機能と新機能のいずれかの選択を行う。この態様によれ
ば、一旦追加機能チップを接続した後にも、旧機能を選
択することができ、外部入力データの表す利用装置の状
態に応じた最適な機能の選択が可能となる。
According to another aspect of the present invention, the circuit for supplying a control signal provided in the preceding functional block uses the old function before the addition of the additional function chip based on external input data, A selection control signal indicating whether to use the new function after the addition is generated. The additional function chip is also provided with a separating means for electrically separating from the connected circuit. The selection control signal controls the separation means of the specific function block and the separation means of the additional function chip, and selects either the old function or the new function. According to this aspect, even after the additional function chip is once connected, the old function can be selected, and the optimum function can be selected according to the state of the utilization device represented by the external input data.

【0018】本発明の他の態様においては、前記分離手
段は、変更前機能ブロック(図4の3)に設けた1次パ
ッド(図4の17)と、それに対向する位置の外部回路
上に設けた2次パッド(図4の18)と、前記1次パッ
ドと2次パッド間を結合するワイヤボンディング(図4
のからなる。この場合、ワイヤボンディングを切除する
ことにより変更前機能ブロックを分離することができ、
2次パッドに追加機能チップを接合することにより追加
機能チップを装着することができる。これによれば、分
離手段と接続手段を簡単な構造とすることができる。
In another embodiment of the present invention, the separating means includes a primary pad (17 in FIG. 4) provided in the pre-change function block (3 in FIG. 4) and an external circuit at a position facing the primary pad (17 in FIG. 4). The provided secondary pad (18 in FIG. 4) and wire bonding (FIG. 4) for coupling between the primary pad and the secondary pad.
Consisting of In this case, the function block before change can be separated by cutting off the wire bonding,
The additional function chip can be mounted by joining the additional function chip to the secondary pad. According to this, the separating means and the connecting means can have a simple structure.

【0019】また、本発明は、基板(図8の41;図9
〜図10の70)と、その基板に形成した所定の機能を
持つ少なくとも1つの機能チップ(図8の42)と、前
記各機能チップ間を接続し、基板上に回路を構成する外
部回路(図8の68、69;図9〜図10の74)と、
前記外部回路に挿入され、追加の機能を持つ追加機能チ
ップを基板上に追加する予定領域をバイパスするための
バイパス配線(図8の43;図9〜図10の71)と、
機能追加をするときに、前記バイパス配線を外部回路か
ら電気的に分離する分離手段(図8の44;図9〜図1
0の75)と、前記予定領域の近傍に設けられ、追加機
能チップ(図9の76、図10の80)を接続するため
の接続手段(図8の46〜53;図9の73、77;図
10の73、82、83)とを有する。上記構成におい
て、機能の追加を行わない場合には、追加機能チップは
使用せず、追加機能チップが装着される部分はバイパス
配線によって接続された状態とする。他方、機能追加を
行う場合には、バイパス配線を分離手段により外部回路
から切り離してバイパスの機能を無効にすると同時に、
追加機能チップを接続手段により接続して、追加機能チ
ップを有効とする。この発明によれば、マルチチップモ
ジュールにおいて機能ブロックの追加を簡単に行うこと
ができる。
The present invention also relates to a substrate (41 in FIG. 8; FIG. 9).
10), at least one functional chip (42 in FIG. 8) formed on the substrate and having a predetermined function, and an external circuit (42) connecting the functional chips to form a circuit on the substrate. 68, 69 in FIG. 8; 74) in FIGS. 9 to 10;
A bypass wiring (43 in FIG. 8; 71 in FIG. 9 to FIG. 10) for bypassing a region in which an additional function chip having an additional function and having an additional function is to be added on the substrate;
When adding a function, separating means for electrically separating the bypass wiring from an external circuit (44 in FIG. 8; FIGS. 9 to 1)
0, 75) and connecting means (46 to 53 in FIG. 8; 73, 77 in FIG. 9) for connecting the additional function chips (76 in FIG. 9, 80 in FIG. 10) provided near the predetermined area. ; 73, 82, 83 in FIG. 10). In the above configuration, when the function is not added, the additional function chip is not used, and the portion where the additional function chip is mounted is connected by the bypass wiring. On the other hand, when adding a function, the bypass wiring is separated from the external circuit by the separating means to disable the bypass function, and at the same time,
The additional function chip is connected by the connection means to make the additional function chip valid. According to the present invention, it is possible to easily add a functional block in a multichip module.

【0020】本発明の他の態様においては、上記マルチ
チップモジュールの発明において、前記バイパス配線が
前記基板内に埋設され、そのバイパス配線のある領域の
前記パッドが設けられている面上にダイパッドを設けた
ことを特徴とする。これによれば、バイパス配線による
凹凸が基板表面には形成されないので、追加機能チップ
に対するダイパッドを施すことができる。
In another aspect of the present invention, in the multi-chip module according to the present invention, the bypass wiring is embedded in the substrate, and a die pad is formed on a surface of the area where the bypass wiring is provided with the pad. It is characterized by having been provided. According to this, since the unevenness due to the bypass wiring is not formed on the substrate surface, the die pad can be provided for the additional function chip.

【0021】[0021]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第1の実施例)図1および図2はMCM−D(シリコ
ン基板)に本発明を適用した第1の実施例の機能変更可
能な半導体装置を説明するための図であり、図1は側面
図、図2は平面図である。この半導体装置は、シリコン
基板1に複数の機能ブロック2、3を形成し、それらの
間に信号の入出力や電源の供給を行うための配線13を
形成して、マルチチップモジュールとして構成されてい
る。機能ブロック2、3は、半導体デバイスの通常のプ
ロセス技術によって形成される。機能ブロックの内、機
能変更を行う可能性のある機能ブロック3に対しては、
機能変更を行うための手段が付加されている。機能変更
は、シリコン基板1に形成された機能ブロック3の電気
的接続を配線13から切り離し、変更後の機能を有する
変更機能チップ8を替わりに挿入することができるよう
にすることにより行う。そのための機構として、旧機能
となる機能ブロック3の入力部と出力部に入出力信号を
カットするための3ステートバッファ4が作り込まれ
る。ここで、3ステートバッファ4を入力部と出力部の
両方に付加しているのは、不要な回路が動作することに
よるパワーを抑制するためである。また、3ステートバ
ッファ4の近傍にパッド5を設けると共に、変更機能チ
ップが装着されたことを検知して3ステートバッファ4
へ制御信号(非イネーブル信号)を供給するためのパッ
ド6、7を設ける。変更機能チップ8を接着しない場合
には低レベルのイネーブル信号を3ステートバッファ4
のイネーブル制御端子に供給して配線13からの信号を
通過させ、他方、変更機能チップ8を接着して機能変更
を行う場合には高レベルの非イネーブル信号を供給して
配線13からの信号が3ステートバッファ4を通過する
のを阻止するようにする。3ステートバッファ4に低レ
ベルの信号を供給できるようにプルダウン入力バッファ
15を用いている。
(First Embodiment) FIGS. 1 and 2 are diagrams for explaining a function-changeable semiconductor device of a first embodiment in which the present invention is applied to an MCM-D (silicon substrate), and FIG. FIG. 2 is a side view and FIG. 2 is a plan view. This semiconductor device is configured as a multi-chip module by forming a plurality of functional blocks 2 and 3 on a silicon substrate 1 and forming wirings 13 for inputting / outputting signals and supplying power between them. I have. The functional blocks 2 and 3 are formed by a normal process technology of a semiconductor device. Among the function blocks, for the function block 3 that may change the function,
A means for changing the function is added. The function change is performed by disconnecting the electrical connection of the function block 3 formed on the silicon substrate 1 from the wiring 13 so that the changed function chip 8 having the function after the change can be inserted instead. As a mechanism for this, a three-state buffer 4 for cutting input / output signals is built in the input unit and the output unit of the function block 3 that has the old function. Here, the reason why the three-state buffer 4 is added to both the input unit and the output unit is to suppress power due to operation of unnecessary circuits. A pad 5 is provided in the vicinity of the three-state buffer 4, and when the change function chip is mounted, the pad 5 is detected.
Pads 6 and 7 for supplying a control signal (non-enable signal) are provided. When the change function chip 8 is not bonded, a low-level enable signal is supplied to the three-state buffer 4.
To enable the signal from the wiring 13 to pass therethrough. On the other hand, when the function-changing chip 8 is adhered to change the function, a high-level non-enable signal is supplied so that the signal from the wiring 13 is supplied. The passage through the three-state buffer 4 is prevented. A pull-down input buffer 15 is used so that a low-level signal can be supplied to the three-state buffer 4.

【0022】機能変更時に追加される変更機能チップ
(追加機能チップ)8は、変更後の機能が形成されたフ
リップチップであり、シリコン基板1上のパッド5に対
応した位置にバンプ9が形成され、パッド6、7に対応
した変更機能ブロックのチップ3上の位置にバンプ1
0、11が形成されている。また、バンプ10と11の
間にはその間を短絡する短絡導線12が施されている。
チップ表面は保護膜(パッシベ−ション)で覆われてい
るためチップ表面(トランジスタが作りこまれている
面)の平坦性がそこなわれている。そのため新たな変更
機能チップの平坦面をそのまま接着しようとすると接着
性が劣ることになる。これを避けるため本実施例ではフ
リップチップ実装を用いている。変更機能チップ8を用
いないで、最初にシリコン基板1に形成された機能ブロ
ック3をそのまま用いる場合には、パッド6、7間は短
絡導線12による短絡がなされていないので、プルダウ
ン入力バッファ15の出力は低レベルであり、それによ
り制御される3ステートバッファ4は信号通過可能状態
となり、機能ブロック3が活性化されている。
The changed function chip (additional function chip) 8 added when the function is changed is a flip chip on which the function after the change is formed, and bumps 9 are formed at positions corresponding to the pads 5 on the silicon substrate 1. The bump 1 is located at a position on the chip 3 of the changed function block corresponding to the pads 6 and 7.
0 and 11 are formed. Further, a short-circuiting wire 12 for short-circuiting between the bumps 10 and 11 is provided.
Since the chip surface is covered with a protective film (passivation), the flatness of the chip surface (the surface on which the transistor is built) is impaired. Therefore, if the flat surface of the new changed function chip is to be bonded as it is, the adhesiveness will be poor. In order to avoid this, the present embodiment uses flip chip mounting. When the function block 3 first formed on the silicon substrate 1 is used as it is without using the change function chip 8, since the short-circuit wire 12 is not short-circuited between the pads 6 and 7, the pull-down input buffer 15 The output is at a low level, and the three-state buffer 4 controlled by the output is in a signal passable state, and the functional block 3 is activated.

【0023】機能変更を行う場合には、変更機能チップ
8を、バンプ9がパッド5と、バンプ10がパッド6
と、バンプ11がパッド7とそれぞれ合致するように接
合する。そうすると高レベルの電圧信号VDDがパッド
6、バンプ10、短絡導線12、バンプ11を介してプ
ルダウン入力バッファ15に与えられ、従ってプルダウ
ン入力バッファ15から3ステートバッファ4の制御電
極に与えられる制御信号は高レベルの電位となり、3ス
テートバッファ4は非導通状態となり、機能ブロック3
は配線13から切り離される。そして、変更機能チップ
8はバンプ9がパッド5と結合することにより配線13
に接続され、機能ブロック3の替わりに動作する。
When the function is to be changed, the changed function chip 8 is connected to the bump 9 by the pad 5 and the bump 10 by the pad 6.
Then, the bumps 11 are joined so as to match the pads 7 respectively. Then, a high-level voltage signal VDD is supplied to the pull-down input buffer 15 via the pad 6, the bump 10, the short-circuit wire 12, and the bump 11, and therefore, the control signal supplied from the pull-down input buffer 15 to the control electrode of the three-state buffer 4 is The potential becomes a high level, the 3-state buffer 4 becomes non-conductive, and the functional block 3
Is disconnected from the wiring 13. The changed function chip 8 is connected to the wiring 13 by the bump 9 being connected to the pad 5.
And operates in place of the function block 3.

【0024】この実施例によれば、PLDやFPGAな
どのプログラム可能なデバイスを使用しなくともASI
Cのような高集積化可能なデバイスにおいて機能変更が
可能となる。更に、パッケ−ジをキャビティ構造にする
ことによって既に完成されたパッケ−ジに内蔵されたチ
ップの機能を変更することも可能である。また、この実
施例によれば変更機能チップ8の基板への接合によっ
て、3ステートバッファ4をオフとし、機能ブロック3
を回路から切り離すようにしたので、機能変更を行う場
合の作業が簡単となる。その際機能ブロック3を基板か
ら物理的に除去する必要はなく基板内に残したままでよ
いので、機能変更の作業のために信頼性が低下すること
はない。
According to this embodiment, the ASI can be performed without using a programmable device such as a PLD or an FPGA.
The function can be changed in a highly integrated device such as C. Further, by making the package a cavity structure, it is also possible to change the function of the chip built in the already completed package. Further, according to this embodiment, the three-state buffer 4 is turned off by joining the modified function chip 8 to the substrate, and the function block 3
Is separated from the circuit, so that the operation for changing the function is simplified. At that time, it is not necessary to physically remove the functional block 3 from the substrate, and the functional block 3 may be left in the substrate, so that the reliability is not reduced due to the function changing operation.

【0025】この実施例では、3ステートバッファ4の
制御部として、変更機能チップ接着時に入力される高レ
ベル電位VDDとプルダウン入力バッファ15による制
御信号生成手段を用いたが、図3に示すように、前段の
機能ブロックに3ステートバッファ制御部を設けるよう
な構成としてもよい。この場合には一旦変更機能チップ
を接着した後において、外部からの入力データによっ
て、旧機能と新機能ブロックを使い分けることができる
ように構成することもできる。例えば、複写機において
実施する場合に、スピードを優先し画質を劣化させても
かまわないものと、その逆などを外部からの入力データ
によってバイパス配線を分離するかしないかを決定する
ことにより変更機能チップを使用するか変更前機能ブロ
ック使用するかを選択決定することができる。図3にお
いて入力画像データを端子301から取り込み、3ステ
ートバッファコントロールロジック16により演算する
ことによって、旧機能を用いるか、新機能を用いるかを
決定する。旧機能を用いる場合には低レベルの信号を機
能ブロック3に出力することにより、端子303、30
7、短絡導線311、バンプ308、パッド304を介
して、3ステートバッファ4の制御端子に低レベルの電
圧が印加されることにより機能ブロック3はイネーブル
状態となる。一方、パッド304の信号はインバータ3
05により反転して高レベルの電圧が、パッド306、
バンプ109を介して変更機能チップ312に設けた3
ステートバッファ310に与えられ、機能変更チップの
機能ブロックは非イネーブル状態となる。新機能を用い
る場合には高レベルの信号を機能ブロック3に出力する
ことにより、端子303、307、短絡導線311、バ
ンプ308、パッド304を介して、3ステートバッフ
ァ4の制御端子に高レベルの電圧が印加されることによ
り機能ブロック3は非イネーブル状態となる。一方、パ
ッド304の信号はインバータ305により反転して低
レベルの電圧が、パッド306、バンプ309を介して
変更機能チップ312に設けた3ステートバッファ31
0に与えられ、機能変更チップの機能ブロックはイネー
ブル状態となり、新機能が選択されたこととなる。
In this embodiment, the control unit of the three-state buffer 4 uses a high-level potential VDD input at the time of bonding the changeable function chip and a control signal generating means using the pull-down input buffer 15, as shown in FIG. Alternatively, a configuration may be employed in which a three-state buffer control unit is provided in a function block in the preceding stage. In this case, after the changed function chip is once adhered, the old function and the new function block can be selectively used depending on externally input data. For example, when implemented in a copier, the priority can be given to speed and image quality can be degraded, and vice versa by changing whether bypass wiring is separated by external input data. It is possible to selectively determine whether to use the chip or to use the pre-change function block. In FIG. 3, input image data is fetched from the terminal 301 and is operated by the three-state buffer control logic 16 to determine whether to use the old function or the new function. When the old function is used, a low-level signal is output to the function block 3 so that the terminals 303 and 30 are output.
7. When a low-level voltage is applied to the control terminal of the three-state buffer 4 via the short-circuit conductor 311, the bump 308, and the pad 304, the functional block 3 is enabled. On the other hand, the signal of the pad 304 is
05, a high level voltage is applied to the pad 306,
3 provided on the change function chip 312 via the bump 109
The function block is provided to the state buffer 310, and the function block of the function change chip enters the non-enabled state. When the new function is used, a high-level signal is output to the function block 3 so that the high-level signal is output to the control terminal of the three-state buffer 4 via the terminals 303 and 307, the short-circuiting wire 311, the bump 308, and the pad 304. When the voltage is applied, the function block 3 enters the non-enabled state. On the other hand, the signal of the pad 304 is inverted by the inverter 305 and a low level voltage is supplied to the three-state buffer 31 provided on the change function chip 312 via the pad 306 and the bump 309.
0, the function block of the function change chip is enabled, and a new function is selected.

【0026】なお、3ステートバッファ4の制御電極に
与える信号の供給を、上記のように変更機能チップ8の
装着により自動的に供給するのではなく、変更機能チッ
プ8を用いないときには、3ステートバッファ4の制御
電極に接続したパッドにVSS電圧を供給するようにワ
イヤボンディングを行い、変更機能チップ8を接合した
ときには、3ステートバッファ4の制御電極に接続した
パッドにVDD電圧を供給するようにワイヤボンディン
グを行うようにしてもよい。
The signal supplied to the control electrode of the three-state buffer 4 is not automatically supplied by the mounting of the changing function chip 8 as described above. Wire bonding is performed so that the VSS voltage is supplied to the pad connected to the control electrode of the buffer 4, and when the change function chip 8 is bonded, the VDD voltage is supplied to the pad connected to the control electrode of the three-state buffer 4. Wire bonding may be performed.

【0027】(第2の実施例)図4および図5はMCM
−D(シリコン基板)に本発明を適用した第2の実施例
の機能変更可能な半導体装置を説明するための図であ
り、図4は側面図、図5は平面図である。図において第
1の実施例と同一の要素または相当する要素に対しては
同一の符号を用いている。
(Second Embodiment) FIGS. 4 and 5 show an MCM.
FIG. 4 is a diagram for explaining a semiconductor device capable of changing functions according to a second embodiment in which the present invention is applied to a -D (silicon substrate), FIG. 4 is a side view, and FIG. 5 is a plan view. In the figure, the same reference numerals are used for the same or corresponding elements as in the first embodiment.

【0028】この半導体装置は、シリコン基板1に複数
の機能ブロック2、3を形成し、それらの間に信号の入
出力や電源の供給を行うための配線13を形成して構成
され、機能変更を行う可能性のある機能ブロック3に対
しては、機能変更を行うための手段が付加されている。
シリコン基板1に形成された機能ブロック3の電気的接
続を配線13から切り離し、変更後の機能を有する変更
機能チップ8を替わりに挿入することができるようにす
ることにより機能変更を行う目的の点では第1の実施例
と同様であるが、その機能変更を行うための手段の構成
は第1の実施例とは相違する。
This semiconductor device is formed by forming a plurality of functional blocks 2 and 3 on a silicon substrate 1 and forming a wiring 13 for inputting / outputting signals and supplying power to the functional blocks. For the functional block 3 which may perform the function, a means for performing a function change is added.
The purpose of performing the function change by disconnecting the electrical connection of the function block 3 formed on the silicon substrate 1 from the wiring 13 and inserting the changed function chip 8 having the function after the change instead. Although the second embodiment is the same as the first embodiment, the configuration of the means for changing its function is different from that of the first embodiment.

【0029】第2の実施例では、機能変更を行う可能性
のある機能ブロック3にはその入出力端に1次パッド1
7を形成し、それに対向して基板1上に2次パッド18
を形成し、1次パッド17と2次パッド18の間をワイ
ヤボンディングで接続可能としている。
In the second embodiment, the primary block 1 is provided at the input / output end of the functional block 3 where the function may be changed.
7 are formed, and a secondary pad 18 is
Is formed, and the primary pad 17 and the secondary pad 18 can be connected by wire bonding.

【0030】機能ブロック3を使用するよう構成するに
は、1次パッド17と2次パッド18との間をワイヤボ
ンディング19により接続する。これにより配線13と
の電気的接続が確立し、入出力信号や電源の供給が可能
となり、他の機能ブロック2等の他の回路と接続された
状態となる。
In order to use the functional block 3, the primary pad 17 and the secondary pad 18 are connected by wire bonding 19. As a result, an electrical connection with the wiring 13 is established, input / output signals and power can be supplied, and the circuit is connected to another circuit such as another functional block 2.

【0031】機能変更時に装着される変更機能チップ8
は、変更後の機能が形成されたフリップチップ実装であ
り、シリコン基板1上のパッド18に対応した位置にバ
ンプ9が形成されている。
Changed function chip 8 mounted at the time of function change
Is a flip-chip mounting in which functions after the change are formed, and bumps 9 are formed at positions corresponding to the pads 18 on the silicon substrate 1.

【0032】機能ブロック3の部分について機能変更を
行う必要が生じた時、まず、ワイヤ19を切除すること
により機能ブロック3を基板の回路から切り離し、変更
前機能を無効にする。次に、変更機能チップ8を、バン
プ9が2次パッド18と合致するように接着する。チッ
プ表面は保護膜(パッシベ−ション)で覆われているた
めチップ表面(トランジスタが作りこまれている面)の
平坦性がそこなわれている。そのため新たなチップの平
坦面をそのまま接着しようとすると接着性が劣ることに
なる。これを避けるため本実施例ではフリップチップ実
装を用いている。
When it becomes necessary to change the function of the function block 3, first, the function block 3 is separated from the circuit on the board by cutting off the wire 19, and the function before change is invalidated. Next, the modified function chip 8 is bonded so that the bumps 9 match the secondary pads 18. Since the chip surface is covered with a protective film (passivation), the flatness of the chip surface (the surface on which the transistor is built) is impaired. Therefore, if the flat surface of a new chip is to be bonded as it is, the adhesiveness will be poor. In order to avoid this, the present embodiment uses flip chip mounting.

【0033】この第2実施例は、第1の実施例と同様
に、PLDやFPGAなどのプログラム可能なデバイス
を使用しなくともASICのような高集積化可能なデバ
イスにおいて機能変更が可能となる。
In the second embodiment, similarly to the first embodiment, the function can be changed in a highly integrated device such as an ASIC without using a programmable device such as a PLD or an FPGA. .

【0034】(第3の実施例)図6および図7はMCM
−Dに本発明を適用した第3の実施例の機能追加可能な
半導体装置を説明するための図であり、図6は側面図、
図7は平面図である。
(Third Embodiment) FIGS. 6 and 7 show an MCM.
FIG. 6 is a diagram for explaining a semiconductor device capable of adding functions according to a third embodiment in which the present invention is applied to −D, FIG. 6 is a side view,
FIG. 7 is a plan view.

【0035】この実施例の半導体装置は、シリコン基板
21に複数の機能ブロック22(1個のみを図示)を形
成し、それらの間に信号の入出力や電源の供給を行うた
めの回路の配線33を形成して構成されている。シリコ
ン基板21上の機能追加を可能とする機能追加可能領域
に、機能追加を行うための手段が付加されている。機能
の追加は、シリコン基板21に形成された機能追加可能
領域の機能追加をしていないときの電気的接続を切断
し、切断箇所に追加機能を有する追加機能チップ28を
直列に挿入することにより行う。機能追加可能領域に施
した機能追加を行わないときに電気的接続がなされる配
線をバイパス配線23という。バイパス配線23には機
能追加を行わない構成のときには電気的接続を導通さ
せ、機能追加を行うときには電気的接続を非導通とする
ための3ステートバッファ24が作り込まれる。また、
機能追加可能領域には、パッド25を設けると共に、変
更機能チップ28が装着されたことを検知して3ステー
トバッファ24へ制御信号(非イネーブル信号)を供給
するためのパッド26、27を設ける。追加機能チップ
28を接着しない場合には低レベルのイネーブル信号を
3ステートバッファ24のイネーブル制御端子に供給し
て配線33からの信号を通過させ、他方、追加機能チッ
プ28を接着して機能追加を行う場合には高レベルの非
イネーブル信号を供給して配線33からの信号が3ステ
ートバッファ24を通過するのを阻止するようにする。
3ステートバッファ24に低レベルの信号を供給できる
ようにプルダウン入力バッファ35を用いている。
In the semiconductor device of this embodiment, a plurality of functional blocks 22 (only one is shown) are formed on a silicon substrate 21 and circuit wiring for inputting / outputting signals and supplying power is formed between them. 33 are formed. A means for adding a function is added to a function addable area on the silicon substrate 21 where a function can be added. The addition of the function is performed by cutting off the electrical connection when the function is not added to the function addable region formed on the silicon substrate 21 and inserting the additional function chip 28 having the additional function at the cut portion in series. Do. The wiring that is electrically connected when the function addition is not performed in the function addition possible area is referred to as a bypass wiring 23. In the bypass wiring 23, a three-state buffer 24 is provided to make the electrical connection conductive when the function is not added and to make the electrical connection non-conductive when the function is added. Also,
In the area where functions can be added, pads 25 are provided, and pads 26 and 27 for detecting that the change function chip 28 is mounted and supplying a control signal (non-enable signal) to the three-state buffer 24 are provided. When the additional function chip 28 is not bonded, a low-level enable signal is supplied to the enable control terminal of the three-state buffer 24 to allow the signal from the wiring 33 to pass, while the additional function chip 28 is bonded to add the function. In this case, a high-level non-enable signal is supplied to prevent the signal from the wiring 33 from passing through the three-state buffer 24.
A pull-down input buffer 35 is used so that a low-level signal can be supplied to the three-state buffer 24.

【0036】機能追加時に装着される追加機能チップ2
8は、追加後の機能が形成されたフリップチップ実装で
あり、シリコン基板21上のパッド25に対応した位置
にバンプ29が形成され、パッド26、27に対応した
位置にバンプ30、31が形成されている。また、バン
プ30と31の間にはその間を短絡する短絡導線32が
施されている。
Additional function chip 2 to be attached when adding a function
Reference numeral 8 denotes a flip-chip mounting in which functions after the addition are formed. A bump 29 is formed at a position corresponding to the pad 25 on the silicon substrate 21, and bumps 30 and 31 are formed at positions corresponding to the pads 26 and 27. Have been. Further, a short-circuiting conductor 32 for short-circuiting between the bumps 30 and 31 is provided.

【0037】追加機能チップ28を用いない場合には、
追加機能チップ28が接着されないので、パッド26、
27間は、追加機能チップ28の短絡導線12による短
絡がなされていないので、プルダウン入力バッファ15
の出力は低レベルであり、それにより制御される3ステ
ートバッファ24は信号通過可能状態となる。従って、
バイパス配線23によるバイパス回路が形成された状態
となる。
When the additional function chip 28 is not used,
Since the additional function chip 28 is not bonded, the pad 26,
27, no short-circuit is caused by the short-circuit conductor 12 of the additional function chip 28, so that the pull-down input buffer 15
Is at a low level, and the three-state buffer 24 controlled thereby is in a signal passable state. Therefore,
The bypass circuit 23 forms a bypass circuit.

【0038】機能追加を行う場合には、追加機能チップ
28を、バンプ29がパッド25と、バンプ30がパッ
ド26と、バンプ31がパッド27とそれぞれ合致する
ように接合する。そうすると高レベルの電圧信号VDD
がパッド26、バンプ30、短絡導線32、バンプ31
を介してプルダウン入力バッファ35に与えられ、従っ
てプルダウン入力バッファ35から3ステートバッファ
24の制御電極に与えられる制御信号は高レベルの電位
となり、3ステートバッファ24は非導通状態となり、
バイパス配線23はバイパス機能を停止する。そして、
追加機能チップ28はバンプ29がパッド25と結合す
ることにより配線13に接続され、機能追加が行われ
る。
In order to add a function, the additional function chip 28 is bonded so that the bump 29 matches the pad 25, the bump 30 matches the pad 26, and the bump 31 matches the pad 27. Then, the high-level voltage signal VDD
Are pads 26, bumps 30, short-circuiting wires 32, bumps 31
, The control signal applied from the pull-down input buffer 35 to the control electrode of the 3-state buffer 24 becomes a high-level potential, and the 3-state buffer 24 becomes non-conductive.
The bypass wiring 23 stops the bypass function. And
The additional function chip 28 is connected to the wiring 13 by coupling the bump 29 to the pad 25, and the function is added.

【0039】この実施例によれば、高集積化可能なデバ
イスにおいても、回路機能の追加に柔軟に対応できる。
また、この実施例によれば追加機能チップ8の基板への
接合によって、3ステートバッファ4をオフとし、バイ
パス配線23を無効とすようにしたので、機能の追加を
行う場合の作業が簡単となり、信頼性が向上する。
According to this embodiment, even a device that can be highly integrated can flexibly cope with the addition of a circuit function.
Further, according to this embodiment, the three-state buffer 4 is turned off and the bypass wiring 23 is made invalid by joining the additional function chip 8 to the substrate, so that the work for adding a function is simplified. , Reliability is improved.

【0040】(第4の実施例)図8は高密度実装基板
(MCM−D以外)に本発明を適用した第4の実施例を
示すもので、追加機能ブロックのチップをワイヤボンデ
ィングで接続すると共に、バイパス配線を基板上にディ
スクリート部品で形成し、バイパス配線の電気的接続の
オン、オフを行う3ステートバッファの制御を行う制御
部の一部を前段の機能ブロック内に設けたものである。
なお、バイパス配線部をディスクリート部品で構成する
代わりに、機能ブロックチップ42中に形成してもよ
い。
(Fourth Embodiment) FIG. 8 shows a fourth embodiment in which the present invention is applied to a high-density mounting board (other than MCM-D), in which chips of additional function blocks are connected by wire bonding. At the same time, a bypass wiring is formed of discrete components on a substrate, and a part of a control unit for controlling a three-state buffer for turning on / off an electrical connection of the bypass wiring is provided in a preceding functional block. .
It should be noted that the bypass wiring portion may be formed in the functional block chip 42 instead of being formed of discrete components.

【0041】高密度実装基板上に機能ブロックのチップ
42、追加機能ブロックのチップ45を接続するための
2次パッド46、47、52、53、およびバイパス配
線部43が形成される。機能ブロックチップ42にはバ
イパス配線部43の3ステートバッファ44を制御する
ための制御回路の一部としてプルダウン用の入力バッフ
ァ56が作り込まれており、また、基板上の他の回路部
分(外部回路)とボンディングワイヤ65、66、67
により電気的接続を行うための1次パッド55、57、
60が形成されている。それに対向して基板上には2次
パッド54、58、59が設けられている。これらの1
次パッドと2次パッド間をボンディングワイヤ65、6
6、67により接続される。追加機能ブロックチップ4
5には1次パッド48、49、50、51が設けらる。
追加機能ブロックが接着される領域とは別の領域にディ
スクリート部品によりバイパス配線部43が形成され
る。バイパス配線にはバイパス回路をオン、オフにする
ための3ステートバッファ44が直列に接続されてい
る。
On the high-density mounting board, secondary pads 46, 47, 52, 53 for connecting the chip 42 of the functional block, the chip 45 of the additional functional block, and the bypass wiring portion 43 are formed. In the functional block chip 42, an input buffer 56 for pull-down is built in as a part of a control circuit for controlling the three-state buffer 44 of the bypass wiring part 43, and another circuit part (external circuit) on the substrate is provided. Circuit) and bonding wires 65, 66, 67
Pads 55 and 57 for making electrical connection by
60 are formed. Opposite thereto, secondary pads 54, 58, 59 are provided on the substrate. These one
Bonding wires 65, 6 between the secondary pad and the secondary pad
6 and 67. Additional function block chip 4
5 is provided with primary pads 48, 49, 50, 51.
A bypass wiring portion 43 is formed by a discrete component in a region different from the region where the additional function block is bonded. A three-state buffer 44 for turning on and off the bypass circuit is connected in series to the bypass wiring.

【0042】追加機能を用いない場合には、機能ブロッ
クチップ42の1次パッド55、57、60と基板上の
2次パッド54、58、59間をボンディングワイヤ6
5、66、67で接続する。機能ブロック42の出力は
バイパス配線部43を介して他の機能ブロックチップ
(図示せず)へ接続される。この接続状態ではプルダウ
ン入力バッファ56は入力が低レベルであり3ステート
バッファ44の制御端子へは低レベルの電圧が印加され
るので、3ステートバッファ44はイネーブルとなり追
加機能ブロックチップの予定領域をバイパスして他の機
能ブロックチップへの接続がなされる。
When the additional function is not used, the bonding wire 6 is connected between the primary pads 55, 57, 60 of the functional block chip 42 and the secondary pads 54, 58, 59 on the substrate.
Connections are made at 5, 66 and 67. The output of the function block 42 is connected to another function block chip (not shown) via the bypass wiring section 43. In this connection state, the input of the pull-down input buffer 56 is at a low level, and a low-level voltage is applied to the control terminal of the three-state buffer 44, so that the three-state buffer 44 is enabled and bypasses the scheduled area of the additional function block chip. Then, connection to another functional block chip is made.

【0043】追加機能ブロックチップ45を用いる場合
には、追加機能ブロックチップ45を基板上にワイヤボ
ンディングまたはフリップチップ実装で接着し、ワイヤ
ボンディングの場合は1次パッド48、49、50、5
1をそれぞれ基板上の2次パッド46、47、52、5
3とボンディングワイヤ61、62、63、64により
接続する。この接続状態では、パッド52からの高レベ
ルの電位VDDは、ボンディングワイヤや配線を介して
プルダウン入力バッファ56へ供給される。そのプルダ
ウン入力バッファ56の出力はバイパス配線部43の3
ステートバッファ44の制御端子に高電位が與えられる
ので、3ステートバッファ44は非導通状態となりバイ
パス回路は機能しない。その代わりに接続した追加機能
ブロックチップ45が追加されることになる。
When the additional function block chip 45 is used, the additional function block chip 45 is bonded to the substrate by wire bonding or flip chip mounting. In the case of wire bonding, the primary pads 48, 49, 50, and 5 are used.
1 are the secondary pads 46, 47, 52, 5 on the substrate, respectively.
3 and bonding wires 61, 62, 63, 64. In this connection state, the high-level potential VDD from the pad 52 is supplied to the pull-down input buffer 56 via a bonding wire or wiring. The output of the pull-down input buffer 56 is connected to the third
Since a high potential is applied to the control terminal of the state buffer 44, the three-state buffer 44 is turned off and the bypass circuit does not function. Instead, the connected additional function block chip 45 is added.

【0044】この実施例によれば、パッドとワイヤボン
ディング(またはフリップチップ実装)により追加機能
ブロックを簡単に追加でき、バイパス配線との切り替え
も自動的に行うことができる。
According to this embodiment, additional function blocks can be easily added by pad bonding and wire bonding (or flip chip mounting), and switching to bypass wiring can be automatically performed.

【0045】(第5の実施例)図9はMCMにおいて機
能ブロックチップの追加を行う他の例を示すもので、バ
イパス配線の構成と機能の追加の手順を示している。バ
イパス配線71は基板70中に埋め込まれ、その両端部
はそれぞれ基板表面に形成された1次パッド72に接続
されている。追加機能ブロックを装着しない場合は、図
9(b)に示すように、1次パッド72と2次パッド7
3の間をボンディングワイヤ75により接続して、バイ
パス配線を有効にする。
(Fifth Embodiment) FIG. 9 shows another example of adding a functional block chip in the MCM, and shows a configuration of a bypass wiring and a procedure for adding a function. The bypass wiring 71 is embedded in the substrate 70, and both ends thereof are connected to primary pads 72 formed on the surface of the substrate. When the additional function block is not mounted, as shown in FIG.
3 are connected by a bonding wire 75 to make the bypass wiring effective.

【0046】バイパス配線で使用していた半導体装置に
追加機能ブロックを付加する場合には、まずバイパス配
線中のボンディングワイヤ75を切除する。そして、図
9(c)に示すように、フリップチップ実装の追加機能
ブロック76をダイアタッチし、同図(d)に示すよう
にバイパス配線が回路から切り離され追加機能ブロック
のチップ76が付加された状態となる。この実施例によ
れば、バイパス配線の切替のための分離部がワインボン
ディングであるので構造が簡単である。
When an additional function block is added to the semiconductor device used for the bypass wiring, first, the bonding wire 75 in the bypass wiring is cut off. Then, as shown in FIG. 9C, the additional function block 76 of flip-chip mounting is die-attached, and as shown in FIG. 9D, the bypass wiring is cut off from the circuit, and the chip 76 of the additional function block is added. State. According to this embodiment, the structure is simple because the separation part for switching the bypass wiring is wine bonding.

【0047】ここで、機能追加を可能にすることによる
具体的な利点を第5の実施例を応用した図13の例によ
り説明する。従来のMCM基板の設計では図14(a)
(b)に示す例のように3チップからなるMCMのどの
チップかが実装されないと図14(c)に示すように出
力信号を得ることはできない。従って、図14(a)に
示すようなページメモリ1411を必要とする全色を1
つのMCMで直列的に変換処理する場合と、図14
(b)に示すように各色ごとに1つのMCMを用いて、
並列処理する場合とで、用いるMCMをそれぞれ別個に
設計し製作しなければならず、開発費や製造コストが比
較的高くならざるを得なかった。これに対して、図13
に示す本発明の具体例では、同図(b)に示すように1
番目のチップ配置位置にバイパス配線を挿入可能にして
いるので1番目のチップがない場合でもバイパス配線を
活かして出力信号を得ることができる。従って、図13
(a)に示すようなページメモリ1311を必要とする
全色を1つのMCMで直列的に変換処理する場合と、図
13(b)に示すように各色ごとに1つのMCMを用い
て、並列処理する場合とで、用いるMCM基板を共通化
することができ、開発費や製造コストを大幅に削減する
ことができる。
Here, a specific advantage obtained by enabling the function addition will be described with reference to an example of FIG. 13 to which the fifth embodiment is applied. FIG. 14 (a) shows a conventional MCM substrate design.
An output signal cannot be obtained as shown in FIG. 14C unless one of the three-chip MCMs is mounted as in the example shown in FIG. Therefore, all colors requiring the page memory 1411 as shown in FIG.
FIG. 14 shows a case where serial conversion processing is performed by two MCMs.
Using one MCM for each color as shown in (b),
In parallel processing, the MCM to be used had to be separately designed and manufactured, and the development cost and the manufacturing cost had to be relatively high. On the other hand, FIG.
In the specific example of the present invention shown in FIG.
Since the bypass wiring can be inserted at the position where the first chip is arranged, an output signal can be obtained by utilizing the bypass wiring even when there is no first chip. Therefore, FIG.
FIG. 13A illustrates a case where all colors requiring the page memory 1311 are serially converted by one MCM, and FIG. 13B illustrates a case where parallel processing is performed using one MCM for each color. An MCM substrate to be used can be used in common with the case of processing, and development costs and manufacturing costs can be significantly reduced.

【0048】(第6の実施例)図10はMCMにおい
て、機能ブロックチップの追加を行うさらに他の例を示
すもので、第5の実施例(図9)において、ダイアタッ
チにより追加機能ブロックを取り付ける例である。図に
おいて、第5の実施例と同一の部分には同じ符号を付
し、説明は省略する。追加機能ブロック80に基板電位
を与えるためのダイパッド81を設け、追加機能ブロッ
ク80には上面に一次パッド82を形成し、2次パッド
73との間をボンディングワイヤ83により接続する。
この実施例によれば、ダイパッド81とバイパス配線7
1とがショートすることもなく、また、追加機能ブロッ
ク80を配置し、普通にワイヤボンディングするだけで
機能の追加が簡単にできる。
(Sixth Embodiment) FIG. 10 shows still another example in which a function block chip is added to the MCM. In the fifth embodiment (FIG. 9), an additional function block is added by die attach. This is an example of attachment. In the figure, the same parts as those in the fifth embodiment are denoted by the same reference numerals, and description thereof will be omitted. A die pad 81 for applying a substrate potential is provided to the additional function block 80, a primary pad 82 is formed on the upper surface of the additional function block 80, and the secondary pad 73 is connected to the secondary pad 73 by a bonding wire 83.
According to this embodiment, the die pad 81 and the bypass wiring 7
1 is not short-circuited, and additional functions can be easily added simply by arranging the additional function block 80 and performing normal wire bonding.

【0049】(第7の実施例)第7の実施例は、機能の
変更と機能の追加のいずれか一方を行うことのできる半
導体装置の実施例を示すもので、第1の実施例の機能変
更の手段と第3の実施例の機能追加の手段を接続し、変
更または追加用のチップを接合する領域は重複するよう
な構成としたものである。図11は機能変更手段を有す
る機能ブロック93の後段にバイパス配線を持つ機能追
加手段を接続した構成の例を示し、図12は他の任意の
固定機能ブロック115の後段に機能追加手段を接続し
た構成の例を示す。図11(a)に示す半導体装置の例
では、シリコン基板91に複数の機能ブロック92、9
3を形成し、それらの間に配線を施した構成を有してい
る。機能ブロックの内、機能変更または機能追加を行う
可能性のある機能ブロック93に対しては、機能変更お
よび機能追加を行うための手段が付加されている。機能
変更は、シリコン基板91に形成された機能ブロック9
3の電気的接続を外部回路から切り離し、変更後の機能
を有する変更機能チップ102を替わりに挿入すること
ができるようにすることにより行う。そのための機構と
して、旧機能となる機能ブロック93の入力部と出力部
に入出力信号をカットするための3ステートバッファ9
7、98が作り込まれる。変更機能チップ102を接合
しないで用いる場合には3ステートバッファ97、98
を導通状態とすることにより、機能ブロック93は活性
化される。他方、機能変更を行う場合には、図11
(b)に示すように、変更機能チップ102のバンプ1
03、104を2次パッド95、96に位置合わせして
接合し、3ステートバッファ97、98を非導通状態と
することにより機能ブロック93を外部回路から切り離
することにより変更機能チップ102を活性化する。
(Seventh Embodiment) The seventh embodiment shows an embodiment of a semiconductor device capable of performing either one of changing a function and adding a function. The means for changing and the means for adding the function of the third embodiment are connected, and the regions where the chips for changing or adding are joined are overlapped. FIG. 11 shows an example of a configuration in which a function adding unit having a bypass wiring is connected at a stage subsequent to a function block 93 having a function changing unit, and FIG. 12 shows a case where a function adding unit is connected at a stage subsequent to another arbitrary fixed function block 115. The example of a structure is shown. In the example of the semiconductor device shown in FIG. 11A, a plurality of functional blocks 92, 9 are provided on a silicon substrate 91.
3 are formed, and a wiring is provided between them. Among the function blocks, means for performing a function change and a function addition are added to a function block 93 that may change or add a function. The function change is performed by the function block 9 formed on the silicon substrate 91.
3 by disconnecting the electrical connection from the external circuit so that the changed function chip 102 having the function after the change can be inserted instead. As a mechanism for this, a three-state buffer 9 for cutting input / output signals at the input and output of the functional block 93 that is an old function
7, 98 are made. When the change function chip 102 is used without being joined, the three-state buffers 97 and 98 are used.
Is turned on, the functional block 93 is activated. On the other hand, when the function is changed, FIG.
As shown in (b), the bump 1 of the changed function chip 102
03 and 104 are aligned and bonded to the secondary pads 95 and 96, and the three-state buffers 97 and 98 are turned off to disconnect the functional block 93 from the external circuit, thereby activating the changed function chip 102. I do.

【0050】シリコン基板91上の機能追加を可能とす
る機能追加可能領域に、機能追加を行うための手段が付
加されている。機能追加可能領域は上記機能変更可能領
域とは位置的にほぼ重なっている。従って、機能追加と
機能変更を同時に行うことはできない。機能の追加は、
シリコン基板91に形成された機能追加可能領域の機能
追加をしていないときの電気的接続を切断し、切断箇所
に追加機能を有する追加機能チップ105を直列に挿入
することにより行う。バイパス配線94には機能追加を
行わない構成のときには電気的接続を導通させ、機能追
加を行うときには電気的接続を非導通とするための3ス
テートバッファ101が作り込まれる。また、追加機能
チップ105を接合しないで用いる場合には3ステート
バッファ101を導通状態とすることにより、バイパス
配線部94はバイパス回路を形成する。他方、機能追加
を行う場合には、図11(c)に示すように、追加機能
チップ105のバンプ106、107をパッド99、1
00に位置合わせして接合し、3ステートバッファ10
1を非導通状態とすることによりバイパス配線94の替
わりに追加機能チップ105を接続する。なお、3ステ
ートバッファ97、98、101の制御は第1の実施例
および第3の実施例の3ステートバッファと同様な制御
方法を用いればよいので、ここでは説明を省略する。
A means for adding a function is added to a function addable area on the silicon substrate 91 where a function can be added. The function-addable area substantially overlaps the function-changeable area in position. Therefore, function addition and function change cannot be performed simultaneously. For additional functions,
This is performed by disconnecting the electrical connection of the function-addable region formed on the silicon substrate 91 when the function is not added and inserting the additional function chip 105 having the additional function at the cut portion in series. In the bypass wiring 94, a three-state buffer 101 is provided to make the electrical connection conductive when the function is not added, and to make the electrical connection non-conductive when the function is added. When the additional function chip 105 is used without being joined, the bypass wiring section 94 forms a bypass circuit by turning on the three-state buffer 101. On the other hand, when adding a function, as shown in FIG. 11C, the bumps 106 and 107 of the additional function chip 105 are
00 and joined to form a three-state buffer 10
By setting 1 to a non-conductive state, the additional function chip 105 is connected instead of the bypass wiring 94. Note that the control of the three-state buffers 97, 98, and 101 may be performed by using the same control method as that of the three-state buffers of the first and third embodiments, and thus the description is omitted here.

【0051】図11(a)の例では、バイパス配線を持
つ機能追加手段は、機能変更手段を持つ機能ブロック9
3の後段に、電気的に接続される構成としたが、図12
(a)に示すように、設置される領域は図11と同じに
して、電気的な接続は他の固定機能ブロック115に接
続する構成とすることができる。なお、図12(a)、
(b)では断面構造を概略的に示しており、機能ブロッ
ク93の上面に形成される機能ブロック内の配線や細部
の構造については省略して描かれている。なお、バイパ
ス配線を持つ機能追加手段は、図11(a)あるいは図
12(a)のように変更対象の機能ブロック93の領域
と重畳させる場合に限られるものではなく、一般的に
は、チップ内の任意の固定機能ブロックの領域と重なる
ように設置してもよい。
In the example of FIG. 11A, the function adding means having the bypass wiring is the function block 9 having the function changing means.
3 is electrically connected at the subsequent stage.
As shown in FIG. 11A, the installation area is the same as in FIG. 11, and the electrical connection can be made to connect to another fixed function block 115. FIG. 12A,
3B schematically shows a cross-sectional structure, in which wirings and detailed structures in the functional block formed on the upper surface of the functional block 93 are omitted. The function adding means having the bypass wiring is not limited to the case where it is superimposed on the area of the function block 93 to be changed as shown in FIG. 11A or FIG. May be installed so as to overlap the area of any fixed function block.

【0052】この実施例によれば、変更前機能ブロック
と、バイパス配線を持つ機能追加手段が同じ領域に重な
るよう配置されるので、バイパス配線領域が機能追加を
行わないときに占める1機能ブロック分の領域が変更前
機能ブロックまたは変更機能チップの接続で有効に用い
られるので、半導体装置をよりコンパクトに構成するこ
とができる。なお、任意の固定機能ブロックと、バイパ
ス配線を持つ機能追加手段を同じ領域に重なるよう配置
した場合にも同様の効果を得ることができる。
According to this embodiment, since the function block before the change and the function adding means having the bypass wiring are arranged so as to overlap the same area, the bypass wiring area occupies one functional block when the function is not added. Is effectively used for connecting the pre-change function block or the change function chip, so that the semiconductor device can be configured more compactly. The same effect can be obtained even when an arbitrary fixed function block and a function adding unit having a bypass wiring are arranged so as to overlap in the same region.

【0053】[0053]

【発明の効果】また、本発明によれば、複数の機能ブロ
ックを有する半導体装置において、少なくとも1つの特
定機能ブロックの近傍に、その特定機能ブロックを基板
内の外部回路から分離する分離手段と、その特定機能ブ
ロックを代替する追加機能チップを接続する接続手段と
を設けたので、機能ブロックの変更を簡単に行うことが
できる。そのため、半導体装置の一部の機能変更をする
のに従来のように基板全体の変更を行う必要がなく、そ
のために要する開発費の大幅な削減を行うことができ
る。また、本発明によれば、一部の機能ブロックの機能
が異なり残りの機能ブロックの機能は共通する複数の半
導体装置を、それぞれに開発し、製造をするのではな
く、一部の機能ブロックを変更可能にすることにより共
通化して開発し、同じ工程で製造することができるの
で、開発費および製造費を低減すると共に、信頼性を向
上させることができる。また、本発明によれば、特定機
能ブロックを電気的に分離し、替わりに追加機能チップ
を接続することにより、機能の変更を行うが、その際特
定機能ブロックを基板から物理的に除去する必要はない
ので、機能変更の工程は簡単であり、機能変更のために
信頼性が低下することはない。
According to the present invention, in a semiconductor device having a plurality of function blocks, separating means for separating the specific function block from an external circuit in the substrate is provided near at least one specific function block; Since the connection means for connecting the additional function chip which substitutes for the specific function block is provided, the function block can be easily changed. Therefore, it is not necessary to change the entire substrate to change the function of a part of the semiconductor device as in the related art, and the development cost required for the change can be greatly reduced. Further, according to the present invention, instead of developing and manufacturing a plurality of semiconductor devices in which the functions of some of the functional blocks are different and the functions of the remaining functional blocks are common to each other, some of the functional blocks are By making them changeable, they can be developed in common and manufactured in the same process, so that development costs and manufacturing costs can be reduced and reliability can be improved. Further, according to the present invention, the function is changed by electrically separating the specific function block and connecting an additional function chip instead, but it is necessary to physically remove the specific function block from the substrate. Since there is no function change process, the function change process is simple, and the reliability does not decrease due to the function change.

【0054】また、本発明によれば、少なくとも1つの
機能ブロックを有する半導体装置において、機能追加す
るときにバイパス配線を分離する分離手段と、バイパス
配線の近傍に設けた追加機能チップのための接続手段と
を有することにより、機能ブロックを簡単に追加するこ
とができる。そのため、半導体装置に機能追加をするの
に従来のように基板全体の変更を行う必要がなく、その
ために要する開発費の大幅な削減を行うことができる。
また、本発明によれば、追加機能チップのない共通機能
のみの半導体装置とそれに追加機能チップを接続した半
導体装置とを、それぞれに開発し、製造をするのではな
く、新たな機能ブロックを追加可能にすることにより、
共通化して開発し、同じ工程で製造することができるの
で、開発費および製造費を低減すると共に、信頼性を向
上させることができる。
According to the present invention, in a semiconductor device having at least one functional block, a separating means for separating a bypass wiring when adding a function and a connection for an additional function chip provided near the bypass wiring. With the means, functional blocks can be easily added. Therefore, it is not necessary to change the entire substrate to add a function to the semiconductor device as in the related art, and it is possible to greatly reduce the development cost required for the change.
According to the present invention, a semiconductor device having only a common function without an additional function chip and a semiconductor device to which the additional function chip is connected are not developed and manufactured, but new function blocks are added. By making it possible,
Since they can be developed in common and manufactured in the same process, development costs and manufacturing costs can be reduced, and reliability can be improved.

【0055】また、本発明によれば複数の機能ブロック
を有する半導体装置において、分離手段および接続手段
を、機能変更用と機能追加用にそれぞれ設けることによ
り、少なくとも1つの機能ブロックを他の機能を持つ機
能ブロックに変更することが可能であると共に、少なく
とも1つの機能ブロックを追加することができる。ま
た、その際、変更前機能ブロックと、バイパス配線が同
じ領域に重なるよう配置されるので、バイパス配線領域
が機能追加を行わないときに占める1機能ブロック分の
領域が変更前機能ブロックまたは変更機能チップの接続
で有効に利用でき、半導体装置をよりコンパクトに構成
することができる。
Further, according to the present invention, in a semiconductor device having a plurality of function blocks, at least one function block is provided with another function by providing separation means and connection means for function change and function addition, respectively. The function block can be changed to a function block having the function block, and at least one function block can be added. At this time, since the pre-change function block and the bypass wiring are arranged so as to overlap with the same area, the area of one function block occupied by the bypass wiring area when the function is not added is the pre-change function block or the change function. It can be effectively used by connecting the chips, and the semiconductor device can be configured more compactly.

【0056】また、本発明において、接続手段を、前記
機能変更時に機能停止する特定機能ブロックまたは前記
バイパス配線の近傍に形成されたパッドとこれに対応す
る追加機能チップに形成したバンプとを接合するよう構
成した場合、機能の変更や追加が極めて簡単となる。
Further, in the present invention, the connection means joins a pad formed in the vicinity of a specific function block or the bypass wiring which stops functioning when the function is changed, and a bump formed on a corresponding additional function chip. In such a configuration, it is extremely easy to change or add functions.

【0057】また、本発明において、バイパス配線を基
板内に埋設し、そのバイパス配線のある領域の接続用の
パッドが設けられている面上にダイパッドを設けた場合
には、バイパス配線による凹凸が基板表面には形成され
ないので、追加機能チップに対するダイパッドを施すこ
とができる。また、バイパス配線とダイパッドとがショ
ートすることはない。
In the present invention, when the bypass wiring is buried in the substrate and the die pad is provided on the surface of the area where the bypass wiring is provided with the connection pad, the unevenness due to the bypass wiring is reduced. Since it is not formed on the substrate surface, a die pad for an additional function chip can be provided. Also, there is no short circuit between the bypass wiring and the die pad.

【0058】また、本発明において、分離手段を半導体
スイッチ手段とそのオンオフを制御する制御手段により
構成し、その制御手段を追加機能チップの装着の有無に
応じて適宜の制御信号を生成するよう構成した場合に
は、機能の変更や追加を行うときに、変更前機能ブロッ
クや追加を行う部分の配線を自動的に切り離し、その代
わりに追加機能チップを作動させることができる。な
お、制御手段を前段の機能ブロック内に設けるよう構成
することもできる。その際、外部入力データに基づい
て、追加機能チップの追加前の旧機能を使用するか、追
加後の新機能を使用するかを表す選択制御信号を生成
し、追加機能チップにも、分離手段を設け、前記選択制
御信号により、旧機能と新機能のいずれかの選択を行う
ようにすれば、一旦追加機能チップを接続した後にも、
旧機能を選択することができ、外部入力データの表す利
用装置の状態に応じた最適な機能の選択が可能となる。
Further, in the present invention, the separating means is constituted by a semiconductor switch means and a control means for controlling on / off of the semiconductor switch means, and the control means is adapted to generate an appropriate control signal depending on whether or not the additional function chip is mounted. In this case, when the function is changed or added, the wiring of the function block before the change or the part to be added is automatically cut off, and the additional function chip can be operated instead. It should be noted that the control means may be provided in the preceding functional block. At that time, based on the external input data, a selection control signal indicating whether to use the old function before adding the additional function chip or to use the new function after addition is generated, and the additional function chip is also provided with the separating means. Is provided, and if any of the old function and the new function is selected by the selection control signal, even after the additional function chip is once connected,
The old function can be selected, and the optimum function can be selected according to the state of the utilization device represented by the external input data.

【0059】また、本発明において、分離手段を、特定
機能ブロックに設けた1次パッドと、それに対向する位
置の外部回路上に設けた2次パッドと、前記1次パッド
と2次パッド間を結合するワイヤボンディングにより構
成した場合には、分離のための構造が簡単であるという
利点がある。
Also, in the present invention, the separating means includes a primary pad provided in a specific functional block, a secondary pad provided on an external circuit at a position opposed to the primary pad, and a connection between the primary pad and the secondary pad. In the case of using wire bonding for connection, there is an advantage that the structure for separation is simple.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 第1の実施例の機能変更可能な半導体装置を
示す側面図、
FIG. 1 is a side view showing a function-changeable semiconductor device according to a first embodiment;

【図 2】 第1の実施例の機能変更可能な半導体装置
を示す平面図、
FIG. 2 is a plan view showing a semiconductor device capable of changing functions according to the first embodiment;

【図 3】 第1の実施例の一部を変更した変形例を示
す図、
FIG. 3 is a diagram showing a modification in which a part of the first embodiment is changed;

【図 4】 第2の実施例の機能変更可能な半導体装置
を示す側面図、
FIG. 4 is a side view showing a semiconductor device capable of changing functions according to the second embodiment;

【図 5】 第2の実施例の機能変更可能な半導体装置
を示す側面図、
FIG. 5 is a side view showing a semiconductor device capable of changing functions according to the second embodiment;

【図 6】 第3の実施例の機能追加可能な半導体装置
を示す側面図、
FIG. 6 is a side view showing a semiconductor device capable of adding functions according to the third embodiment;

【図 7】 第3の実施例の機能追加可能な半導体装置
を示す側面図、
FIG. 7 is a side view showing a semiconductor device capable of adding functions according to the third embodiment;

【図8】 第4の実施例の機能追加可能な半導体装置を
示す図、
FIG. 8 is a diagram showing a semiconductor device capable of adding functions according to a fourth embodiment;

【図 9】 第5の実施例の機能追加可能な半導体装置
を示す図、
FIG. 9 is a diagram showing a semiconductor device capable of adding functions according to a fifth embodiment;

【図 10】 第6の実施例の機能追加可能な半導体装
置を示す図、
FIG. 10 is a diagram showing a semiconductor device capable of adding functions according to a sixth embodiment;

【図 11】 第7の実施例の機能変更または機能追加
が可能な半導体装置を示す模式図で、(a)は平面図、
(b)はA−A’断面図、(c)はB−B’断面図であ
る。
FIGS. 11A and 11B are schematic views showing a semiconductor device capable of changing or adding functions according to the seventh embodiment, wherein FIG.
(B) is an AA ′ cross-sectional view, and (c) is a BB ′ cross-sectional view.

【図12】第7の実施例の一部を変更した例で、(a)
は平面図、(b)はA−A’断面図、(c)はB−B’
断面図、
FIG. 12 is an example in which a part of the seventh embodiment is changed, and FIG.
Is a plan view, (b) is a cross-sectional view along AA ', and (c) is a BB'.
Sectional view,

【図13】本発明の効果を説明するための具体例を示す
図、
FIG. 13 is a view showing a specific example for explaining the effect of the present invention,

【図14】従来の技術を説明するための図、FIG. 14 is a diagram for explaining a conventional technique;

【符号の説明】[Explanation of symbols]

1…シリコン基板、2〜3…機能ブロック、4…3ステ
ートバッファ、5〜11…パッド、8…変更後機能を持
つ追加機能チップ、12…短絡導線、14…VDD端
子、15…プルダウン入力バッファ。
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2-3 ... Function block, 4 ... 3-state buffer, 5-11 ... Pad, 8 ... Additional function chip which has a function after change, 12 ... Short-circuit wire, 14 ... VDD terminal, 15 ... Pull-down input buffer .

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H05K 1/02 1/18 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H05K 1/02 1/18

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 基板と、 その基板に形成した所定の機能を持つ複数の機能ブロッ
クと、 前記各機能ブロック間を接続し、基板上に回路を構成す
る外部回路と、 前記機能ブロックのうち機能変更時に機能停止する特定
機能ブロックを外部回路から電気的に分離する分離手段
と、 前記特定機能ブロックの近傍に設けられ、機能変更時に
追加する機能ブロックを有する追加機能チップを接続す
るための接続手段とを有し、 機能変更をするときに、前記追加機能チップを前記接統
手段により前記外部回路に接続すると共に、前記分離手
段により特定機能ブロックを前記外部回路から分離する
ことを特徴とする半導体装置。
1. A substrate, a plurality of functional blocks formed on the substrate and having a predetermined function, an external circuit connecting the functional blocks to form a circuit on the substrate, and a function among the functional blocks Separating means for electrically separating a specific function block that stops functioning when changing from an external circuit; and connecting means for connecting an additional function chip provided near the specific function block and having a function block added when changing the function A semiconductor device, wherein when the function is changed, the additional function chip is connected to the external circuit by the connection means, and the specific function block is separated from the external circuit by the separation means. apparatus.
【請求項2】 基板と、 その基板に形成した所定の機能を持つ少なくとも1つの
機能ブロックと、 前記各機能ブロック間を接続し、基板上に回路を構成す
る外部回路と、 前記外部回路に挿入され、追加の機能を持つ追加機能チ
ップを基板上に追加する予定領域をバイパスするための
バイパス配線と、 機能追加をするときに、前記バイパス配線を外部回路か
ら電気的に分離する分離手段と、 前記バイパス配線の設けられ、追加する機能ブロックを
有する追加機能チップを接続するための接続手段とを有
し、 機能追加をするときに、前記追加機能チップを前記接続
手段により外部回路に接続すると共に、前記分離手段に
よりバイパス配線を前記外部回路から分離することを特
徴とする半導体装置。
2. A board, at least one function block having a predetermined function formed on the board, an external circuit connecting the respective function blocks to form a circuit on the board, and being inserted into the external circuit. And a bypass line for bypassing a region where an additional function chip having an additional function is to be added on the substrate, and a separating unit for electrically separating the bypass line from an external circuit when adding a function, Connecting means for connecting an additional function chip having a function block to be added, provided with the bypass wiring, and connecting the additional function chip to an external circuit by the connecting means when adding a function; A semiconductor device, wherein the bypass line is separated from the external circuit by the separating means.
【請求項3】 基板と、 その基板に形成した所定の機能を持つ少なくとも1つの
の機能ブロックと、 前記各機能ブロック間を接続し、基板上に回路を構成す
る外部回路と、 前記機能ブロックのうち機能変更時に機能停止する特定
機能ブロックを外部回路から電気的に分離する第1の分
離手段、 前記特定機能ブロックの入出力部に設けられ、機能変更
時に追加するチップである第1の追加機能チップを接続
するための第1の接続手段と、 前記基板に形成された任意の機能ブロックの領域の上部
に重ねて敷設され、前記外部回路中に接続されたバイパ
ス配線と、 機能追加をするときに、前記バイパス配線を外部回路か
ら電気的に分離する第2の分離手段と、 前記バイパス配線の入出力部に設けられ、機能追加時に
追加する第2の追加機能チップを接続するための第2の
接続手段とを有し、 機能変更をするときに、前記第1の追加機能チップを前
記第1の接続手段により前記外部回路に接続すると共
に、前記第1の分離手段により特定機能ブロックを前記
外部回路から分離し、 機能追加をするときに、前記第2のチップを前記第2の
接続手段により外部回路に接続すると共に、前記第2の
分離手段によりバイパス配線を前記外部回路から切り離
すことを特徴とする半導体装置。
3. A substrate, at least one functional block formed on the substrate and having a predetermined function, an external circuit connecting the functional blocks and forming a circuit on the substrate, A first separating unit for electrically separating a specific function block that stops functioning when a function is changed from an external circuit, a first additional function that is provided in an input / output unit of the specific function block and is added when the function is changed A first connection unit for connecting a chip, a bypass wiring laid over the upper part of an area of an arbitrary functional block formed on the substrate and connected to the external circuit, A second separating means for electrically separating the bypass wiring from an external circuit; and a second additional function chip provided at an input / output unit of the bypass wiring and added when a function is added. And a second connection unit for connecting the first additional function chip to the external circuit by the first connection unit when the function is changed, When the specific function block is separated from the external circuit by the means and the function is added, the second chip is connected to the external circuit by the second connection means, and the bypass wiring is connected by the second separation means. A semiconductor device, wherein the semiconductor device is separated from the external circuit.
【請求項4】 前記接続手段は、前記機能変更時に機能
停止する特定機能ブロックまたは前記バイパス配線の入
出力部に形成されたパッドとこれに対応する前記追加機
能チップに形成したバンプとを有し、前記パッドと前記
バンプとを接合することにより追加機能チップの接続を
行うものであることを特徴とする請求項1ないし請求項
3のいずれか1項に記載された半導体装置。
4. The connection means has a pad formed on an input / output portion of the specific function block or the bypass wiring which stops functioning when the function is changed, and a bump formed on the additional function chip corresponding thereto. 4. The semiconductor device according to claim 1, wherein the additional function chip is connected by bonding the pad and the bump.
【請求項5】 前記分離手段は、制御端子に印加される
制御信号により導通状態または非導通状態に設定される
半導体スイッチ手段と、その半導体スイッチ手段に制御
信号を供給する制御手段とを備え、 前記制御手段は、前記基板に設けた一対の電極と、前記
追加機能チップに設けられその追加機能チップを特定機
能ブロックに接続したときに前記一対の電極を短絡する
短絡電極と、一対の電極の内の一方の電極に接続された
高電位源と、入力側が他方の電極に接続され出力側が半
導体スイッチの制御端子に接続されたプルダウン用のバ
ッファ手段とを備えたことを特徴とする請求項1ないし
請求項4のいずれか1項記載の半導体装置。
5. The semiconductor device according to claim 1, wherein the separation unit includes a semiconductor switch unit that is set to a conductive state or a non-conductive state by a control signal applied to a control terminal, and a control unit that supplies a control signal to the semiconductor switch unit. The control means includes a pair of electrodes provided on the substrate, a short-circuit electrode provided on the additional function chip, and a short-circuit electrode for short-circuiting the pair of electrodes when the additional function chip is connected to a specific function block. 2. A high-potential source connected to one of the electrodes, and a pull-down buffer having an input connected to the other electrode and an output connected to a control terminal of the semiconductor switch. The semiconductor device according to claim 4.
【請求項6】 前記分離手段は、制御端子に印加される
制御信号により導通状態または非導通状態に設定される
半導体スイッチ手段と、その半導体スイッチ手段に制御
信号を供給する制御手段とを備え、制御手段は制御信号
を供給する回路を前段の機能ブロック内に設けたことを
特徴とする請求項1ないし請求項4のいずれか1項に記
載された半導体装置。
6. The semiconductor device according to claim 1, wherein the separation unit includes a semiconductor switch unit that is set to a conductive state or a non-conductive state by a control signal applied to a control terminal, and a control unit that supplies a control signal to the semiconductor switch unit. 5. The semiconductor device according to claim 1, wherein said control means includes a circuit for supplying a control signal in a preceding functional block.
【請求項7】前記前段の機能ブロック内に設けた制御信
号を供給する回路は、外部入力データに基づいて、追加
機能チップの追加前の旧機能を使用するか、追加後の新
機能を使用するかを表す選択制御信号を生成するもので
あり、 追加機能チップにも、接続された回路から電気的に切り
離す分離手段を設け、 前記選択制御信号により、前記特定機能ブロックの分離
手段と、追加機能チップの分離手段を制御し、旧機能と
新機能のいずれかの選択を行うことを特徴とする請求項
6記載の半導体装置。
7. A circuit for supplying a control signal provided in the preceding function block uses an old function before addition of an additional function chip or uses a new function after addition based on external input data. The additional function chip is also provided with a separating means for electrically separating the connected function circuit from the connected circuit, and the separating function of the specific function block is added by the selection control signal. 7. The semiconductor device according to claim 6, wherein the separation means of the functional chip is controlled to select one of an old function and a new function.
【請求項8】 前記分離手段は、特定機能ブロックに設
けた1次パッドと、それに対向する位置の外部回路上に
設けた2次パッドと、前記1次パッドと2次パッド間を
結合するワイヤボンディングからなることを特徴とする
請求項1記載の半導体装置。
8. The separation means includes a primary pad provided in a specific function block, a secondary pad provided on an external circuit at a position facing the primary pad, and a wire connecting the primary pad and the secondary pad. 2. The semiconductor device according to claim 1, comprising bonding.
【請求項9】 基板と、 その基板に形成した所定の機能を持つ少なくとも1つの
機能チップと、 前記各機能チップ間を接続し、基板上に回路を構成する
外部回路と、 前記外部回路に挿入され、追加の機能を持つ追加機能チ
ップを基板上に追加する予定領域をバイパスするための
バイパス配線と、 機能追加をするときに、前記バイパス配線を外部回路か
ら電気的に分離する分離手段と、 前記バイパス配線の設けられ、追加機能チップを接続す
るための接続手段とを有し、 機能追加をするときに、前記追加機能チップを前記接続
手段により外部回路に接続すると共に、前記分離手段に
よりバイパス配線を前記外部回路から分離することを特
徴とする半導体装置。
9. A substrate, at least one function chip formed on the substrate and having a predetermined function, an external circuit connecting the function chips to form a circuit on the substrate, and being inserted into the external circuit. And a bypass line for bypassing a region where an additional function chip having an additional function is to be added on the substrate, and a separating unit for electrically separating the bypass line from an external circuit when adding a function, A connection means for connecting an additional function chip provided with the bypass wiring, and when adding a function, the additional function chip is connected to an external circuit by the connection means, and a bypass is provided by the separation means. A semiconductor device, wherein wiring is separated from the external circuit.
【請求項10】 前記接続手段は、前記予定領域の入出
力部に形成されたパッドとこれに対応する前記追加機能
チップに形成したバンプとを有し、前記パッドと前記バ
ンプとを接合することにより追加機能チップの接続を行
うものであることを特徴とする請求項9に記載された半
導体装置。
10. The connecting means includes a pad formed on an input / output unit in the predetermined area and a bump formed on the additional function chip corresponding thereto, and joining the pad and the bump. 10. The semiconductor device according to claim 9, wherein the connection of the additional function chip is performed by the following.
【請求項11】前記バイパス配線が前記基板内に埋設さ
れ、そのバイパス配線のある領域の前記パッドが設けら
れている面上にダイパッドを設けたことを特徴とする請
求項10記載に記載された半導体装置。
11. The device according to claim 10, wherein the bypass wiring is embedded in the substrate, and a die pad is provided on a surface of the area where the bypass wiring is provided with the pad. Semiconductor device.
JP28250797A 1997-09-30 1997-09-30 Semiconductor device whose function can be changed Expired - Fee Related JP3191743B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28250797A JP3191743B2 (en) 1997-09-30 1997-09-30 Semiconductor device whose function can be changed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28250797A JP3191743B2 (en) 1997-09-30 1997-09-30 Semiconductor device whose function can be changed

Publications (2)

Publication Number Publication Date
JPH11111913A true JPH11111913A (en) 1999-04-23
JP3191743B2 JP3191743B2 (en) 2001-07-23

Family

ID=17653351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28250797A Expired - Fee Related JP3191743B2 (en) 1997-09-30 1997-09-30 Semiconductor device whose function can be changed

Country Status (1)

Country Link
JP (1) JP3191743B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156426A (en) * 2000-11-17 2002-05-31 Fujitsu Ltd Semiconductor device and multi-chip module
JP2003110084A (en) * 2001-09-28 2003-04-11 Rohm Co Ltd Semiconductor device
WO2003065453A1 (en) * 2002-01-31 2003-08-07 Micronas Gmbh Receptacle for a programmable, electronic processing device
JP2005197745A (en) * 2004-01-07 2005-07-21 Samsung Electronics Co Ltd Package substrate and package using the same
US7148567B2 (en) 2001-12-03 2006-12-12 Renesas Technology Corp. Semiconductor integrated circuit device
US7148503B2 (en) 2000-10-05 2006-12-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device, function setting method thereof, and evaluation method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148503B2 (en) 2000-10-05 2006-12-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device, function setting method thereof, and evaluation method thereof
JP2002156426A (en) * 2000-11-17 2002-05-31 Fujitsu Ltd Semiconductor device and multi-chip module
JP2003110084A (en) * 2001-09-28 2003-04-11 Rohm Co Ltd Semiconductor device
US7148567B2 (en) 2001-12-03 2006-12-12 Renesas Technology Corp. Semiconductor integrated circuit device
WO2003065453A1 (en) * 2002-01-31 2003-08-07 Micronas Gmbh Receptacle for a programmable, electronic processing device
US7138712B2 (en) 2002-01-31 2006-11-21 Micronas Gmbh Receptacle for a programmable, electronic processing device
CN100364088C (en) * 2002-01-31 2008-01-23 迈克纳斯公司 Receptacle for a programmable, electronic processing device
US7675165B2 (en) 2002-01-31 2010-03-09 Micronas Gmbh Mount for a programmable electronic processing device
JP2005197745A (en) * 2004-01-07 2005-07-21 Samsung Electronics Co Ltd Package substrate and package using the same

Also Published As

Publication number Publication date
JP3191743B2 (en) 2001-07-23

Similar Documents

Publication Publication Date Title
US6281590B1 (en) Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module
US20060158219A1 (en) Programmable logic and routing blocks with dedicated lines
KR20040030519A (en) Mixed analog and digital integrated circuits
US5070296A (en) Integrated circuit interconnections testing
JPWO2008099711A1 (en) Semiconductor device
US7579689B2 (en) Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package
JP3191743B2 (en) Semiconductor device whose function can be changed
US6646342B2 (en) Semiconductor chip and multi-chip module
KR20040002701A (en) Electronic circuit apparatus and integrated circuit device
KR100594142B1 (en) Low power semiconductor chip with separated power ring and manufacturing and control method
US20130300497A1 (en) Reconfigurable integrated circuit
US7521821B2 (en) Circuit apparatus and fabrication method for circuit apparatus
US5274280A (en) Semiconductor integrated circuit device having separate supply voltages for the logic stage and output stage
KR100221415B1 (en) Signal processing device
US6603219B2 (en) Semiconductor integrated circuit
US9899312B2 (en) Isolating electric paths in semiconductor device packages
US20060261856A1 (en) Semiconductor chip and semiconductor device incorporating the same
JPH048949B2 (en)
JP2005159111A (en) Multi-chip semiconductor device
JPS60154644A (en) Semiconductor device
JPH03147351A (en) Integrated circuit package
US8304813B2 (en) Connection between an I/O region and the core region of an integrated circuit
KR100738582B1 (en) Display device having Dual-Mode Interface
JPH1140739A (en) Electronic circuit device
JPH08288460A (en) Externally controllable bonding method for semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees