JPH08288460A - Externally controllable bonding method for semiconductor device - Google Patents
Externally controllable bonding method for semiconductor deviceInfo
- Publication number
- JPH08288460A JPH08288460A JP7088197A JP8819795A JPH08288460A JP H08288460 A JPH08288460 A JP H08288460A JP 7088197 A JP7088197 A JP 7088197A JP 8819795 A JP8819795 A JP 8819795A JP H08288460 A JPH08288460 A JP H08288460A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- semiconductor device
- terminal
- circuit
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置内の回路構
成におけるオプション機能の選択を可能とするボンディ
ング方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bonding method capable of selecting an optional function in a circuit structure in a semiconductor device.
【０００２】[0002]
【従来の技術】従来、半導体装置には、本来の機能・仕
様（回路構成）の他に、ユーザーが所望する機能や仕様
に設定できるオプション機能を有したものがある。この
オプションの設定は、図５に示すような半導体装置内
に、予め機能や仕様にメモリ若しくは専用の制御レジス
タと、外部からの制御信号により前記制御レジスタを制
御するＣＰＵとが設けられ、外部バスを介して設定され
る。2. Description of the Related Art Conventionally, some semiconductor devices have an original function / specification (circuit configuration) as well as an optional function that can be set to a function or specification desired by a user. In order to set this option, a semiconductor device as shown in FIG. 5 is provided with a memory or a dedicated control register for a function or specification in advance, and a CPU for controlling the control register by a control signal from the outside. Is set via.
【０００３】また、本来の半導体装置の機能・仕様（回
路構成）の他に、図６に示すようなスイッチと専用の配
線を形成して、さらに任意のスイッチが開閉するように
専用配線を形成して、ａ端に電圧ＶDD、ｂ端に電圧（基
準電位）ＶSSを供給し、オプションの設定を行うものも
ある。In addition to the original functions and specifications (circuit configuration) of the semiconductor device, a switch and a dedicated wiring as shown in FIG. 6 are formed, and a dedicated wiring is formed so that any switch can be opened and closed. Then, a voltage VDD is supplied to the a terminal and a voltage (reference potential) VSS is supplied to the b terminal to set an option.
【０００４】[0004]
【発明が解決しようとする課題】しかし、前述した従来
例において、制御レジスタとＣＰＵを有するものは、ユ
ーザーが設定できる利点の代りに、ユーザーが所望する
種々のオプション設定に対応できるような制御レジスタ
とＣＰＵを半導体基板上に形成しなければならず、半導
体基板のチップ面積の増加を招き、出荷テストの時間が
増加し、結果、製造原価が増大する。However, in the above-mentioned conventional example, the one having the control register and the CPU has a control register capable of responding to various option settings desired by the user instead of the advantage that the user can set. Since the CPU and the CPU must be formed on the semiconductor substrate, the chip area of the semiconductor substrate is increased, the shipping test time is increased, and as a result, the manufacturing cost is increased.
【０００５】また、スイッチと専用の配線を形成する従
来例は、本来の回路構成（スイッチ等）を形成するフォ
トマスクの他に、これらの回路構成をユーザーが選択し
た構成に接続する（スイッチ等の開閉接続を行う）た
め、その回路構成毎の専用配線を形成するフォトマスク
が必要となる。さらには専用配線を形成するための製造
工程も増えることとなり、結果、製造原価が増大する。Further, in the conventional example in which the switch and the dedicated wiring are formed, in addition to the photomask for forming the original circuit configuration (switch etc.), these circuit configurations are connected to the configuration selected by the user (switch etc.). Therefore, a photomask for forming a dedicated wiring for each circuit configuration is required. Further, the number of manufacturing steps for forming the dedicated wiring is increased, resulting in an increase in manufacturing cost.
【０００６】そこで本発明は、専用の制御部や、専用配
線を形成するためのフォトマスクを必要とせず、半導体
装置のオプション機能の選択を可能とする半導体装置の
外部制御可能なボンディング方法を提供することを目的
とする。Therefore, the present invention provides an externally controllable bonding method for a semiconductor device, which does not require a dedicated control section or a photomask for forming a dedicated wiring and enables selection of an optional function of the semiconductor device. The purpose is to do.
【０００７】[0007]
【課題を解決するための手段】本発明は上記目的を達成
するために、外部との接続手段を有し、電圧ＶDDが供給
される１個以上の外部電源端子と、電位Ｖssの１個以上
の外部ＧＮＤ端子が設けられた半導体装置本体と、種々
の回路が形成され、前記半導体装置本体にマウントされ
ボンディング接続により、前記種々の回路が前記接続手
段に電気的に接続される半導体基板と、前記半導体基板
上に形成される、第１の論理回路と、該第１の論理回路
の入力端子に出力端子を接続し該第１の論理回を制御す
る第２の論理回路と、前記第２の論理回路の入力端子数
に対応し、それぞれの入力端子に一組として接続される
第１のボンディングパッド及び、第２のボンディングパ
ッドとを具備し、前記第１若しくは第２のボンディング
パッドのいずれか一方に外部電源端子若しくは外部ＧＮ
Ｄ端子のいずれ一方をボンディング接続して、前記第２
の論理回路の各入力端子に電圧ＶDD若しくは電位Ｖssを
供給することにより、第２の論理回路の出力信号で第１
の論理回路を制御する半導体装置の外部制御可能なボン
ディング方法を提供する。In order to achieve the above-mentioned object, the present invention has one or more external power supply terminals having a connecting means to the outside, to which a voltage VDD is supplied, and one or more potentials Vss. A semiconductor device body provided with an external GND terminal, a semiconductor substrate on which various circuits are formed, mounted on the semiconductor device body, and electrically connected to the connection means by the various circuits by bonding connection; A first logic circuit formed on the semiconductor substrate; a second logic circuit connecting an output terminal to an input terminal of the first logic circuit to control the first logic circuit; Corresponding to the number of input terminals of the logic circuit, each of which is provided with a first bonding pad and a second bonding pad which are connected to each input terminal as a set, and either of the first bonding pad or the second bonding pad. Kaichi External power supply terminal or external GN
One of the D terminals is bonded and connected to the second terminal.
By supplying the voltage VDD or the potential Vss to each input terminal of the second logic circuit, the first output signal of the second logic circuit is output.
An externally controllable bonding method for a semiconductor device for controlling the logic circuit is provided.
【０００８】[0008]
【作用】以上のような構成の半導体装置の外部制御可能
なボンディング方法は、半導体装置本体にマウントされ
る半導体基板上に第１の論理回路と、入出力回路構造・
機能を決定する第２の論理回路が形成され、第２の論理
回路の入力端子に、第１のボンディングパッドと第２の
ボンディングパッドの各パッドを一組として配線され、
各組のいずれか一方のボンディングパッドに、外部電源
端子（ＶDD）５又は外部ＧＮＤ端子（ＶSS）６がボンデ
ィングで接続される。外部電源端子から電圧ＶDD若しく
は外部ＧＮＤ端子から電位ＶSSが供給されて、第２の論
理回路の入力信号の電圧レベルが設定され、この第２の
論理回路の出力端子からの出力信号で第１の論理回路の
駆動を制御する。The externally controllable bonding method of the semiconductor device having the above-described structure is achieved by the first logic circuit and the input / output circuit structure / on the semiconductor substrate mounted on the semiconductor device body.
A second logic circuit that determines a function is formed, and a pair of pads of the first bonding pad and the second bonding pad is wired to the input terminal of the second logic circuit,
The external power supply terminal (VDD) 5 or the external GND terminal (VSS) 6 is connected to one of the bonding pads of each set by bonding. The voltage VDD is supplied from the external power supply terminal or the potential VSS is supplied from the external GND terminal to set the voltage level of the input signal of the second logic circuit, and the voltage level of the input signal of the second logic circuit is set by the output signal of the first logic circuit. Controls the driving of logic circuits.
【０００９】[0009]
【００１０】[0010]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１には第１実施例として、本発明による
半導体装置の外部制御可能なボンディング方法を実施す
るための構成例を示す。但し、本発明を説明するために
必要な部位のみを記載する。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows, as a first embodiment, a configuration example for carrying out an externally controllable bonding method for a semiconductor device according to the present invention. However, only the parts necessary for explaining the present invention will be described.
【００１１】図１には、半導体装置本体（例えば、外部
と接続するためのリードを備えるパッケージ等）１にマ
ウントされる種々の回路が形成された半導体基板２を示
す。この半導体基板２上には、種々の回路が形成される
が、代表的に論理回路３を示し、また、該論理回路３の
入出力回路構造・機能を決定する論理回路４が形成され
る。FIG. 1 shows a semiconductor substrate 2 on which various circuits mounted on a semiconductor device body (for example, a package having leads for connecting to the outside) 1 are formed. Although various circuits are formed on the semiconductor substrate 2, the logic circuit 3 is shown as a representative and the logic circuit 4 that determines the input / output circuit structure / function of the logic circuit 3 is formed.
【００１２】前記論理回路４の入力端子ｋ１〜ｋｍは、
それぞれ、ボンディングパッドａ１〜ａｍとｂ１〜ｂｍ
の各ａ，ｂの一組に接続するように配線されている。す
なわち、入力端子ｋ１は、ボンディングパッドａ１とボ
ンディングパッドｂ１に接続されている。また、半導体
装置本体１には、外部から電源が供給される外部電源端
子５と、半導体装置本体１の基準電位となる外部ＧＮＤ
端子６が設けられている。The input terminals k1 to km of the logic circuit 4 are
Bonding pads a1 to am and b1 to bm, respectively
Are wired so as to be connected to a pair of a and b. That is, the input terminal k1 is connected to the bonding pad a1 and the bonding pad b1. Further, the semiconductor device main body 1 has an external power supply terminal 5 to which power is externally supplied, and an external GND serving as a reference potential of the semiconductor device main body 1.
A terminal 6 is provided.
【００１３】そして、外部電源端子（ＶDD）５若しくは
外部ＧＮＤ端子（ＶSS）６が前記前記ボンディングパッ
ドａ１〜ａｍ若しくはボンディングパッドｂ１〜ｂｍの
組のいずれか一方にボンディングにより接続される。The external power supply terminal (VDD) 5 or the external GND terminal (VSS) 6 is connected to one of the bonding pads a1 to am or the bonding pads b1 to bm by bonding.
【００１４】このようなボンディング接続により、ボン
ディングパッドａ１〜ａｍ及びｂ１〜ｂｍのいずれかに
ＶDD若しくはＶSSが供給でき、論理回路４の入力信号
（ｋ１〜ｋｍ）の電圧レベルが設定可能になり、論理回
路４の出力端子Ｏ１〜Ｏｊからの出力信号を論理回路３
を制御する信号として使用することができる。With such a bonding connection, VDD or VSS can be supplied to any of the bonding pads a1 to am and b1 to bm, and the voltage level of the input signal (k1 to km) of the logic circuit 4 can be set. The output signals from the output terminals O1 to Oj of the logic circuit 4 are transferred to the logic circuit 3
Can be used as a signal for controlling.
【００１５】図２には、図１に示した論理回路の具体的
な例を示しオプション設定について説明する。ボンディ
グパッドａ１〜ａ３，ｂ１〜ｂ３の３組の各一方を外部
電源端子５あるいは、外部ＧＮＤ端子６のいずれかにボ
ンディングによって接続することで、論理回路４の入力
信号（ｋ１〜ｋ３）の電圧レベルを設定可能とし、その
結果として、外部端子Ｅの入出力回路構造・機能を決定
する論理回路３を制御する信号として使用することがで
きる。FIG. 2 shows a specific example of the logic circuit shown in FIG. 1 and the option setting will be described. By connecting one of each of the three sets of bonding pads a1 to a3 and b1 to b3 to either the external power supply terminal 5 or the external GND terminal 6 by bonding, the input signals (k1 to k3) of the logic circuit 4 are changed. The voltage level can be set, and as a result, it can be used as a signal for controlling the logic circuit 3 which determines the input / output circuit structure / function of the external terminal E.
【００１６】第１の構成例として、この様な回路で外部
端子Ｅを入力及び出力（Ｐｕｌｌ−Ｕｐ抵抗内蔵型）と
して機能させる場合は、ボンディグパッドａ１（若しく
はｂ１）を外部電源端子５にボンディングし、かつ、ボ
ンディグパッドａ２（若しくはｂ２）を外部電源端子５
にボンディングし、且つボンディグパッドａ３（若しく
はｂ３）を外部電源端子５に接続する。As a first configuration example, when the external terminal E is made to function as an input and an output (Pull-Up resistor built-in type) in such a circuit, the bonding pad a1 (or b1) is connected to the external power supply terminal 5. Bonding and connecting the bonding pad a2 (or b2) to the external power supply terminal 5
The bonding pad a3 (or b3) is connected to the external power supply terminal 5.
【００１７】第２の構成例として、外部端子Ｅを入力及
び出力（３−ＳＴＡＴＥ回路）として機能させる場合
は、ボンディグパッドｂ１（若しくはａ１）を外部ＧＮ
Ｄ端子６にボンディングし、かつ、ボンディグパッドａ
２（若しくはｂ２）を外部電源端子５にボンディング
し、且つボンディグパッドａ３（若しくはｂ３）を外部
電源端子５に接続する。As a second configuration example, when the external terminal E is made to function as an input and an output (3-STATE circuit), the bonding pad b1 (or a1) is connected to the external GN.
Bonding to D terminal 6 and bond pad a
2 (or b2) is bonded to the external power supply terminal 5, and the bonding pad a3 (or b3) is connected to the external power supply terminal 5.
【００１８】第３の構成例として、外部端子Ｅを入力及
び出力（Ｏｐｅｎ−Ｄｒａｉｎ回路）として機能させる
場合は、ボンディグパッドａ２（若しくはｂ２）を外部
電源端子５にボンディングし、且つボンディグパッドｂ
３（若しくはａ３）を外部ＧＮＤ端子６に接続する。
また、Ｐｕｌｌ−ｕｐ抵抗を有効とさせる場合は、ボン
ディグパッドａ１（若しくはｂ１）を外部電源端子５に
ボンディングする。Ｐｕｌｌ−ｕｐ抵抗を必要としない
場合は、ボンディグパッドａ１（若しくはｂ１）を外部
ＧＮＤ端子６にボンディングする。As a third configuration example, when the external terminal E is made to function as an input and an output (Open-Drain circuit), the bonding pad a2 (or b2) is bonded to the external power supply terminal 5 and the bonding pad is also used. b
3 (or a3) is connected to the external GND terminal 6.
Further, when the pull-up resistance is made effective, the bonding pad a1 (or b1) is bonded to the external power supply terminal 5. When the pull-up resistance is not required, the bonding pad a1 (or b1) is bonded to the external GND terminal 6.
【００１９】第４の構成例として、外部端子Ｅを入力専
用端子として機能させる場合は、ボンディグパッドｂ２
（若しくはａ２）を外部ＧＮＤ端子６にボンディング
し、且つボンディグパッドａ３（若しくはｂ３）を、外
部電源端子５或いは外部ＧＮＤ端子６にボンディングす
る。また、Ｐｕｌｌ−ｕｐ抵抗を有効とさせる場合は、
ａ１（若しくはｂ１）を外部電源端子５にボンディング
する。Ｐｕｌｌ−ｕｐ抵抗を必要としない場合は、ａ１
（若しくはｂ１）を外部ＧＮＤ端子６にボンディングす
る。As a fourth configuration example, when the external terminal E is made to function as an input-only terminal, the bonding pad b2 is used.
(Or a2) is bonded to the external GND terminal 6, and the bonding pad a3 (or b3) is bonded to the external power supply terminal 5 or the external GND terminal 6. When the pull-up resistance is made effective,
The a1 (or b1) is bonded to the external power supply terminal 5. When pull-up resistance is not required, a1
(Or b1) is bonded to the external GND terminal 6.
【００２０】次に第２実施例として、図３には半導体装
置の外部制御可能なボンディング方法を実施するための
構成例を示す。但し、本発明を説明するために必要な部
位のみを記載する。Next, as a second embodiment, FIG. 3 shows an example of the structure for carrying out the externally controllable bonding method of a semiconductor device. However, only the parts necessary for explaining the present invention will be described.
【００２１】図３は、前述した図１の構成において、論
理回路３の入出力回路構造・機能を決定する論理回路４
をデコーダ回路７に置き換えられたものであり、ここで
は特徴部分を説明する。FIG. 3 shows a logic circuit 4 for determining the input / output circuit structure / function of the logic circuit 3 in the configuration shown in FIG.
Is replaced with a decoder circuit 7, and the characteristic part will be described here.
【００２２】このデコーダ回路７の入力端子ｋ１〜ｋ２
は、それぞれボンディグパッドａ１〜ａｍおよびｂ１〜
ｂｍの各ａ，ｂの一組に接続するように配線されてい
る。すなわち、入力端子ｋ１は、ボンディングパッドａ
１とボンディングパッドｂ１に接続されている。これら
のボンディングパッド組の一方が、外部電源端子（ＶD
D）５あるいは、外部ＧＮＤ端子（ＶSS）６のいずれか
にボンディングによって接続することで、デコーダ回路
の入力端子（ｋ１〜ｋｍ）の入力信号の電圧レベルを設
定可能とし、これらの入力信号の電圧レベルを設定する
ことによって、２m種類以下のデコーダ出力信号によ
り、半導体装置内部の論理回路３を制御する信号として
使用することができる。Input terminals k1 to k2 of this decoder circuit 7
Are bond pads a1-am and b1-, respectively.
It is wired so as to be connected to a pair of a and b of bm. That is, the input terminal k1 is the bonding pad a.
1 and the bonding pad b1. One of these bonding pad groups is connected to the external power supply terminal (VD
D) 5 or the external GND terminal (VSS) 6 is connected by bonding so that the voltage levels of the input signals of the input terminals (k1 to km) of the decoder circuit can be set, and the voltage of these input signals can be set. By setting the level, the decoder output signals of 2 m or less can be used as a signal for controlling the logic circuit 3 inside the semiconductor device.
【００２３】図４には第３実施例として、半導体装置の
外部制御可能なボンディング方法を実施するための構成
例を示す。但し、本発明を説明するために必要な部位の
みを記載する。FIG. 4 shows, as a third embodiment, an example of the structure for carrying out the externally controllable bonding method for a semiconductor device. However, only the parts necessary for explaining the present invention will be described.
【００２４】前述した第１実施例および第２実施例で
は、半導体基板側に２つのボンディングパット組を形成
したが、この第３実施例では図４（ａ）に示すように、
半導体装置側に、帯状に２列の外部電源端子と外部ＧＮ
Ｄ端子を形成し、半導体基板側には、論理回路４の入力
端子数と同数のボンディングパッドｃ１〜ｃｍを形成す
る。In the first and second embodiments described above, two bonding pad sets were formed on the semiconductor substrate side, but in the third embodiment, as shown in FIG.
On the semiconductor device side, there are two rows of external power supply terminals and external GN in a strip shape.
D terminals are formed, and as many bonding pads c1 to cm as the number of input terminals of the logic circuit 4 are formed on the semiconductor substrate side.
【００２５】このような構成により、半導体基板に形成
するボンディングパットは半分で済み、また、外部電源
端子と外部ＧＮＤ端子とのボンディング接続が最短距離
で行える。また、図４（ｂ）に示すように、前記外部電
源端子と外部ＧＮＤ端子のボンディングパットにおい
て、ボンディング箇所以外の表面は絶縁してもよい。With this structure, the number of bonding pads formed on the semiconductor substrate is half, and the bonding connection between the external power supply terminal and the external GND terminal can be performed in the shortest distance. Further, as shown in FIG. 4B, in the bonding pad of the external power supply terminal and the external GND terminal, the surface other than the bonding location may be insulated.
【００２６】以上の実施例に基づいて説明したが、本明
細書には、以下のような発明も含まれる。 （１） １個以上の外部電源端子と１個以上の外部ＧＮ
Ｄ端子とを具備し、外部電源端子とボンディング可能な
位置に、それぞれが電気的に絶縁されたｍ個（Ｍ≧１）
のボンディングパッド（ａ１〜ａｍ）と、外部ＧＮＤ端
子とボンディング可能な位置に、それぞれが電気的に絶
縁されたｎ個（ｎ＝ｍ）のボンディングパッド（ｂ１〜
ｂｍ）と、ｋ個（ｋ＝ｍ）の入力信号（ｋ１〜ｋｍ）を
有する論理回路（Ｌ）と、それ以外の論理回路（Ｍ）を
同一基板上に具備し、前記ボンディングパッド（ａ１〜
ａｍ，ｂ１〜ｂｍ）と、前記論理回路（Ｌ）に入力信号
（ｋ１〜ｋｍ）は、１〜ｍに対応して、それぞれが同一
半導体基板において、電気的に接続された半導体装置に
おいて、前記ａ１〜ａｍ及びｂ１〜ｂｍのボンディング
パッドを前記外部電源端子或いは外部ＧＮＤ端子のいず
れかにボンディングによって接続することで、論理回路
（Ｌ）の入力信号（ｋ１〜ｋｍ）の電圧レベルを設定可
能とし、且つ論理回路（Ｌ）の出力信号を半導体装置内
部の他の論理回路（Ｍ）を制御する信号として使用する
ことを可能とした半導体装置。Although the description has been given based on the above embodiment, the present invention also includes the following inventions. (1) One or more external power supply terminals and one or more external GN
M terminals (M ≧ 1) each of which has a D terminal and is electrically insulated at a position where it can be bonded to an external power supply terminal.
Bonding pads (a1 to am) and n (n = m) bonding pads (b1 to b1) electrically insulated from each other at positions that can be bonded to the external GND terminal.
bm), a logic circuit (L) having k (k = m) input signals (k1 to km), and a logic circuit (M) other than that are provided on the same substrate, and the bonding pads (a1 to
am, b1 to bm) and input signals (k1 to km) to the logic circuit (L) corresponding to 1 to m, respectively, in the semiconductor device electrically connected on the same semiconductor substrate, By connecting the bonding pads a1 to am and b1 to bm to either the external power supply terminal or the external GND terminal by bonding, the voltage level of the input signal (k1 to km) of the logic circuit (L) can be set. A semiconductor device that enables the output signal of the logic circuit (L) to be used as a signal for controlling another logic circuit (M) inside the semiconductor device.
【００２７】（２） 論理回路としてデコーダ回路を有
し、前記ａ１〜ａｍ及びｂ１〜ｂｍのボンディングパッ
ドを、前記外部電源端子或いは外部ＧＮＤ端子のいずれ
かにボンディングによって接続することでデコーダ回路
の入力信号（ｋ１〜ｋｍ）の電圧レベルを設定可能と
し、且つデコーダ回路の入力信号（ｋ１〜ｋｍ）の電圧
レベルを設定することによって得られる２m 種類以下の
デコーダ出力信号を半導体装置内部の他の論理回路
（Ｍ）を制御することを可能とした半導体装置。(2) A decoder circuit is provided as a logic circuit, and the input of the decoder circuit is obtained by connecting the bonding pads a1 to am and b1 to bm to either the external power supply terminal or the external GND terminal by bonding. It is possible to set the voltage levels of the signals (k1 to km) and to output the decoder output signals of 2 m or less obtained by setting the voltage levels of the input signals (k1 to km) of the decoder circuit to the other internal semiconductor devices. A semiconductor device capable of controlling a logic circuit (M).
【００２８】（３） 外部との接続手段を有し、電圧Ｖ
DDが供給される帯状の外部電源端子と、該外部電源端子
に並設される電位Ｖssの帯状の外部ＧＮＤ端子が設けら
れた半導体装置本体と、種々の回路が形成され、前記半
導体装置本体にマウントされボンディング接続により、
前記種々の回路が前記接続手段に電気的に接続される半
導体基板と、前記半導体基板上に形成される、第１の論
理回路と、該第１の論理回路の入力端子に出力端子を接
続し該第１の論理回を制御する第２の論理回路と、前記
第２の論理回路の入力端子にそれぞれ接続配置されるボ
ンディングパッドとを具備し、前記ボンディングパッド
に外部電源端子若しくは外部ＧＮＤ端子のいずれ一方を
ボンディング接続して、前記第２の論理回路の各入力端
子に電圧ＶDD若しくは電位Ｖssを供給することにより、
第２の論理回路の出力信号で第１の論理回路を制御する
ことを特徴とする半導体装置の外部制御可能なボンディ
ング方法。(3) A voltage V
A semiconductor device main body provided with a strip-shaped external power supply terminal to which DD is supplied and a strip-shaped external GND terminal of a potential Vss arranged in parallel with the external power supply terminal, and various circuits are formed. Mounted and bonded connection
A semiconductor substrate to which the various circuits are electrically connected to the connecting means; a first logic circuit formed on the semiconductor substrate; and an output terminal connected to an input terminal of the first logic circuit. A second logic circuit that controls the first logic circuit and a bonding pad that is connected and arranged to an input terminal of the second logic circuit are provided, and the bonding pad is connected to an external power supply terminal or an external GND terminal. By bonding one of them and supplying the voltage VDD or the potential Vss to each input terminal of the second logic circuit,
An externally controllable bonding method for a semiconductor device, wherein the first logic circuit is controlled by an output signal of the second logic circuit.
【００２９】[0029]
【発明の効果】以上詳述したように本発明によれば、専
用の制御部や専用配線を形成するためのフォトマスクを
用いずに半導体装置のオプション機能の選択を可能とす
る半導体装置の外部制御可能なボンディング方法を提供
することができる。As described above in detail, according to the present invention, it is possible to select an optional function of the semiconductor device without using a photomask for forming a dedicated control section or a dedicated wiring. A controllable bonding method can be provided.
【図１】第１実施例として、半導体装置の外部制御可能
なボンディング方法を実施するための構成例を示す図で
ある。FIG. 1 is a diagram showing a configuration example for implementing an externally controllable bonding method for a semiconductor device as a first embodiment.
【図２】図１に示した論理回路の具体的な例を示す図で
ある。FIG. 2 is a diagram showing a specific example of the logic circuit shown in FIG.
【図３】第２実施例として、半導体装置の外部制御可能
なボンディング方法を実施するための構成例を示す図で
ある。FIG. 3 is a diagram showing a configuration example for implementing an externally controllable bonding method for a semiconductor device as a second embodiment.
【図４】第３実施例として、半導体装置の外部制御可能
なボンディング方法を実施するための構成例を示す図で
ある。FIG. 4 is a diagram showing a configuration example for carrying out an externally controllable bonding method for a semiconductor device as a third embodiment.
【図５】従来の制御レジスタとＣＰＵを用いてオプショ
ン設定を行う半導体装置の構成例を示す図である。FIG. 5 is a diagram showing a configuration example of a semiconductor device in which an option setting is performed using a conventional control register and a CPU.
【図６】スイッチと専用の配線を形成して、オプション
の設定を行う半導体装置の構成例を示す図である。FIG. 6 is a diagram showing a configuration example of a semiconductor device in which a switch and a dedicated wiring are formed to set options.
１…半導体装置本体、２…半導体基板、３，４…論理回
路、５…外部電源端子、６…外部ＧＮＤ端子、７…デコ
ーダ回路、ｋ１〜ｋｍ…入力端子、Ｏ１〜Ｏｊ…出力端
子、ａ１〜ａｍ，ｂ１〜ｂｍ…ボンディングパッド。1 ... Semiconductor device main body, 2 ... Semiconductor substrate, 3, 4 ... Logic circuit, 5 ... External power supply terminal, 6 ... External GND terminal, 7 ... Decoder circuit, k1-km ... Input terminal, O1-Oj ... Output terminal, a1 -Am, b1-bm ... Bonding pads.
Claims (2)
給される１個以上の外部電源端子と、電位Ｖssの１個以
上の外部ＧＮＤ端子が設けられた半導体装置本体と、 種々の回路が形成され、前記半導体装置本体にマウント
されボンディング接続により、前記種々の回路が前記接
続手段に電気的に接続される半導体基板と、 前記半導体基板上に形成される、第１の論理回路と、該
第１の論理回路の入力端子に出力端子を接続し該第１の
論理回を制御する第２の論理回路と、 前記第２の論理回路の入力端子数に対応し、それぞれの
入力端子に一組として接続される第１のボンディングパ
ッド及び、第２のボンディングパッドとを具備し、 前記第１若しくは第２のボンディングパッドのいずれか
一方に外部電源端子若しくは外部ＧＮＤ端子のいずれ一
方をボンディング接続して、前記第２の論理回路の各入
力端子に電圧ＶDD若しくは電位Ｖssを供給することによ
り、第２の論理回路の出力信号で第１の論理回路を制御
することを特徴とする半導体装置の外部制御可能なボン
ディング方法。1. A semiconductor device main body having means for connecting to the outside, provided with one or more external power supply terminals to which a voltage VDD is supplied, and one or more external GND terminals having a potential Vss. A semiconductor substrate on which a circuit is formed, is mounted on the semiconductor device body, and is electrically connected to the connecting means by the bonding connection; and a first logic circuit formed on the semiconductor substrate. A second logic circuit for controlling the first logic circuit by connecting an output terminal to the input terminal of the first logic circuit, and the respective input terminals corresponding to the number of input terminals of the second logic circuit. A first bonding pad and a second bonding pad which are connected to each other as a set, and one of the first and second bonding pads is either an external power supply terminal or an external GND terminal. One of them is bonded and the voltage VDD or the potential Vss is supplied to each input terminal of the second logic circuit, whereby the output signal of the second logic circuit controls the first logic circuit. Externally controllable bonding method for semiconductor device.
を有し、前記第１，第２のボンディングパッドを、前記
外部電源端子或いは外部ＧＮＤ端子のいずれかにボンデ
ィング接続することで、前記デコーダ回路の入力信号の
電圧レベルを設定可能とし、且つデコーダ回路の入力信
号の電圧レベルを設定することによって得られる２m 種
類以下のデコーダ出力信号により前記第１の論理回路を
制御することを特徴とする請求項１記載の半導体装置の
外部制御可能なボンディング方法。2. A decoder circuit is provided as the second logic circuit, and the decoder circuit is configured by bonding the first and second bonding pads to either the external power supply terminal or the external GND terminal. The voltage level of the input signal can be set, and the first logic circuit is controlled by the decoder output signals of 2 m or less kinds obtained by setting the voltage level of the input signal of the decoder circuit. An externally controllable bonding method for a semiconductor device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7088197A JPH08288460A (en) | 1995-04-13 | 1995-04-13 | Externally controllable bonding method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7088197A JPH08288460A (en) | 1995-04-13 | 1995-04-13 | Externally controllable bonding method for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288460A true JPH08288460A (en) | 1996-11-01 |
Family
ID=13936183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7088197A Pending JPH08288460A (en) | 1995-04-13 | 1995-04-13 | Externally controllable bonding method for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288460A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129144A (en) * | 2005-11-07 | 2007-05-24 | Sony Corp | Circuit apparatus and method of manufacturing |
| JP2011035287A (en) * | 2009-08-05 | 2011-02-17 | Seiko Epson Corp | Integrated circuit device, and electronic equipment |
-
1995
- 1995-04-13 JP JP7088197A patent/JPH08288460A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129144A (en) * | 2005-11-07 | 2007-05-24 | Sony Corp | Circuit apparatus and method of manufacturing |
| JP2011035287A (en) * | 2009-08-05 | 2011-02-17 | Seiko Epson Corp | Integrated circuit device, and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003264240A (en) | Integrated circuit, semiconductor device and data processing system | |
| US7518231B2 (en) | Differential chip performance within a multi-chip package | |
| JPH08288460A (en) | Externally controllable bonding method for semiconductor device | |
| JPH04223617A (en) | Interface for semiconductor integrated circuit device | |
| JP3191743B2 (en) | Semiconductor device whose function can be changed | |
| US6603219B2 (en) | Semiconductor integrated circuit | |
| JPH08306734A (en) | Integrated circuit device with bonding pad option and methodof executing bonding pad option | |
| JP2518253B2 (en) | Semiconductor integrated circuit and manufacturing method thereof | |
| JPH048949B2 (en) | ||
| JPS63283150A (en) | Integrated circuit | |
| JPH03228351A (en) | Semiconductor device | |
| JPH03201453A (en) | Semiconductor integrated circuit | |
| JP2740374B2 (en) | Semiconductor integrated circuit device | |
| JPH07182859A (en) | Semiconductor integrated circuit device | |
| JPH03178149A (en) | Semiconductor device | |
| JPH0416945B2 (en) | ||
| JPH02306650A (en) | Semiconductor device | |
| JPS6159865A (en) | Large-scale integrated circuit device | |
| JPH0445574A (en) | Master slice type semiconductor integrated circuit device | |
| JPS6028257A (en) | Integrated circuit | |
| JPS6126252B2 (en) | ||
| JPH05218318A (en) | Integrated circuit | |
| JPS5992538A (en) | Digital semiconductor integrated circuit device | |
| JP2000187987A (en) | Semiconductor integrated circuit device and electronic device, and manufacture of the electronic device | |
| JPH0445573A (en) | Master slice type semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020402 |