KR100738582B1 - Display device having Dual-Mode Interface - Google Patents

Display device having Dual-Mode Interface Download PDF

Info

Publication number
KR100738582B1
KR100738582B1 KR1020050090551A KR20050090551A KR100738582B1 KR 100738582 B1 KR100738582 B1 KR 100738582B1 KR 1020050090551 A KR1020050090551 A KR 1020050090551A KR 20050090551 A KR20050090551 A KR 20050090551A KR 100738582 B1 KR100738582 B1 KR 100738582B1
Authority
KR
South Korea
Prior art keywords
signal
unit
transmission method
signal transmission
data
Prior art date
Application number
KR1020050090551A
Other languages
Korean (ko)
Other versions
KR20070035771A (en
Inventor
정진원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050090551A priority Critical patent/KR100738582B1/en
Publication of KR20070035771A publication Critical patent/KR20070035771A/en
Application granted granted Critical
Publication of KR100738582B1 publication Critical patent/KR100738582B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 화면 표시(Display) 장치에 관한 것으로, 보다 상세하게는 듀얼 신호전송방식(Dual Mode)의 인터페이스(Interface)부를 갖는 화면 표시 장치를 제공한다. The present invention relates to a display device, and more particularly, to a screen display device having an interface unit of a dual signal transmission method.

본 발명에 의한 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치는 패널 구동부로 데이터 신호를 전송하는 데이터 정렬부, 상기 데이터 정렬부의 출력신호를 입력으로 하여, 제1 신호전송방식으로 처리하는 제1 버퍼부와 상기 데이터 정렬부의 출력신호를 입력으로 하여, 제2 신호전송방식으로 처리하는 제2 버퍼부를 포함하는 듀얼 신호전송방식의 인터페이스부 및 상기 듀얼 신호전송방식의 인터페이스부의 출력단과 연결된 패널 구동부를 포함하는 것을 특징으로 하는 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치이다.According to an aspect of the present invention, a screen display device having an interface unit of a dual signal transmission method includes a data alignment unit for transmitting a data signal to a panel driver and a first buffer configured to process an output signal of the data alignment unit as a first signal. And a panel driver connected to an output terminal of the dual signal transmission interface including a second buffer unit configured to process a second signal transmission method as an input signal and an output signal of the data alignment unit. It is a screen display device having an interface unit of the dual signal transmission method characterized in that.

인터페이스, 버퍼 IC(Buffer integrated circuit), 데이터 어레이져(Data arranger) Interface, Buffer Integrated Circuit (IC), Data Arranger

Description

듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치.{Display device having Dual-Mode Interface}Display device having a dual signal transmission interface unit. {Display device having Dual-Mode Interface}

도 1은 종래의 TTL 신호전송방식의 패널 인터페이스를 갖는 화면 표시 장치를 도시한 것이다.1 illustrates a screen display device having a panel interface of a conventional TTL signal transmission method.

도 2는 본 발명에 의한 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치의 일 실시예를 도시한 것이다.2 illustrates an embodiment of a screen display device having an interface unit of a dual signal transmission method according to the present invention.

도 3은 본 발명의 일 실시예로 도 2에서의 듀얼 신호전송방식의 인터페이스부를 더욱 상세하게 블럭화하여 도시한 것이다.FIG. 3 is a block diagram illustrating an interface unit of the dual signal transmission method of FIG. 2 in more detail according to an embodiment of the present invention.

도 4는 본 발명의 일 실시예로 두 가지 신호전송방식의 신호를 처리하는 두 개의 버퍼부가 하나의 I/O부를 공유하는 듀얼 신호전송방식의 인터페이스부를 도시한 것이다.4 illustrates an interface unit of a dual signal transmission method in which two buffer units processing two signal transmission signals share one I / O unit according to an embodiment of the present invention.

도 5는 본 발명에 의한 일 실시예로 듀얼 신호전송방식의 인터페이스부에 전환부가 포함된 것을 도시한 것이다.FIG. 5 is a diagram illustrating that a switching unit is included in an interface unit of a dual signal transmission method according to an embodiment of the present invention.

도 6은 전환부에 제어신호가 인가되는 것을 도시한 것이다.6 illustrates that a control signal is applied to the switching unit.

도 7은 전환부에 변환부가 포함된 것을 도시한 것이다.7 illustrates that a conversion unit is included in the switching unit.

도 8은 제1 신호전송방식과 제2 신호전송방식을 구체화하여 본 발명의 일 실시예를 설명하기 위한 것이다.8 illustrates an embodiment of the present invention by specifying a first signal transmission method and a second signal transmission method.

도 9는 본 발명의 일 실시예로 도 8의 데이터 정렬부와 듀얼 신호전송방식의 인터페이스가 원-칩화된 칩의 실제 레이아웃에 대한 것이다.FIG. 9 is a diagram illustrating an actual layout of a chip in which the data alignment unit of FIG. 8 and the interface of the dual signal transmission method of FIG. 8 are chipped.

최근 화면 표시(Display) 장치는 대형화되고, 제품의 정보 처리량이 갈수록 많아짐에 따라 더욱 빠른 정보처리속도이면서도 제품 가격 경쟁력을 획기적으로 개선할 수 있는 새로운 전송 기술에 대한 요구가 갈수록 높아지고 있다. Recently, as the display device becomes larger and the information throughput of the product increases, the demand for a new transmission technology that can significantly improve the product price competitiveness while increasing information processing speed is increasing.

종래의 화면 표시 장치의 인터페이스 특히, 패널의 인터페이스 신호처리 방식은 TTL(transistor-to-transistor)방식으로 신호의 스윙(swing)크기가 전원전압을 사용하므로, 패널이 대형화될 경우 데이터 노이즈(Data Noise)가 증대되어 시스템 특성이 악화 되었다.The interface of the conventional display device, in particular, the interface signal processing method of the panel is a transistor-to-transistor (TTL) method, so the swing size of the signal uses a power supply voltage. ), The system characteristics are deteriorated.

도 1은 종래의 TTL 방식의 패널 인터페이스 신호처리 방식을 도시한 것이다.1 illustrates a panel interface signal processing method of a conventional TTL method.

도 1에 도시된 바와 같이, 패널(Panel)(102)에 데이터 처리를 제어하는 데이터 정렬 보드(Data arranger board; DA Board)(101)가 위치하고, 데이터 정렬 보드(101) 위에 데이터 정렬 IC(Data arranger IC)(103) 와 버퍼 IC(Buffer IC)(106)가 위치한다. 데이터 구동부(X 보드; X Board)(105)는 전송된 데이터를 패널(102)에 전달한다.As shown in FIG. 1, a data arranger board (DA Board) 101 that controls data processing is located on a panel 102, and a data alignment IC (Data Alignment IC) is placed on the data sorter board 101. A arranger IC 103 and a buffer IC 106 are located. The data driver (X board) 105 transmits the transmitted data to the panel 102.

데이터 처리를 제어하는 데이터 정렬 IC(103)에서 데이터가 전송선(104)을 통해 버퍼 IC(106)로 전송되고, 버퍼 IC(106)는 데이터 구동부(X 보드)(105)에 데이터를 전송한다.In the data alignment IC 103 that controls data processing, data is transmitted to the buffer IC 106 via the transmission line 104, and the buffer IC 106 transfers the data to the data driver (X board) 105.

화면 표시 장치에서 일반적으로 사용되는 TTL 전송 방식은 신호의 스윙 크기가 전원전압을 사용하므로, 전송 속도가 느리며 전류 소모량이 많아진다. 특히, 고해상도 패널(102)일 경우에는 전송선로의 개수가 늘어나고, EMI특성이 나빠지며, 전력 소모가 높아지게 되어 발열량이 증가하게 되어 그에 따른 신뢰성이 더욱 악화 된다. In the TTL transmission method commonly used in the display device, since the swing size of the signal uses the power supply voltage, the transmission speed is slow and the current consumption increases. In particular, in the case of the high-resolution panel 102, the number of transmission lines is increased, EMI characteristics are deteriorated, power consumption is increased, and heat generation is increased, thereby deteriorating reliability.

따라서, 이러한 데이터(data)의 손실을 막기 위해 일반적으로 디스크릿 버퍼 IC(discrete buffer Integrated Circuit; 106)를 패널크기와 데이터전송량에 비례하여 사용하게 된다. Therefore, in order to prevent such data loss, a discrete buffer integrated circuit (106) is generally used in proportion to the panel size and the data transfer amount.

도 1에 도시된 바와 같이, 데이터 정렬 보드(101)의 구성 시 노이즈(Noise)를 개선하기 위해 버퍼 IC(106)를 패널크기에 비례하여 사용하면 보드 가격이 버퍼 IC(106)를 사용한 개수만큼 높아지게 되고 패널(102)의 실장 부피가 증가하는 문제점이 있다.As shown in FIG. 1, when the buffer IC 106 is used in proportion to the panel size in order to improve noise in the configuration of the data alignment board 101, the board price is as much as the number using the buffer IC 106. There is a problem that the height is increased and the mounting volume of the panel 102 is increased.

한편, RSDS(Reduce Swing Differential Signal) 표준 전송 방식은 기존의 TTL 전송 방식에 비해 전송선로의 개수를 ½로 줄이면서, 전압스윙 크기를 줄여 전송 속도를 2배로 향상시킬 수 있다.On the other hand, the RSDS (Reduce Swing Differential Signal) standard transmission method can reduce the number of transmission lines to ½ and reduce the voltage swing size, thereby doubling the transmission speed compared to the conventional TTL transmission method.

그러나, TTL 전송 방식과 RSDS 표준 전송 방식은 전송 방식이 서로 상이하기 때문에 생산되는 보드도 전송 방식에 따라 일치시켜야 하는 문제점이 있다.However, the TTL transmission method and the RSDS standard transmission method have a problem in that the produced boards must match according to the transmission method because the transmission methods are different from each other.

또한, TTL 전송 방식과 RSDS 표준 전송 방식의 2가지 전송방식을 모두 가능 하게 하기 위해 TTL 전송 방식과 RSDS 표준 전송 방식의 인터페이스를 각각 탑재하는 경우 패널의 실장 부피가 증가하는 문제점이 있다.In addition, there is a problem in that the mounting volume of the panel increases when the TTL transmission method and the RSDS standard transmission method are equipped with the interface of the TTL transmission method and the RSDS standard transmission method, respectively.

본 발명의 목적은 화면 표시 장치의 대형화에 따라 요구되는 반도체부품의 개수를 줄여 부피를 감소시키고 비용을 절감시키며 인터페이스 신호 전송에서 발생하는 EMI를 개선하여 신뢰성을 개선 시킨 인터페이스를 갖는 화면 표시 장치를 제공하는 것에 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a screen display device having an interface that improves reliability by reducing the number of semiconductor components required by the enlargement of the screen display device, thereby reducing volume, reducing costs, and improving EMI generated by interface signal transmission. It is in doing it.

본 발명의 다른 목적은 두 가지 이상의 전송방식에 대해 보드의 호환성(Compatibility)을 가진 인터페이스를 갖는 화면 표시 장치를 제공하는 것에 있다. Another object of the present invention is to provide a screen display device having an interface having compatibility of two or more boards.

본 발명의 또 다른 목적은 두 가지 이상의 전송방식에 대한 보드의 호환성을 위해 두 가지 이상의 전송방식을 함께 탑재하는 경우 인터페이스부의 부피를 감소시켜 데이터 정렬부와 하나의 칩에 원-칩화하여 전체의 칩의 면적을 줄일 수 있는 인터페이스를 갖는 화면 표시 장치를 제공하는 것에 있다.Another object of the present invention is to reduce the volume of the interface unit when the two or more transmission methods are mounted together for the compatibility of the boards for two or more transmission methods to reduce the volume of the interface unit and one-chip to one chip to the entire chip It is an object of the present invention to provide a screen display device having an interface capable of reducing the area of the substrate.

본 발명에 의한 듀얼 신호전송방식의 인터페이스를 갖는 화면 표시 장치는 패널구동부로 데이터 신호를 전송하는 데이터 정렬부, 상기 데이터 정렬부의 출력신호를 입력으로 하여, 제1 신호전송방식으로 처리하는 제1 버퍼부와 상기 데이터 정렬부의 출력신호를 입력으로 하여, 제2 신호전송방식으로 처리하는 제2 버퍼부를 포함하는 듀얼 신호전송방식의 인터페이스부 및 상기 듀얼 신호전송방식의 인터페 이스부의 출력단과 연결된 패널 구동부를 포함하는 것을 특징으로 하는 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치이다.A screen display device having a dual signal transmission interface according to the present invention includes a data alignment unit for transmitting a data signal to a panel driver and a first buffer for inputting an output signal of the data alignment unit as a first signal transmission method. And a panel driver connected to an output terminal of the dual signal transmission interface unit including a second buffer unit configured to process a second signal transmission method by inputting an output signal of the data alignment unit. It is a screen display device having an interface unit of a dual signal transmission method comprising a.

여기서, 바람직하게는 상기 제1 버퍼부와 제2 버퍼부가 I/O(Input/Output)부를 공유하는 것을 특징으로 하는 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치이다.Here, preferably, the first and second buffer units share an input / output (I / O) unit.

여기서, 바람직하게는 상기 데이터 정렬부의 출력신호를 입력 받아 상기 제1 신호전송방식의 신호와 상기 제2 신호전송방식의 신호로 출력하는 전환부를 포함하는 것을 특징으로 하는 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치이다.Here, preferably having a dual signal transmission interface unit comprising a switching unit for receiving the output signal of the data aligning unit and outputs the signal of the first signal transmission method and the signal of the second signal transmission method. It is a screen display device.

여기서, 바람직하게는 상기 전환부는 소정의 제어 신호에 의해 상기 제1 신호전송방식의 신호와 상기 제2 신호전송방식의 신호 중 어느 하나의 신호전송방식의 신호를 선택하여 출력하는 것을 특징으로 하는 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치이다.Here, preferably, the switching unit selects and outputs a signal of any one of the signal of the first signal transmission method and the signal of the second signal transmission method according to a predetermined control signal. A screen display device having an interface unit of a signal transmission method.

여기서, 바람직하게는 상기 전환부에는 상기 데이터 정렬부의 출력신호를 상기 제2 신호전송방식으로 전송되는 신호로 변환시키는 변환부를 포함하는 것을 특징으로 하는 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치이다.Here, preferably, the switching unit includes a conversion unit for converting the output signal of the data alignment unit into a signal transmitted in the second signal transmission method.

여기서, 바람직하게는 상기 변환부는 전위 변환기인 것을 특징으로 하는 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치이다.Preferably, the conversion unit is a screen display device having an interface unit of a dual signal transmission method, characterized in that the potential converter.

여기서, 바람직하게는 상기 제1 신호전송방식의 신호는 TTL(Transistor to transistor)전송방식의 신호이고, 상기 제2 신호전송방식의 신호는 RSDS(Reduce swing differential signal)전송방식의 신호인 것을 특징으로 하는 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치이다.Here, preferably, the signal of the first signal transmission method is a signal of a Transistor to Transistor (TTL) transmission method, and the signal of the second signal transmission method is a signal of a reduced swing differential signal (RSDS) transmission method. A screen display device having an interface unit of a dual signal transmission method.

여기서, 바람직하게는 상기 데이터 정렬부와 상기 듀얼 신호전송방식의 인터페이스부를 하나의 동일 물질 상에 구현하여 원-칩화 한 것을 특징으로 하는 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치이다.Here, preferably, the data aligning unit and the dual signal transmission interface unit are implemented on a single material, and the screen display device having a dual signal transmission interface unit, characterized in that the one-chip.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 의한 듀얼 신호전송방식의 인터페이스를 갖는 화면 표시 장치의 일 실시예를 개념적으로 도시한 것이다.2 conceptually illustrates an embodiment of a screen display device having an interface of a dual signal transmission method according to the present invention.

도 2에 도시된 바와 같이, 패널(202)에 데이터 처리를 제어하는 데이터 정렬부 보드(Data arranger board; DA Board)(201)가 위치하고, 데이터 정렬부 보드(201) 위에 데이터 정렬(Data arranger; DA)부 IC(203) 와 인터페이스부 (TTL/RSDS Buffer)(206)가 위치한다.데이터 구동부(X 보드; X Board)(205)는 전송된 데이터를 패널(202)에 전달한다.As shown in FIG. 2, a data arranger board (DA Board) 201 for controlling data processing is located on the panel 202, and a data arranger is arranged on the data arranger board 201. The DA unit IC 203 and the interface unit (TTL / RSDS Buffer) 206 are located. The data driver (X board) 205 transfers the transmitted data to the panel 202.

데이터 처리를 제어하는 데이터 정렬부 IC(203)에서 데이터가 인터페이스부(206)에 전달되어 전송선(204)을 통해 데이터 구동부(X 보드)(205)에 전송되고, 데이터 구동부(X 보드)(205)는 데이터를 패널(202)에 전달한다.In the data alignment unit IC 203 controlling data processing, data is transferred to the interface unit 206 and transmitted to the data driver (X board) 205 through the transmission line 204, and the data driver (X board) 205. Transmits data to panel 202.

데이터 정렬부 IC(203)에서 출력된 데이터는 인터페이스부(206)에 입력되고, 인터페이스부(206)의 출력은 데이터 구동부(X 보드)(205)에 입력된다.The data output from the data alignment unit IC 203 is input to the interface unit 206, and the output of the interface unit 206 is input to the data driver (X board) 205.

도 2에 도시된 바와 같이, 본 발명의 일 실시예에서는 도 1에서의 디스크릿 버퍼IC(106)가 제거되고, 인터페이스부(206)가 그 기능을 대신하고 있다.As shown in FIG. 2, in one embodiment of the present invention, the diskette buffer IC 106 in FIG. 1 is removed, and the interface unit 206 takes over its function.

인터페이스부(206)는 TTL 전송 방식과 RSDS 표준 전송 방식에서 사용되는 버퍼가 함께 포함된다.The interface unit 206 includes a buffer used in the TTL transmission method and the RSDS standard transmission method.

도 3은 본 발명의 일 실시예로 도 2에서의 듀얼 신호전송방식의 인터페이스부(206)를 더욱 상세하게 블럭화하여 도시한 것이다.FIG. 3 is a block diagram illustrating in detail an exemplary embodiment of the dual signal transmission interface unit 206 of FIG. 2.

본 발명에 의한 일 실시예에 의한 인터페이스부(302)는 제1 버퍼부(305), 제1 I/O부(306), 제2 버퍼부(304) 및 제2 I/O부(307)를 포함한다.The interface unit 302 according to an embodiment of the present invention includes a first buffer unit 305, a first I / O unit 306, a second buffer unit 304, and a second I / O unit 307. It includes.

도 3에 도시된 바와 같이, 데이터 정렬부(301)에서 출력된 데이터는 인터페이스부(302)로 입력된다.As shown in FIG. 3, data output from the data alignment unit 301 is input to the interface unit 302.

인터페이스부(302)로 입력된 데이터는 제1 버퍼부(305)와 제2 버퍼부(304)에 입력된다. 제1 버퍼부(305)는 제1 신호전송방식의 신호를 처리하고, 제2 버퍼부(304)는 제2 신호전송방식의 신호를 처리한다. 제1 I/O부(306)는 제1 버퍼부(305)의 출력을 입력받아 데이터 구동부(303)로 전송한다. 제2 I/O부(307)는 제2 버퍼부(304)의 출력을 입력받아 데이터 구동부(303)로 전송한다.Data input to the interface unit 302 is input to the first buffer unit 305 and the second buffer unit 304. The first buffer unit 305 processes the signal of the first signal transmission method, and the second buffer unit 304 processes the signal of the second signal transmission method. The first I / O unit 306 receives the output of the first buffer unit 305 and transmits it to the data driver 303. The second I / O unit 307 receives the output of the second buffer unit 304 and transmits it to the data driver 303.

제1 신호전송방식의 신호가 전달되는 경우에는 제1 버퍼부(305)로 데이터가 전송되고, 제1 I/O부(306)를 통하여 데이터 구동부(303)에 데이터를 전송한다. 이때, 제2 신호전송방식의 신호를 처리하는 제2 버퍼부(304)는 동작하지 않으며, 바람직하게는 제2 버퍼부(304)가 션트 다운(shunt down)되어 제1 신호전송방식의 신 호 레벨(Level)에서의 부하(Load)특성에 영향이 없도록 한다.When a signal of the first signal transmission method is transmitted, data is transmitted to the first buffer unit 305, and the data is transmitted to the data driver 303 through the first I / O unit 306. At this time, the second buffer unit 304 which processes the signal of the second signal transmission method does not operate. Preferably, the second buffer unit 304 is shunted down to shunt down the signal of the first signal transmission method. Do not affect the load characteristics at the level.

제2 신호전송방식의 신호가 전달되는 경우에는 제2 버퍼부(304)에 데이터가 전송되어 제2 I/O부(307)를 통하여 데이터 구동부(303)에 데이터를 전송한다. 이때, 제1 신호전송방식의 신호를 처리하는 제1 버퍼부(305)는 동작하지 않으며, 바람직하게는 제1 버퍼부(305)가 하이 임피던스(High impedance) 상태가 되어 제2 버퍼부(304)가 동작할 수 있도록 한다. 제2 버퍼부(304)가 동작하면 제2 신호전송방식의 스위레벨(Swing level)로 신호를 전송하게 한다.When a signal of the second signal transmission method is transmitted, data is transmitted to the second buffer unit 304 to transmit data to the data driver 303 through the second I / O unit 307. At this time, the first buffer unit 305 that processes the signal of the first signal transmission method does not operate. Preferably, the first buffer unit 305 is in a high impedance state and the second buffer unit 304 is in a high impedance state. To work). When the second buffer unit 304 operates, the second buffer unit 304 transmits a signal at a swing level of the second signal transmission method.

이렇게 구성함으로써 2 가지의 신호전송방식의 데이터 신호를 처리할 수 있어 2 가지의 신호전송방식에 대한 보드의 호환성(Compatibility)을 가진 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치를 구현하게 된다.In this configuration, data signals of two signal transmission methods can be processed, thereby implementing a screen display device having a dual signal transmission interface unit having compatibility of the boards for the two signal transmission methods.

도 4는 본 발명의 일 실시예로 두 가지 신호전송방식의 신호를 처리하는 버퍼부(404,405)가 하나의 I/O부(406)를 공유하는 듀얼 신호전송방식의 인터페이스부(402)를 도시한 것이다.4 is a diagram illustrating a dual signal transmission interface unit 402 in which buffer units 404 and 405 for processing two types of signal transmissions share one I / O unit 406 according to an embodiment of the present invention. It is.

도 4는 도 3에서의 제2 I/O부(307)가 제1 버퍼부(305)의 I/O부인 제1 I/O부(306)에 포함된 것이다.4 illustrates that the second I / O unit 307 of FIG. 3 is included in the first I / O unit 306 which is an I / O unit of the first buffer unit 305.

도 4에서 실질적으로는 제2 버퍼부(405)의 I/O부(406)가 제1 버퍼부(404)의 I/O부를 공유한다.In FIG. 4, the I / O portion 406 of the second buffer portion 405 substantially shares the I / O portion of the first buffer portion 404.

이렇게 구성함으로써, 2 가지 신호전송방식의 신호를 처리하기 위한 각각의 버퍼에 대한 각각의 I/O부를 따로 둘 필요가 없어, 회로의 I/O단자가 줄어들 수 있 게 되어 전체 칩(Chip)의 크기를 줄이고, 칩 제작시에도 패드(Pad)의 개수를 줄일 수 있게 되어 페키지(Package)비용을 줄일 수 있다.In this way, there is no need to set a separate I / O section for each buffer for processing signals of two signal transmission methods, and the I / O terminal of the circuit can be reduced, thereby reducing the overall chip size. The size can be reduced, and the number of pads can be reduced even during chip manufacturing, thereby reducing package cost.

도 5는 본 발명에 의한 일 실시예로 듀얼 신호전송방식의 인터페이스부(502)에 전환부(507)가 포함된 것을 도시한 것이다.FIG. 5 illustrates that the switching unit 507 is included in the interface unit 502 of the dual signal transmission method according to an exemplary embodiment of the present invention.

도 5에서의 전환부(507)는 데이터 정렬부(501)의 출력신호를 입력 받아 제1 버퍼부(505)와 제2 버퍼부(504)에 신호를 전달한다. 전술한 바와 같이 제1 버퍼부(505)는 제1 신호전송방식의 신호를 처리하고, 제2 버퍼부(504)는 제2 신호전송방식의 신호를 처리한다.In FIG. 5, the switching unit 507 receives the output signal of the data alignment unit 501 and transfers the signal to the first buffer unit 505 and the second buffer unit 504. As described above, the first buffer unit 505 processes the signal of the first signal transmission method, and the second buffer unit 504 processes the signal of the second signal transmission method.

전환부(507)는 제1 버퍼부(505)에 제1 신호전송방식의 신호가 입력되도록 하고, 제2 버퍼부(504)에 제2 신호전송방식의 신호가 입력되도록 한다.The switching unit 507 allows a signal of a first signal transmission method to be input to the first buffer unit 505, and a signal of a second signal transmission method to be input to the second buffer unit 504.

도 6 내지 도 8은 도 5에서의 전환부(507)를 설명하기 위하여 도시한 것이다.6 to 8 illustrate the switching unit 507 of FIG. 5.

도 6은 전환부(607)에 제어신호(Consig.)가 인가되는 것을 도시한 것이다.6 illustrates that the control signal Consig. Is applied to the switching unit 607.

도 6에서 전환부(607)는 데이터 정렬부(601)로부터 인터페이스부(602)에 입력된 데이터를 제1 신호전송방식에 의해 제1 버퍼부(605)로 전송할 것인지, 제2 신호전송방식에 의해 제2 버퍼부(604)로 전송할 것인지에 대한 제어신호(Consig.)를 받아 대응하는 신호전송 방식으로 제1 버퍼부(605)와 제2 버퍼부(606) 중 어느 하나의 버퍼부로 데이터를 전송한다.In FIG. 6, the switching unit 607 transmits data input from the data arranging unit 601 to the interface unit 602 to the first buffer unit 605 by the first signal transmission method. Receives a control signal (Consig.) Indicating whether or not to transmit to the second buffer unit 604 by using the corresponding signal transmission method and transmits data to any one of the first buffer unit 605 and the second buffer unit 606. do.

도 7은 전환부(707)에 변환부(708)가 포함된 것을 도시한 것이다.FIG. 7 illustrates that the conversion unit 708 is included in the conversion unit 707.

도 7에서 전환부(707)에는 변환부(708)가 포함된다. 데이터 정렬부(701)의 데이터 신호가 인터페이스부(702)에 입력된다. 인터페이스부(702)에 입력된 데이터 신호는 전환부(707)에 입력된다. 전환부(707)에 입력된 데이터 신호가 제2 버퍼부(704)에 인가될 때에는 변환부(708)를 경유하고, 제1 버퍼부(705)에 인가될 때에는 변환부(704)를 경유하지 않는다.In FIG. 7, the switching unit 707 includes a conversion unit 708. The data signal of the data alignment unit 701 is input to the interface unit 702. The data signal input to the interface unit 702 is input to the switching unit 707. When the data signal input to the switching unit 707 is applied to the second buffer unit 704, it passes through the conversion unit 708, and when it is applied to the first buffer unit 705, it does not pass through the conversion unit 704. Do not.

이러한 변환부(708)는 전위 변환기일 수 있으며, 전위 변환기인 경우에는 데이터 정렬부(701)의 데이터 신호의 전위를 변환하여 제2 버퍼부(704)에 입력시킨다.The converter 708 may be a potential converter, and in the case of the potential converter, the potential of the data signal of the data alignment unit 701 is converted and input to the second buffer unit 704.

도 8은 제1 신호전송방식과 제2 신호전송방식을 구체화하여 본 발명의 일 실시예를 설명하기 위한 것이다.8 illustrates an embodiment of the present invention by specifying a first signal transmission method and a second signal transmission method.

TTL 신호전송방식으로 신호는 스윙(swing)크기가 전원전압을 사용한다. 이러한 TTL 신호전송방식의 신호는 패널이 대형화될 경우 데이터 노이즈(Data Noise)가 증대되어 시스템 특성이 악화 되어, 전술한 바와 같이 디스크릿 버퍼 IC를 사용한다.In TTL signal transmission, the signal uses swing voltage of supply voltage. When the panel of the TTL signal transmission system increases in size, data noise increases and system characteristics deteriorate. Thus, a diskette buffer IC is used as described above.

한편, RSDS 신호전송은 기존의 TTL 전송 방식에 비해 전송선로의 개수를 ½로 줄이면서, 전압스윙 크기를 줄여 전송 속도를 2배로 향상시킬 수 있다.On the other hand, RSDS signal transmission can double the transmission speed by reducing the voltage swing size while reducing the number of transmission lines to ½ compared to the conventional TTL transmission method.

도 8에서 TTL 버퍼부(805)는 제1 버퍼부를 의미하고, RSDS 버퍼부(804)는 제 2 버퍼부를 의미한다. 전위 변환기(808)는 변환부를 의미한다.In FIG. 8, the TTL buffer unit 805 means the first buffer unit, and the RSDS buffer unit 804 means the second buffer unit. The potential converter 808 means a converter.

또한, TTL 버퍼부(303)의 I/O부는 RSDS 신호전송방식의 I/O부를 공유한다. In addition, the I / O section of the TTL buffer section 303 shares the I / O section of the RSDS signal transmission method.

일반적으로, 데이터 정렬부(801)의 데이터 신호는 1.8V 의 전압이고 RSDS 신호전송방식에서 RSDS 버퍼부(804)로의 입력신호는 3.3V 이기 때문에 데이터 정렬부(801)의 출력신호를 3.3V로 변환하기 위한 전위 변환기(808)가 포함된다.In general, since the data signal of the data alignment unit 801 is a voltage of 1.8V and the input signal to the RSDS buffer unit 804 in the RSDS signal transmission method is 3.3V, the output signal of the data alignment unit 801 is 3.3V. A potential converter 808 for converting is included.

도 9는 본 발명의 일 실시예로 도 8의 데이터 정렬부(801)와 듀얼 신호전송방식의 인터페이스(802)가 원-칩화된 칩(809)의 실제 레이아웃에 대한 것이다.FIG. 9 illustrates an actual layout of a chip 809 in which the data aligning unit 801 and the dual signal transmission interface 802 of FIG. 8 are chipped in one embodiment of the present invention.

하나의 칩(Chip)에 RSDS 신호전송방식 및 TTL 신호전송방식을 모두 가능하게하여 두 가지의 전송 방식의 혼용이 가능하며, RSDS 신호전송방식에 의한 데이터 구동부(X 보드)(803)와 TTL 신호전송방식에 의한 데이터 구동부(X 보드)(803)에 모두 사용할 수 있어 호환성(Compatibility)을 증대시킬 수 있다.The RSDS signal transmission method and the TTL signal transmission method can be used in one chip, and the two transmission methods can be mixed, and the data driver (X board) 803 and the TTL signal using the RSDS signal transmission method can be used. It can be used for both the data driver (X board) 803 by the transmission method, and the compatibility can be increased.

한편, RSDS 버퍼부(902)와 TTL 버퍼부(901)이 공통의 I/O부를 공유함으로써 전체 칩의 레이아웃에서 차지하는 면적을 도 9의 실선으로 구획되어진 부분(903)만큼 줄이게 되었다. 실제적으로 구현된 바에 의하면, 도 8의 RSDS 버퍼부(804)가 TTL 버퍼부(805)의 I/O부(806)를 공유함으로써 도 9의 전체 칩의 레이아웃(Layout) 사이즈를 줄여 칩 전체의 면적을 약 30%이상을 줄일 수 있다. On the other hand, the RSDS buffer portion 902 and the TTL buffer portion 901 share a common I / O portion, thereby reducing the area occupied in the layout of the entire chip by the portion 903 divided by the solid line in FIG. In practice, the RSDS buffer unit 804 of FIG. 8 shares the I / O unit 806 of the TTL buffer unit 805, thereby reducing the layout size of the entire chip of FIG. The area can be reduced by more than 30%.

도 9의 레이아웃은 본 발명에 의해 실제로 구현된 레이아웃이며, 실선으로 구획되어진 부분(903)은 RSDS 버퍼부(902)가 TTL 버퍼부(901)의 I/O부를 공유함으로써 전체 칩의 레이아웃(Layout) 사이즈가 줄어든 부분을 나타낸다.The layout of FIG. 9 is a layout actually implemented by the present invention, and the portion 903 divided by a solid line shows the layout of the entire chip by RSDS buffer unit 902 sharing the I / O unit of TTL buffer unit 901. ) Indicates the reduced size.

본 발명의 의해 화면 표시 장치의 대형화에 따라 요구되는 반도체부품의 개수를 줄여 부피를 감소시키고 비용을 절감시키며 인터페이스 신호 전송에서 발생하는 EMI를 개선하여 신뢰성을 개선시키게 된다.According to the present invention, as the size of the screen display device increases, the number of semiconductor components required is reduced, thereby reducing volume, reducing costs, and improving reliability by improving EMI generated in interface signal transmission.

또한, 본 발명에 의해 두 가지 이상의 전송방식에 대해 보드의 호환성을 가지게 된다.In addition, the present invention provides board compatibility for two or more transmission methods.

또한, 본 발명에 의해 두 가지 이상의 인터페이스에 대한 I/O부를 공유한 인터페이스부과 데이터 정렬부를 원-칩화하여 전체의 칩의 면적을 줄일 수 있다. In addition, according to the present invention, the area of the entire chip can be reduced by one-chip forming an interface unit and a data alignment unit that share I / O units for two or more interfaces.

Claims (8)

패널 구동부로 데이터 신호를 전송하는 데이터 정렬부;A data alignment unit for transmitting a data signal to the panel driver; 상기 데이터 정렬부의 출력신호를 입력으로 하여, 제1 신호전송방식으로 처리하는 제1 버퍼부와 상기 데이터 정렬부의 출력신호를 입력으로 하여, 제2 신호전송방식으로 처리하는 제2 버퍼부를 포함하는 듀얼 신호전송방식의 인터페이스부; 및A dual buffer including a first buffer unit for inputting an output signal of the data alignment unit and processing the first signal transmission method and a second buffer unit for processing the second signal transmission method with the output signal of the data alignment unit as an input; An interface unit of a signal transmission method; And 상기 듀얼 신호전송방식의 인터페이스부의 출력단과 연결된 패널 구동부를 포함하고,It includes a panel driver connected to the output terminal of the dual signal transmission interface, 상기 데이터 정렬부와 상기 듀얼 신호전송방식의 인터페이스부를 하나의 동일 기판 상에 구현하여 원-칩화 한 것을 특징으로 하는, 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치.And the data alignment unit and the dual signal transmission interface unit are implemented on a single substrate to form one-chip. 제1 항에 있어서,According to claim 1, 상기 제1 버퍼부와 제2 버퍼부가 I/O(Input/Output)부를 공유하는 것을 특징으로 하는, 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치.And the first buffer unit and the second buffer unit share an input / output (I / O) unit. 제1 항에 있어서,According to claim 1, 상기 데이터 정렬부의 출력신호를 입력 받아 상기 제1 신호전송방식의 신호와 상기 제2 신호전송방식의 신호로 출력하는 전환부를 포함하는 것을 특징으로 하 는, 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치.And a switching unit for receiving the output signal of the data alignment unit and outputting the signal of the first signal transmission method and the signal of the second signal transmission method. . 제3 항에 있어서,The method of claim 3, wherein 상기 전환부는 소정의 제어 신호에 의해 상기 제1 신호전송방식의 신호와 상기 제2 신호전송방식의 신호 중 어느 하나의 신호전송방식의 신호를 선택하여 출력하는 것을 특징으로 하는, 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치.The switching unit selects and outputs a signal of any one of the first signal transmission method and the signal of the second signal transmission method according to a predetermined control signal, the dual signal transmission method of the A screen display device having an interface portion. 제3 항에 있어서,The method of claim 3, wherein 상기 전환부에는 상기 데이터 정렬부의 출력신호를 상기 제2 신호전송방식으로 전송되는 신호로 변환시키는 변환부를 포함하는 것을 특징으로 하는, 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치.And the conversion unit includes a conversion unit for converting the output signal of the data alignment unit into a signal transmitted by the second signal transmission method. 제5 항에 있어서,The method of claim 5, 상기 변환부는 전위 변환기인 것을 특징으로 하는, 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치.And the conversion unit is a potential converter. 제1 항에 있어서,According to claim 1, 상기 제1 신호전송방식의 신호는 TTL(Transistor to transistor)전송방식의 신호이고, 상기 제2 신호전송방식의 신호는 RSDS(Reduce swing differential signal)전송방식의 신호인 것을 특징으로 하는, 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치.The signal of the first signal transmission method is a signal of the Transistor to Transistor (TTL) transmission method, the signal of the second signal transmission method is a signal of the reduced swing differential signal (RSDS) transmission method, dual signal transmission A screen display device having a type interface unit. 삭제delete
KR1020050090551A 2005-09-28 2005-09-28 Display device having Dual-Mode Interface KR100738582B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050090551A KR100738582B1 (en) 2005-09-28 2005-09-28 Display device having Dual-Mode Interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050090551A KR100738582B1 (en) 2005-09-28 2005-09-28 Display device having Dual-Mode Interface

Publications (2)

Publication Number Publication Date
KR20070035771A KR20070035771A (en) 2007-04-02
KR100738582B1 true KR100738582B1 (en) 2007-07-11

Family

ID=38158238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090551A KR100738582B1 (en) 2005-09-28 2005-09-28 Display device having Dual-Mode Interface

Country Status (1)

Country Link
KR (1) KR100738582B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005043769A1 (en) 2003-10-28 2005-05-12 Via Technologies, Inc. Combined transmitter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005043769A1 (en) 2003-10-28 2005-05-12 Via Technologies, Inc. Combined transmitter

Also Published As

Publication number Publication date
KR20070035771A (en) 2007-04-02

Similar Documents

Publication Publication Date Title
US6724237B2 (en) Semiconductor integrated circuit for multi-chip package with means to optimize internal drive capacity
US7940086B2 (en) Interface circuit that can switch between single-ended transmission and differential transmission
US8139016B2 (en) Method for improving the EMI performance of an LCD device
US6756803B2 (en) Semiconductor device downsizing its built-in driver
US6459417B1 (en) Display driving device and liquid crystal module using the same
KR100756094B1 (en) Arrangement for the transmission of signals between a data processing unit and a functional unit
KR100448901B1 (en) Layout for semiconductor integrated circuit having on-chip determination
KR20030024890A (en) Method and apparatus for combining architectures with logic option
US20030074510A1 (en) Method and apparatus for sharing signal pins on an interface between a system controller and peripheral integrated circuits
KR100738582B1 (en) Display device having Dual-Mode Interface
US20190181865A1 (en) Flexible transmitter circuitry for integrated circuits
KR100400313B1 (en) Data I/O circuit of semiconductor memory device
US20110128042A1 (en) Universal IO Unit, Associated Apparatus and Method
US6192437B1 (en) Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals
US6646952B2 (en) Semiconductor circuit and semiconductor device
US20060095645A1 (en) Multi-function chipset and related method
JP2000182371A (en) Semiconductor memory device
KR100253012B1 (en) Semiconductor memory device
JP2003123475A (en) Device connecting processor to memory element and memory element
KR100757432B1 (en) Differential signal reciever for display panel controller
JPH03147351A (en) Integrated circuit package
US7080180B2 (en) Module for insertion into a device and rear panel for insertion into modules
JP3465481B2 (en) Programmable logic device
KR100622873B1 (en) Digital system
JP2000031388A (en) Integrated circuit device and ic package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee