JP2587804B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2587804B2
JP2587804B2 JP62201321A JP20132187A JP2587804B2 JP 2587804 B2 JP2587804 B2 JP 2587804B2 JP 62201321 A JP62201321 A JP 62201321A JP 20132187 A JP20132187 A JP 20132187A JP 2587804 B2 JP2587804 B2 JP 2587804B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
semiconductor element
electrically connected
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62201321A
Other languages
Japanese (ja)
Other versions
JPS6444027A (en
Inventor
文雄 宮川
敏一 竹之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP62201321A priority Critical patent/JP2587804B2/en
Publication of JPS6444027A publication Critical patent/JPS6444027A/en
Application granted granted Critical
Publication of JP2587804B2 publication Critical patent/JP2587804B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、試験用、多種少量生産用等の半導体素子を
収納した半導体装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device containing semiconductor elements for testing, for producing various kinds in small quantities, and the like.

[従来の技術] 従来より、第5図に示したような、樹脂、セラミック
等からなるパッケージ1に半導体素子2を収納した半導
体装置がある。
[Prior Art] Conventionally, there is a semiconductor device in which a semiconductor element 2 is housed in a package 1 made of resin, ceramic, or the like as shown in FIG.

この半導体装置においては、半導体素子2の表面周囲
に設けられた電源電極、グランド電極、信号電極等の電
極3の配列位置が、半導体素子2の種類によって、種々
に異なっている。
In this semiconductor device, the arrangement positions of the electrodes 3 such as a power supply electrode, a ground electrode, and a signal electrode provided around the surface of the semiconductor element 2 are variously different depending on the type of the semiconductor element 2.

この半導体装置を一定規格に統一された配線回路を持
つプリント基板等に実装する場合には、そのプリント基
板等の配線回路の電源端子、グランド端子、信号端子等
の端子の配列位置に合わせて、パッケージ1に収納した
半導体素子2の電源電極、グランド電極、信号電極等の
所定電極3を該電極から離れたパッケージ1内部の所望
のインナーリード5bに長いワイヤ6で電気的に接続する
必要がある。そして、その所望のインナーリード5bに連
なるパッケージ1外部に突出した所望のアウターリード
5aを、プリント基板等の配線回路の電源端子、グランド
端子、信号端子等の所定端子に電気的に接続する必要が
ある。
When this semiconductor device is mounted on a printed circuit board or the like having a wiring circuit standardized to a certain standard, a power supply terminal, a ground terminal, a signal terminal, and other terminals of the wiring circuit on the printed circuit board are arranged in accordance with an arrangement position of the terminals. It is necessary to electrically connect predetermined electrodes 3 such as a power supply electrode, a ground electrode, and a signal electrode of the semiconductor element 2 housed in the package 1 to a desired inner lead 5b inside the package 1 away from the electrodes by a long wire 6. . Then, a desired outer lead projecting outside the package 1 connected to the desired inner lead 5b
It is necessary to electrically connect 5a to predetermined terminals such as a power terminal, a ground terminal, and a signal terminal of a wiring circuit such as a printed circuit board.

ところで、このようにして、半導体素子の所定電極3
を該電極から離れた所望のインナーリード5bに長いワイ
ヤ6aで電気的に接続して、半導体装置を形成したとする
と、第5図に破線で示したように、その長いワイヤ6a
が、同じ半導体素子の他の電極3と該電極近傍のインナ
ーリード5bと電気的に接続するためのワイヤ6とクロス
した状態となって、両ワイヤ6a、6が相互接触して電気
的に短絡してしまう。
By the way, in this way, the predetermined electrode 3 of the semiconductor element is
Is electrically connected to a desired inner lead 5b distant from the electrode by a long wire 6a to form a semiconductor device. As shown by a broken line in FIG. 5, the long wire 6a
Is crossed with the wire 6 for electrically connecting the other electrode 3 of the same semiconductor element and the inner lead 5b near the electrode, and the wires 6a and 6 are in contact with each other and are electrically short-circuited. Resulting in.

従って、このようなワイヤ6a、6の相互接触を防ぐた
めに、従来の半導体装置においては、第5図に示したよ
うに、半導体素子の電極3を、該電極近傍のインナーリ
ード5bに短尺のワイヤ6等で電気的に接続するしかなか
った。
Therefore, in order to prevent such mutual contact of the wires 6a and 6, in the conventional semiconductor device, as shown in FIG. 5, the electrode 3 of the semiconductor element is connected to the inner lead 5b near the electrode by a short wire. It had to be electrically connected at 6 mag.

そのため、従来の半導体装置をプリント基板等に実装
する場合においては、パッケージ1に収納する半導体素
子2の表面周囲の電源電極、グランド電極、信号電極等
の電極3の配列位置が変わる度毎に、それに合わせて、
半導体素子の電極3のその近傍のワイヤ6で電気的に接
続するインナーリード5bに連なるアウターリード5aを電
気的に接続するプリント基板等の配線回路の電源端子、
グランド端子、信号端子等の端子の配列位置を変更しな
ければならなかった。
Therefore, when the conventional semiconductor device is mounted on a printed board or the like, every time the arrangement position of the electrodes 3 such as the power supply electrode, the ground electrode, and the signal electrode around the surface of the semiconductor element 2 housed in the package 1 changes, According to that,
A power supply terminal of a wiring circuit such as a printed circuit board for electrically connecting outer leads 5a connected to inner leads 5b electrically connected to wires 6 near the electrodes 3 of the semiconductor element,
The arrangement position of the terminals such as the ground terminal and the signal terminal had to be changed.

[発明が解決しようとする問題点] しかしながら、半導体素子2の表面周囲の電源電極、
グランド電極、信号電極等の電極3の配列位置が変わる
度毎に、それに合わせて、半導体装置を実装するプリン
ト基板等の配線回路の電源端子、グランド端子、信号端
子等の端子の配列位置を変更することは、プリント基板
等の配線回路の規格化、統一化の妨げとなって、プリン
ト基板等の形成作業を手数のかかる困難なものとした。
[Problems to be Solved by the Invention] However, power supply electrodes around the surface of the semiconductor element 2,
Every time the arrangement position of the electrodes 3 such as the ground electrode and the signal electrode is changed, the arrangement position of the terminals such as the power supply terminal, the ground terminal, and the signal terminal of the wiring circuit such as the printed circuit board on which the semiconductor device is mounted is changed accordingly. Doing so hinders the standardization and unification of wiring circuits such as a printed circuit board, and makes the work of forming the printed circuit board and the like troublesome and time-consuming.

このことは特に、電源電極、グランド電極、信号電極
等の電極3の配列位置が種々に異なる試験用、多種少量
生産用等の半導体素子2を収納した半導体装置をプリン
ト基板等に実装して、多種電子機器を形成する場合に顕
著に痛感された。
This is particularly true by mounting a semiconductor device on which a semiconductor element 2 for testing, in which various arrangement positions of the electrodes 3 such as a power supply electrode, a ground electrode, and a signal electrode are variously varied, and for producing various kinds in small quantities, on a printed circuit board or the like, When a variety of electronic devices were formed, the pain was remarkably felt.

本発明は、このような問題点を解消するためになされ
たもので、パッケージに収納した半導体素子の電源電
極、グランド電極、信号電極等の所定電極と該電極から
離れたパッケージ内部の所望のインナーリードとを容易
かつ自在に電気的に接続できる半導体装置であって、そ
の半導体素子の所定電極と該電極から離れた所望のイン
ナーリードとを電気的に接続するためのワイヤが、同じ
半導体素子の他の電極と該電極近傍のインナーリードと
を電気的に接続するためのワイヤとクロスした状態とな
って、両ワイヤが相互接触する虞のない半導体装置を提
供することを目的としている。
The present invention has been made in order to solve such a problem, and a predetermined electrode such as a power supply electrode, a ground electrode, and a signal electrode of a semiconductor element housed in a package and a desired inner part in the package away from the electrode are provided. A semiconductor device capable of easily and freely electrically connecting a lead, wherein a wire for electrically connecting a predetermined electrode of the semiconductor element and a desired inner lead remote from the electrode is formed of the same semiconductor element. It is an object of the present invention to provide a semiconductor device in which there is no possibility that both wires will cross each other when they cross a wire for electrically connecting another electrode to an inner lead near the electrode.

[問題点を解決するための手段] 上記目的を達成するために、本発明の半導体装置は、
パッケージに収納した半導体素子の周囲に前記素子の電
極と電気的に接続するための複数本のインナーリードが
並べて備えられた半導体装置において、前記素子の所定
電極近傍のインナーリードと、所望のインナーリードと
を、前記複数本のインナーリードの中途部上に亙って絶
縁性フィルムを介して備えた回路パターンにより電気的
に接続すると共に、前記素子の所定電極を、該電極近傍
の前記回路パターンに電気的に接続されたインナーリー
ドの内端にワイヤで電気的に接続したことを特徴として
いる。
[Means for Solving the Problems] In order to achieve the above object, a semiconductor device of the present invention comprises:
In a semiconductor device having a plurality of inner leads arranged side by side around a semiconductor element housed in a package and electrically connected to electrodes of the element, an inner lead near a predetermined electrode of the element and a desired inner lead are provided. Are electrically connected to each other by a circuit pattern provided on an intermediate portion of the plurality of inner leads via an insulating film, and a predetermined electrode of the element is connected to the circuit pattern near the electrode. The inner leads of the electrically connected inner leads are electrically connected by wires.

本発明の半導体装置においては、絶縁性フィルムに設
けた透孔内に露出したインナーリードを回路パターンに
電気的に接続した構造としても良い。
The semiconductor device of the present invention may have a structure in which the inner leads exposed in the through holes provided in the insulating film are electrically connected to the circuit pattern.

また、回路パターンは、レジスタ、キャパシタ、イン
ダクタ等の回路素子を備えたものとしても良い。
Further, the circuit pattern may include a circuit element such as a resistor, a capacitor, and an inductor.

[作用] 本発明の半導体装置においては、半導体素子の所定電
極を、該電極近傍の回路パターンに電気的に接続された
インナーリードの内端に、短尺のワイヤを介して、距離
短く電気的に接続できる。それと共に、その半導体素子
の所定電極を電気的に接続したインナーリードを、該イ
ンナーリード近くの回路パターンに短尺のワイヤ等を介
して距離短く電気的に接続できる。さらに、半導体素子
の所定電極から離れた所望のインナーリードを、該イン
ナーリード近くの回路パターンに短尺のワイヤ等を介し
て距離短く電気的に接続できる。そして、半導体素子の
所定電極を、該電極から離れた所望のインナーリード
に、半導体素子の所定電極近傍のインナーリード、回路
パターン及び複数本の短尺のワイヤ等を介して、電気的
に接続できる。
[Operation] In the semiconductor device of the present invention, the predetermined electrode of the semiconductor element is electrically connected to the inner end of the inner lead, which is electrically connected to the circuit pattern near the electrode, through a short wire via a short wire. Can connect. At the same time, an inner lead electrically connected to a predetermined electrode of the semiconductor element can be electrically connected to a circuit pattern near the inner lead for a short distance via a short wire or the like. Furthermore, a desired inner lead separated from a predetermined electrode of the semiconductor element can be electrically connected to a circuit pattern near the inner lead via a short wire or the like for a short distance. Then, a predetermined electrode of the semiconductor element can be electrically connected to a desired inner lead remote from the electrode via an inner lead near the predetermined electrode of the semiconductor element, a circuit pattern, a plurality of short wires, and the like.

その結果、半導体素子の所定電極を該電極から離れた
所望のインナーリードに電気的に接続するためのワイヤ
が長尺化して、該ワイヤが半導体素子の他の電極と該電
極近傍のインナーリードの内端とを電気的に接続するた
めのワイヤとクロスした状態となって、両ワイヤが相互
接触して電気的に短絡するのを防止できる。
As a result, a wire for electrically connecting a predetermined electrode of the semiconductor element to a desired inner lead separated from the electrode becomes longer, and the wire becomes longer between other electrodes of the semiconductor element and the inner lead near the electrode. A state of being crossed with a wire for electrically connecting the inner end to the inner end can be prevented, so that both wires are prevented from contacting each other and electrically short-circuited.

また、回路パターンを、複数本のインナーリードの中
途部上に亙って重ねて備えたため、回路パターンに邪魔
されずに、半導体素子の周囲に並べて備えられた複数本
のインナーリードの内端を、半導体素子近くに露出させ
て配置できる。そして、それらのインナーリードの内端
に、半導体素子の所定電極を含むその他の複数の電極
を、短尺なワイヤを介して、距離短くそれぞれ電気的に
接続できる。そして、それらの半導体素子の電極とイン
ナーリードとに亙って高周波信号を伝送損失少なく伝え
ることができる。
Further, since the circuit pattern is provided over the middle part of the plurality of inner leads, the inner ends of the plurality of inner leads provided side by side around the semiconductor element are not hindered by the circuit pattern. , And can be arranged so as to be exposed near the semiconductor element. Further, a plurality of other electrodes including a predetermined electrode of the semiconductor element can be electrically connected to the inner ends of the inner leads with a short distance through short wires. Then, a high-frequency signal can be transmitted with less transmission loss over the electrodes of the semiconductor elements and the inner leads.

また、上記のようにして、回路パターンに邪魔されず
に、半導体素子の周囲に並べて備えられた複数本のイン
ナーリードの内端を半導体素子近くに露出させて配置し
て、それらのインナーリードの内端とそれに対応する半
導体素子の所定電極を含むその他の複数の電極との間の
距離を、ほぼ一定に統一できる。そして、半導体素子の
所定電極を含むインナーリードに電気的に接続すべき半
導体素子の総ての電極を、それに対応するインナーリー
ドの内端に、ワイヤボンディング装置等を用いて、ほぼ
一定長さの短尺のワイヤを介して、手数を掛けずに自動
的に電気的に接続できる。
Further, as described above, the inner ends of the plurality of inner leads provided side by side around the semiconductor element are arranged so as to be exposed near the semiconductor element without being disturbed by the circuit pattern. The distance between the inner end and a plurality of other electrodes including a predetermined electrode of the semiconductor element corresponding thereto can be made substantially constant. Then, all the electrodes of the semiconductor element to be electrically connected to the inner lead including the predetermined electrode of the semiconductor element are connected to the inner end of the corresponding inner lead by using a wire bonding device or the like to have a substantially constant length. Electrical connection can be made automatically via a short wire without any hassle.

また、回路パターンを、複数本のインナーリードの中
途部上に亙って重ねて備えたため、回路パターンを備え
た分、半導体装置が大型化するのを防ぐことができる。
Further, since the circuit pattern is provided over the middle part of the plurality of inner leads, the semiconductor device can be prevented from being increased in size by the provision of the circuit pattern.

また、回路パターンを、絶縁性フィルムを介して、複
数本のインナーリードの中途部上に亙って備えたため、
回路パターンがインナーリードに接触して、両者が電気
的に短絡するのを、絶縁性フィルムで防ぐことができ
る。
Further, since the circuit pattern is provided over the middle part of the plurality of inner leads via the insulating film,
The insulating film can prevent the circuit pattern from contacting the inner leads and electrically short-circuiting them.

また、絶縁性フィルムに設けた透孔内に露出したイン
ナーリードを回路パターンに電気的に接続した本発明の
半導体装置にあっては、絶縁性フィルムに設けた透孔内
に露出したインナーリード部分をその近くの回路パター
ンに、透孔を通して、短尺のワイヤで電気的に接続でき
る。そして、そのワイヤが、半導体素子の電極と該電極
近傍のインナーリードの内端と電気的に接続するための
ワイヤ、又は回路パターンとその近くのインナーリード
とを電気的に接続するためのワイヤとクロスした状態と
なって、両ワイヤが相互接触して電気的に短絡するのを
防ぐことができる。
Further, in the semiconductor device of the present invention in which the inner leads exposed in the through holes provided in the insulating film are electrically connected to the circuit pattern, the inner lead portions exposed in the through holes provided in the insulating film are provided. Can be electrically connected to a nearby circuit pattern through a through hole with a short wire. Then, the wire is a wire for electrically connecting the electrode of the semiconductor element and the inner end of the inner lead near the electrode, or a wire for electrically connecting the circuit pattern and the inner lead near the electrode. It is possible to prevent the two wires from coming into contact with each other and causing an electrical short circuit.

また、回路パターンが、レジスタ、キャパシタ、イン
ダクタ等の回路素子を備えたものである本発明の半導体
装置にあっては、プリント基板等に実装するレジスタ、
キャパシタ、インダクタ等の回路素子を半導体装置に収
納できる。そして、その分、プリント基板等に実装する
回路素子の数を減らして、電子装置のコンパクト化が図
れる。
Further, in the semiconductor device of the present invention in which the circuit pattern is provided with circuit elements such as a register, a capacitor, and an inductor, the register mounted on a printed board or the like,
Circuit elements such as capacitors and inductors can be housed in the semiconductor device. In addition, the number of circuit elements mounted on a printed circuit board or the like can be reduced correspondingly, and the electronic device can be downsized.

[実施例] 次に、本発明の実施例を図面に従い説明する。Example Next, an example of the present invention will be described with reference to the drawings.

第1a図と第2図は本発明の半導体装置の好適な実施例
を示し、第1a図はその一部破断平面図、第2図は第1a図
のX−X断面図である。以下に、この半導体装置を説明
する。
1a and 2 show a preferred embodiment of the semiconductor device of the present invention. FIG. 1a is a partially broken plan view, and FIG. 2 is a sectional view taken along line XX of FIG. 1a. Hereinafter, this semiconductor device will be described.

図の半導体装置においては、パッケージ1に収納した
半導体素子2の周囲に該素子の電極3を電気的に接続す
るための複数本のインナーリード5bを、所定ピッチで放
射状に並べて備えている。
In the illustrated semiconductor device, a plurality of inner leads 5b for electrically connecting the electrodes 3 of the semiconductor element 2 housed in a package 1 are radially arranged at a predetermined pitch.

具体的には、第3図に示したような、リードフレーム
7を用いて、半導体装置を形成している。リードフレー
ム7は、半導体素子2を搭載するステージ8の周囲に、
細帯状のリード5をほぼ放射状に複数本並べて配列した
形状をしている。リード5内側は、インナーリード5bに
用いている。リード5外側は、アウターリード5aに用い
ている。
Specifically, a semiconductor device is formed using a lead frame 7 as shown in FIG. The lead frame 7 is provided around a stage 8 on which the semiconductor element 2 is mounted.
It has a shape in which a plurality of strip-shaped leads 5 are arranged substantially radially. The inside of the lead 5 is used for an inner lead 5b. The outside of the lead 5 is used for an outer lead 5a.

ステージ8とその周囲を囲む複数本のインナーリード
5bの中途部上に亙っては、絶縁性フィルム11を搭載して
いる。絶縁性フィルム11は、厚さ約0.1mmのポリイミド
樹脂等で形成している。ステージ8直上の絶縁性フィル
ム11上面部分には、金属層14からなる方形状のパッドを
備えている。
Stage 8 and multiple inner leads surrounding it
An insulating film 11 is mounted on the middle part of 5b. The insulating film 11 is formed of a polyimide resin or the like having a thickness of about 0.1 mm. A rectangular pad made of a metal layer 14 is provided on the upper surface of the insulating film 11 immediately above the stage 8.

複数本のインナーリード5bの中途部上に亙って搭載し
た絶縁性フィルム11上面部分には、細帯状の回路パター
ン10を備えている。そして、その回路パターン10を、ス
テージ8周囲の複数本のインナーリード5bの中途部上に
亙って、絶縁性フィルム11を介して備えている。そし
て、回路パターン10が、インナーリード5bに接触して電
気的に短絡するのを、絶縁性フィルム11で防いでいる。
A narrow band-shaped circuit pattern 10 is provided on the upper surface of the insulating film 11 mounted over the middle part of the plurality of inner leads 5b. The circuit pattern 10 is provided on the middle of the plurality of inner leads 5b around the stage 8 via the insulating film 11. The insulating film 11 prevents the circuit pattern 10 from contacting the inner leads 5b and electrically short-circuiting.

方形状のパッド、回路パターン10は、絶縁性フィルム
11上面に被着された厚さ約18μmの銅合金等からなる金
属層14をエッチング加工して形成している。
Square pad, circuit pattern 10, insulating film
The metal layer 14 made of a copper alloy or the like having a thickness of about 18 μm and adhered to the upper surface is formed by etching.

絶縁性フィルム11下面は、該下面に備えられた絶縁性
の接着剤層15を介して、ステージ8及びインナーリード
5bの中途部表面に亙って連続して被着している。
The lower surface of the insulating film 11 is connected to the stage 8 and the inner lead via an insulating adhesive layer 15 provided on the lower surface.
5b is continuously applied over the middle surface.

半導体素子2の電源電極、グランド電極又は信号電極
のうちの所定電極3は、該電極から離れた所望のインナ
ーリード5bに電気的に接続している。
The predetermined electrode 3 of the power supply electrode, the ground electrode, or the signal electrode of the semiconductor element 2 is electrically connected to a desired inner lead 5b remote from the electrode.

具体的には、ステージ8上面の方形状のパッドに、半
導体素子2をマウントしている。そして、その半導体素
子の所定電極3を、その近傍の絶縁性フィルム11部分に
開設された台形状の透孔16a内に露出したインナーリー
ド5bの内端に、短尺のワイヤ6を介して距離短く電気的
に接続している。
Specifically, the semiconductor element 2 is mounted on a rectangular pad on the upper surface of the stage 8. Then, the predetermined electrode 3 of the semiconductor element is shortened via the short wire 6 to the inner end of the inner lead 5b exposed in the trapezoidal through hole 16a formed in the portion of the insulating film 11 in the vicinity thereof. Electrically connected.

半導体素子の所定電極3とワイヤ6で電気的に接続し
たインナーリード5bの中途部直上の絶縁性フィルム11部
分には、小方形王の透孔16bを開設している。そして、
その透孔16b内に露出したインナーリード5b部分と、そ
の近くの回路パターン10とを、短尺のワイヤ6を介して
距離短く電気的に接続している。
In a portion of the insulating film 11 just above the middle of the inner lead 5b electrically connected to the predetermined electrode 3 of the semiconductor element by the wire 6, a through hole 16b of a small square is formed. And
The inner lead 5b exposed in the through hole 16b and the circuit pattern 10 near the inner lead 5b are electrically connected to each other through a short wire 6 for a short distance.

同様にして、半導体素子の所定電極3から離れた所望
のインナーリード5bの中途部直上の絶縁性フィルム11部
分にも、小方形状の透孔16bを開設している。そして、
その透孔16b内に露出した所望のインナーリード5b部分
と、その近くの回路パターン10とを、短尺のワイヤ6を
介して距離短く電気的に接続している。
Similarly, a rectangular through hole 16b is also formed in a portion of the insulating film 11 just above a middle portion of a desired inner lead 5b remote from the predetermined electrode 3 of the semiconductor element. And
A desired inner lead 5b exposed in the through hole 16b and a circuit pattern 10 near the desired inner lead 5b are electrically connected to each other through a short wire 6 for a short distance.

そして、半導体素子の所定電極3と、該電極から離れ
た所望のインナーリード5bとを、半導体素子の所定電極
3近傍のインナーリード5b、回路パターン10及び複数本
の短尺のワイヤ6を介して電気的に接続している。
Then, the predetermined electrode 3 of the semiconductor element and a desired inner lead 5b separated from the electrode are electrically connected via the inner lead 5b near the predetermined electrode 3 of the semiconductor element, the circuit pattern 10, and the plurality of short wires 6. Connected.

インナーリード5bに電気的に接続すべき半導体素子の
他の電極3は、該電極近傍の絶縁性フィルム11部分に開
設された透孔16a内に露出したインナーリード5bの内端
に短尺のワイヤ6を介して距離短く電気的に接続してい
る。
The other electrode 3 of the semiconductor element to be electrically connected to the inner lead 5b has a short wire 6 connected to the inner end of the inner lead 5b exposed in a through hole 16a formed in the insulating film 11 near the electrode. Are electrically connected via a short distance.

換言すれば、半導体素子の所定電極3を含むインナー
リード5bに電気的に接続すべき半導体素子の総ての電極
3を、その近傍のインナーリード5bの内端に、短尺のワ
イヤ6を介して、距離短くそれぞれ電気的に接続してい
る。
In other words, all the electrodes 3 of the semiconductor element to be electrically connected to the inner leads 5b including the predetermined electrodes 3 of the semiconductor element are connected to the inner ends of the inner leads 5b in the vicinity thereof via the short wires 6. , Are electrically connected for a short distance.

そして、半導体素子の所定電極3と該電極から離れた
所望のインナーリード5bとを電気的に接続するためのワ
イヤ6が、半導体素子の他の電極3とその近傍のインナ
ーリード5bと電気的に接続するためのワイヤ6とクロス
した状態となって、両ワイヤ6が相互接触するのを防い
でいる。
Then, a wire 6 for electrically connecting the predetermined electrode 3 of the semiconductor element and a desired inner lead 5b remote from the electrode is electrically connected to the other electrode 3 of the semiconductor element and the inner lead 5b in the vicinity thereof. The wires 6 cross the connecting wires 6 to prevent the wires 6 from contacting each other.

半導体素子2は、第1a図と第2図に示したように、該
素子を搭載したステージ8、該ステージ周囲のインナー
リード5b、該インナーリードの中途部上に亙って絶縁性
フィルム11を介して備えた回路パターン10及びワイヤ6
と共に、樹脂17内部に封止している。
As shown in FIG. 1A and FIG. 2, the semiconductor element 2 has a stage 8 on which the element is mounted, an inner lead 5b around the stage, and an insulating film 11 over a middle part of the inner lead. Circuit pattern 10 and wire 6 provided via
At the same time, it is sealed inside the resin 17.

樹脂17外部に突出したアウターリード5aの間を連結し
ているリードフレームのダムバー18等は、上記のように
して、半導体素子2を、ステージ8、インナーリード5
b、該インナーリードの中途部上に亙って絶縁性フィル
ム11を介して備えた回路パターン10及びワイヤ6と共
に、樹脂17内部に封止した後に、除去している。そし
て、リードフレームの各リード5を分離、独立させてい
る。そして、半導体素子2を樹脂17からなるパッケージ
1に収納してなる半導体装置を形成している。
The dam bar 18 and the like of the lead frame connecting between the outer leads 5a protruding to the outside of the resin 17 move the semiconductor element 2 to the stage 8 and the inner leads 5 as described above.
b, together with the circuit pattern 10 and the wire 6 provided over the middle part of the inner lead via the insulating film 11 and then sealed in the resin 17 and then removed. Each lead 5 of the lead frame is separated and made independent. Then, a semiconductor device in which the semiconductor element 2 is housed in the package 1 made of the resin 17 is formed.

第1a図と第2図に示した半導体装置は、以上のように
構成していて、この半導体装置においては、パッケージ
1外部に突出したアウターリード5aに電源電流や電気信
号を流すと、該電流や信号が、アウターリード5aに連な
るパッケージ1内部のインナーリード5b、該インナーリ
ードとワイヤ6で電気的に接続された回路パターン10、
該回路パターンとインナーリード5bを介して電気的に接
続された半導体素子の所定電極3に伝えられたり、前記
電源電流や電気信号が、アウターリード5aに連なるイン
ナーリード5b、該インナーリードとワイヤ6で電気的に
接続された半導体素子の電極3に伝えられたりして、半
導体素子2が動作する。
The semiconductor device shown in FIGS. 1A and 2 is configured as described above. In this semiconductor device, when a power supply current or an electric signal is applied to the outer lead 5a protruding outside the package 1, the current The inner leads 5b inside the package 1 connected to the outer leads 5a, the circuit patterns 10 electrically connected to the inner leads and the wires 6,
The power supply current or the electric signal is transmitted to the predetermined electrode 3 of the semiconductor element electrically connected to the circuit pattern via the inner lead 5b, and the power supply current or the electric signal is connected to the outer lead 5a. The semiconductor element 2 operates by being transmitted to the electrode 3 of the semiconductor element which is electrically connected by the above.

なお、上述半導体装置においては、第3図に示したよ
うに、回路パターン10に、レジスタ、キャパシタ、イン
ダクタ等の回路素子12を備えて、該素子を半導体素子2
と共に樹脂17内部に封止しても良い。そして、プリント
基板等に実装する回路素子を樹脂17からなるパッケージ
1内部に収納しても良い。そして、その分、プリント基
板等に備える回路素子の数を減らして、半導体装置を用
いた電子機器の高集積化、コンパクト化を図っても良
い。
In the above-described semiconductor device, as shown in FIG. 3, the circuit pattern 10 includes a circuit element 12 such as a resistor, a capacitor, and an inductor.
At the same time, it may be sealed inside the resin 17. Then, a circuit element to be mounted on a printed board or the like may be housed in the package 1 made of the resin 17. In addition, the number of circuit elements provided on a printed circuit board or the like may be reduced accordingly to achieve high integration and compact electronic equipment using the semiconductor device.

また、絶縁性フィルム11上面に、絶縁材(図示せず)
を介して、回路パターン10を一層又は二層以上重ねて備
えて、回路パターン10の多層構造化、高密度化を図って
も良い。
Also, an insulating material (not shown) is provided on the upper surface of the insulating film 11.
In this case, the circuit pattern 10 may be provided as a single layer or two or more layers so that the circuit pattern 10 has a multilayer structure and a high density.

また、上述半導体装置においては、第1a図に示したよ
うに、半導体素子の一部の電極3を該電極近傍のインナ
ーリード5bに接続せずに開放状態としているが、場合に
よっては、回路パターン10の配列に工夫を凝らして、半
導体素子の総ての電極3を余すところなくその近傍のイ
ンナーリード5bの内端にワイヤ6で電気的に接続した構
造としても良い。
Further, in the above-described semiconductor device, as shown in FIG. 1a, some electrodes 3 of the semiconductor element are left open without being connected to the inner leads 5b near the electrodes. By elaborating the arrangement of the ten, all the electrodes 3 of the semiconductor element may be electrically connected to the inner ends of the inner leads 5b in the vicinity thereof by wires 6 without leaving any space.

また、第4図に示したように、リードフレームの一部
の少数本のインナーリード5bの中途部上に亙って、回路
パターン10を、絶縁性フィルム11を介して備えて、その
回路パターン10と、その近くの絶縁性フィルム11周囲に
露出したインナーリード5b部分、又は絶縁性フィルム11
に開設した透孔(図示せず)内に露出したインナーリー
ド5b部分とを、ワイヤ6で電気的に接続したり、ステー
ジ8にマウントした半導体素子の所定電極3と、該電極
近傍のインナーリード5bの内端とを、ワイヤ6で電気的
に接続したりして、半導体素子の所定電極3を該電極か
ら離れた所望のインナーリード5bに回路パターン10及び
複数本のワイヤ6を介して電気的に接続しても良い。
As shown in FIG. 4, a circuit pattern 10 is provided on an intermediate portion of a small number of inner leads 5b of a part of the lead frame via an insulating film 11, and the circuit pattern is provided. 10 and the inner lead 5b portion exposed around the insulating film 11 near it, or the insulating film 11
The inner lead 5b exposed in a through-hole (not shown) is electrically connected by a wire 6 or a predetermined electrode 3 of a semiconductor element mounted on a stage 8 and an inner lead near the electrode. For example, the predetermined electrode 3 of the semiconductor element is electrically connected to a desired inner lead 5b remote from the electrode through the circuit pattern 10 and the plurality of wires 6 by electrically connecting the inner end of the wire 5b to the inner end of the wire 5b. The connection may be made.

また、上述半導体装置においては、第1b図に示したよ
うに、パッケージ1に収納した半導体素子の総ての電極
3を、インナーリード5b又は回路パターン10にワイヤ6
で電気的に接続した構造としても良い。
In the above-described semiconductor device, as shown in FIG. 1b, all the electrodes 3 of the semiconductor element housed in the package 1 are connected to the inner leads 5b or the circuit patterns 10 by wires 6
It is good also as a structure electrically connected by.

また、場合によっては、回路パターン10の配列に工夫
を凝らして、パッケージ1に収納した半導体素子の総て
の電極3を、インナーリード5b及び回路パターン10及び
ワイヤ6を介して、パッケージ1外部に突出したアウタ
ーリード5aに電気的に接続した構造としても良い。
In some cases, the arrangement of the circuit patterns 10 is devised so that all the electrodes 3 of the semiconductor element housed in the package 1 are externally connected to the package 1 via the inner leads 5 b, the circuit patterns 10, and the wires 6. It may be configured to be electrically connected to the protruding outer lead 5a.

また、半導体素子の電極3とインナーリード5bとの
間、インナーリード5bと回路パターン10との間は、高周
波特性に優れた金リボン等のワイヤを用いて電気的に接
続しても良く、そのようにしても、上述半導体装置と同
様な作用を持つ半導体装置を提供できる。
Further, between the electrode 3 of the semiconductor element and the inner lead 5b and between the inner lead 5b and the circuit pattern 10 may be electrically connected using a wire such as a gold ribbon having excellent high-frequency characteristics. Even so, a semiconductor device having the same operation as the above-described semiconductor device can be provided.

さらに、本発明の半導体装置は、ワイヤ状のインナー
リードを用いた半導体装置、又はインナーリードが埋め
込まれた樹脂等からなるプリモールドパッケージを用い
た半導体装置にも利用可能である。
Further, the semiconductor device of the present invention can be used for a semiconductor device using a wire-shaped inner lead or a semiconductor device using a pre-mold package made of a resin or the like in which the inner lead is embedded.

[発明の効果] 以上説明したように、本発明の半導体装置によれば、
パッケージに収納した半導体素子の所定電極と、該電極
から離れた所望のインナーリードとを、複数本のインナ
ーリードの中途部上に亙って絶縁性フィルムを介して備
えた回路パターンを介して、短尺のワイヤで無理なく容
易かつ自在に電気的に接続できる。
[Effects of the Invention] As described above, according to the semiconductor device of the present invention,
A predetermined electrode of the semiconductor element housed in the package, and a desired inner lead separated from the electrode, via a circuit pattern provided on an intermediate portion of the plurality of inner leads via an insulating film, It can be easily and easily electrically connected with a short wire.

そして、半導体素子の所定電極と該電極から離れた所
望のインナーリードとを電気的に接続するためのワイヤ
が、同じ半導体素子の他の電極と該電極近傍のインナー
リードとを電気的に接続するためのワイヤとクロスした
状態となって、両ワイヤが相互接触して電気的に短絡す
るのを確実に防止できる。
A wire for electrically connecting a predetermined electrode of the semiconductor element and a desired inner lead separated from the electrode electrically connects another electrode of the same semiconductor element to the inner lead near the electrode. And the two wires cross each other to prevent an electrical short circuit.

そのため、本発明の半導体装置によれば、半導体装置
を実装するプリント基板等の配線回路の電源端子、グラ
ンド端子、信号端子等の端子の配列位置に合わせて、電
源電極、グランド電極、信号電極等の電極の配列が種々
に異なる半導体素子の所定電極を該電極から離れた所望
のインナーリードにワイヤを介して電気的に接続する際
に、その半導体素子の所定電極と所望のインナーリード
とを電気的に接続するためのワイヤが、半導体素子の他
の電極とその近傍のインナーリードとを電気的に接続す
るためのワイヤとクロスした状態となって、両ワイヤが
相互接触しないように、両ワイヤを多大な労力を掛けて
配線する必要をなくすことができる。
Therefore, according to the semiconductor device of the present invention, a power supply electrode, a ground electrode, a signal electrode, and the like are arranged in accordance with an arrangement position of terminals such as a power supply terminal, a ground terminal, and a signal terminal of a wiring circuit such as a printed circuit board on which the semiconductor device is mounted. When a predetermined electrode of a semiconductor element having various electrode arrangements is electrically connected to a desired inner lead remote from the electrode via a wire, the predetermined electrode of the semiconductor element is electrically connected to the desired inner lead. The wires for electrical connection are crossed with the wires for electrically connecting the other electrodes of the semiconductor element and the inner leads in the vicinity thereof, so that both wires do not contact each other. It is possible to eliminate the necessity of wiring with great effort.

その結果、本発明の半導体装置によれば、電源電極、
グランド電極、信号電極等の電極の配列が種々に異な
る、試験用、多種少量生産用等の半導体素子を収納した
半導体装置であって、電源端子、グランド端子、信号端
子等の端子の配列が一定に規格化、統一化された配線回
路を持つプリント基板等に実装するための半導体装置を
容易かつ自在に形成できる。
As a result, according to the semiconductor device of the present invention, the power supply electrode,
A semiconductor device containing semiconductor elements for testing, various kinds of small-quantity production, etc., in which the arrangement of electrodes such as a ground electrode and a signal electrode is variously different, and the arrangement of terminals such as a power supply terminal, a ground terminal, and a signal terminal is constant. A semiconductor device for mounting on a printed circuit board or the like having a standardized and unified wiring circuit can be easily and freely formed.

また、半導体素子の総ての電極とそれを電気的に接続
するためのインナーリードの内端との間の距離をほぼ一
定に統一して、半導体素子の所定電極を含むインナーリ
ードに電気的に接続すべき半導体素子の総ての電極を、
その近傍のそれに対応するインナーリードの内端に、ワ
イヤボンディング装置等を用いて、ほぼ一定の長さの短
尺のワイヤで手数を掛けずに自動的に電気的に接続でき
る。
Also, the distance between all the electrodes of the semiconductor element and the inner end of the inner lead for electrically connecting the same is made almost constant, and the inner lead including the predetermined electrode of the semiconductor element is electrically connected to the inner lead. All electrodes of the semiconductor element to be connected are
By using a wire bonding device or the like, a short wire having a substantially constant length can be automatically and electrically connected to the inner end of the inner lead corresponding to the inner lead without any trouble.

また、回路パターンを備えた分、半導体装置が大型化
するのを防いで、半導体装置のコンパクト化が図れる。
In addition, the provision of the circuit pattern prevents the semiconductor device from increasing in size, so that the semiconductor device can be made more compact.

【図面の簡単な説明】[Brief description of the drawings]

第1a図は本発明の半導体装置の一部破断平面図、第1b図
は本発明の半導体装置の一部破断平面図、第2図は第1a
図の半導体装置のX−X断面図、第3図は第1図の半導
体装置の形成方法説明図、第4図は本発明の半導体装置
の一部破断平面図、第5図は従来の半導体装置の一部破
断平面図である。 1……パッケージ、2…半導体素子、3……電極、6…
…ワイヤ、 5a……アウターリード、5b……インナーリード、 10……回路パターン、11……絶縁性フィルム、 12……回路素子、16a、16b……透孔、17……樹脂。
FIG. 1a is a partially broken plan view of the semiconductor device of the present invention, FIG. 1b is a partially broken plan view of the semiconductor device of the present invention, and FIG.
FIG. 3 is a cross-sectional view of the semiconductor device taken along line XX of FIG. 3, FIG. 3 is an explanatory view of a method of forming the semiconductor device of FIG. 1, FIG. It is a partially broken plan view of an apparatus. 1 ... package, 2 ... semiconductor element, 3 ... electrode, 6 ...
… Wire, 5a …… Outer lead, 5b …… Inner lead, 10 …… Circuit pattern, 11 …… Insulating film, 12 …… Circuit element, 16a, 16b …… Hole, 17… Resin.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】パッケージに収納した半導体素子の周囲に
前記素子の電極と電気的に接続するための複数本のイン
ナーリードが並べて備えられた半導体装置において、前
記素子の所定電極近傍のインナーリードと、所望のイン
ナーリードとを、前記複数本のインナーリードの中途部
上に亙って絶縁性フィルムを介して備えた回路パターン
により電気的に接続すると共に、前記素子の所定電極
を、該電極近傍の前記回路パターンに電気的に接続され
たインナーリードの内端にワイヤで電気的に接続したこ
とを特徴とする半導体装置。
1. A semiconductor device comprising a plurality of inner leads arranged side by side around a semiconductor element housed in a package and electrically connected to electrodes of the element, wherein an inner lead near a predetermined electrode of the element is provided. A desired inner lead is electrically connected to a desired inner lead by a circuit pattern provided on an intermediate portion of the plurality of inner leads via an insulating film, and a predetermined electrode of the element is placed near the electrode. A semiconductor device electrically connected by wires to inner ends of inner leads electrically connected to the circuit pattern.
【請求項2】絶縁性フィルムに設けた透孔内に露出した
インナーリードを回路パターンに電気的に接続した特許
請求の範囲第1項記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the inner leads exposed in the through holes provided in the insulating film are electrically connected to the circuit pattern.
【請求項3】回路パターンが、レジスタ、キャパシタ、
インダクタ等の回路素子を備えたものである特許請請求
の範囲第1項又は第2項記載の半導体装置。
3. A circuit pattern comprising: a resistor, a capacitor,
The semiconductor device according to claim 1, wherein the semiconductor device includes a circuit element such as an inductor.
JP62201321A 1987-08-12 1987-08-12 Semiconductor device Expired - Lifetime JP2587804B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62201321A JP2587804B2 (en) 1987-08-12 1987-08-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62201321A JP2587804B2 (en) 1987-08-12 1987-08-12 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS6444027A JPS6444027A (en) 1989-02-16
JP2587804B2 true JP2587804B2 (en) 1997-03-05

Family

ID=16439069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62201321A Expired - Lifetime JP2587804B2 (en) 1987-08-12 1987-08-12 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2587804B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752932B2 (en) * 1995-09-28 1998-05-18 日本電気アイシーマイコンシステム株式会社 Semiconductor integrated circuit package
US5818102A (en) * 1995-12-29 1998-10-06 Lsi Logic Corporation System having integrated circuit package with lead frame having internal power and ground busses

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS501421B2 (en) * 1971-11-04 1975-01-17
JPS5373419U (en) * 1976-11-19 1978-06-20
JPS5748722U (en) * 1980-09-03 1982-03-18
JPS58176914A (en) * 1982-04-09 1983-10-17 Hitachi Ltd Manufacture of pulse transformer
JPH01108913U (en) * 1988-01-18 1989-07-24
JPH0548559U (en) * 1991-11-22 1993-06-25 東京電気株式会社 Motor winding terminal processing device
JP3811892B2 (en) * 2002-06-28 2006-08-23 ミネベア株式会社 Sag formation mechanism of stator winding
JP3893087B2 (en) * 2002-07-25 2007-03-14 ミネベア株式会社 Winding machine stator mounting jig and stator winding method
JP4966089B2 (en) * 2007-05-18 2012-07-04 ミネベア株式会社 Winding machine stator mounting jig

Also Published As

Publication number Publication date
JPS6444027A (en) 1989-02-16

Similar Documents

Publication Publication Date Title
EP0377932A2 (en) Package of semiconductor integrated circuits
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
JP4365166B2 (en) Capacitor, multilayer wiring board, and semiconductor device
EP0337448A2 (en) Semiconductor device having a metal stem
US6833512B2 (en) Substrate board structure
JP2587804B2 (en) Semiconductor device
KR100452818B1 (en) Chip scale package and method of fabricating the same
US6570271B2 (en) Apparatus for routing signals
JPS627109A (en) Manufacture of network electronic component
JP2798108B2 (en) Hybrid integrated circuit device
JPS58159361A (en) Multi-layer hybrid integrated circuit device
JP2840293B2 (en) TAB tape and semiconductor device using the same
JPH05259372A (en) Hibrid ic
JP2924583B2 (en) Element-separated composite microwave circuit module
JPH05102621A (en) Conductive pattern
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
JPS6022348A (en) Semiconductor device
JP2001156416A (en) Connection structure of flexible wiring board
KR100720410B1 (en) Substrate Patterned Passive Device for Semiconductor Package
JPH06152114A (en) Electric circuit wiring board, manufacture thereof and electric circuit device
JPH02102594A (en) Hybrid integrated circuit substrate
JPS5944798B2 (en) Wiring device for electronic components
JPH11102991A (en) Semiconductor element mounting frame
JPH03136396A (en) Electronic circuit component, manufacture thereof and electronic circuit apparatus