JPH05259372A - Hibrid ic - Google Patents
Hibrid icInfo
- Publication number
- JPH05259372A JPH05259372A JP4091660A JP9166092A JPH05259372A JP H05259372 A JPH05259372 A JP H05259372A JP 4091660 A JP4091660 A JP 4091660A JP 9166092 A JP9166092 A JP 9166092A JP H05259372 A JPH05259372 A JP H05259372A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- hybrid
- printed wiring
- wiring board
- shaped substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 作業工数が少なく、かつ高密度実装に対応で
きるハイブリッドICを提供する。
【構成】 表裏面の配線パターン12に複数のチップ部
品11が搭載されたプリント配線板10と、プリント配
線板10の裏面に取り付けられ、かつ下面にリード電極
21bが設けられた枠型基板とから成り、枠型基板20
の高さHを、少なくともプリント配線板10の裏面に搭
載されたチップ部品11の実装高さhよりも高く形成
し、しかも配線パターン12とリード電極21bとを枠
型基板20に設けられた導電性パターン21を介して接
続する。しかも、枠型基板20の外側面にリード電極2
1bから立ち上げた状態の側面電極を設ける。
(57) [Summary] (Modified) [Purpose] To provide a hybrid IC that requires a small number of work steps and is compatible with high-density mounting. [Structure] A printed wiring board 10 in which a plurality of chip components 11 are mounted on front and back wiring patterns 12 and a frame-shaped substrate attached to the back surface of the printed wiring board 10 and provided with lead electrodes 21b on the lower surface. It consists of a frame type substrate 20
Is formed at least higher than the mounting height h of the chip component 11 mounted on the back surface of the printed wiring board 10, and the wiring pattern 12 and the lead electrode 21b are provided on the frame-shaped substrate 20 in a conductive manner. It connects through the sex pattern 21. Moreover, the lead electrode 2 is formed on the outer surface of the frame-shaped substrate 20.
A side electrode is provided in a state of being raised from 1b.
Description
【0001】[0001]
【産業上の利用分野】本発明は、複数のチップ部品がプ
リント配線板に搭載されたハイブリッドICに関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid IC having a plurality of chip parts mounted on a printed wiring board.
【0002】[0002]
【従来の技術】ハイブリッドICは、抵抗やコンデン
サ、トランジスタや半導体素子等のチップ部品をプリン
ト配線板に接続し、種々の電気的特性を持たせたもので
ある。このハイブリッドICをマザーボードに実装する
場合、このチップ部品等が搭載されたプリント配線板を
リードフレームに搭載し、このリードフレームとプリン
ト配線板の配線パターンとを半田付けにより接続し、こ
のリードフレームを用いて、ハイブリッドICとマザー
ボードとの接続を行っている。2. Description of the Related Art A hybrid IC is one in which chip parts such as resistors, capacitors, transistors and semiconductor elements are connected to a printed wiring board to give various electrical characteristics. When this hybrid IC is mounted on a mother board, a printed wiring board on which this chip component or the like is mounted is mounted on a lead frame, this lead frame and the wiring pattern of the printed wiring board are connected by soldering, and this lead frame is mounted. It is used to connect the hybrid IC and the motherboard.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うなハイブリッドICには次のような問題がある。すな
わち、リードフレームを用いることにより、プリント配
線板とこのリードフレームとを接続する工程が必要とな
るとともに、リードフレームの浮きや寄り等のばらつき
により、このハイブリッドICをマザーボードに実装す
る場合の位置決め精度が低下してしまう。さらに、各リ
ードフレームの間隔(ピッチ)を広めに設定する必要が
あるため、いわゆるファインピッチのハイブリッドIC
を形成するのが困難である。このようなハイブリッドI
Cでは、高密度実装型のマザーボードに対応するのに不
十分である。よって、本発明は作業工数が少なく、かつ
高密度実装に対応できるハイブリッドICを提供するこ
とを目的とする。However, such a hybrid IC has the following problems. That is, by using the lead frame, a step of connecting the printed wiring board and the lead frame is required, and the positioning accuracy when the hybrid IC is mounted on the motherboard due to variations in the lead frame such as floating and deviation. Will decrease. Furthermore, since it is necessary to set the interval (pitch) between the lead frames to be wider, so-called fine pitch hybrid IC
Are difficult to form. Such a hybrid I
C is not enough to deal with a high-density mounting type motherboard. Therefore, it is an object of the present invention to provide a hybrid IC that requires a small number of work steps and is compatible with high-density mounting.
【0004】[0004]
【課題を解決するための手段】本発明は、このような課
題を解決するために成されたハイブリッドICである。
すなわち、表裏面に設けられた配線パターンにそれぞれ
複数のチップ部品が搭載されたプリント配線板と、この
プリント配線板裏面のチップ部品が搭載されていない部
分に取り付けられ、かつ下面にリード電極が設けられた
枠型基板とから成るハイブリッドICであって、枠型基
板の背いを、少なくともプリント配線板の裏面に搭載さ
れたチップ部品の実装高さよりも高く形成し、しかもプ
リント配線板の表裏面に設けられた配線パターンとリー
ド電極とを枠型基板に設けられた導電性パターンを介し
て接続するものである。また、枠型基板の外側面で、リ
ード電極から立ち上げた状態に側面電極を設けたもので
ある。The present invention is a hybrid IC made to solve the above problems.
That is, a printed wiring board having a plurality of chip components mounted on each of the wiring patterns provided on the front and back surfaces and a portion of the back surface of the printed wiring board where no chip components are mounted, and the lead electrodes are provided on the lower surface. And a back face of the printed wiring board, wherein the back of the frame substrate is formed at least higher than the mounting height of the chip component mounted on the back surface of the printed wiring board. The wiring pattern provided on the substrate and the lead electrode are connected via the conductive pattern provided on the frame-shaped substrate. Further, a side surface electrode is provided on the outer side surface of the frame-type substrate in a state of being raised from the lead electrode.
【0005】[0005]
【作用】プリント配線板の裏面に取り付けられた枠型基
板によりプリント配線板を支持する状態でマザーボード
に実装する。枠型基板の下面には、枠型基板に形成され
た導電性パターンを介してた配線パターンと接続された
リード電極が形成されており、このリード電極により、
リードフレームを用いることなくマザーボードとの接続
を得ることができる。また、リード電極は枠型基板の下
面に密着して形成されているため、各リード電極の浮き
や寄りがなく、マザーボードにハイブリッドICを精度
良く位置決めすることができる。さらに、リード電極か
ら立ち上げた状態に設けられた側面電極とマザーボード
の上面とを半田付けすることにより、マザーボードとハ
イブリッドICとの半田付け状態を容易に目視すること
ができる。Operation: The printed wiring board is mounted on the mother board while being supported by the frame type substrate attached to the back surface of the printed wiring board. On the lower surface of the frame-shaped substrate, a lead electrode connected to a wiring pattern via a conductive pattern formed on the frame-shaped substrate is formed.
The connection with the motherboard can be obtained without using a lead frame. Further, since the lead electrodes are formed in close contact with the lower surface of the frame-shaped substrate, there is no floating or deviation of each lead electrode, and the hybrid IC can be accurately positioned on the motherboard. Further, by soldering the side surface electrode provided upright from the lead electrode and the upper surface of the motherboard, the soldered state of the motherboard and the hybrid IC can be easily visually checked.
【0006】[0006]
【実施例】以下に本発明のハイブリッドICについて図
面に基づいて説明する。図1は本発明のハイブリッドI
Cを説明する概略断面図、図2は本発明のハイブリッド
ICの概略底面図である。すなわち、本発明のハイブリ
ッドIC1は、主として表裏面に複数のチップ部品11
が搭載されたプリント配線板10と、このプリント配線
板10の裏面に取り付けられた枠型基板20とから構成
される。プリント配線板10は、有機基板やセラミック
ス等から成り、表裏面に所定形状の配線パターン12を
形成され、この配線パターン12にチップ部品11がそ
れぞれ搭載されている。チップ部品11は抵抗器やコン
デンサ、および半導体素子のベアチップ11aであり、
ベアチップ11aと配線パターン12との接続はボンデ
ィングワイヤー13を用い行っている。DESCRIPTION OF THE PREFERRED EMBODIMENTS A hybrid IC of the present invention will be described below with reference to the drawings. FIG. 1 shows the hybrid I of the present invention.
FIG. 2 is a schematic sectional view illustrating C, and FIG. 2 is a schematic bottom view of the hybrid IC of the present invention. That is, the hybrid IC 1 of the present invention is mainly composed of a plurality of chip components 11 on the front and back surfaces.
And a frame type substrate 20 attached to the back surface of the printed wiring board 10. The printed wiring board 10 is made of an organic substrate, ceramics, or the like, has wiring patterns 12 of a predetermined shape formed on the front and back surfaces, and chip components 11 are mounted on the wiring patterns 12, respectively. The chip component 11 is a resistor, a capacitor, and a bare chip 11a of a semiconductor element,
A bonding wire 13 is used to connect the bare chip 11a and the wiring pattern 12.
【0007】プリント配線板10の裏面で、チップ部品
11が搭載されていない部分には、少なくともチップ部
品11の実装高さhよりも高い、背丈Hの枠型基板20
が取り付けられており、この枠型基板20によりプリン
ト配線板10を支持する状態でマザーボード2に実装さ
れる。この枠型基板20の下面には、図2に示すような
リード電極21bが所定の間隔により複数個形成されて
おり、スルーホール21aから成る導電性パターン21
を介してプリント配線板10の表裏面に設けられた配線
パターン12と接続されている。リード電極21bに
は、この導電性パターン21を介してプリント配線板1
0の表面に設けられた配線パターン12と接続されたも
のと、プリント配線板10の裏面に設けられた配線パタ
ーン12と接続されたものとがある。ハイブリッドIC
1をマザーボード2に実装する場合、このリード電極2
1bを基準にすることで、精度よく位置決めすることが
できるとともに、配線パターン12とマザーボード2と
の電気的な接続を得ることができる。On the back surface of the printed wiring board 10 where the chip component 11 is not mounted, at least the mounting height h of the chip component 11 is higher than the frame height of the frame type substrate 20.
Are mounted and mounted on the mother board 2 in a state in which the printed wiring board 10 is supported by the frame type substrate 20. A plurality of lead electrodes 21b as shown in FIG. 2 are formed at predetermined intervals on the lower surface of the frame-shaped substrate 20, and the conductive pattern 21 formed of through holes 21a is formed.
It is connected to the wiring pattern 12 provided on the front and back surfaces of the printed wiring board 10 via. The printed wiring board 1 is connected to the lead electrode 21b through the conductive pattern 21.
Some are connected to the wiring pattern 12 provided on the front surface of the printed wiring board 0, and some are connected to the wiring pattern 12 provided on the back surface of the printed wiring board 10. Hybrid IC
1 is mounted on the motherboard 2, this lead electrode 2
By using 1b as a reference, the positioning can be performed with high accuracy, and the electrical connection between the wiring pattern 12 and the mother board 2 can be obtained.
【0008】次に、枠型基板20の外側面に側面電極2
2が設けられたハイブリッドIC1を図3および図4に
基づいて説明する。すなわち、図3の概略断面図に示す
ように、このハイブリッドIC1は、チップ部品11が
搭載されたプリント配線板10と、このプリント配線板
10の下面に取り付けられた枠型基板20と、この枠型
基板20の外側面で、リード電極21bから立ち上がっ
た状態で設けられた側面電極22とから構成されたもの
である。Next, the side surface electrode 2 is formed on the outer surface of the frame-shaped substrate 20.
The hybrid IC 1 provided with 2 will be described with reference to FIGS. 3 and 4. That is, as shown in the schematic cross-sectional view of FIG. 3, the hybrid IC 1 includes a printed wiring board 10 on which a chip component 11 is mounted, a frame-shaped substrate 20 attached to the lower surface of the printed wiring board 10, and a frame. The side surface electrode 22 is provided on the outer side surface of the mold substrate 20 so as to stand up from the lead electrode 21b.
【0009】側面電極22は、銅箔等を枠型基板20の
外側面に接着し、不要な部分をエッチング処理等により
除去することで形成したり、枠型基板20の外側面に金
属板等を取り付けて、リード電極21bと半田付けする
ことにより、リード電極21bと導通状態となってい
る。このハイブリッドIC1をマザーボード2上に接続
した状態を図4に示す。このように、ハイブリッドIC
1をマザーボード2上に搭載し、半田付けにより接続す
る。この半田付けの際、側面電極22とマザーボード2
上面との間に半田23を付ける。これにより、半田23
はリード電極21bとマザーボード2上面との間にも流
れ込む。(図示せず) また、クリーム状の半田23を用いた場合にも、リード
電極21bとマザーボード2上面との間、および側面電
極22とマザーボード2上面との間に半田23が付いた
状態となる。The side electrode 22 is formed by adhering a copper foil or the like to the outer surface of the frame-shaped substrate 20 and removing unnecessary portions by etching or the like, or a metal plate or the like on the outer surface of the frame-shaped substrate 20. Is attached and soldered to the lead electrode 21b so that the lead electrode 21b is electrically connected. FIG. 4 shows a state in which the hybrid IC 1 is connected to the mother board 2. In this way, the hybrid IC
1 is mounted on the mother board 2 and connected by soldering. During this soldering, the side electrode 22 and the mother board 2
Solder 23 is attached to the upper surface. As a result, the solder 23
Also flows between the lead electrode 21b and the upper surface of the mother board 2. (Not shown) Also, when the creamy solder 23 is used, the solder 23 is in a state of being attached between the lead electrode 21b and the upper surface of the mother board 2 and between the side surface electrode 22 and the upper surface of the mother board 2. ..
【0010】このように、側面電極22とマザーボード
2上面との間に半田23が付いているため、ハイブリッ
ドIC1の側方、および上方から半田23の接続状態が
容易に目視できるとともに、枠型基板20の下面と側面
とが成す接続(半田付け)面を大きくとれるため、より
確実な接続を得ることができる。As described above, since the solder 23 is attached between the side surface electrode 22 and the upper surface of the mother board 2, the connection state of the solder 23 can be easily seen from the side and the top of the hybrid IC 1 and the frame-type substrate is also provided. Since the connection (soldering) surface formed by the lower surface and the side surface of 20 can be made large, more reliable connection can be obtained.
【0011】次に、本発明のハイブリッドICの基板の
製造工程を工程順に説明する。図5(a)〜(c)はハ
イブリッドIC1の基板の製造工程を工程順に説明する
断面図である。先ず、第1工程として、図5(a)に示
すように、プリント配線板10の表裏面に銅箔等を接着
し、所定の回路を構成するための配線パターン12を印
刷法や写真法等により形成する。また、枠型基板20と
なる有機基板等の略中央部を打ち抜き加工して、枠型の
枠型基板20を形成する。そして、このプリント配線板
10の裏面と枠型基板20の上面とを熱圧着等により接
続する。Next, the steps of manufacturing the hybrid IC substrate of the present invention will be described in the order of steps. 5A to 5C are cross-sectional views for explaining the manufacturing process of the substrate of the hybrid IC 1 in process order. First, as a first step, as shown in FIG. 5A, a copper foil or the like is adhered to the front and back surfaces of the printed wiring board 10 to form a wiring pattern 12 for forming a predetermined circuit by a printing method, a photographic method, or the like. Formed by. In addition, the frame-shaped frame-shaped substrate 20 is formed by punching out the substantially central portion of the organic substrate or the like to be the frame-shaped substrate 20. Then, the back surface of the printed wiring board 10 and the top surface of the frame-type substrate 20 are connected by thermocompression bonding or the like.
【0012】次に、第2工程として、図5(b)に示す
ように、枠型基板20の下面に銅箔等を接着し、印刷法
や写真法等を用いて所定形状のリード電極21bを形成
する。これにより、枠型基板20の下面に位置精度よく
リード電極21bを形成することができる。Next, as a second step, as shown in FIG. 5B, a copper foil or the like is adhered to the lower surface of the frame-type substrate 20 and a lead electrode 21b having a predetermined shape is formed by using a printing method or a photographic method. To form. Thereby, the lead electrode 21b can be formed on the lower surface of the frame-shaped substrate 20 with high positional accuracy.
【0013】最後に、第3の工程として、図5(c)に
示すように、各リード電極21bから配線パターン12
に向け、ドリル等により枠型基板20内に穴を形成し、
穴の内部をメッキすることによりスルーホール21aを
形成する。これにより、リード電極21bとプリント配
線板10に設けられた配線パターン12とが電気的に接
続される。以上の工程により、ハイブリッドIC1の基
板を製造することができる。この基板にチップ部品11
およびベアチップ11aを接続しボンディングワイヤー
13等で配線すれば容易にハイブリッドIC1を形成で
きる。なお、前述の第1工程において、予めプリント配
線板10に設けられた配線パターン12にチップ部品1
1やベアチップ11aを接続しておき、その後プリント
配線板10の裏面に枠型基板20を取り付けてもよい。Finally, as a third step, as shown in FIG. 5C, the wiring pattern 12 is formed from each lead electrode 21b.
To form a hole in the frame substrate 20 with a drill,
The through hole 21a is formed by plating the inside of the hole. As a result, the lead electrode 21b and the wiring pattern 12 provided on the printed wiring board 10 are electrically connected. Through the above steps, the substrate of the hybrid IC 1 can be manufactured. Chip parts 11
The hybrid IC 1 can be easily formed by connecting the bare chip 11a and wiring with the bonding wire 13 or the like. In the first step described above, the chip component 1 is formed on the wiring pattern 12 provided on the printed wiring board 10 in advance.
Alternatively, the frame-shaped substrate 20 may be attached to the back surface of the printed wiring board 10 after connecting 1 or the bare chip 11a.
【0014】次に、本発明の他の実施例を図6の概略底
面図に基づいて説明する。すなわち、他の実施例のその
1として図6(a)に示すように、プリント配線板10
の裏面の枠型基板20が取り付けられていない部分に内
部基板30を取り付けてあり、この下面にリード電極2
1bが形成されている。これにより、ハイブリッドIC
1底面の外周部以外からもマザーボード2と接続するこ
とができるため、電気回路の設計自由度が増すととも
に、リード電極21bの数を増やすことができる。Next, another embodiment of the present invention will be described with reference to the schematic bottom view of FIG. That is, as shown in FIG. 6A as the first of the other embodiments, the printed wiring board 10 is
The internal substrate 30 is attached to the portion of the back surface of the substrate where the frame-type substrate 20 is not attached, and the lead electrode 2
1b is formed. This allows the hybrid IC
Since it is possible to connect to the mother board 2 from a portion other than the outer peripheral portion of the bottom surface of 1 as well, the degree of freedom in designing the electric circuit is increased and the number of lead electrodes 21b can be increased.
【0015】また、他の実施例のその2として図6
(b)に示すように、枠型基板20の隅部を囲む状態に
内部基板30を設け、この囲われた部分のプリント配線
板10裏面にベアチップ11a等を接続する。そして、
この囲われた部分に保護用のポッティング樹脂を充填す
れば内部基板30がポッティング樹脂の流れ止めとして
の機能を兼ねることになる。なお、内部基板30の形状
や取り付け位置はこれに限定されず、必要な箇所に自由
に設けることができる。このような内部基板30を取り
付けることにより、ハイブリッドIC1の機械的強度が
増加するため、マザーボード2への自動機実装に有効で
ある。FIG. 6 shows a second example of another embodiment.
As shown in (b), the internal substrate 30 is provided so as to surround the corner of the frame-shaped substrate 20, and the bare chip 11a and the like are connected to the back surface of the printed wiring board 10 in the enclosed portion. And
If the enclosed portion is filled with a potting resin for protection, the internal substrate 30 also has a function of preventing the potting resin from flowing. The shape and the mounting position of the internal substrate 30 are not limited to this, and the internal substrate 30 can be freely provided in a necessary place. By attaching such an internal substrate 30, the mechanical strength of the hybrid IC 1 is increased, which is effective for mounting on the mother board 2 by an automatic machine.
【0016】上記説明した各実施例において、プリント
配線板10に設けられた配線パターン12と枠型基板2
0の下面に設けられたリード電極21bとを接続する導
電性パターン21としてスルーホール21aを用いた
が、本発明はこれに限定されない。すなわち、枠型基板
20としてセラミックを用いた場合には、スルーホール
21aの形成で行う穴の加工がしにくいため、スルーホ
ール21bの代わりとして、枠型基板20の側面にLC
C(Leadless Chip Carrier)で
用いられるようなメタライズ電極を用いてもよい。ま
た、枠型基板20の枠の大きさや、リード電極21bの
ピッチおよび数等を数種類に規格化し、これらを組み合
わせて必要な大きさにすれば、ハイブリッドIC1の製
造コストの低下を図ることができる。In each of the above-described embodiments, the wiring pattern 12 provided on the printed wiring board 10 and the frame-shaped substrate 2 are provided.
Although the through hole 21a is used as the conductive pattern 21 for connecting to the lead electrode 21b provided on the lower surface of 0, the present invention is not limited to this. That is, when ceramic is used as the frame-shaped substrate 20, it is difficult to process the holes formed in forming the through holes 21a. Therefore, instead of the through holes 21b, LC is formed on the side surface of the frame-shaped substrate 20.
A metallized electrode such as used in C (Leadless Chip Carrier) may be used. Further, the manufacturing cost of the hybrid IC 1 can be reduced by standardizing the size of the frame of the frame-shaped substrate 20, the pitch and the number of the lead electrodes 21b, and the like into several types and combining these to obtain a required size. ..
【0017】[0017]
【発明の効果】以上説明したように、本発明のハイブリ
ッドICによれば次のような効果がある。すなわち、枠
型基板の下面に形成したリード電極により、リードフレ
ームを用いることなくハイブリッドICとマザーボード
との接続を得ることができるため、作業工数を少なくす
ることができる。さらに、リード電極は印刷法や写真法
等により位置精度よく、かつ各リード電極の間隔を狭く
することができるため、ファインピッチのハイブリッド
ICを形成することが可能となる。したがって、高密度
実装型のマザーボードにも対応できるハイブリッドIC
となる。また、枠型基板の外側面に設けられた側面電極
により、ハイブリッドICとマザーボードとの半田付け
状態を容易に目視することができる。これにより、ハイ
ブリッドICとマザーボードとの接続検査を正確に行う
ことができるため、生産性の向上を図ることが可能とな
る。As described above, the hybrid IC of the present invention has the following effects. That is, the lead electrode formed on the lower surface of the frame-type substrate can connect the hybrid IC and the mother board without using a lead frame, so that the number of working steps can be reduced. Furthermore, since the lead electrodes can be accurately positioned by printing or photography and the interval between the lead electrodes can be narrowed, it is possible to form a fine pitch hybrid IC. Therefore, a hybrid IC that can also be used for high-density mounted motherboards
Becomes Moreover, the soldering state of the hybrid IC and the mother board can be easily visually checked by the side surface electrodes provided on the outer side surface of the frame-shaped substrate. As a result, the connection inspection between the hybrid IC and the mother board can be accurately performed, so that the productivity can be improved.
【図1】本発明のハイブリッドICを説明する概略断面
図である。FIG. 1 is a schematic cross-sectional view illustrating a hybrid IC of the present invention.
【図2】本発明のハイブリッドICの概略底面図であ
る。FIG. 2 is a schematic bottom view of the hybrid IC of the present invention.
【図3】側面電極を説明する概略断面図である。FIG. 3 is a schematic cross-sectional view illustrating a side electrode.
【図4】ハイブリッドICとマザーボードとの接続状態
を説明する断面図である。FIG. 4 is a sectional view illustrating a connection state between a hybrid IC and a motherboard.
【図5】本発明のハイブリッドICの基板の製造工程を
工程順に説明する断面図で、(a)は第1工程、(b)
は第2工程、(c)は第3工程である。5A and 5B are cross-sectional views for explaining a manufacturing process of a substrate of a hybrid IC of the present invention in the order of processes, in which (a) is a first process and (b) is a process.
Is the second step, and (c) is the third step.
【図6】本発明の他の実施例を説明する概略底面図で、
(a)は他の実施例のその1、(b)は他の実施例のそ
の2である。FIG. 6 is a schematic bottom view illustrating another embodiment of the present invention,
(A) is No. 1 of the other embodiment, and (b) is No. 2 of the other embodiment.
1 ハイブリッドIC 2 マザーボード 10 プリント配線板 11 チップ部品 11a ベアチップ 12 配線パターン 13 ボンディングワイヤー 20 枠型基板 21 導電性パターン 21a スルーホール 21b リード電極 22 側面電極 30 内部基板 1 Hybrid IC 2 Motherboard 10 Printed Wiring Board 11 Chip Component 11a Bare Chip 12 Wiring Pattern 13 Bonding Wire 20 Frame-type Substrate 21 Conductive Pattern 21a Through Hole 21b Lead Electrode 22 Side Electrode 30 Internal Substrate
Claims (2)
ンに複数のチップ部品が搭載されたプリント配線板と、
前記裏面の前記チップ部品が搭載されていない部分に取
り付けられ、かつ下面にリード電極が設けられた枠型基
板とから成るハイブリッドICであって、 前記枠型基板の背いは、少なくとも前記プリント配線板
の裏面に搭載された前記チップ部品の実装高さよりも高
く形成され、しかも前記プリント配線板の表裏面に設け
られた前記配線パターンは前記枠型基板に設けられた導
電性パターンを介して前記リード電極と接続されている
ことを特徴とするハイブリッドIC。1. A printed wiring board having a plurality of chip components mounted on wiring patterns provided on the front and back surfaces, respectively.
A hybrid IC comprising a frame-shaped substrate mounted on a portion of the back surface where the chip component is not mounted and having a lead electrode provided on a lower surface thereof, wherein at least the printed wiring is provided at the back of the frame-shaped substrate. The wiring pattern, which is formed higher than the mounting height of the chip component mounted on the back surface of the board, and is provided on the front and back surfaces of the printed wiring board, is a conductive pattern provided on the frame-shaped substrate. A hybrid IC characterized by being connected to a lead electrode.
電極から立ち上げた状態に側面電極が設けられているこ
とを特徴とする請求項1記載のハイブリッドIC。2. The hybrid IC according to claim 1, wherein a side surface electrode is provided on an outer surface of the frame-shaped substrate in a state of being raised from the lead electrode.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP500192 | 1992-01-14 | ||
| JP4-5001 | 1992-01-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259372A true JPH05259372A (en) | 1993-10-08 |
Family
ID=11599343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4091660A Pending JPH05259372A (en) | 1992-01-14 | 1992-03-16 | Hibrid ic |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259372A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795799A (en) * | 1995-05-31 | 1998-08-18 | Nec Corporation | Method for manufacturing electronic apparatus sealed by concave molded resin enveloper |
| EP1111674A2 (en) | 1999-12-20 | 2001-06-27 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| JP2002076561A (en) * | 2000-08-24 | 2002-03-15 | Sony Corp | Three-dimensional circuit board device and method for manufacturing three-dimensional circuit board device |
| US6784530B2 (en) | 2002-01-23 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module with embedded semiconductor chip and method of manufacturing |
| US6955948B2 (en) | 2001-01-19 | 2005-10-18 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a component built-in module |
| US6975516B2 (en) | 2001-10-18 | 2005-12-13 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| JP2006120736A (en) * | 2004-10-19 | 2006-05-11 | Japan Radio Co Ltd | Cavity type electronic component module, manufacturing method thereof and mounting method thereof |
-
1992
- 1992-03-16 JP JP4091660A patent/JPH05259372A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795799A (en) * | 1995-05-31 | 1998-08-18 | Nec Corporation | Method for manufacturing electronic apparatus sealed by concave molded resin enveloper |
| EP1111674A2 (en) | 1999-12-20 | 2001-06-27 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| US6538210B2 (en) | 1999-12-20 | 2003-03-25 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| US6931725B2 (en) | 1999-12-20 | 2005-08-23 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| JP2002076561A (en) * | 2000-08-24 | 2002-03-15 | Sony Corp | Three-dimensional circuit board device and method for manufacturing three-dimensional circuit board device |
| US6955948B2 (en) | 2001-01-19 | 2005-10-18 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a component built-in module |
| US6975516B2 (en) | 2001-10-18 | 2005-12-13 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| US7294587B2 (en) | 2001-10-18 | 2007-11-13 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| US6784530B2 (en) | 2002-01-23 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module with embedded semiconductor chip and method of manufacturing |
| US7018866B2 (en) | 2002-01-23 | 2006-03-28 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module with embedded semiconductor chip and method of manufacturing |
| JP2006120736A (en) * | 2004-10-19 | 2006-05-11 | Japan Radio Co Ltd | Cavity type electronic component module, manufacturing method thereof and mounting method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5177863A (en) | Method of forming integrated leadouts for a chip carrier | |
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| EP1460888A1 (en) | Low-profile electronic circuit module and method for manufacturing the same | |
| JPH0513504A (en) | Vertical semiconductor interconnect method and structure | |
| JPH0529537A (en) | Semiconductor module structure | |
| JPH05259372A (en) | Hibrid ic | |
| JP2717198B2 (en) | Method of forming bumps on printed wiring board | |
| JPH05335438A (en) | Leadless chip carrier | |
| JPH11102991A (en) | Semiconductor element mounting frame | |
| JPH0537146A (en) | Wiring board | |
| JPH01138791A (en) | Hybrid integrated circuit device | |
| JPH0685164A (en) | Mounting structure of hybrid ic substrate | |
| JPH06112395A (en) | Hybrid integrated circuit device | |
| JP3263863B2 (en) | Hybrid IC substrate and method of manufacturing hybrid IC using the same | |
| JP3966628B2 (en) | Semiconductor electronic component and manufacturing method thereof | |
| JPH0473298B2 (en) | ||
| JPH0458189B2 (en) | ||
| JP3170033B2 (en) | Electronic circuit device | |
| KR100720410B1 (en) | Substrates for Semiconductor Packages with Passive Elements | |
| JPH0744042Y2 (en) | Single in-line type hybrid integrated circuit device | |
| JPH04243187A (en) | Printed circuit board | |
| JPH05259214A (en) | Semiconductor device | |
| JP2753713B2 (en) | Lead frame assembly sheet | |
| JPH11260959A (en) | Semiconductor package | |
| JPH1197571A (en) | Conversion substrate and semiconductor device |