JPH07221043A - Ion implantation method - Google Patents

Ion implantation method

Info

Publication number
JPH07221043A
JPH07221043A JP1472194A JP1472194A JPH07221043A JP H07221043 A JPH07221043 A JP H07221043A JP 1472194 A JP1472194 A JP 1472194A JP 1472194 A JP1472194 A JP 1472194A JP H07221043 A JPH07221043 A JP H07221043A
Authority
JP
Japan
Prior art keywords
substrate
thin film
silicon
ion
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1472194A
Other languages
Japanese (ja)
Inventor
Akio Mimura
秋男 三村
Shoichi Nagai
正一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
G T C KK
GTC KK
Original Assignee
G T C KK
GTC KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by G T C KK, GTC KK filed Critical G T C KK
Priority to JP1472194A priority Critical patent/JPH07221043A/en
Publication of JPH07221043A publication Critical patent/JPH07221043A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To activate an ion-implanted semiconductor thin film without roughening up a mask by implanting ions from an ion source to the semiconductor thin film formed on a substrate at an acceleration voltage within a specified range and by irradiation with an energy beam while the substrate is being heated. CONSTITUTION:An active silicon layer is formed on a glass substrate 1, which is patterned in an island shape. Then, a gate insulating film 3 and a gate silicon 4 are formed on the active silicon layer 2. Next, the gate insulating 3 and the gate silicon 4 are subjected to patterning. Ions 5 from an ion source are implanted at an acceleration voltage of 0.5 to 10kV, the glass substrate 1 is irradiated with and an ultraviolet ray while being heated to approx. 100 to 600 deg.C by a heater 6 to activate the implanted ions 5, thus forming a p type silicon of low resistance. This makes it possible to lower the electric resistance of the semiconductor thin film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶ディスプレイ等の
製造に使われる大型ガラス基板上の半導体薄膜へ不純物
をドーピングするためのイオン注入方法に関し、特にガ
ラス製基板にも適用でき、低温で、高速で、膜荒れがな
く不純物をドーピングできるイオン注入方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ion implantation method for doping impurities into a semiconductor thin film on a large glass substrate used for manufacturing a liquid crystal display or the like, and particularly applicable to a glass substrate, at low temperature, The present invention relates to an ion implantation method capable of doping impurities with high speed and without film roughness.

【0002】[0002]

【従来の技術】薄膜トランジスタ(TFT)をスイッチ
ング素子とする液晶ディスプレイの製造に使われている
接合の形成法としては、非晶質シリコントランジスタで
はn型膜を気相反応で形成している。また、多結晶シリ
コントランジスタでは、LSI半導体素子と同様のコプ
レーナ構造を採用し、イオン注入法を用いて形成する方
法が多い。
2. Description of the Related Art As a method of forming a junction used in the manufacture of a liquid crystal display using a thin film transistor (TFT) as a switching element, an n-type film is formed by a vapor phase reaction in an amorphous silicon transistor. Further, in many cases, a polycrystalline silicon transistor adopts a coplanar structure similar to that of an LSI semiconductor element and is formed by using an ion implantation method.

【0003】図5は、このようなコプレーナ構造の薄膜
トランジスタの製造プロセスを工程順に示す断面図であ
る。まず、図5(a)に示すようにガラス基板1上に活
性シリコン層2を形成し、島状にパターニング加工す
る。ついで図5(b)に示すようにこの活性シリコン層
2上にゲート絶縁膜3およびゲートシリコン4を形成
し、ゲートシリコン4をパターニング加工する。このの
ち、図5(c)に示すようにイオン注入により、例えば
リン(P)のイオン5を約100kVの電圧で打ち込
む。このイオン5は、ソースSおよびドレインD上のゲ
ート絶縁膜3を突き抜け、活性シリコン層3に注入され
る。この基板1を加熱することにより注入(ドープ)さ
れたイオン5が活性化され、活性シリコン層3が低抵抗
のn型シリコンとなり、イオン5を打ち込まれたゲート
シリコン4がゲートGとなり、活性シリコン層1はその
両側部がそれぞれソースS、ドレインDとなる。このの
ち、図5(d)に示すように保護膜8とソース電極9お
よびドレイン電極10を形成して、薄膜トランジスタが
得られる。イオンとして、ボロン(B)を使用すればP
型シリコンが形成される。
FIG. 5 is a sectional view showing a manufacturing process of such a thin film transistor having a coplanar structure in the order of steps. First, as shown in FIG. 5A, an active silicon layer 2 is formed on a glass substrate 1 and patterned into islands. Then, as shown in FIG. 5B, a gate insulating film 3 and a gate silicon 4 are formed on the active silicon layer 2, and the gate silicon 4 is patterned. After that, as shown in FIG. 5C, for example, phosphorus (P) ions 5 are implanted at a voltage of about 100 kV by ion implantation. The ions 5 penetrate the gate insulating film 3 on the source S and the drain D and are implanted into the active silicon layer 3. By heating the substrate 1, the implanted (doped) ions 5 are activated, the active silicon layer 3 becomes n-type silicon having a low resistance, and the gate silicon 4 into which the ions 5 are implanted becomes the gate G and the active silicon is formed. The layer 1 has a source S and a drain D on both sides thereof. Then, as shown in FIG. 5D, the protective film 8, the source electrode 9 and the drain electrode 10 are formed to obtain a thin film transistor. If boron (B) is used as an ion, P
A mold silicon is formed.

【0004】このような薄膜トランジスタを表示部分お
よび回路部分に適用し、アクティブ型液晶ディスプレイ
が製造される。最近は、大型のディスプレイを形成した
り、基板から小型ディスプレイを多数取るため、基板が
大きくなり、例えば、450mm×350mm程度のサ
イズが使われるようになっている。従って大型基板に対
して高速のドーピング技術が開発されている。従来の大
面積高電圧イオン注入法については、例えば、M.Tanjo,
et al. によりSID Japan Display'92 Abstracts, 1992
年, p.345〜348に述べられている。イオン密度は0.0
2mA/cm2 であるが、加速電圧が40keV以上と
高いため、基板の温度が上昇し、レジストマスクが使え
ない事が述べられている。また、バケットイオン源を使
った非質量分離型イオン照射装置の例が、G.Kawachi, e
t al. によりJ.Electrochem. Soc., Vol.137, No.11, 1
990年, p.3522〜3526に述べられている。このもので
は、イオン密度、0.5mA/cm2 が実現でき、必要
な濃度のドーピングが1分以下で可能である。但し、打
ち込んだイオンの活性化にはエネルギー照射が必要で、
レーザ活性化が使われている。この場合、非常に薄い5
00Å程度のシリコン膜にドーピングしてレーザ活性化
すると、レーザのエネルギーにより膜が荒れることがあ
る。このような従来技術では、大型基板に、高速、低温
で、イオン照射し、かつ打ち込んだイオンを、膜が安定
な状態で活性化する技術は知られていない。
By applying such a thin film transistor to a display portion and a circuit portion, an active liquid crystal display is manufactured. Recently, since a large display is formed or a large number of small displays are taken from the substrate, the substrate becomes large, and for example, a size of about 450 mm × 350 mm is used. Therefore, high-speed doping techniques have been developed for large substrates. For the conventional large area high voltage ion implantation method, for example, see M. Tanjo,
et al. by SID Japan Display'92 Abstracts, 1992
Years, p.345-348. Ion density is 0.0
Although it is 2 mA / cm 2, it is described that since the acceleration voltage is as high as 40 keV or higher, the temperature of the substrate rises and the resist mask cannot be used. An example of a non-mass separation type ion irradiation system using a bucket ion source is G. Kawachi, e.
T. al. J. Electrochem. Soc., Vol.137, No.11, 1
990, p.3522-3526. With this material, an ion density of 0.5 mA / cm 2 can be realized, and the required concentration of doping can be achieved in 1 minute or less. However, activation of the implanted ions requires energy irradiation,
Laser activation is used. In this case, very thin 5
When a silicon film of about 00Å is doped with laser to activate the laser, the film may be roughened by the energy of the laser. In such a conventional technique, a technique of irradiating a large-sized substrate with ions at high speed and low temperature and activating the implanted ions in a stable state of the film is not known.

【0005】[0005]

【発明が解決しようとする課題】よって、本発明におけ
る課題は、大型の基板に形成された半導体薄膜に対し
て、高速、低温でイオンを注入し、かつ膜を荒すことな
く活性化する方法を得ることにある。
Therefore, an object of the present invention is to provide a method of implanting ions into a semiconductor thin film formed on a large-sized substrate at high speed and low temperature and activating the film without roughening it. To get.

【0006】[0006]

【課題を解決するための手段】かかる課題は、基板上に
形成された半導体薄膜にイオン源からのイオンを加速電
圧0.5〜10kVで注入したのち、該基板を加熱しな
がらエネルギービームの照射を行うことで解決される。
またこの際、イオン源が非質量分離型のバケット型イオ
ン源であり、エネルギービームがエキシマレーザであ
り、基板がガラスであることが好ましく、さらに、加熱
温度が100〜600℃であることが好ましい。
This problem is solved by implanting ions from an ion source into a semiconductor thin film formed on a substrate at an accelerating voltage of 0.5 to 10 kV, and then irradiating an energy beam while heating the substrate. It is solved by doing.
At this time, it is preferable that the ion source is a non-mass separated bucket type ion source, the energy beam is an excimer laser, the substrate is glass, and the heating temperature is preferably 100 to 600 ° C. .

【0007】[0007]

【作用】かかる構成により、エネルギービームによる注
入イオンの活性化のためのエネルギー強度を低くでき、
半導体薄膜の荒れを抑えることができる。また、バケッ
ト型イオン源を使うことで、高濃度で短時間にかつ基板
温度の上昇を抑えながらイオンを注入できる。さらに耐
熱性のよくないガラス基板が採用できる。
With this structure, the energy intensity for activating the implanted ions by the energy beam can be lowered,
Roughness of the semiconductor thin film can be suppressed. Further, by using the bucket type ion source, it is possible to implant ions at a high concentration in a short time while suppressing an increase in the substrate temperature. Furthermore, a glass substrate having poor heat resistance can be adopted.

【0008】[0008]

【実施例】以下、本発明の実施例を図1に基づいて説明
する。図1は、本発明のイオン注入法を薄膜トランジス
タの製造に利用した例を工程順に示した図であって、ま
ず図1(a)に示すようにガラス基板1上に膜厚50n
mの活性シリコン層2を形成し、島状にパターニング加
工する。ついで、図1(b)に示すように、この活性シ
リコン層2上に膜厚100nmのゲート絶縁膜3および
膜厚100nmのゲートシリコン4を形成する。つい
で、このゲート絶縁膜3およびゲートシリコン4をパタ
ーニング加工する。こののち、図1(c)に示すように
イオン注入により例えばボロンのイオン5を打ち込む。
このイオン注入においては、イオン源として非質量分離
型でバケット型の線状イオン源を使用し、加速電圧0.
5〜10kV、好ましくは1〜5kV、イオン密度0.
05〜1mA/cm2 、好ましくは0.1〜0.5mA
/cm2 の条件で行われる。加速電圧2〜5kV、イオ
ン密度0.5mA/cm2 の条件ではガラス基板1の温
度上昇は約100℃程度で、レジストマスクを使うこと
ができる。ボロンイオン5はゲートシリコン4と活性シ
リコン層2のゲート絶縁膜3で被覆されていない両側の
部分に注入される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. FIG. 1 is a diagram showing an example of using the ion implantation method of the present invention for manufacturing a thin film transistor. First, as shown in FIG. 1A, a film thickness of 50 n is formed on a glass substrate 1.
m active silicon layer 2 is formed and patterned into an island shape. Then, as shown in FIG. 1B, a gate insulating film 3 having a film thickness of 100 nm and a gate silicon 4 having a film thickness of 100 nm are formed on the active silicon layer 2. Then, the gate insulating film 3 and the gate silicon 4 are patterned. After that, as shown in FIG. 1C, for example, boron ions 5 are implanted by ion implantation.
In this ion implantation, a non-mass separation type bucket type linear ion source is used as an ion source, and an acceleration voltage of 0.
5-10 kV, preferably 1-5 kV, ion density of 0.
05-1 mA / cm 2 , preferably 0.1-0.5 mA
/ Cm 2 conditions. Under the conditions of an accelerating voltage of 2 to 5 kV and an ion density of 0.5 mA / cm 2 , the temperature rise of the glass substrate 1 is about 100 ° C., and a resist mask can be used. Boron ions 5 are implanted into both sides of the gate silicon 4 and the active silicon layer 2 which are not covered with the gate insulating film 3.

【0009】つぎに、図1(d)に示すように、このガ
ラス基板1をヒータ6で約100〜600℃、好ましく
は約200〜400℃に加熱しながら紫外線パルスレー
ザエネルギービーム7を基板表面に照射し、打ち込まれ
たイオン5を活性化する。このエネルギービームの照射
条件としては、エネルギー密度が100〜250mJ/
cm2 程度が好ましい。レーザとしてはエキシマレーザ
が好適である。この活性化により、抵抗の低いP型シリ
コンが形成され、ゲートG、ソースSおよびドレインD
が形成される。次いで、図1(e)で示すように保護膜
8とソース電極9およびドレイン電極10を形成して薄
膜トランジスタが得られる。
Next, as shown in FIG. 1D, the glass substrate 1 is heated by the heater 6 to about 100 to 600 ° C., preferably about 200 to 400 ° C., and the ultraviolet pulse laser energy beam 7 is applied to the substrate surface. To activate the implanted ions 5. The irradiation condition of this energy beam is that the energy density is 100 to 250 mJ /
It is preferably about cm 2 . An excimer laser is suitable as the laser. By this activation, P-type silicon having low resistance is formed, and the gate G, the source S and the drain D are formed.
Is formed. Next, as shown in FIG. 1E, the protective film 8, the source electrode 9 and the drain electrode 10 are formed to obtain a thin film transistor.

【0010】このようなイオン注入法によれば、半導体
薄膜(活性シリコン層2およびゲートシリコン4)の活
性化のためのエネルギービーム照射による膜荒れが防止
でき、かつ半導体薄膜の電気抵抗(シート抵抗)を低く
することができる。図2は、シリコン薄膜にボロンを注
入する例において、基板加熱温度、レーザ活性化エネル
ギーおよびシート抵抗の関係を示すもので、イオン注入
条件は、図中に示したように、加速電圧5kV、イオン
密度0.125mA/cm2 、注入時間6秒と、加速電
圧1kV、イオン密度0.5mA/cm2 、注入時間4
5秒の2種である。
According to such an ion implantation method, it is possible to prevent the film from being roughened by irradiation with an energy beam for activating the semiconductor thin film (active silicon layer 2 and gate silicon 4), and to reduce the electric resistance (sheet resistance) of the semiconductor thin film. ) Can be lowered. FIG. 2 shows the relationship between the substrate heating temperature, the laser activation energy and the sheet resistance in the example of implanting boron into the silicon thin film. The ion implantation conditions are as follows: acceleration voltage 5 kV, ion Density 0.125 mA / cm 2 , implantation time 6 seconds, acceleration voltage 1 kV, ion density 0.5 mA / cm 2 , implantation time 4
There are two types of 5 seconds.

【0011】図2より、加速電圧1kVの場合には、基
板温度を300℃としてレーザ照射して活性化すると、
シート抵抗は、基板温度を25℃としてレーザ照射して
活性化したものに比べて高くなってしまうことがわか
る。これに対し、加速電圧5kVの場合には、基板温度
を300℃としてレーザ照射して活性化すると、シート
抵抗は、逆に基板温度を25℃としてレーザ照射して活
性化したものに比べて低くなる。したがって、加速電圧
が一定値以上、ボロンの場合では2kV以上、好ましく
は3kV以上とすることで、レーザエネルギーを例えば
200mJ/cm2 から150mJ/cm2 に下げても
25℃で活性化したものと同じシート抵抗が得られる。
また、レーザエネルギーを下げて活性化しうるので膜荒
れを低減できる。さらに、イオンの注入量を下げても低
いシート抵抗が得られ、高速ドーピングが可能となる。
なお、加速電圧は、イオンがリンの場合にはやや高く、
3kV以上とすることが望ましい。10kVを越えると
基板温度が上昇し、レジストマスクが使えなくなる。
From FIG. 2, when the accelerating voltage is 1 kV, when the substrate temperature is set to 300 ° C. and laser irradiation is performed,
It can be seen that the sheet resistance becomes higher than that when activated by laser irradiation at a substrate temperature of 25 ° C. On the other hand, when the accelerating voltage is 5 kV, when the substrate temperature is set to 300 ° C. and laser irradiation is performed, the sheet resistance is lower than that when activated by laser irradiation at the substrate temperature 25 ° C. Become. Accordingly, the acceleration voltage is constant value or more, 2 kV or more in the case of boron, preferably by a least 3 kV, and those activated with even 25 ° C. to lower the laser energy, for example, from 200 mJ / cm 2 to 150 mJ / cm 2 The same sheet resistance is obtained.
Further, since the laser energy can be lowered and activated, the film roughness can be reduced. Further, even if the ion implantation amount is reduced, a low sheet resistance can be obtained, and high-speed doping can be performed.
The acceleration voltage is slightly higher when the ions are phosphorus,
It is desirable to set it to 3 kV or more. When the voltage exceeds 10 kV, the substrate temperature rises and the resist mask cannot be used.

【0012】図3および図4は、上述の作用を説明する
ためのもので、図3はイオン注入時の加速電圧が1kV
の場合のもので、(a)はイオンドープ後のシリコン薄
膜の表面を、(b)はレーザ活性化後のそれを表わして
いる。イオンドープ後、シリコン薄膜表面にはシリコン
の自然酸化膜(SiOx)と、ボロンの堆積層が形成さ
れ、ボロンの一部は酸化されている。また、加速電圧が
低いのでボロンのかなりがシリコン薄膜表面上もしくは
表面直下に存在している。これを加熱しつつレーザ活性
化すると、図3(b)に示すように表面のボロンの一部
はシリコン薄膜中に拡散するが、基板温度が高いため、
揮散によるボロンの損失が大きく、シリコン薄膜中に取
り込まれるボロンの総量が減少し、シート抵抗が高くな
る。
FIGS. 3 and 4 are for explaining the above-mentioned operation. In FIG. 3, the acceleration voltage at the time of ion implantation is 1 kV.
(A) shows the surface of the silicon thin film after ion doping, and (b) shows that after laser activation. After the ion doping, a natural oxide film (SiOx) of silicon and a deposited layer of boron are formed on the surface of the silicon thin film, and part of the boron is oxidized. Moreover, since the acceleration voltage is low, a considerable amount of boron exists on the surface of the silicon thin film or immediately below the surface. When laser activation is performed while heating this, part of the boron on the surface diffuses into the silicon thin film as shown in FIG. 3B, but since the substrate temperature is high,
The loss of boron due to volatilization is large, the total amount of boron taken into the silicon thin film is reduced, and the sheet resistance is increased.

【0013】図4は、イオン注入時の加速電圧が5kV
の場合のもので、(a)はイオンドープ後のシリコン薄
膜の表面を、(b)はレーザ活性化後のそれを表わして
いる。この場合にはイオンの加速電圧が高いため、イオ
ンドープ後ボロンの大部分はシリコン薄膜中に取り込ま
れる。そしてレーザ活性化の際に、基板温度を高くして
活性化しても(b)にあるようにボロンの揮散による損
失はほとんどなく、ボロンが有効に取り込まれ、加熱に
よる活性化効果も加わって、活性化が十分に行われ、シ
ート抵抗が下がる。なお、基板の加熱には電子線、ラン
プアニール等も利用できる。また加熱温度は約100℃
から効果が発現し、ガラス基板の場合にはガラスの変形
が生じる600℃以下が好ましい。
FIG. 4 shows that the acceleration voltage during ion implantation is 5 kV.
(A) shows the surface of the silicon thin film after ion doping, and (b) shows that after laser activation. In this case, since the ion accelerating voltage is high, most of the boron after the ion doping is taken into the silicon thin film. When laser activation is performed by raising the substrate temperature and activating, there is almost no loss due to volatilization of boron as shown in (b), boron is effectively taken in, and the activation effect by heating is added, The activation is fully performed and the sheet resistance is reduced. An electron beam, lamp annealing, etc. can be used for heating the substrate. The heating temperature is about 100 ℃.
From the above, it is preferable that the temperature is 600 ° C. or lower at which the glass is deformed in the case of a glass substrate.

【0014】[0014]

【発明の効果】以上説明したように、本発明によれば、
イオン注入後のエネルギービームによる活性化を行う際
に、基板を加熱しつつエネルギービームの照射を行うこ
とにより、エネルギービームのエネルギー強度を下げて
も十分な活性化が達成でき、膜荒れを防止でき、しかも
低い抵抗が得られるなどの効果が得られる。
As described above, according to the present invention,
When activating with the energy beam after ion implantation, by irradiating the energy beam while heating the substrate, sufficient activation can be achieved even if the energy intensity of the energy beam is reduced, and film roughness can be prevented. Moreover, an effect such as low resistance can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明のイオン注入法を薄膜トランジスタの
製造に適用した例の工程を示す断面図である。
FIG. 1 is a cross-sectional view showing a process of an example in which the ion implantation method of the present invention is applied to manufacturing a thin film transistor.

【図2】 本発明の作用を示すグラフである。FIG. 2 is a graph showing the operation of the present invention.

【図3】 比較例の作用を示すモデル図である。FIG. 3 is a model diagram showing an operation of a comparative example.

【図4】 本発明の実施例の作用を示すモデル図であ
る。
FIG. 4 is a model diagram showing the operation of the embodiment of the present invention.

【図5】 従来のイオン注入法を薄膜トランジスタの製
造に適用した例の工程を示す断面図である。
FIG. 5 is a cross-sectional view showing a process of an example in which a conventional ion implantation method is applied to manufacturing a thin film transistor.

【符号の説明】 1 ガラス基板 2 活性シリコン層 4 ゲートシリコン 5 イオン 6 ヒータ[Explanation of Codes] 1 glass substrate 2 active silicon layer 4 gate silicon 5 ion 6 heater

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 9056−4M H01L 29/78 311 P ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 21/336 9056-4M H01L 29/78 311 P

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された半導体薄膜にイオン
源からのイオンを加速電圧0.5〜10kVで注入した
のち、該基板を加熱しながらエネルギービームの照射を
行うことを特徴とするイオン注入法。
1. Ions characterized by implanting ions from an ion source into a semiconductor thin film formed on a substrate at an accelerating voltage of 0.5 to 10 kV, and then irradiating an energy beam while heating the substrate. Injection method.
【請求項2】 請求項1において、イオン源が非質量分
離型のバケット型イオン源であり、エネルギービームが
エキシマレーザであり、半導体薄膜がシリコンであり、
基板がガラスであることを特徴とするイオン注入法。
2. The ion source according to claim 1, wherein the ion source is a non-mass separated bucket type ion source, the energy beam is an excimer laser, and the semiconductor thin film is silicon.
An ion implantation method, wherein the substrate is glass.
【請求項3】 請求項1または2において、加熱温度が
100〜600℃であることを特徴とするイオン注入
法。
3. The ion implantation method according to claim 1, wherein the heating temperature is 100 to 600 ° C.
JP1472194A 1994-02-08 1994-02-08 Ion implantation method Pending JPH07221043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1472194A JPH07221043A (en) 1994-02-08 1994-02-08 Ion implantation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1472194A JPH07221043A (en) 1994-02-08 1994-02-08 Ion implantation method

Publications (1)

Publication Number Publication Date
JPH07221043A true JPH07221043A (en) 1995-08-18

Family

ID=11869002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1472194A Pending JPH07221043A (en) 1994-02-08 1994-02-08 Ion implantation method

Country Status (1)

Country Link
JP (1) JPH07221043A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118074A (en) * 2000-10-06 2002-04-19 Semiconductor Energy Lab Co Ltd Method of forming semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182132A (en) * 1984-02-29 1985-09-17 Hitachi Ltd Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182132A (en) * 1984-02-29 1985-09-17 Hitachi Ltd Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118074A (en) * 2000-10-06 2002-04-19 Semiconductor Energy Lab Co Ltd Method of forming semiconductor device

Similar Documents

Publication Publication Date Title
JPH0669149A (en) Fabrication of semiconductor device
JPS6246989B2 (en)
US4243433A (en) Forming controlled inset regions by ion implantation and laser bombardment
JPH0334434A (en) Thin film semiconductor device and manufacture thereof
JPH0851207A (en) Film transistor and its manufacture
JPH07221043A (en) Ion implantation method
JPH0797565B2 (en) Method for manufacturing semiconductor device
JP3338434B2 (en) Method for manufacturing thin film transistor
JPH04226040A (en) Manufacture of polycrystalline silicon thin-film transistor, and active matrix substrate
JP2002246329A (en) Formation method for very shallow p-n junction of semiconductor substrate
JP3182226B2 (en) Method for manufacturing conductive polycrystalline silicon film
JP3143967B2 (en) Method for manufacturing thin film transistor
JP2980474B2 (en) Vertical transistor and method of manufacturing the same
JPH0677155A (en) Heat treatment method for semiconductor substrate
JPH02283016A (en) Forming method of semiconductor layer containing boron
JPH08316487A (en) Manufacture of thin-film semiconductor device
JP3063207B2 (en) Method for manufacturing thin film transistor
JPH04250617A (en) Doping method for impurity in semiconductor and manufacture of semiconductor device
KR0136532B1 (en) Thin film transistor
JP2821628B2 (en) Method for manufacturing semiconductor device
JPH0521461A (en) Manufacture of semiconductor device
JPH07273342A (en) Manufacture of thin film transistor
JP3953605B2 (en) Thin film transistor manufacturing method
JPH06267881A (en) Semiconductor device and its manufacture
JP2699587B2 (en) Method of implanting impurities into semiconductor substrate

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970729